CN109192704A - 阵列基板及其制造方法、显示装置 - Google Patents
阵列基板及其制造方法、显示装置 Download PDFInfo
- Publication number
- CN109192704A CN109192704A CN201811032685.2A CN201811032685A CN109192704A CN 109192704 A CN109192704 A CN 109192704A CN 201811032685 A CN201811032685 A CN 201811032685A CN 109192704 A CN109192704 A CN 109192704A
- Authority
- CN
- China
- Prior art keywords
- electrode
- film
- insulating layer
- oxide
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 78
- 230000008569 process Effects 0.000 claims abstract description 65
- 239000010409 thin film Substances 0.000 claims abstract description 54
- 238000000059 patterning Methods 0.000 claims abstract description 46
- 238000002360 preparation method Methods 0.000 claims abstract description 26
- 239000010408 film Substances 0.000 claims description 144
- 229920002120 photoresistant polymer Polymers 0.000 claims description 66
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 45
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 36
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 12
- 239000007769 metal material Substances 0.000 claims description 11
- 238000004380 ashing Methods 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 189
- 230000008021 deposition Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 229910004205 SiNX Inorganic materials 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical group 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical group 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 1
- 241000720974 Protium Species 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种阵列基板及其制造方法、显示装置。阵列基板的制备方法包括：形成栅电极；通过一次构图工艺形成氧化物有源层、源电极、漏电极和像素电极。阵列基板包括设置在基底上的栅电极，覆盖所述栅电极的第一绝缘层，设置在所述第一绝缘层上的氧化物有源层，设置在所述氧化物有源层上的源电极、漏电极和像素电极。本发明减少了2次构图工艺，最大限度地简化了工艺流程，大幅度降低了生产成本，提高了产能，同时避免了高压射频等离子体对氧化物有源层的轰击，提高了薄膜晶体管电学稳定性和工作可靠性。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制造方法、显示装置。
背景技术
随着显示技术的发展，大尺寸高清显示已经逐渐成为液晶显示装置(LiquidCrystal Display，LCD)和有机发光二极管显示装置(Organic Light Emitting Diode，OLED)的主要发展方向。
研究表明，传统的非晶硅(a-Si)薄膜晶体管(Thin Film Transistor，TFT)技术虽然工艺较为简单，技术比较成熟，但其较低的电子迁移率(0.5～1cm2/Vs)和开关电流比越来越难以满足大尺寸高清面板的显示需求。
低温多晶硅(LTPS)薄膜晶体管技术虽然拥有很高的电子迁移率(～100cm2/Vs)和开关电流比，但由于其制程十分复杂，制备大面积面板时工艺均一性差，良率较低，生产成本居高不下，因此难以满足大尺寸高清面板的量产需求。
新型的氧化物(Oxide)薄膜晶体管技术不仅具有较高的电子迁移率(～10cm2/Vs)和开关电流比，而且可以在低温下制备大面积均一性好的非晶态薄膜，且受可见光影响小，非常适合制备大尺寸高清面板。
但经本申请发明人研究发现，目前量产的氧化物薄膜晶体管的制作工艺复杂，生产成本较高，且氧化物薄膜晶体管的电学稳定性较差，工作可靠性较低。
发明内容
本发明实施例所要解决的技术问题是，提供一种阵列基板及其制造方法、显示装置，以简化制作工艺，降低生产成本，同时提高氧化物薄膜晶体管的电学稳定性和工作可靠性。
为了解决上述技术问题，本发明实施例提供了一种阵列基板的制备方法，包括：
形成栅电极；
通过一次构图工艺形成氧化物有源层、源电极、漏电极和像素电极。
可选地，通过一次构图工艺形成氧化物有源层、源电极、漏电极和像素电极，包括：
依次沉积绝缘层薄膜、氧化物半导体薄膜、透明导电薄膜和金属薄膜；
在所述金属薄膜上涂覆一层光刻胶，使用多色调掩膜版对所述光刻胶进行阶梯曝光，显影后形成未曝光区域、少量曝光区域、大量曝光区域和完全曝光区域，所述未曝光区域具有第一厚度的光刻胶，所述少量曝光区域具有第二厚度的光刻胶，所述大量曝光区域具有第三厚度的光刻胶，所述完全曝光区域无光刻胶，第一厚度>第二厚度>第三厚度；
通过第一次刻蚀，刻蚀掉所述完全曝光区域的金属薄膜、透明导电薄膜和氧化物半导体薄膜；
通过第一次灰化处理，去除所述大量曝光区域的光刻胶；
通过第二次刻蚀，刻蚀掉所述大量曝光区域的金属薄膜和透明导电薄膜；
通过第二次灰化处理，去除所述少量曝光区域的光刻胶；
通过第三次刻蚀，刻蚀掉所述少量曝光区域的金属薄膜，剥离剩余光刻胶，形成覆盖所述栅电极的第一绝缘层、设置在所述第一绝缘层上的氧化物有源层、设置在所述氧化物有源层上的源电极、漏电极和像素电极。
可选地，所述源电极为金属材料，所述源电极与氧化物有源层之间还形成有透明导电材料的连接层，所述漏电极和像素电极为透明导电材料的一体结构。
可选地，所述第一次刻蚀、第二次刻蚀和第三次刻蚀均采用湿法刻蚀。
可选地，所述第一绝缘层包括第一氮化硅薄膜和第一氧化硅薄膜，沉积绝缘层薄膜包括：依次沉积第一氮化硅薄膜和第一氧化硅薄膜。
可选地，形成栅电极，包括：通过同一次构图工艺在基底上形成栅电极和公共电极线。
可选地，还包括：
形成覆盖所述源电极、漏电极和像素电极的第二绝缘层，其上开设有暴露出所述公共电极线的第一过孔；
在所述第二绝缘层上形成公共电极，所述公共电极通过所述第一过孔与所述公共电极线连接。
可选地，所述第二绝缘层包括第二氧化硅薄膜和第二氮化硅薄膜，形成覆盖所述源电极、漏电极和像素电极的第二绝缘层，包括：
沉积第二氧化硅薄膜；
对所述氧化物有源层和像素电极进行退火处理；
沉积第二氮化硅薄膜；
通过构图工艺形成开设有第一过孔的第二绝缘层，所述第一过孔暴露出所述公共电极线。
为了解决上述技术问题，本发明实施例还提供了一种阵列基板，包括设置在基底上的栅电极，覆盖所述栅电极的第一绝缘层，设置在所述第一绝缘层上的氧化物有源层，设置在所述氧化物有源层上的源电极、漏电极和像素电极。
可选地，所述源电极为金属材料，所述源电极与氧化物有源层之间还形成有透明导电材料的连接层，所述漏电极和像素电极为透明导电材料的一体结构。
可选地，所述源电极、漏电极和像素电极在基底上的正投影位于所述氧化物有源层在基底上的正投影内，所述源电极远离像素电极的端部在基底上的正投影与所述氧化物有源层远离像素电极的端部在基底上的正投影重合，所述像素电极远离源电极的端部在基底上的正投影与所述氧化物有源层远离源电极的端部在基底上的正投影重合。
可选地，还包括公共电极线，所述公共电极线设置在基底上，与所述栅电极同层设置，且通过一次构图工艺形成。
可选地，还包括第二绝缘层和公共电极，所述第二绝缘层覆盖所述源电极、漏电极和像素电极，其上开设有暴露出所述公共电极线的第一过孔，所述公共电极设置在所述第二绝缘层上，通过所述第一过孔与公共电极线连接。
可选地，所述第一绝缘层包括第一氮化硅薄膜和设置在所述第一氮化硅薄膜上的第一氧化硅薄膜，所述第二绝缘层包括第二氧化硅薄膜和设置在所述第二氧化硅薄膜上的第二氮化硅薄膜。
本发明实施例还提供了一种显示装置，包括前述的阵列基板。
本发明实施例所提供的阵列基板及其制备方法、显示装置，由于通过一次构图工艺即形成氧化物有源层、源电极、漏电极和像素电极三层图案，与需要6次构图工艺的现有制备方法相比，减少了2次构图工艺，最大限度地简化了工艺流程，大幅度降低了生产成本，提高了产能。同时，由于通过一次构图工艺形成的图案中没有刻蚀阻挡层，因此在形成氧化物有源层过程中避免了使用干法刻蚀，避免了高压射频等离子体对氧化物有源层的轰击，最大限度地降低了氧化物有源层的界面态被破坏，减少了氧化物有源层特性恶化的风险，提高了薄膜晶体管电学稳定性和工作可靠性。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。
图1为本发明实施例阵列基板的制备方法的流程图；
图2为本发明形成栅电极和公共电极线图案后的示意图；
图3为本发明沉积第一绝缘层薄膜、氧化物半导体薄膜、透明导电薄膜和第二金属薄膜后的示意图；
图4为本发明对光刻胶进行阶梯曝光的示意图；
图5为本发明显影后形成4个曝光区域的示意图；
图6为本发明第一次刻蚀后的示意图；
图7为本发明第一次灰化处理后的示意图；
图8为本发明第二次刻蚀后的示意图；
图9为本发明第二次灰化处理后的示意图；
图10为本发明第三次刻蚀并剥离剩余的光刻胶后的示意图；
图11为本发明形成带有过孔的第二绝缘层图案后的示意图；
图12为本发明形成公共电极图案后的示意图。
附图标记说明:
10—基底； 11—栅电极； 12—公共电极线；
13—第一绝缘层； 14—氧化物有源层； 15—源电极；
16—漏电极； 17—像素电极； 17'—连接层；
18—第二绝缘层； 19—公共电极； 20—第一绝缘层薄膜；
30—氧化物半导体薄膜； 40—透明导电薄膜； 50—第二金属薄膜。
100—光刻胶。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
经本申请发明人研究发现，现有氧化物薄膜晶体管电学稳定性较差、工作可靠性较低的主要原因是现有制备方法造成的。具体地说，现有氧化物薄膜晶体管阵列基板通常在氧化物有源层上设置刻蚀阻挡层(ESL)作为有源层的保护层，其制备流程包括：在基底上依次进行栅电极构图、氧化物有源层构图、刻蚀阻挡层构图、源漏电极构图、钝化层构图和像素电极构图，每次构图均需经过沉积、光刻胶涂覆、曝光、显影、刻蚀、剥离等过程，即需要六次构图工艺。其中，刻蚀阻挡层构图需要采用等离子体增强化学气相沉积(PlasmaEnhanced Chemical Vapor Deposition，PECVD)方式沉积硅氧化物(SiOx)薄膜，并通过干法刻蚀工艺形成图案。由于干法刻蚀工艺是使用高压射频等离子体对膜层进行物理刻蚀，因此干法刻蚀中高压射频等离子体对氧化物有源层的边缘存在一定的轰击，破坏了氧化物有源层的界面态，使得薄膜晶体管阈值电压严重漂移，造成薄膜晶体管电学稳定性差，严重时会使得薄膜晶体管呈现导通状态而失效，导致薄膜晶体管工作可靠性低。界面态属于半导体物理学范畴，简单来说就是指薄膜表面与相互接触的其它膜层之间的界面存在的薄膜缺陷、外来杂质、晶格匹配等对电子或空穴形成影响的附加状态，这些附加状态对电子或空穴的传导会造成干扰，导致器件特性恶化。同时，由于现有结构设置刻蚀阻挡层，因而需要较多次数的构图工艺，造成制作工艺复杂，生产成本较高。
为此，本发明实施例提供了一种阵列基板的制备方法，以简化制作工艺，降低生产成本，同时提高薄膜晶体管的电学稳定性和工作可靠性。图1为本发明实施例阵列基板的制备方法的流程图，如图1所示，阵列基板的制备方法包括：
步骤S1、形成栅电极；
步骤S2、通过一次构图工艺形成氧化物有源层、源电极、漏电极和像素电极。
本发明实施例所提供的阵列基板的制备方法，由于通过一次构图工艺即形成氧化物有源层、源电极、漏电极和像素电极三层图案，与需要6次构图工艺的现有制备方法相比，减少了2次构图工艺，最大限度地简化了工艺流程，大幅度降低了生产成本，提高了产能。同时，由于通过一次构图工艺形成的图案中没有刻蚀阻挡层，因此在形成氧化物有源层过程中避免了使用干法刻蚀，避免了高压射频等离子体对氧化物有源层的轰击，最大限度地降低了氧化物有源层的界面态被破坏，减少了氧化物有源层特性恶化的风险，提高了薄膜晶体管电学稳定性和工作可靠性。
其中，步骤S2包括：
步骤S21、依次沉积绝缘层薄膜、氧化物半导体薄膜、透明导电薄膜和金属薄膜；
步骤S22、在所述金属薄膜上涂覆一层光刻胶，使用多色调掩膜版对所述光刻胶进行阶梯曝光，显影后形成未曝光区域、少量曝光区域、大量曝光区域和完全曝光区域，所述未曝光区域具有第一厚度的光刻胶，所述少量曝光区域具有第二厚度的光刻胶，所述大量曝光区域具有第三厚度的光刻胶，所述完全曝光区域无光刻胶，第一厚度>第二厚度>第三厚度；
步骤S23、通过第一次刻蚀，刻蚀掉所述完全曝光区域的金属薄膜、透明导电薄膜和氧化物半导体薄膜；
步骤S24、通过第一次灰化处理，去除所述大量曝光区域的光刻胶；
步骤S25、通过第二次刻蚀，刻蚀掉所述大量曝光区域的金属薄膜和透明导电薄膜；
步骤S26、通过第二次灰化处理，去除所述少量曝光区域的光刻胶；
步骤S27、通过第三次刻蚀，刻蚀掉所述少量曝光区域的金属薄膜，剥离剩余光刻胶，形成覆盖所述栅电极的第一绝缘层、设置在所述第一绝缘层上的氧化物有源层、设置在所述氧化物有源层上的源电极、漏电极和像素电极。
其中，第一次刻蚀、第二次刻蚀和第三次刻蚀均采用湿法刻蚀方式。
其中，所述源电极为金属材料，所述漏电极和像素电极为透明导电材料的一体结构。
其中，所述源电极与氧化物有源层之间还形成有透明导电材料的连接层，所述源电极在基底上的正投影与所述连接层在基底上的正投影完全重叠。
其中，所述源电极、漏电极和像素电极在基底上的正投影位于所述氧化物有源层在基底上的正投影内，且所述源电极远离像素电极的端部在基底上的正投影与所述氧化物有源层远离像素电极的端部在基底上的正投影重合，所述像素电极远离源电极的端部在基底上的正投影与所述氧化物有源层远离源电极的端部在基底上的正投影重合。
其中，步骤S25具体包括：通过第二次刻蚀，刻蚀掉所述大量曝光区域的金属薄膜、透明导电薄膜和一定厚度的氧化物半导体薄膜。
其中，步骤S1具体包括：通过同一次构图工艺在基底上形成栅电极和公共电极线；
其中，步骤S2之后还包括：
S3、形成覆盖所述源电极、漏电极和像素电极的第二绝缘层，其上开设有暴露出所述公共电极线的第一过孔；
S4、在所述第二绝缘层上形成公共电极，所述公共电极通过所述第一过孔与所述公共电极线连接。
其中，所述第一绝缘层和第二绝缘层均为复合层结构，第一绝缘层包括氮化硅薄膜和氧化硅薄膜，第二绝缘层包括氧化硅薄膜和氮化硅薄膜。具体地，第一绝缘层包括位于下层覆盖所述栅电极的第一氮化硅薄膜和位于所述第一氮化硅薄膜上的第一氧化硅薄膜。第二绝缘层包括位于下层覆盖所述源电极、漏电极和像素电极的第二氧化硅薄膜和位于所述第二氧化硅薄膜上的第二氮化硅薄膜。
其中，步骤S3包括：
S31、沉积第二氧化硅薄膜；
S32、对所述氧化物有源层和像素电极进行退火处理；
S33、沉积第二氮化硅薄膜；
S34、通过构图工艺形成开设有第一过孔的第二绝缘层，所述第一过孔暴露出所述公共电极线。
下面将结合图2～图12对本发明实施例阵列基板的制备方法进行详细说明，本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制备工艺。沉积、涂覆和刻蚀等处理可采用已知的沉积和涂覆工艺，在此不做具体的限定。
第一次构图工艺中，在基底上形成栅电极和公共电极图案。在基底上形成栅电极和公共电极图案包括：在基底上沉积第一金属薄膜，在第一金属薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在栅电极和公共电极图案位置形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶，暴露出第一金属薄膜；对完全曝光区域暴露出第一金属薄膜进行刻蚀并剥离剩余的光刻胶，在基底10上分别形成栅电极11图案和公共电极线12图案，如图2所示。其中，基底可以采用玻璃、塑料或者柔性透明板，第一金属薄膜采用金属材料，如铝、铜、钼、钛、铌、银、金、钽、钨、铬等材料，可以是单层结构，也可以是多层复合结构，采用射频磁控溅射方法(Sputter)沉积。
第二次构图工艺中，形成氧化物有源层、源电极、漏电极和像素电极图案。形成氧化物有源层、源电极、漏电极和像素电极图案包括：
首先，在形成有前述图案的基底上依次沉积第一绝缘层薄膜20、氧化物半导体薄膜30、透明导电薄膜40和第二金属薄膜50，在第二金属薄膜50上涂覆一层光刻胶100，如图3所示。其中，第一绝缘层薄膜20为复合层结构，包括位于下层与基底10接触的第一氮化硅SiNx薄膜和位于上层与氧化物半导体薄膜30接触的第一氧化硅SiOx薄膜，均采用化学气相沉积(CVD)方式或等离子体增强化学气相沉积(PECVD)方式沉积。氧化物半导体薄膜30可以采用铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)或铟锡锌氧化物(Indium TinZinc Oxide，ITZO)，采用射频磁控溅射方式沉积，厚度为50nm～70nm。透明导电薄膜40可以采用氧化铟锡ITO或氧化铟锌IZO，采用射频磁控溅射方式沉积，厚度为30nm～50nm，优选为40nm。第二金属薄膜50可以采用金属材料，如铝、铜、钼、铌、钛、银、金、钽、钨、铬等材料，可以是单层结构，也可以是多层复合结构，采用射频磁控溅射方法沉积。
随后，使用多色调掩膜版(Multi-tones Mask)200对光刻胶100进行阶梯曝光，如图4所示。本发明实施例中，多色调掩膜版200包括4个透光区域，分别为：不透光区域201、少量透光区域202、大量透光区域203和完全透光区域204。其中，不透光区域201阻止光透过，光刻胶不曝光，在光刻胶100上形成未曝光区域。少量透光区域202只允许少量光(如三分之一的光)透过，对光刻胶进行少量曝光(如三分之一曝光)，在光刻胶100上形成少量曝光区域。大量透光区域203允许大量光(如三分之二的光)透过，对光刻胶进行大量曝光(如三分之二曝光)，在光刻胶100上形成大量曝光区域。完全透光区域204允许所有的光透过，对光刻胶进行完全曝光(百分之百曝光)，在光刻胶100上形成完全曝光区域。
随后，显影去除被曝光的光刻胶，形成4个曝光区域，分别为：未曝光区域A、少量曝光区域B、大量曝光区域C和完全曝光区域D，如图5所示。其中，未曝光区域A具有第一厚度H1的光刻胶，对应数据线和源电极图案，少量曝光区域B具有第二厚度H2的光刻胶，对应漏电极和像素电极图案，大量曝光区域C具有第三厚度H3的光刻胶，对应薄膜晶体管的沟道区域，完全曝光区域D无光刻胶，暴露出第二金属薄膜50。第一厚度H1>第二厚度H2>第三厚度H3。例如，H3＝1/3H1，H2＝2/3H1。为满足多色调掩膜的多级透过率曝光需求，光刻胶的厚度(第一厚度H1)为2.0μm～3.0μm，少量曝光区域光刻胶的厚度(第二厚度H2)为1.5μm～2.0μm，大量曝光区域光刻胶的厚度(第三厚度H3)为0.5～1.0μm。
随后，通过第一次刻蚀，刻蚀掉完全曝光区域D的第二金属薄膜50、透明导电薄膜40和氧化物半导体薄膜30，如图6所示。其中，第一次刻蚀可以采用具有一定过刻量的湿法刻蚀方式，使得完全曝光区域D暴露出第一绝缘层薄膜20。湿法刻蚀中刻蚀金属薄膜的刻蚀剂包括硝酸、磷酸(刻蚀铝)或双氧水(刻蚀铜)等，刻蚀透明导电薄膜和氧化物半导体薄膜的刻蚀剂包括硝酸、硫酸等。
随后，通过第一次光刻胶灰化处理，去除大量曝光区域C的光刻胶，即在整体上去除第三厚度的光刻胶，暴露出大量曝光区域C的第二金属薄膜50，如图7所示。
随后，通过第二次刻蚀，刻蚀掉大量曝光区域C的第二金属薄膜50、透明导电薄膜40和一定厚度的氧化物半导体薄膜30，如图8所示。其中，第二次刻蚀可以采用具有一定过刻量的湿法刻蚀方式，只需确保沟道部分的第二金属薄膜50和透明导电薄膜40被完全去除，且保留了足够厚度的氧化物半导体薄膜30作为导电沟道。具体刻蚀包括：首先采用湿法刻蚀去除第二金属薄膜，然后再使用一定刻蚀时间的湿法刻蚀对沟道区域的透明导电薄膜和氧化物半导体薄膜进行刻蚀，确保完全去除透明导电薄膜，并保留足够厚度的氧化物半导体薄膜。
随后，通过第二次光刻胶灰化处理，去除少量曝光区域B的光刻胶，暴露出少量曝光区域B的第二金属薄膜50，如图9所示。
随后，通过第三次刻蚀，刻蚀掉少量曝光区域B的第二金属薄膜50，暴露出少量曝光区域B的透明导电薄膜40，剥离剩余光刻胶，形成第一绝缘层13、氧化物有源层14、源电极15、漏电极16和像素电极17图案，如图10所示。其中，第一绝缘层13(也称之为栅绝缘层GI)覆盖栅电极11和公共电极线12，氧化物有源层14设置在第一绝缘层13上，源电极15、漏电极16和像素电极17设置在氧化物有源层14上，漏电极16和像素电极17为透明导电材料的一体结构，源电极15为金属材料，设置在透明导电材料的连接层17'上，连接层17'设置在氧化物有源层14上，源电极15通过连接层17'与氧化物有源层14连接，源电极15与漏电极16之间形成薄膜晶体管的导电沟道。其中，第三次刻蚀可以采用湿法刻蚀方式。
由于氧化物有源层14、源电极15、漏电极16和像素电极17图案是通过一次构图工艺形成的，因而源电极15与连接层17'两者在基底10上的正投影完全重叠，源电极15、漏电极16和像素电极17在基底10上的正投影位于氧化物有源层14在基底10上的正投影内，源电极15远离像素电极17的端部(左侧端部)在基底10上的正投影与氧化物有源层14远离像素电极17的端部(左侧端部)在基底10上的正投影重合，像素电极17远离源电极15的端部(右侧端部)在基底10上的正投影与氧化物有源层14远离源电极15的端部(右侧端部)在基底10上的正投影重合。
第三次构图工艺中，形成带有过孔的第二绝缘层图案。形成带有过孔的第二绝缘层图案包括：在形成有前述图案的基底上沉积第二绝缘层薄膜，在第二绝缘层薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在过孔位置形成完全曝光区域，无光刻胶，在其它位置形成未曝光区域，保留光刻胶；对完全曝光区域暴露出第二绝缘层薄膜进行刻蚀并剥离剩余的光刻胶，形成覆盖源电极15、漏电极16、导电沟道和像素电极17的第二绝缘层18(也称之为钝化层PVX)，第二绝缘层18开设有第一过孔K，第一过孔K位于公共电极线12所在位置，第一过孔K中的第二绝缘层18和第一绝缘层13被刻蚀掉，暴露出公共电极线12的表面，如图11所示。其中，第二绝缘层18为复合层结构，包括下层的第二氧化硅SiOx薄膜和上层的第二氮化硅SiNx薄膜，均采用化学气相沉积(CVD)方式或等离子体增强化学气相沉积(PECVD)方式沉积。
需要说明的是，虽然本实施例采用CVD或PECVD方式沉积第二绝缘层薄膜的过程也存在等离子体环境，但由于沉积中等离子体主要是轰击靶材，而薄膜表面处于原子和原子团吸附生长的状态，因此相比干法刻蚀对氧化物有源层的直接轰击，该等离子体环境对导电沟道的影响较小。
本实施例沉积第二绝缘层薄膜的过程包括：先沉积第二氧化硅SiOx薄膜，然后进行退火工艺。由于有第二氧化硅SiOx薄膜的保护，可以在不影响金属材料的源电极的情况下，对氧化物有源层和像素电极进行退火处理，修复优化导电沟道位置处氧化物有源层与第一氧化硅SiOx薄膜(下表面)、氧化物有源层与第二氧化硅SiOx薄膜(上表面)之间的界面态，并提高像素电极的电导率。退火完成后在第二氧化硅SiOx薄膜上沉积第二氮化硅SiNx薄膜，通过构图工艺形成开设有第一过孔的第二绝缘层。
退火工艺是对薄膜进行一定温度的保温，保温一段时间后冷却。退火工艺针对不同功能的薄膜，可以达到不同的优化效果。例如，IGZO通过退火可以达到补充薄膜氧空位，减少表面晶格缺陷等作用，避免IGZO导体化。又如，ITO通过退火可以优化晶粒生长，提高电导率和透光率等作用。退火工艺是本领域常用的处理工艺，这里不再赘述。
第四次构图工艺中，形成公共电极图案。形成公共电极图案包括：在形成有前述图案的基底上沉积透明导电薄膜，通过构图工艺对透明导电薄膜进行构图，在第二绝缘层18上形成公共电极19图案，公共电极19通过第一过孔与公共电极线12连接，如图12所示。其中，透明导电薄膜可以采用氧化铟锡ITO或氧化铟锌IZO，采用射频磁控溅射方式沉积。
本实施例中，考虑到有源层是金属氧化物半导体，因此设置金属氧化物半导体的上下表面与硅氧化物层接触，利用硅氧化物与金属氧化物的晶格更匹配的特点，优化氧化物半导体的界面态，同时，由于硅氧化物制程中没有氢元素存在，不会造成金属氧化物受到氢的影响而失效，保证了氧化物半导体的电学性能。实际实施时，第一绝缘层和第二绝缘层也可以采用SiNx、SiOx和氮氧化硅SiOxNx的复合薄膜。
通过本发明实施例阵列基板的制备过程可以看出，由于通过一次构图工艺即形成氧化物有源层、源电极、漏电极和像素电极三层图案，与需要6次构图工艺的现有制备方法相比，减少了2次构图工艺，最大限度地简化了工艺流程，大幅度降低了生产成本，提高了产能。同时，由于通过一次构图工艺形成的图案中没有刻蚀阻挡层，且在同一次构图工艺形成氧化物有源层、源电极、漏电极和像素电极图案中的三次刻蚀均是采用湿法刻蚀，因此在形成氧化物有源层过程中避免了使用干法刻蚀，避免了高压射频等离子体对氧化物有源层的轰击，最大限度地降低了氧化物有源层的界面态被破坏，减少了氧化物有源层特性恶化的风险，提高了薄膜晶体管电学稳定性和工作可靠性。进一步地，本发明实施例通过采用复合层结构的第一绝缘层和第二绝缘层，且设置第一绝缘层中的第一氧化硅薄膜和第二绝缘层中的第二氧化硅薄膜与氧化物有源层接触，保证了氧化物有源层上下表面界面态的品质；通过沉积第二氧化硅薄膜后的退火工艺，修复优化了导电沟道位置处氧化物有源层上下表面的界面态，并提高像素电极的电导率，进一步提高了薄膜晶体管电学稳定性和工作可靠性。此外，通过一次构图工艺形成氧化物有源层、源电极、漏电极和像素电极三层图案的过程只需正常的湿刻工艺和灰化工艺即可实现，不需增加新的设备或特殊处理工艺，工艺兼容性好，实用性强，具有良好的应用前景。
本发明实施例还提供了一种阵列基板，由本发明实施例阵列基板的制备方法制备而成。阵列基板包括：
基底10；
设置在基底10上的栅电极11；
覆盖栅电极11的第一绝缘层13；
设置在栅绝缘层上的氧化物有源层14；
设置在氧化物有源层14上的源电极15、漏电极16和像素电极17。
其中，氧化物有源层14、源电极15、漏电极16和像素电极17是通过一次多色调掩膜的构图工艺形成的。
其中，源电极15为金属材料，源电极15与氧化物有源层14之间还形成有透明导电材料的连接层17'，源电极15与连接层17'在基底上的正投影完全重叠。漏电极16和像素电极17为透明导电材料的一体结构，源电极15与漏电极16之间形成薄膜晶体管的导电沟道。
其中，源电极15、漏电极16和像素电极17在基底上的正投影位于氧化物有源层14在基底上的正投影内，且源电极15远离像素电极17的端部在基底上的正投影与氧化物有源层14远离像素电极17的端部在基底上的正投影重合，像素电极17远离源电极15的端部在基底上的正投影与氧化物有源层14远离源电极15的端部在基底上的正投影重合，即氧化物有源层14、源电极15、漏电极16和像素电极17是通过一次构图工艺形成的。
其中，本发明实施例阵列基板还包括公共电极线12，公共电极线12设置在基底10上，与栅电极11同层设置，且通过一次构图工艺形成。还包括覆盖源电极15、漏电极16、像素电极17和导电沟道的第二绝缘层18，以及公共电极19，第二绝缘层18上开设有暴露出公共电极线12的第一过孔，公共电极19设置在第二绝缘层18上，通过第一过孔与公共电极线12连接。
其中，第一绝缘层13和第二绝缘层18均为复合层结构，第一绝缘层13包括第一氮化硅SiNx薄膜和第一氧化硅SiOx薄膜，第二绝缘层18包括第二氧化硅SiOx薄膜和第二氮化硅SiNx薄膜。具体地，第一绝缘层13包括位于下层与基底10接触的第一氮化硅SiNx薄膜和位于上层与氧化物半导体薄膜30接触的第一氧化硅SiOx薄膜，即第一氧化硅SiOx薄膜设置在第一氮化硅SiNx薄膜上。第二绝缘层18包括位于下层与像素电极17接触的第二氧化硅SiOx薄膜和位于上层与公共电极19接触的第二氮化硅SiNx薄膜，即第二氮化硅SiNx薄膜设置在第二氧化硅SiOx薄膜上。
本发明实施例所提供的阵列基板，由于采用多色调掩膜技术通过一次构图工艺形成氧化物有源层、源电极、漏电极和像素电极，因而具有简单有效可靠的薄膜晶体管结构。与像素电极通过过孔与漏电极连接、漏电极与有源层连接的现有结构相比，由于本发明实施例漏电极与像素电极为一体结构，且像素电极与氧化物有源层为叠层结构，因而无需使用金属材料分别连接有源层和像素电极，连接关系简单、有效和可靠，提高了开口率，保证了薄膜晶体管电学稳定性和工作可靠性。
基于前述技术构思，本发明实施例还提供了一种显示装置，包括前述的阵列基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本发明实施例的描述中，需要理解的是，术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明实施例的描述中，需要理解的是，“薄膜”是指将某一种材料在基底上利用沉积或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”；若在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (15)
1.一种阵列基板的制备方法，其特征在于，包括：
形成栅电极；
通过一次构图工艺形成氧化物有源层、源电极、漏电极和像素电极。
2.根据权利要求1所述的制备方法，其特征在于，通过一次构图工艺形成氧化物有源层、源电极、漏电极和像素电极，包括：
依次沉积绝缘层薄膜、氧化物半导体薄膜、透明导电薄膜和金属薄膜；
在所述金属薄膜上涂覆一层光刻胶，使用多色调掩膜版对所述光刻胶进行阶梯曝光，显影后形成未曝光区域、少量曝光区域、大量曝光区域和完全曝光区域，所述未曝光区域具有第一厚度的光刻胶，所述少量曝光区域具有第二厚度的光刻胶，所述大量曝光区域具有第三厚度的光刻胶，所述完全曝光区域无光刻胶，第一厚度>第二厚度>第三厚度；
通过第一次刻蚀，刻蚀掉所述完全曝光区域的金属薄膜、透明导电薄膜和氧化物半导体薄膜；
通过第一次灰化处理，去除所述大量曝光区域的光刻胶；
通过第二次刻蚀，刻蚀掉所述大量曝光区域的金属薄膜和透明导电薄膜；
通过第二次灰化处理，去除所述少量曝光区域的光刻胶；
通过第三次刻蚀，刻蚀掉所述少量曝光区域的金属薄膜，剥离剩余光刻胶，形成覆盖所述栅电极的第一绝缘层、设置在所述第一绝缘层上的氧化物有源层、设置在所述氧化物有源层上的源电极、漏电极和像素电极。
3.根据权利要求1所述的制备方法，其特征在于，所述源电极为金属材料，所述源电极与氧化物有源层之间还形成有透明导电材料的连接层，所述漏电极和像素电极为透明导电材料的一体结构。
4.根据权利要求2所述的制备方法，其特征在于，所述第一次刻蚀、第二次刻蚀和第三次刻蚀均采用湿法刻蚀。
5.根据权利要求2所述的制备方法，其特征在于，所述第一绝缘层包括第一氮化硅薄膜和第一氧化硅薄膜，沉积绝缘层薄膜包括：依次沉积第一氮化硅薄膜和第一氧化硅薄膜。
6.根据权利要求1～5任一所述的制备方法，其特征在于，形成栅电极，包括：通过同一次构图工艺在基底上形成栅电极和公共电极线。
7.根据权利要求6所述的制备方法，其特征在于，还包括：
形成覆盖所述源电极、漏电极和像素电极的第二绝缘层，其上开设有暴露出所述公共电极线的第一过孔；
在所述第二绝缘层上形成公共电极，所述公共电极通过所述第一过孔与所述公共电极线连接。
8.根据权利要求7所述的制备方法，其特征在于，所述第二绝缘层包括第二氧化硅薄膜和第二氮化硅薄膜，形成覆盖所述源电极、漏电极和像素电极的第二绝缘层，包括：
沉积第二氧化硅薄膜；
对所述氧化物有源层和像素电极进行退火处理；
沉积第二氮化硅薄膜；
通过构图工艺形成开设有第一过孔的第二绝缘层，所述第一过孔暴露出所述公共电极线。
9.一种阵列基板，其特征在于，包括设置在基底上的栅电极，覆盖所述栅电极的第一绝缘层，设置在所述第一绝缘层上的氧化物有源层，设置在所述氧化物有源层上的源电极、漏电极和像素电极。
10.根据权利要求9所述的阵列基板，其特征在于，所述源电极为金属材料，所述源电极与氧化物有源层之间还形成有透明导电材料的连接层，所述漏电极和像素电极为透明导电材料的一体结构。
11.根据权利要求9所述的阵列基板，其特征在于，所述源电极、漏电极和像素电极在基底上的正投影位于所述氧化物有源层在基底上的正投影内，所述源电极远离像素电极的端部在基底上的正投影与所述氧化物有源层远离像素电极的端部在基底上的正投影重合，所述像素电极远离源电极的端部在基底上的正投影与所述氧化物有源层远离源电极的端部在基底上的正投影重合。
12.根据权利要求9～11任一所述的阵列基板，其特征在于，还包括公共电极线，所述公共电极线设置在基底上，与所述栅电极同层设置，且通过一次构图工艺形成。
13.根据权利要求12所述的阵列基板，其特征在于，还包括第二绝缘层和公共电极，所述第二绝缘层覆盖所述源电极、漏电极和像素电极，其上开设有暴露出所述公共电极线的第一过孔，所述公共电极设置在所述第二绝缘层上，通过所述第一过孔与公共电极线连接。
14.根据权利要求13所述的阵列基板，其特征在于，所述第一绝缘层包括第一氮化硅薄膜和设置在所述第一氮化硅薄膜上的第一氧化硅薄膜，所述第二绝缘层包括第二氧化硅薄膜和设置在所述第二氧化硅薄膜上的第二氮化硅薄膜。
15.一种显示装置，其特征在于，包括如权利要求9～14任一所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811032685.2A CN109192704A (zh) | 2018-09-05 | 2018-09-05 | 阵列基板及其制造方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811032685.2A CN109192704A (zh) | 2018-09-05 | 2018-09-05 | 阵列基板及其制造方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109192704A true CN109192704A (zh) | 2019-01-11 |
Family
ID=64914523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811032685.2A Pending CN109192704A (zh) | 2018-09-05 | 2018-09-05 | 阵列基板及其制造方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109192704A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113009722A (zh) * | 2019-12-20 | 2021-06-22 | 京东方科技集团股份有限公司 | 一种显示面板及其制作方法、显示装置 |
| CN115032838A (zh) * | 2021-02-20 | 2022-09-09 | 福州京东方光电科技有限公司 | 阵列基板及其制备方法、显示装置 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101894807A (zh) * | 2009-05-22 | 2010-11-24 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102629569A (zh) * | 2011-05-03 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法 |
| CN102637591A (zh) * | 2012-05-03 | 2012-08-15 | 华南理工大学 | 一种氧化物半导体上电极层的刻蚀方法 |
| CN102651343A (zh) * | 2012-03-16 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN102709326A (zh) * | 2012-04-28 | 2012-10-03 | 北京京东方光电科技有限公司 | 薄膜晶体管及其制造方法、阵列基板和显示装置 |
| CN104183605A (zh) * | 2014-08-06 | 2014-12-03 | 京东方科技集团股份有限公司 | 一种显示装置、阵列基板及其制作方法 |
| CN102629591B (zh) * | 2012-02-28 | 2015-10-21 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法及阵列基板、显示器 |
| CN105140131A (zh) * | 2015-07-15 | 2015-12-09 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管的制备方法 |
| CN106033760A (zh) * | 2015-01-16 | 2016-10-19 | 中华映管股份有限公司 | 像素结构的制作方法 |
| CN107093583A (zh) * | 2017-05-03 | 2017-08-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN108461403A (zh) * | 2018-03-26 | 2018-08-28 | 京东方科技集团股份有限公司 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
-
2018
- 2018-09-05 CN CN201811032685.2A patent/CN109192704A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101894807A (zh) * | 2009-05-22 | 2010-11-24 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102629569A (zh) * | 2011-05-03 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法 |
| CN102629591B (zh) * | 2012-02-28 | 2015-10-21 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法及阵列基板、显示器 |
| CN102651343A (zh) * | 2012-03-16 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN102709326A (zh) * | 2012-04-28 | 2012-10-03 | 北京京东方光电科技有限公司 | 薄膜晶体管及其制造方法、阵列基板和显示装置 |
| CN102637591A (zh) * | 2012-05-03 | 2012-08-15 | 华南理工大学 | 一种氧化物半导体上电极层的刻蚀方法 |
| CN104183605A (zh) * | 2014-08-06 | 2014-12-03 | 京东方科技集团股份有限公司 | 一种显示装置、阵列基板及其制作方法 |
| CN106033760A (zh) * | 2015-01-16 | 2016-10-19 | 中华映管股份有限公司 | 像素结构的制作方法 |
| CN105140131A (zh) * | 2015-07-15 | 2015-12-09 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管的制备方法 |
| CN107093583A (zh) * | 2017-05-03 | 2017-08-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN108461403A (zh) * | 2018-03-26 | 2018-08-28 | 京东方科技集团股份有限公司 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113009722A (zh) * | 2019-12-20 | 2021-06-22 | 京东方科技集团股份有限公司 | 一种显示面板及其制作方法、显示装置 |
| CN115032838A (zh) * | 2021-02-20 | 2022-09-09 | 福州京东方光电科技有限公司 | 阵列基板及其制备方法、显示装置 |
| CN115032838B (zh) * | 2021-02-20 | 2024-03-26 | 福州京东方光电科技有限公司 | 阵列基板及其制备方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105573549B (zh) | 阵列基板、触控屏和触控显示装置及其制作方法 | |
| CN208507683U (zh) | 静电保护电路、阵列基板及显示装置 | |
| CN107068725B (zh) | 有源矩阵有机发光二极管背板及其制造方法 | |
| US9236405B2 (en) | Array substrate, manufacturing method and the display device thereof | |
| CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
| US9812579B2 (en) | Thin film transistor, method of fabricating the same, array substrate and display device | |
| US20140145179A1 (en) | Tft, method of manufacturing the tft, and method of manufacturing organic light emitting display device including the tft | |
| CN103745955B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN104253159A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| TW201413975A (zh) | 薄膜電晶體陣列基板及其製造方法 | |
| CN208368505U (zh) | 静电保护电路、阵列基板及显示装置 | |
| CN106783737A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN106129086B (zh) | Tft基板及其制作方法 | |
| CN106784014A (zh) | 薄膜晶体管及其制作方法、显示基板、显示装置 | |
| CN105006487A (zh) | 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法 | |
| CN103500738A (zh) | 含刻蚀阻挡层的半导体器件及其制造方法和应用 | |
| WO2022267554A1 (zh) | 薄膜晶体管的制备方法及薄膜晶体管 | |
| KR20150050051A (ko) | 액정표시장치용 어레이기판 및 그의 제조방법 | |
| CN103094205A (zh) | 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 | |
| CN107808826A (zh) | 一种底发射顶栅自对准薄膜晶体管的制备方法 | |
| CN109686794A (zh) | 薄膜晶体管及其制造方法、显示装置 | |
| CN109524476A (zh) | 氧化物薄膜晶体管的制备方法及阵列基板的制备方法 | |
| CN106935549B (zh) | 薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板 | |
| CN104241296A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN109192704A (zh) | 阵列基板及其制造方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190111 |
|
| RJ01 | Rejection of invention patent application after publication |