CN109037350A - 薄膜晶体管及其制备方法、阵列基板 - Google Patents
薄膜晶体管及其制备方法、阵列基板 Download PDFInfo
- Publication number
- CN109037350A CN109037350A CN201810861413.7A CN201810861413A CN109037350A CN 109037350 A CN109037350 A CN 109037350A CN 201810861413 A CN201810861413 A CN 201810861413A CN 109037350 A CN109037350 A CN 109037350A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- metal
- metal layer
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- 238000002360 preparation method Methods 0.000 title claims abstract description 36
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 123
- 239000002184 metal Substances 0.000 claims abstract description 123
- 238000009413 insulation Methods 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000002161 passivation Methods 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 71
- 239000007769 metal material Substances 0.000 claims description 27
- 239000011149 active material Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 238000003325 tomography Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000027648 face development Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管及其制备方法、阵列基板，所述薄膜晶体管包括衬底、栅极、栅绝缘层、第一金属层、有源层、第二金属层、钝化层，栅极设于衬底上，栅绝缘层覆盖所述栅极，第一金属层包括间隔设置于栅绝缘层上的第一电极和第二电极，第二金属层包括间隔设置的源极和漏极，有源层的一端夹设于第一电极与源极之间，有源层的另一端夹设于第二电极与漏极之间，钝化层覆盖于源极、漏极、有源层裸露的表面，通过将有源层夹设于第一金属层与第二金属层之间，提升了有源层与第二金属层之间的接触性能。本发明的制备方法中第一金属层与第二金属层通过两次构图工艺形成，从而避免了出现倒切角。
Description
技术领域
本发明涉及阵列基板制造技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板。
背景技术
薄膜晶体管有源矩阵液晶显示器(TFTAMLCD)以其高信息量、多灰度级及能实现彩***显示成为目前信息显示领域的主导技术和研究开发的热点。随着TFTAMLCD向大面积、高清晰度的发展，对金属电极材料的要求也越来越高。一方面，要求金属电极的电阻要低，以减小信号延迟所引起的图像失真；另一方面，金属薄膜的热稳定性和附着性要更好。因此，制备电阻率低、热稳定性和附着性好的金属薄膜与线路便成为研究开发的重点。
在现有的TFT中，为了改善TFT电极的接触性能，TFT电极通常采用多层金属结构，如图1所示，其中，TFT电极包括第一金属层4和第二金属层6，第一金属层4与有源层5接触。在现有的TFT制备工艺中，先在有源层5上沉积黏附性良好的第一金属材料层、第二金属材料层，然后经光刻工艺进行蚀刻，异种金属处于同一蚀刻液中且彼此接触或通过其他导体连同，由于腐蚀电位不同，将会造成第一金属材料层、第二金属材料层接触部位的局部腐蚀即电偶腐蚀(galvanic corrosion)现象，出现倒切角，如图1中虚线框所示，倒切角的出现易造成后续钝化膜断层、TFT电性不稳定等异常，甚至降低产品良率。
发明内容
为了解决上述问题，本发明提供一种薄膜晶体管及其制备方法、阵列基板，能够提升有源层与第二金属层之间的接触性能，避免出现倒切角，改善薄膜晶体管的电学性能。
本发明提出的具体技术方案为：提供一种薄膜晶体管，所述薄膜晶体管包括衬底、栅极、栅绝缘层、第一金属层、有源层、第二金属层、钝化层，所述栅极设于所述衬底上，所述栅绝缘层覆盖所述栅极，所述第一金属层包括间隔设置于所述栅绝缘层上的第一电极和第二电极，所述第二金属层包括间隔设置的源极和漏极，所述有源层的一端夹设于所述第一电极与所述源极之间，所述有源层的另一端夹设于所述第二电极与所述漏极之间，所述钝化层覆盖于所述源极、漏极、有源层裸露的表面。
进一步地，所述源极与所述第一电极接触，所述漏极与所述第二电极接触。
进一步地，所述第一金属层与所述栅绝缘层的黏附性大于所述第二金属层与所述栅绝缘性的黏附性。
进一步地，所述第二金属层的材质为铜。
进一步地，所述第一金属层的材质选自钼、铬、钛中的一种。
本发明还提供了一种阵列基板，所述阵列基板包括如上任一所述的薄膜晶体管。
本发明还提供了一种薄膜晶体管的制备方法，所述制备方法包括步骤：
提供一衬底；
在所述衬底上形成栅极和栅绝缘层，所述栅绝缘层覆盖所述栅极；
在所述栅绝缘层上形成第一金属层，所述第一金属层包括间隔设置于所述栅绝缘层上的第一电极和第二电极；
在所述第一金属层上形成有源层、第二金属层，所述第二金属层包括间隔设置的源极和漏极，所述有源层的一端夹设于所述第一电极与所述源极之间，所述有源层的另一端夹设于所述第二电极与所述漏极之间；
沉积钝化层，所述钝化层覆盖于所述源极、漏极、有源层裸露的表面。
进一步地，在所述第一金属层上形成有源层、第二金属层具体包括：
在所述第一金属层上沉积有源材料层；
在所述有源材料层上涂布第三光阻层，通过第三道光罩对所述第三光阻层进行曝光，使所述第三光阻层图案化，形成第三光阻区域；
通过蚀刻制程移除未被所述第三光阻区域覆盖的有源材料层，形成有源层，所述有源层的一端与所述第一电极接触并覆盖部分第一电极，所述有源层的另一端与所述第二电极接触并覆盖部分第二电极；
在所述栅绝缘层、第一电极、第二电极和有源层上沉积第二金属材料层；
在所述第二金属材料层上涂布第四光阻层，通过第四道光罩对所述第四光阻层进行曝光，使所述第四光阻层图案化，形成相互间隔的第四光阻区域；
通过蚀刻制程移除未被所述第四光阻区域覆盖的第二金属材料层，形成第二金属层，所述第二金属层包括间隔设置的源极和漏极，所述有源层的一端夹设于所述第一电极与所述源极之间，所述有源层的另一端夹设于所述第二电极与所述漏极之间，所述源极与所述第一电极接触，所述漏极与所述第二电极接触。
进一步地，在所述第一金属层上形成有源层、第二金属层包括：
在所述第一金属层上沉积有源材料层；
在所述有源材料层上沉积第二金属材料层；
在所述第二金属材料层上涂覆第三光阻层，通过第三道光罩对所述第三光阻层进行灰阶曝光，使所述第三光阻层图案化，形成第三光阻区域，所述第三光阻区域包括中间部和位于该中间部两侧的侧部，所述中间部的厚度小于侧部的厚度；
通过蚀刻制程移除未被所述第三光阻区域覆盖的有源材料层、第二金属材料层，形成有源层，所述有源层的一端与所述第一电极接触，所述有源层的另一端与所述第二电极接触；
对所述第三光阻区域进行灰化处理，以去除中间部并减少侧部的厚度，保留部分侧部；
通过蚀刻制程移除未被所述部分侧部覆盖的第二金属材料层，形成第二金属层，所述第二金属层包括间隔设置的源极和漏极，所述有源层的一端夹设于所述第一电极与所述源极之间，所述有源层的另一端夹设于所述第二电极与所述漏极之间。
本发明提出的薄膜晶体管包括有源层、源极、漏极以及间隔设置的第一电极和第二电极，所述有源层的一端夹设于所述第一电极与所述源极之间，所述有源层的另一端夹设于所述第二电极与所述漏极之间，通过将有源层夹设于第一金属层与第二金属层之间，提升了有源层与第二金属层之间的接触性能。本发明的制备方法中第一金属层与第二金属层通过两次构图工艺形成，从而避免出现倒切角，改善薄膜晶体管的电学性能。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为现有的薄膜晶体管制备过程中出现倒切角的结构示意图；
图2为本发明实施例1中阵列基板的结构示意图；
图3a～3f为实施例1中薄膜晶体管的制备方法流程图；
图4a～4e为实施例1中栅极和栅绝缘层的制备流程图；
图5a～5d为实施例1中第一金属层的制备流程图；
图6a～6d为实施例1中有源层的制备流程图；
图7a～7d为实施例1中第二金属层的制备流程图；
图8为本发明实施例2中阵列基板的结构示意图；
图9a～9j为实施例2中薄膜晶体管的制备方法流程图。
具体实施方式
以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。在附图中，相同的标号将始终被用于表示相同的元件。
本发明提供了一种薄膜晶体管，所述薄膜晶体管包括衬底、栅极、栅绝缘层、第一金属层、有源层、第二金属层、钝化层，栅极设于衬底上，栅绝缘层覆盖栅极，第一金属层包括间隔设置于栅绝缘层上的第一电极和第二电极，第二金属层包括间隔设置的源极和漏极，有源层的一端夹设于第一电极与源极之间，有源层的另一端夹设于第二电极与漏极之间，钝化层覆盖于源极、漏极、有源层裸露的表面。
本发明还提供了一种薄膜晶体管的制备方法，所述制备方法包括以下步骤：
提供一衬底；
在衬底上形成栅极和栅绝缘层，栅绝缘层覆盖栅极；
在栅绝缘层上形成第一金属层，第一金属层包括间隔设置于栅绝缘层上的第一电极和第二电极；
在第一金属层上形成有源层、第二金属层，第二金属层包括间隔设置的源极和漏极，有源层的一端夹设于第一电极与源极之间，有源层的另一端夹设于第二电极与漏极之间；
沉积钝化层，钝化层覆盖于源极、漏极、有源层裸露的表面。
本发明提出的薄膜晶体管包括有源层、源极、漏极以及间隔设置的第一电极和第二电极，所述有源层的一端夹设于所述第一电极与所述源极之间，所述有源层的另一端夹设于所述第二电极与所述漏极之间，通过将有源层夹设于第一金属层与第二金属层之间，提升了有源层与第二金属层之间的接触性能。本发明的制备方法中第一金属层与第二金属层通过两次构图工艺形成，从而避免了通过一次构图工艺而出现倒切角，改善薄膜晶体管的电学性能。
下面通过两个具体的实施例来对本发明的薄膜晶体管的结构以及制备方法进行详细的描述。
实施例1
参照图2，本实施例中的阵列基板包括多个薄膜晶体管10，多个薄膜晶体管呈阵列设置。薄膜晶体管10包括衬底1、栅极2、栅绝缘层3、第一金属层4、有源层5、第二金属层6、钝化层7。栅极2设于衬底1上，栅绝缘层3覆盖栅极2，第一金属层4包括间隔设置于栅绝缘层3上的第一电极41和第二电极42，第二金属层6包括间隔设置的源极61和漏极62，源极61位于第一电极41上并与第一电极41接触，漏极62位于第二电极42上并与第二电极42接触，有源层5包括源极接触端51、背沟道部52、漏极接触端53，源极接触端51夹设于第一电极41与源极61之间并覆盖部分第一电极41，漏极接触端53夹设于第二电极42与漏极62之间并覆盖部分第二电极42，背沟道部52位于第一电极41与第二电极42之间并与栅极2对应，钝化层7覆盖于源极61、漏极62、有源层5裸露的表面。
本实施例中，第一电极41和第二电极42与栅绝缘层3的黏附性大于源极61和漏极62与栅绝缘层3的黏附性。栅绝缘层3的材质为绝缘材料，较佳地，第二金属层6的材质为铜，由于铜具有低阻抗、高导电率等优良性能，成为主流的电极导电金属材料，但是，铜与栅绝缘层之间的黏附性较差，因此，在第二金属层6与栅绝缘层3之间设置第一金属层4，第二金属层6与第一金属层4接触，第一金属层4的材质选自钼、铬、钛中的一种，第一金属层4与栅绝缘层3之间具有较好的黏附性，从而在降低金属电极的电阻率的同时提升金属电极的热稳定性和附着性。其中，本实施例中的金属电极指的是源极61或者漏极62。
本实施例中，源极接触端51设于第一电极41与源极61之间，漏极接触端53夹设于第二电极42与漏极62之间，通过将有源层5夹设于第一金属层4与第二金属层6之间，提升了有源层5与第二金属层6之间的接触性能。
本实施例中的阵列基板还包括像素电极8，像素电极8通过过孔与漏极62连接。
参照图3a～3f，本实施例还提供了上述薄膜晶体管的制备方法的第一实施方式，在第一实施方式中，所述制备方法包括步骤：
S1、提供一衬底1，如图3a所示；
S2、4在衬底1上形成栅极2和栅绝缘层3，栅绝缘层3覆盖栅极2，如图3b所示；
S3、4在栅绝缘层3上形成第一金属层4，第一金属层4包括间隔设置于栅绝缘层3上的第一电极41和第二电极42，如图3c所示；
S4、4在第一金属层4上形成有源层5，有源层5包括源极接触端51、背沟道部52、漏极接触端53，源极接触端51与第一电极41接触并覆盖部分第一电极41，漏极接触端53与第二电极42接触并覆盖部分第二电极42，背沟道部52位于第一电极41与第二电极42之间并与栅极2对应，如图3d所示；
S5、在第一金属层4和有源层5上形成第二金属层6，第二金属层6包括间隔设置的源极61和漏极62，源极61位于第一电极41上，漏极62位于第二电极42上，源极接触端51夹设于第一电极41与源极61之间，漏极接触端53夹设于第二电极42与漏极62之间，源极61与第一电极41接触，漏极62与第二电极42接触，如图3e所示；
S6、沉积钝化层7，钝化层7覆盖于源极61、漏极62、有源层5裸露的表面，如图3f所示。
在本实施例的制备方法中，第一金属层4与第二金属层6通过两次构图工艺得到，从而可以避免形成第一金属层4与第二金属层6时，由于刻蚀液对不同的金属材料的刻蚀速率不同造成第一金属层4与第二金属层6接触部位出现局部腐蚀而出现倒切角现象，造成后续钝化层断层、薄膜晶体管电性不稳定等，提高生产良率。
参照图4a～4e，具体地，步骤S2包括：
S21、在衬底1上依次沉积栅极材料层20、第一光阻层100，如图4a所示；
S22、通过第一道光罩对第一光阻层100进行曝光，使第一光阻层图案化，形成第一光阻区域，如图4b所示；
S23、通过蚀刻制程移除未被第一光阻区域覆盖的栅极材料层20，形成栅极2，如图4c所示；
S24、通过光阻灰化工艺将第一光阻区域去除，如图4d所示；
S25、在衬底1和栅极2上沉积栅绝缘层3，栅绝缘层3覆盖栅极2，如图4e所示。
参照图5a～5d，具体地，步骤S3包括：
S21、在栅绝缘层3上依次沉积第一金属材料层40、第二光阻层101，如图5a所示；
S22、通过第二道光罩对第二光阻层101进行曝光，使第二光阻层图案化，形成相互间隔的第二光阻区域，如图5b所示；
S23、通过蚀刻制程移除未被第二光阻区域覆盖的第一金属材料层40，形成第一金属层4，第一金属层4包括间隔设置于栅绝缘层3上的第一电极41和第二电极42，如图5c所示；
S24、通过光阻灰化工艺将第二光阻区域去除，如图5d所示。
参照图6a～6d，具体地，步骤S4包括：
S41、在第一金属层4上依次沉积有源材料层50、第三光阻层102，如图6a所示；
S42、通过第三道光罩对第三光阻层102进行曝光，使第三光阻层图案化，形成第三光阻区域，如图6b所示；
S43、通过蚀刻制程移除未被第三光阻区域覆盖的有源材料层50，形成有源层5，有源层5包括源极接触端51、背沟道部52、漏极接触端53，源极接触端51与第一电极41接触并覆盖部分第一电极41，漏极接触端53与第二电极42接触并覆盖部分第二电极42，背沟道部52位于第一电极41与第二电极42之间并与栅极2对应，如图6c所示；
S44、通过光阻灰化工艺将第三光阻区域去除，如图6d所示。
参照图7a～7d，具体地，步骤S5包括：
S51、在栅绝缘层3、第一金属层4、有源层5上沉积第二金属材料层60、第四光阻层103，如图7a所示；
S52、通过第四道光罩对第四光阻层103进行曝光，使第四光阻层图案化，形成相互间隔的第四光阻区域，如图7b所示；
S53、通过蚀刻制程移除未被第四光阻区域覆盖的第二金属材料层60，形成第二金属层6，第二金属层6包括间隔设置的源极61和漏极62，源极接触端51夹设于第一电极41与源极61之间，漏极接触端53夹设于第二电极42与漏极62之间，源极61与第一电极41接触，漏极62与第二电极42接触，如图7c所示；
S54、通过光阻灰化工艺将第四光阻区域去除，如图7d所示。
在制备阵列基板时，在步骤S6之后，还需要通过第五道光罩工艺来对钝化层进行图形化处理，在钝化层上形成过孔，然后，在钝化层上沉积像素电极材料层，通过第六道光罩工艺来对像素电极材料层进行图案化处理，获得像素电极8，整个阵列基板的制备过程需要需要六道光罩。
实施例2
参照图8，本实施例与实施例1的不同之处在于，源极61与第一电极41不接触，漏极62与第二电极42不接触。
参照图9a～9j，本实施例的制备方法采用半色调掩模工艺，所述制备方法包括步骤：
S1、提供一衬底1，如图9a所示；
S2、在衬底1上形成栅极2和栅绝缘层3，栅绝缘层3覆盖栅极2，如图9b所示；
S3、在栅绝缘层3上形成第一金属层4，第一金属层4包括间隔设置于栅绝缘层3上的第一电极41和第二电极42，如图9c所示；
S4、在第一金属层4上依次沉积有源材料层50、第二金属材料层60、第三光阻层70，如图9d所示；
S5、通过第三道光罩对第三光阻层70进行灰阶曝光，使第三光阻层图案化，形成第三光阻区域，第三光阻区域包括中间部和位于该中间部两侧的侧部，中间部的厚度小于侧部的厚度，如图9e所示；
S6、通过蚀刻制程移除未被第三光阻区域覆盖的有源材料层50、第二金属材料层60，形成有源层5，如图9f所示，有源层5包括源极接触端51、背沟道部52、漏极接触端53，源极接触端51延伸至第一电极41的表面，漏极接触端53延伸至第二电极42的表面，背沟道部52位于第一电极41与第二电极42之间并与栅极2对应；
S7、对第三光阻区域进行灰化处理，以去除中间部并减少侧部的厚度，保留部分侧部，如图9g所示；
S8、通过蚀刻制程移除未被部分侧部覆盖的第二金属材料层60，形成第二金属层6，第二金属层6包括间隔设置的源极61和漏极62，源极接触端51夹设于第一电极41与源极61之间，漏极接触端53夹设于第二电极42与漏极62之间，如图9h所示；
S9、通过光阻灰化工艺将第三光阻区域去除，如图9i所示
S10、沉积钝化层7，钝化层7覆盖于源极61、漏极62、有源层5裸露的表面，如图9j所示。
本实施例中步骤S1～S3与实施例1中相同，这里不再赘述。在制备阵列基板时，在步骤S10之后，还需要通过第四道光罩工艺来对钝化层进行图形化处理，在钝化层上形成过孔，然后，在钝化层上沉积像素电极材料层，通过第五道光罩工艺来对像素电极材料层进行图案化处理，获得像素电极8，整个阵列基板的制备过程需要需要五道光罩。因此，本实施例在薄膜晶体管的制备方法通过半色调掩模工艺在第一金属层4上形成有源层5、第二金属层6，相对于第一实施方式可以节省一道光罩，从而简化制备工艺、降低制备成本。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (9)
1.一种薄膜晶体管，其特征在于，包括衬底、栅极、栅绝缘层、第一金属层、有源层、第二金属层、钝化层，所述栅极设于所述衬底上，所述栅绝缘层覆盖所述栅极，所述第一金属层包括间隔设置于所述栅绝缘层上的第一电极和第二电极，所述第二金属层包括间隔设置的源极和漏极，所述有源层的一端夹设于所述第一电极与所述源极之间，所述有源层的另一端夹设于所述第二电极与所述漏极之间，所述钝化层覆盖于所述源极、漏极、有源层裸露的表面。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极与所述第一电极接触，所述漏极与所述第二电极接触。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一金属层与所述栅绝缘层的黏附性大于所述第二金属层与所述栅绝缘性的黏附性。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第二金属层的材质为铜。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述第一金属层的材质选自钼、铬、钛中的一种。
6.一种阵列基板，其特征在于，包括如权利要求1-4任一所述的薄膜晶体管。
7.一种薄膜晶体管的制备方法，其特征在于，所述制备方法包括步骤：
提供一衬底；
在所述衬底上形成栅极和栅绝缘层，所述栅绝缘层覆盖所述栅极；
在所述栅绝缘层上形成第一金属层，所述第一金属层包括间隔设置于所述栅绝缘层上的第一电极和第二电极；
在所述第一金属层上形成有源层、第二金属层，所述第二金属层包括间隔设置的源极和漏极，所述有源层的一端夹设于所述第一电极与所述源极之间，所述有源层的另一端夹设于所述第二电极与所述漏极之间；
沉积钝化层，所述钝化层覆盖于所述源极、漏极、有源层裸露的表面。
8.根据权利要求7所述的制备方法，其特征在于，在所述第一金属层上形成有源层、第二金属层具体包括：
在所述第一金属层上沉积有源材料层；
在所述有源材料层上涂布第三光阻层，通过第三道光罩对所述第三光阻层进行曝光，使所述第三光阻层图案化，形成第三光阻区域；
通过蚀刻制程移除未被所述第三光阻区域覆盖的有源材料层，形成有源层，所述有源层的一端与所述第一电极接触并覆盖部分第一电极，所述有源层的另一端与所述第二电极接触并覆盖部分第二电极；
在所述栅绝缘层、第一电极、第二电极和有源层上沉积第二金属材料层；
在所述第二金属材料层上涂布第四光阻层，通过第四道光罩对所述第四光阻层进行曝光，使所述第四光阻层图案化，形成相互间隔的第四光阻区域；
通过蚀刻制程移除未被所述第四光阻区域覆盖的第二金属材料层，形成第二金属层，所述第二金属层包括间隔设置的源极和漏极，所述有源层的一端夹设于所述第一电极与所述源极之间，所述有源层的另一端夹设于所述第二电极与所述漏极之间，所述源极与所述第一电极接触，所述漏极与所述第二电极接触。
9.根据权利要求7所述的制备方法，其特征在于，在所述第一金属层上形成有源层、第二金属层包括：
在所述第一金属层上沉积有源材料层；
在所述有源材料层上沉积第二金属材料层；
在所述第二金属材料层上涂覆第三光阻层，通过第三道光罩对所述第三光阻层进行灰阶曝光，使所述第三光阻层图案化，形成第三光阻区域，所述第三光阻区域包括中间部和位于该中间部两侧的侧部，所述中间部的厚度小于侧部的厚度；
通过蚀刻制程移除未被所述第三光阻区域覆盖的有源材料层、第二金属材料层，形成有源层，所述有源层的一端与所述第一电极接触，所述有源层的另一端与所述第二电极接触；
对所述第三光阻区域进行灰化处理，以去除中间部并减少侧部的厚度，保留部分侧部；
通过蚀刻制程移除未被所述部分侧部覆盖的第二金属材料层，形成第二金属层，所述第二金属层包括间隔设置的源极和漏极，所述有源层的一端夹设于所述第一电极与所述源极之间，所述有源层的另一端夹设于所述第二电极与所述漏极之间。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810861413.7A CN109037350A (zh) | 2018-08-01 | 2018-08-01 | 薄膜晶体管及其制备方法、阵列基板 |
| PCT/CN2019/070996 WO2020024561A1 (zh) | 2018-08-01 | 2019-01-09 | 薄膜晶体管及其制备方法、阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810861413.7A CN109037350A (zh) | 2018-08-01 | 2018-08-01 | 薄膜晶体管及其制备方法、阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109037350A true CN109037350A (zh) | 2018-12-18 |
Family
ID=64647192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810861413.7A Pending CN109037350A (zh) | 2018-08-01 | 2018-08-01 | 薄膜晶体管及其制备方法、阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109037350A (zh) |
| WO (1) | WO2020024561A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109873001A (zh) * | 2019-02-26 | 2019-06-11 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制作方法 |
| WO2020024561A1 (zh) * | 2018-08-01 | 2020-02-06 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| CN111434386A (zh) * | 2019-01-15 | 2020-07-21 | 研能科技股份有限公司 | 微流体致动器的制造方法 |
| CN114967257A (zh) * | 2022-05-11 | 2022-08-30 | Tcl华星光电技术有限公司 | 显示面板及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102629591A (zh) * | 2012-02-28 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法及阵列基板、显示器 |
| CN102820319A (zh) * | 2011-06-09 | 2012-12-12 | 乐金显示有限公司 | 氧化物薄膜晶体管及其制造方法 |
| KR20140013522A (ko) * | 2012-07-24 | 2014-02-05 | 엘지디스플레이 주식회사 | 박막트랜지스터, 액정표시소자 및 그 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1935027B1 (en) * | 2005-10-14 | 2017-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN104659106A (zh) * | 2015-02-25 | 2015-05-27 | 友达光电股份有限公司 | 一种薄膜晶体管及其制造方法 |
| CN105161544A (zh) * | 2015-10-16 | 2015-12-16 | 深圳市华星光电技术有限公司 | 薄膜场效应晶体管及其制作方法、液晶显示器 |
| CN109037350A (zh) * | 2018-08-01 | 2018-12-18 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
-
2018
- 2018-08-01 CN CN201810861413.7A patent/CN109037350A/zh active Pending
-
2019
- 2019-01-09 WO PCT/CN2019/070996 patent/WO2020024561A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102820319A (zh) * | 2011-06-09 | 2012-12-12 | 乐金显示有限公司 | 氧化物薄膜晶体管及其制造方法 |
| CN102629591A (zh) * | 2012-02-28 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法及阵列基板、显示器 |
| KR20140013522A (ko) * | 2012-07-24 | 2014-02-05 | 엘지디스플레이 주식회사 | 박막트랜지스터, 액정표시소자 및 그 제조방법 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020024561A1 (zh) * | 2018-08-01 | 2020-02-06 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| CN111434386A (zh) * | 2019-01-15 | 2020-07-21 | 研能科技股份有限公司 | 微流体致动器的制造方法 |
| CN111434386B (zh) * | 2019-01-15 | 2021-07-02 | 研能科技股份有限公司 | 微流体致动器的制造方法 |
| CN109873001A (zh) * | 2019-02-26 | 2019-06-11 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制作方法 |
| WO2020172959A1 (zh) * | 2019-02-26 | 2020-09-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制作方法、显示装置 |
| CN114967257A (zh) * | 2022-05-11 | 2022-08-30 | Tcl华星光电技术有限公司 | 显示面板及其制作方法 |
| CN114967257B (zh) * | 2022-05-11 | 2023-10-03 | Tcl华星光电技术有限公司 | 显示面板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020024561A1 (zh) | 2020-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109037350A (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| CN100576550C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN103872061B (zh) | 阵列基板及其制造方法 | |
| TW541702B (en) | Method of fabricating fringe field switching mode liquid crystal display | |
| CN104217994B (zh) | 一种薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN101957529B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN102468308B (zh) | 阵列基板及其制造方法和液晶显示器 | |
| CN109426389A (zh) | 触控基板及其制备方法、显示面板 | |
| CN103219284B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
| CN104716196B (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN108336100A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
| CN106024813B (zh) | 一种低温多晶硅tft阵列基板的制作方法及相应装置 | |
| CN106783737A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN109920845A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN109712993A (zh) | 阵列基板及制造方法及显示装置 | |
| CN103700663B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN105974689B (zh) | 一种阵列基板及其制备方法、液晶显示面板 | |
| CN100590854C (zh) | 像素结构及其制造方法 | |
| CN104617049B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104362153B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN106373967A (zh) | 阵列基板及其制备方法、显示装置 | |
| JP2001201766A (ja) | 液晶表示装置の製造方法 | |
| JPH0580650B2 (zh) | ||
| CN203117620U (zh) | Tft阵列基板及显示装置 | |
| CN207966980U (zh) | 一种阵列基板、显示面板、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20181218 |