KR101524522B1 - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR101524522B1
KR101524522B1 KR1020137033458A KR20137033458A KR101524522B1 KR 101524522 B1 KR101524522 B1 KR 101524522B1 KR 1020137033458 A KR1020137033458 A KR 1020137033458A KR 20137033458 A KR20137033458 A KR 20137033458A KR 101524522 B1 KR101524522 B1 KR 101524522B1
Authority
KR
South Korea
Prior art keywords
ceramic particles
dielectric layer
particle diameter
coarse
sample
Prior art date
Application number
KR1020137033458A
Other languages
English (en)
Other versions
KR20140016978A (ko
Inventor
유키히로 코니시
유이치 카스야
쥰 니시카와
카츠야 타니구치
코타로 미즈노
유스케 코와세
쇼헤이 키타무라
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20140016978A publication Critical patent/KR20140016978A/ko
Application granted granted Critical
Publication of KR101524522B1 publication Critical patent/KR101524522B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 내부 전극층을 박층화해도 정전 용량 및 용량 온도 특성의 악화를 방지할 수 있는 적층 세라믹 콘덴서를 제공한다.
적층 세라믹 콘덴서의 상기 유전체층(14)을 구성하는 세라믹 입자는, 상기 유전체층의 최대 두께를 Tmax로 하고 상기 유전체층의 최소 두께를 Tmin으로 하였을 때, Tmin
Figure 112015019491475-pct00033
Dcoa
Figure 112015019491475-pct00034
Tmax의 조건을 만족시키는 조대 입자 지름(Dcoa)의 조대 세라믹 입자(SPr)를 포함하고, 상기 유전체층을 구성하는 세라믹 입자의 평균 입자 지름(Dabe)은, 상기 유전체층의 평균 두께를 Tabe로 하였을 때, 0.15×Tabe
Figure 112015019491475-pct00047
Dabe
Figure 112015019491475-pct00048
0.3×Tabe의 조건을 만족시킨다.

Description

적층 세라믹 콘덴서{LAMINATED CERAMIC CAPACITOR}
본 발명은 내부 전극층과 유전체층이 교호(交互)적으로 적층된 구조를 가지는 적층 세라믹 콘덴서에 관한 것이다.
적층 세라믹 콘덴서에 대한 소형화 및 대용량화의 요구는 여전히 높고, 이 요구를 만족시키기 위해서는 내부 전극층과 유전체층을 더 박층화할 필요가 있다(특허문헌 1을 참조).
적층 세라믹 콘덴서의 내부 전극층이 상호 결합한 각종 입자 지름의 금속 입자에 의해 구성되는 것과 유전체층이 상호 결합한 각종 입자 지름의 세라믹 입자에 의해 구성되는 것을 감안하면, 원칙적으로는 각각의 원료 입자로서 보다 미세한 금속 입자와 세라믹 입자를 이용하면 내부 전극층과 유전체층의 박층화를 보다 더 실현할 수 있다.
또한 유전체층의 원료 입자에는 강유전체에 속하는 세라믹 입자, 예컨대 티탄산 바륨 입자가 일반적으로 이용되지만, 강유전체에 속하는 세라믹 입자에서는 사이즈 효과의 영향에 의해 입자 지름이 작아질수록 비유전율이 저하한다. 즉 보다 미세한 세라믹 입자를 유전체층의 원료 입자로서 이용하여 그 박층화를 도모하면, 유전체층의 유전율의 저하에 기인하여 적층 세라믹 콘덴서의 정전 용량 및 용량 온도 특성이 악화할 우려가 있다.
1. 일본 특개 2007-258566호 공보
본 발명의 목적은 내부 전극층을 박층화해도 정전 용량 및 용량 온도 특성의 악화를 방지할 수 있는 적층 세라믹 콘덴서를 제공하는 데 있다.
상기 목적을 달성하기 위해서, 본 발명은 상호 결합한 각종 입자 지름의 금속 입자에 의해 구성된 내부 전극층과, 상호 결합한 각종 입자 지름의 세라믹 입자에 의해 구성된 유전체층이 교호적으로 적층된 구조를 가지는 적층 세라믹 콘덴서로서, 상기 유전체층을 구성하는 세라믹 입자는, 상기 유전체층의 최대 두께를 Tmax로 하고 상기 유전체층의 최소 두께를 Tmin으로 하였을 때, Tmin
Figure 112015019491475-pct00039
Dcoa
Figure 112015019491475-pct00040
Tmax의 조건을 만족시키는 조대(粗大) 입자 지름(Dcoa)의 조대 세라믹 입자를 포함하고,상기 유전체층을 구성하는 세라믹 입자의 평균 입자 지름(Dabe)은, 상기 유전체층의 평균 두께를 Tabe로 하였을 때, 0.15×Tabe
Figure 112015019491475-pct00041
Dabe
Figure 112015019491475-pct00042
0.3×Tabe의 조건을 만족시키는 것을 그 특징으로 한다.
본 발명에 의하면, 유전체층을 구성하는 세라믹 입자가 유전체층의 최소 두께(Tmin)
Figure 112013115235151-pct00003
Dcoa
Figure 112013115235151-pct00004
유전체층의 최대 두께(Tmax)의 조건을 만족시키는 조대 입자 지름(Dcoa)의 조대 세라믹 입자를 포함하기 때문에 내부 전극층을 박층화해도 정전 용량 및 용량 온도 특성의 악화를 방지할 수 있다.
본 발명의 상기 목적과 그 이외의 목적과 구성 특징과 작용 효과는 이하의 설명과 첨부 도면에 의해 명백해진다.
도 1은 적층 세라믹 콘덴서의 종단면도(縱斷面圖).
도 2는 도 1에 도시한 적층 세라믹 콘덴서의 A부 확대도.
도 3의 (A) 내지 도 3의 (F)는 도 1에 도시한 적층 세라믹 콘덴서의 제법(製法) 설명도.
도 4는 샘플1 내지 샘플17의 사양 및 특성을 도시하는 도면.
《적층 세라믹 콘덴서의 전체 구조》
도 1은 적층 세라믹 콘덴서(10)의 종단면도를 도시한다. 이 적층 세라믹 콘덴서(10)는 길이 폭 및 높이의 기준 치수가 길이>폭=높이의 관계, 또는 길이>폭>높이의 관계를 가지는 대략 직방체(直方體) 형상의 콘덴서 본체(11)와, 상기 콘덴서 본체(11)의 길이 방향 양 단부(端部)에 설치된 1쌍의 외부 전극(12)을 구비한다.
콘덴서 본체(11)는 내부 전극층(13)과 유전체층(14)이 높이 방향으로 교호적으로 적층된 구조를 가지고, 높이 방향의 최상위 부분과 최하위 부분에는 유전체층(14)만이 적층된 마진(부호 없음)이 존재한다. 각 내부 전극층(13)은 콘덴서 본체(11)의 길이 및 폭보다 작은 길이 및 폭을 가지는 대략 직사각형[矩型] 형상을 이루고, 도 1의 위에서부터 홀수번째의 내부 전극층(13)의 좌단연(左端緣)은 좌측의 외부 전극(12)에 전기적으로 접속되고, 또한 도 1의 위에서부터 짝수번째의 내부 전극층(13)의 우단연(右端緣)은 우측의 외부 전극(12)에 전기적으로 접속된다. 참고로 도 1에는 편의상 총 26층의 내부 전극층(13)을 도시하였지만, 소형화 및 대용량화에 대응한 적층 세라믹 콘덴서(10)에서의 내부 전극층(13)의 층수는 100 이상에 달한다.
각 외부 전극(12)은 도시를 생략하였지만, 니켈, 구리 등으로 이루어지는 하지층(下地層)과, 상기 하지층의 표면에 형성된 주석, 팔라듐, 금, 아연 등으로 이루어지는 표면층의 2층 구조, 또는 이들 하지층과 표면층 사이에 백금, 팔라듐, 금, 구리, 니켈 등으로 이루어지는 중간층을 개장(介裝)한 3층 구조를 가진다.
《내부 전극층 및 유전체층의 상세 구조》
도 2는 도 1에 도시한 적층 세라믹 콘덴서(10)의 A부분의 확대도를 도시한다. 참고로 이 도 2는 후술하는 샘플1의 도 1에 대응하는 종단면을 주사형 전자 현미경(Scanning Electron Microscope)으로 관찰하여 얻은 화상에 기초한다.
각 내부 전극층(13)은 상호 결합한 각종 입자 지름의 금속 입자에 의해 구성되고, 각 유전체층(14)은 상호 결합한 각종 입자 지름의 세라믹 입자(SP)에 의해 구성된다. 각 내부 전극(13)을 구성하는 금속 입자는 니켈, 구리, 팔라듐, 은 중 적어도 1종의 입자로 이루어지고, 각 유전체층(14)을 구성하는 세라믹 입자(SP)는 강유전체에 속하는 티탄산 바륨, 티탄산 스트론튬, 티탄산 칼슘, 티탄산 마그네슘, 지르콘산 칼슘, 티탄산 지르콘산 칼슘, 지르콘산 바륨, 산화티타늄 중 어느 하나를 포함하는 입자로 이루어진다.
또한 각 유전체층(14)의 상측 계면(界面)(IFu)과 하측 계면(IFd)에는 상측 계면(IFu)의 기복(높낮이의 차이ΔTu) > 하측 계면(IFd)의 기복(높낮이의 차이ΔTd)이 되는 대략 파형(波形)의 기복이 나타난다. 이와 같은 기복이 나타나는 이유에 대해서는 후술하는 《적층 세라믹 콘덴서의 제법》에서 설명한다.
도 2로부터 알 수 있듯이 각 유전체층(14)을 구성하는 세라믹 입자(SP)는 유전체층(14)의 최대 두께를 Tmax로 하고 유전체층(14)의 최소 두께를 Tmin으로 하였을 때, Tmin
Figure 112013115235151-pct00005
Dcoa
Figure 112013115235151-pct00006
Tmax의 조건을 만족시키는 조대 입자 지름(Dcoa)의 조대 세라믹 입자(SPr)를 적어도 1개 포함한다. 조대 세라믹 입자(SPr)의 조대 입자 지름(Dcoa)의 최소 두께(Tmin)보다 작으면, 본 발명이 해결하고자 하는 과제인 정전 용량 및 용량 온도 특성의 악화 방지를 수행하는 것이 어려워진다. 또한 도 2의 좌측 상단의 조대 세라믹 입자(SPr)와 같이 최대 두께(Tmax)가 조대 입자 지름(Dcoa)과 대략 같아지는 형태가 있기 때문에 조대 세라믹 입자(SPr)의 조대 입자 지름(Dcoa)의 상한값은 최대 두께(Tmax)라고 할 수 있다.
또한 각 유전체층(14)을 구성하는 세라믹 입자(SP)에 포함되는 조대 세라믹 입자(SPr)의 비율은 25vol% 내지 50vol%의 범위 내, 보다 바람직하게는 30vol% 내지 40vol%의 범위 내에 있다. 각 유전체층(14)을 구성하는 세라믹 입자(SP)에 포함되는 조대 세라믹 입자(SPr)의 비율이 25vol%에 미치지 않으면 본 발명이 해결하고자 하는 과제인 정전 용량 및 용량 온도 특성의 악화 방지를 수행하는 것이 어려워진다. 또한 각 유전체층(14)을 구성하는 세라믹 입자(SP)에 포함되는 조대 세라믹 입자(SPr)의 비율이 50vol%를 초과하면 쇼트의 발생을 낮게 억제하는 것이 어려워진다. 또한 각 유전체층(14)을 구성하는 세라믹 입자(SP)에 포함되는 조대 세라믹 입자(SPr)의 비율이 50vol%를 초과하면 각 유전체층(14)의 박층화, 즉 (Tmax+Tmin)/2의 식, 또는 Tmin+[(ΔTu+ΔTd)/2]의 식에 의해 구해지는 평균 두께(Tabe)를 얇게 하는 것이 어려워진다.
또한 각 유전체층(14)을 구성하는 세라믹 입자(SP)[조대 세라믹 입자(SPr)를 포함한다]의 평균 입자 지름(Dabe)은 각 유전체층(14)의 평균 두께를 Tabe로 하였을 때, 0.15×Tabe
Figure 112013115235151-pct00007
Dabe
Figure 112013115235151-pct00008
0.3×Tabe의 조건, 보다 바람직하게는 0.18×Tabe
Figure 112013115235151-pct00009
Dabe
Figure 112013115235151-pct00010
0.25×Tabe의 조건을 만족시킨다. 각 유전체층(14)을 구성하는 세라믹 입자(SP)의 평균 입자 지름(Dabe)이 0.15×Tabe보다 작으면 본 발명이 해결하고자 하는 과제인 정전 용량 및 용량 온도 특성의 악화 방지를 수행하는 것이 어려워진다. 또한 각 유전체층(14)을 구성하는 세라믹 입자(SP)의 평균 입자 지름(Dabe)이 0.3×Tabe보다 크면 쇼트의 발생을 낮게 억제하는 것이 어려워진다.
《적층 세라믹 콘덴서의 제법》
도 3의 (A) 내지 도 3의 (F)는 도 1에 도시한 적층 세라믹 콘덴서(10)의 제법을 도시한다. 제조 시에는 우선 세라믹 슬러리와 전극 페이스트를 준비한다. 세라믹 슬러리는 세라믹 입자와 용제와 바인더를 적어도 포함하고, 필요에 따라 각종 첨가제를 포함한다. 또한 전극 페이스트는 금속 입자와 용제와 바인더를 적어도 포함하고, 필요에 따라 각종 첨가제를 포함한다.
세라믹 슬러리에 포함되는 세라믹 입자는 강유전체에 속하는 티탄산 바륨, 티탄산 스트론튬, 티탄산 칼슘, 티탄산 마그네슘, 지르콘산 칼슘, 티탄산 지르콘산 칼슘, 지르콘산 바륨, 산화티타늄 중 어느 하나를 포함하는 입자로 이루어지고, 소정의 d50(메디안 지름)과 입자 지름 분포를 가진다. 또한 용제는 메탄올, 에탄올, 프로판올, 부탄올, 초산 에틸, 초산 부틸, 톨루엔, 크실렌 중 적어도 1개로 이루어지고, 바인더는 폴리비닐부틸알, 아크릴 수지, 우레탄 수지, 폴리비닐아세탈 중 적어도 1개로 이루어진다. 각종 첨가제에는 분산제, 가소제(可塑劑), 레벨링제 등이 사용 가능하고, 분산제는 카티온계 분산제, 아니온계 분산제, 노니온계 분산제, 양성(兩性) 계면 활성제, 고분자계 분산제 등을 이용할 수 있고, 가소제와 레벨링제는 특히 제약은 없고 공지의 것을 이용할 수 있다.
전극 페이스트에 포함되는 금속 입자는 니켈, 구리, 팔라듐, 은 중 적어도 1종의 입자로 이루어지고, 소정의 d50(메디안 지름)과 입자 지름 분포를 가진다. 또한 용제는 테르피네올(α, β, γ 및 이들의 혼합물), 디히드로테르피네올, 디히드로테르피네올아세테이트, 옥타놀, 데칸올, 트리데칸올, 부틸카르비톨, 부틸카르비톨아세테이트, 톨루엔, 에탄올 중 적어도 1개로 이루어지고, 바인더는 에틸셀룰로오스, 니트로셀룰로오스, 아크릴 수지, 폴리비닐부틸알 중 적어도 1개로 이루어진다. 각종 첨가제에는 분산제, 가소제, 레벨링제 등이 사용 가능하고, 분산제는 카티온계 분산제, 아니온계 분산제, 노니온계 분산제, 양성 계면 활성제, 고분자계 분산제 등을 이용할 수 있고, 가소제와 레벨링제는 특히 제약은 없고 공지의 것을 이용할 수 있다.
다음으로 도 3의 (A)에 도시한 바와 같이 폴리에틸렌테레프탈레이트 등으로 이루어지는 베이스 필름(BF)의 상면에 닥터 블레이드나 슬릿 다이 등을 이용한 도공기(塗工機)에 의해 상기 세라믹 슬러리를 도포하고, 상기 도포물을 건조시켜서 베이스 필름(BF) 상에 소정 두께(t1)의 슬러리층(SL)이 형성된 제1 적층용 시트를 제작한다. 이 슬러리층(SL) 내에는 각종 입자 지름의 세라믹 입자가 불규칙하게 나열되어 있다.
또한 도 3의 (B)에 도시한 바와 같이 제1 적층용 시트의 슬러리층(SL)의 상면에 스크린이나 요판(凹版)을 이용한 인쇄기에 의해 상기 전극 페이스트를 인쇄하고, 상기 인쇄물을 건조시켜서 슬러리층(SL) 상에 소정 두께(t2)로 소정 형상의 페이스트층(PL)이 소정 배열로 형성된 제2 적층용 시트를 제작한다. 이 페이스트층(PL) 내에는 각종 입자 지름의 금속 입자가 불규칙하게 나열되어 있다.
다음으로 도 3의 (C)에 도시한 바와 같이 제1 적층용 시트의 슬러리층(SL)을 소정 사이즈로 타발(打拔)하고, 타발한 슬러리층(SL)을 흡착 헤드(AH)의 평탄한 하면에 흡착시켜서 반송하고, 상기 슬러리층(SL)을 적층 테이블(LT)의 평탄한 상면에 둔다. 그리고 마찬가지로 타발한 슬러리층(SL)을 흡착 헤드(AH)의 평탄한 하면에 흡착시켜서 반송하고, 상기 슬러리층(SL)을 적층 테이블(LT) 상의 슬러리층(SL)의 상면에 중첩하여 열 압착하는 작업을 소정 횟수 반복한다.
도 3의 (D)에 도시한 바와 같이 열 압착된 소정 층수의 슬러리층(SL') 사이에는 동일 조성이기도 하여 시인(視認)할 수 있는 계면은 나타나지 않지만, 열 압착 전의 각 슬러리층(SL) 내에 불규칙하게 나열되는 각종 입자 지름의 세라믹 입자가 열 압착 과정에서 변위하기 때문에 열 압착 후의 가상의 상호 접촉면[파선(破線)을 참조]은 기복을 가진다.
다음으로 도 3의 (D)에 도시한 바와 같이 제2 적층용 시트의 슬러리층(SL)을 소정 사이즈로 타발하고, 타발한 슬러리층(SL)[다수의 페이스트층(PL)을 포함]의 페이스트층(PL)측을 흡착 헤드(AH)의 평탄한 하면에 흡착시켜서 반송하고, 상기 슬러리층(SL)을 열 압착이 완료된 슬러리층(SL')의 상면에 중첩하여 열 압착한다. 그리고 마찬가지로 타발한 슬러리층(SL)[다수의 페이스트층(PL)을 포함]의 페이스트층(PL)측을 흡착 헤드(AH)의 평탄한 하면에 흡착시켜서 반송하고, 상기 슬러리층(SL)을 열 압착이 완료된 페이스트층(PL')의 상면에 중첩하여 열 압착하는 작업을 소정 횟수 반복한다.
도 3의 (E)에 도시한 바와 같이 열 압착된 소정 층수의 슬러리층(SL') 및 페이스트층(PL') 사이에는 이종(異種) 조성이기도 하여 시인 가능한 계면이 나타나고, 또한 페이스트층(PL')으로 개재되는 슬러리층(SL')의 상측 계면의 대략 파형의 기복은 하측 계면의 대략 파형의 기복보다 크게 이루어진다. 이와 같은 기복이 나타나는 이유로서 열 압착 전의 각 슬러리층(SL) 내에 불규칙하게 나열되는 각종 입자 지름의 세라믹 입자가 열 압착 과정에서 변위하는 것과 함께, 타발한 슬러리층(SL)이 그 페이스트층(PL)측을 흡착 헤드(AH)의 평탄한 하면에 흡착된 상태에서 열 압착되기 때문에 열 압착 과정에서 슬러리층(SL)의 상측 계면에 기복이 발생하기 쉽다는 것을 들 수 있다.
다음으로 도 3의 (E)에 도시한 바와 같이 제1 적층용 시트의 슬러리층(SL)을 소정 사이즈로 타발하고, 타발한 슬러리층(SL)을 흡착 헤드(AH)의 평탄한 하면에 흡착시켜서 반송하고, 상기 슬러리층(SL)을 열 압착이 완료된 페이스트층(PL')의 상면에 중첩하여 열 압착한다. 그리고 마찬가지로 타발한 슬러리층(SL)을 흡착 헤드(AH)의 평탄한 하면에 흡착시켜서 반송하고, 상기 슬러리층(SL)을 열 압착이 완료된 슬러리층(SL')의 상면에 중첩하여 열 압착하는 작업을 소정 횟수 반복한다.
도 3의 (F)에 도시한 바와 같이 열 압착된 소정 층수의 슬러리층(SL') 사이에는 동일 조성이기도 하여 시인할 수 있는 계면은 나타나지 않지만, 열 압착 전의 각 슬러리층(SL) 내에 불규칙하게 나열되는 각종 입자 지름의 세라믹 입자가 열 압착 과정에서 변위하기 때문에 열 압착 후의 가상의 상호 접촉면(파선을 참조)은 기복을 가진다.
다음으로 상기 열 압착물에 대하여 열간(熱間) 정수압(靜水壓) 프레스기 등의 프레스기에 의해 최종적인 열 압착을 수행하여 적층물을 제작한다. 다음으로 적층물을 다이싱 장치 등의 절단기에 의해 격자 형상으로 절단하여 도 1에 도시한 콘덴서 본체(11)에 대응한 칩을 제작한다. 다음으로 다수의 칩을 소성로(燒成爐)에 투입하여 소정 조건 하에서 소성[탈(脫)바인더 처리를 포함한다]을 수행한다.
소성 후의 칩은 도 1에 도시한 콘덴서 본체(11)에 상당하기 때문에 도 2에 도시한 내부 전극층(13) 및 유전체층(14)을 포함한다. 소성 후의 칩의 유전체층(14)을 구성하는 세라믹 입자(SP)가 Tmin
Figure 112013115235151-pct00011
Dcoa
Figure 112013115235151-pct00012
Tmax의 조건[Tmin은 유전체층(14)의 최소 두께, Tmax는 유전체층(14)의 최대 두께]을 만족시키는 조대 입자 지름(Dcoa)의 조대 세라믹 입자(SPr)를 포함하도록 하기 위해서는 이하의 2개의 방법을 채택할 수 있다.
하나는 상기 세라믹 슬러리에 포함되는 세라믹 입자로서, (1) 조대 입자 지름(Dcoa)의 조대 세라믹 입자(SPr)와 근사(近似)한 조대 세라믹 입자를 포함하는 입자 지름 분포를 가지는 것, 예컨대 d95 전후에 조대 입자 지름(Dcoa)이 존재하는 1종류의 세라믹 입자, (2) 조대 입자 지름(Dcoa)의 조대 세라믹 입자(SPr)를 포함하지 않는 입자 지름 분포를 가지는 세라믹 입자에 조대 입자 지름(Dcoa)의 조대 세라믹 입자(SPr)를 첨가한 혼합물, (3) d50이 작은 세라믹 입자와, d50이 크고 d95 전후에 조대 입자 지름(Dcoa)이 존재하는 세라믹 입자의 혼합물을 이용하는 방법이다.
이 방법은 상기 세라믹 슬러리에 포함되는 세라믹 입자의 입자 지름 분포와 근사한 입자 지름 분포가 소성 후의 칩의 유전체층(14)을 구성하는 세라믹 입자(SP)에 나타나기 때문에 산화마그네슘, 탄산 바륨, 탄산 칼슘, 탄산 망간, 이산화망간, 산화홀뮴, 산화에르븀, 산화이테르븀 등의 입자 성장 억제제를 상기 세라믹 슬러리에 미리 첨가하여 상기 소성 과정에서의 입자 지름 분포의 변동을 최대한 억제하는 것이 바람직하다. 또한 상기 세라믹 슬러리에 포함되는 세라믹 입자의 입자 지름 분포를 미리 조정하면, 소성 후의 칩의 유전체층(14)을 구성하는 세라믹 입자(SP)에 포함되는 조대 세라믹 입자(SPr)의 비율을 25vol% 내지 50vol%의 범위 내로 억제할 수 있고, 소성 후의 칩의 유전체층(14)을 구성하는 세라믹 입자(SP)의 평균 입자 지름(Dabe)이 0.15×Tabe
Figure 112013115235151-pct00013
Dabe
Figure 112013115235151-pct00014
0.3×Tabe의 조건[Tabe는 유전체층(14)의 평균 두께]도 만족시킬 수 있다.
또 하나는 상기 세라믹 슬러리에 포함되는 세라믹 입자로서 조대 입자 지름(Dcoa)의 조대 세라믹 입자(SPr)를 포함하지 않는 입자 지름 분포를 가지는 세라믹 입자를 이용하여 상기 소성 과정에서의 세라믹 입자의 입자 성장에 의해 조대 세라믹 입자(SPr)를 형성하는 방법이다.
이 방법은 상기 세라믹 슬러리에 포함되는 세라믹 입자의 입자 지름 분포와 다른 입자 지름 분포가 소성 후의 칩의 유전체층(14)을 구성하는 세라믹 입자(SP)에 나타나기 때문에 소성 후의 칩의 유전체층(14)을 구성하는 세라믹 입자(SP)에 포함되는 조대 세라믹 입자(SPr)의 조대 입자 지름(Dcoa)이 Tmin
Figure 112013115235151-pct00015
Dcoa
Figure 112013115235151-pct00016
Tmax의 조건[Tmin은 유전체층(14)의 최소 두께, Tmax는 유전체층(14)의 최대 두께]을 만족시키도록 하고, 또한 소성 후의 칩의 유전체층(14)을 구성하는 세라믹 입자(SP)에 포함되는 조대 세라믹 입자(SPr)의 비율이 25vol% 내지 50vol%의 범위 내로 억제되도록 하고, 또한 소성 후의 칩의 유전체층(14)을 구성하는 세라믹 입자(SP)에 포함되는 세라믹 입자(SP)의 평균 입자 지름(Dabe)이 0.15×Tabe
Figure 112013115235151-pct00017
Dabe
Figure 112013115235151-pct00018
0.3×Tabe의 조건[Tabe는 유전체층(14)의 평균 두께]을 만족시키기 위해서는 입자 지름 분포의 변동을 고려한 후에 필요에 따라 상기와 마찬가지의 입자 성장 억제제를 상기 세라믹 슬러리에 미리 첨가하는 것이 바람직하다.
다음으로 소성 후의 칩의 길이 방향 양 단부에 딥 도포기나 롤러 도포기 등의 도포기에 의해 상기 전극 페이스트와 동등한 전극 페이스트를 도포하고, 상기 도포물에 소부(燒付) 처리를 수행하여 도 1에 도시한 외부 전극(12)의 하지층을 형성한다. 그리고 하지층의 표면에 전해 도금 등의 도금법에 의해 표면층을 형성하여 2층 구조의 외부 전극(12)을 제작한다. 또는 하지층의 표면에 전해 도금 등의 도금법에 의해 중간층과 표면층을 순서대로 형성하여 3층 구조의 외부 전극(12)을 제작한다.
《적층 세라믹 콘덴서에 의해 얻어지는 효과》
도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10)에 의해 얻어지는 효과를 검증하기 위해서 하기(下記) 샘플1 내지 샘플17(적층 세라믹 콘덴서)을 상기 《적층 세라믹 콘덴서의 제법》에 준하여 각각 120개씩 제조하였다.
<샘플1>
ㆍ콘덴서 본체의 기준 치수: 길이 1.0mm, 폭 0.5mm, 높이 0.2mm
ㆍ내부 전극층
ㆍ평균 두께: 0.7μm
ㆍ층수: 100
ㆍ금속 입자: 니켈
ㆍ평균 입자 지름: 0.2μm
ㆍ유전체층
ㆍ최소 두께(Tmin): 0.4μm
ㆍ최대 두께(Tmax): 1.0μm
ㆍ평균 두께(Tabe): 0.6μm
ㆍ층수: 100
ㆍ세라믹 입자(SP): 티탄산 바륨
ㆍ조대 입자 지름(Dcoa): 0.75μm
ㆍ평균 입자 지름(Dabe): 0.11μm
ㆍ조대 세라믹 입자의 비율: 30vol%
<샘플2>
조대 입자 지름(Dcoa)이 0.90μm인 것 외에는 샘플1과 마찬가지다.
<샘플3>
조대 입자 지름(Dcoa)이 0.45μm인 것 외에는 샘플1과 마찬가지다.
<샘플4>
조대 입자 지름(Dcoa)이 0.35μm인 것 외에는 샘플1과 마찬가지다.
<샘플5>
조대 세라믹 입자의 비율이 25vol%인 것 외에는 샘플1과 마찬가지다.
<샘플6>
조대 세라믹 입자의 비율이 35vol%인 것 외에는 샘플1과 마찬가지다.
<샘플7>
조대 세라믹 입자의 비율이 40vol%인 것 외에는 샘플1과 마찬가지다.
<샘플8>
조대 세라믹 입자의 비율이 45vol%인 것 외에는 샘플1과 마찬가지다.
<샘플9>
조대 세라믹 입자의 비율이 50vol%인 것 외에는 샘플1과 마찬가지다.
<샘플10>
조대 세라믹 입자의 비율이 20vol%인 것 외에는 샘플1과 마찬가지다.
<샘플11>
조대 세라믹 입자의 비율이 55vol%인 것 외에는 샘플1과 마찬가지다.
<샘플12>
평균 입자 지름(Dabe)이 0.09μm인 것 외에는 샘플1과 마찬가지다.
<샘플13>
평균 입자 지름(Dabe)이 0.13μm인 것 외에는 샘플1과 마찬가지다.
<샘플14>
평균 입자 지름(Dabe)이 0.15μm인 것 외에는 샘플1과 마찬가지다.
<샘플15>
평균 입자 지름(Dabe)이 0.17μm인 것 외에는 샘플1과 마찬가지다.
<샘플16>
평균 입자 지름(Dabe)이 0.07μm인 것 외에는 샘플1과 마찬가지다.
<샘플17>
평균 입자 지름(Dabe)이 0.21μm인 것 외에는 샘플1과 마찬가지다.
도 4는 상기 샘플1 내지 샘플17의 사양 및 특성을 도시하는 도면으로, 이하에 이 도면에 도시한 사양 및 특성의 측정 방법에 대하여 설명한다.
각 샘플1 내지 샘플17에서의 유전체층의 Tmin(최소 두께), Tmax(최대 두께) 및 Tabe(평균 두께)는 샘플1 내지 샘플17을 각각 10개 준비하고, 각각의 도 1에 대응하는 종단면을 주사형 전자 현미경(Scanning Electron Microscope)으로 3000배의 배율로 관찰하고, 관찰 범위 내에 있는 유전체층의 Tmin(최소 두께)과 Tmax(최대 두께)를 각각 측정하여 10개의 Tmin(최소 두께)의 평균값과 10개의 Tmax(최대 두께)의 평균값을 샘플1 내지 샘플17 각각의 Tmin(최소 두께) 및 Tmax(최대 두께)로 하는 것과 함께, 상기 Tmin(최소 두께) 및 Tmax(최대 두께)를 이용하여 구한 평균 두께를 샘플1 내지 샘플17 각각의 Tabe(평균 두께)로 하였다.
또한 각 샘플1 내지 샘플17에서의 세라믹 입자의 Dcoa(조대 입자 지름), 비율 및 Dabe(평균 입자 지름)는 상기 관찰 범위 내에 있는 세라믹 입자 전체의 입자 지름을 측정하고, 상기 관찰 범위 내의 세라믹 입자의 수가 300개에 미치지 않는 경우에는 다른 관찰 범위 내에 있는 세라믹 입자 전체의 입자 지름을 계속해서 측정하여 측정수가 300 이상이 되도록 한 후에 Dcoa(조대 입자 지름)와 그 단면적(斷面績)에 기초하는 조대 입자의 체적 비율과 Dabe(평균 입자 지름)를 각각 측정하여 10개의 Dcoa(조대 입자 지름)의 평균값과 10개의 체적 비율의 평균값과 10개의 Dabe(평균 입자 지름)의 평균값을 샘플1 내지 샘플17 각각의 Dcoa(조대 입자 지름), 비율 및 Dabe(평균 입자 지름)로 하였다.
각 샘플1 내지 샘플17에서의 특성의 유전율과 정전 용량과 용량 변화율은 샘플1 내지 샘플17을 각각 10개별로 준비하고, 주파수 1KHz, 전압 1V로 25℃ 분위기 하에서 유전체층의 유전율과 전체의 정전 용량을 각각 측정하는 것과 함께, 이들을 85℃ 분위기 하에서 재차 전체의 정전 용량을 각각 측정하여 25℃ 내지 85℃의 온도 변화에 대한 용량 변화율(용량 감소율)을 백분율로 각각 구하고, 10개의 유전율의 평균값과 10개의 정전 용량의 평균값과 10개의 용량 변화율의 평균값을 샘플1 내지 샘플17 각각의 유전율과 정전 용량과 용량 변화율로 하였다.
각 샘플1 내지 샘플17에서의 특성의 쇼트율은 샘플1 내지 샘플17을 각각 100개별에 준비하고, DC전압 1V에서 저항값이 1KΩ에 미치지 않는 것을 쇼트로 하고, 100개 중 쇼트가 발생한 수를 백분율로 도시한 것을 샘플1 내지 샘플17 각각의 쇼트율로 하였다.
도 4로부터 알 수 있듯이 유전체층(14)을 구성하는 세라믹 입자(SP)에 포함되는 조대 세라믹 입자(SPr)의 조대 입자 지름(Dcoa)이 Tmin
Figure 112013115235151-pct00019
Dcoa
Figure 112013115235151-pct00020
Tmax의 조건을 만족시키는 샘플1 내지 샘플3의 정전 용량은 조대 입자 지름(Dcoa)이 이 조건을 만족하지 않는 샘플4의 정전 용량보다 높은 것과 함께, 이 샘플1 내지 샘플3의 용량 변화율(용량 온도 특성)은 조대 입자 지름(Dcoa)이 이 조건을 만족하지 않는 샘플4의 용량 변화율(용량 온도 특성)보다 뛰어나다(×18% 이내).
또한 도 4로부터 알 수 있듯이 유전체층(14)을 구성하는 세라믹 입자(SP)에 포함되는 조대 세라믹 입자(SPr)의 비율이 25vol% 내지 50vol%의 범위 내에 있는 샘플1 및 샘플5 내지 샘플9의 정전 용량은 조대 세라믹 입자(SPr)의 비율이 이 범위를 벗어난 샘플10의 정전 용량보다 높은 것과 함꼐, 이 샘플1 및 샘플5 내지 샘플9의 쇼트율은 조대 세라믹 입자(SPr)의 비율이 이 범위를 벗어난 샘플11의 쇼트율보다 낮다(15% 이하).
또한 샘플1 및 샘플5 내지 샘플9 중에서도 조대 세라믹 입자(SPr)의 비율이 30vol% 내지 40vol%의 범위 내에 있는 샘플1, 샘플6 및 샘플7의 용량 변화율(용량 온도 특성)은 조대 세라믹 입자(SPr)의 비율이 이 범위를 벗어난 샘플5의 용량 변화율(용량 온도 특성)보다 뛰어난 것(±15% 이내)과 함께, 이 샘플1, 샘플6 및 샘플7의 쇼트율은 조대 세라믹 입자(SPr)의 비율이 이 범위를 벗어난 샘플8 및 샘플9의 쇼트율보다 낮다(8% 이하).
또한 도 4로부터 알 수 있듯이 유전체층(14)을 구성하는 세라믹 입자(SP)의 평균 입자 지름(Dabe)이 0.15×Tabe
Figure 112013115235151-pct00021
Dabe
Figure 112013115235151-pct00022
0.3×Tabe의 조건(여기서는 0.09μm
Figure 112013115235151-pct00023
Dabe
Figure 112013115235151-pct00024
0.18μm)을 만족시키는 샘플1 및 샘플12 내지 샘플15의 정전 용량은 평균 입자 지름(Dabe)이 이 조건을 만족하지 않는 샘플16의 정전 용량보다 높은 것과 함께, 이 샘플1 및 샘플12 내지 샘플15의 쇼트율은 평균 입자 지름(Dabe)이 이 조건을 만족하지 않는 샘플17의 쇼트율보다 낮다(12% 이하).
또한 샘플1 및 샘플12 내지 샘플15 중에서도 평균 입자 지름(Dabe)이 0.18×Tabe
Figure 112013115235151-pct00025
Dabe
Figure 112013115235151-pct00026
0.25×Tabe의 조건(여기서는 0.108μm
Figure 112013115235151-pct00027
Dabe
Figure 112013115235151-pct00028
0.15μm)을 만족시키는 샘플1, 샘플13 및 샘플14의 용량 변화율(용량 온도 특성)은 평균 입자 지름(Dabe)이 이 조건을 만족하지 않는 샘플12의 용량 변화율(용량 온도 특성)보다 뛰어난 것(±15% 이내)과 함께, 이 샘플1, 샘플13 및 샘플14의 쇼트율은 평균 입자 지름(Dabe)이 이 조건을 만족하지 않는 샘플15의 쇼트율보다 낮다(10% 이하).
10: 적층 세라믹 콘덴서 11: 콘덴서 본체
12: 외부 전극 13: 내부 전극층
14: 유전체층 SP: 세라믹 입자
SPr: 조대 세라믹 입자

Claims (3)

  1. 상호 결합한 각종 입자 지름의 금속 입자에 의해 구성된 내부 전극층과, 상호 결합한 각종 입자 지름의 세라믹 입자에 의해 구성된 유전체층이 교호(交互)적으로 적층된 구조를 가지는 적층 세라믹 콘덴서로서,
    상기 유전체층을 구성하는 세라믹 입자는, 상기 유전체층의 최대 두께를 Tmax로 하고 상기 유전체층의 최소 두께를 Tmin으로 하였을 때, Tmin
    Figure 112015019491475-pct00043
    Dcoa
    Figure 112015019491475-pct00044
    Tmax의 조건을 만족시키는 조대(粗大) 입자 지름(Dcoa)의 조대 세라믹 입자를 포함하고,
    상기 유전체층을 구성하는 세라믹 입자의 평균 입자 지름(Dabe)은, 상기 유전체층의 평균 두께를 Tabe로 하였을 때, 0.15×Tabe
    Figure 112015019491475-pct00045
    Dabe
    Figure 112015019491475-pct00046
    0.3×Tabe의 조건을 만족시키는 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서, 상기 유전체층을 구성하는 세라믹 입자에 포함되는 상기 조대 세라믹 입자의 비율은 25vol% 내지 50vol%의 범위 내에 있는 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 삭제
KR1020137033458A 2012-03-07 2013-03-06 적층 세라믹 콘덴서 KR101524522B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012050106A JP5450696B2 (ja) 2012-03-07 2012-03-07 積層セラミックコンデンサ
JPJP-P-2012-050106 2012-03-07
PCT/JP2013/056091 WO2013133304A1 (ja) 2012-03-07 2013-03-06 積層セラミックコンデンサ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020157005156A Division KR101571667B1 (ko) 2012-03-07 2013-03-06 적층 세라믹 콘덴서

Publications (2)

Publication Number Publication Date
KR20140016978A KR20140016978A (ko) 2014-02-10
KR101524522B1 true KR101524522B1 (ko) 2015-06-01

Family

ID=49116777

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157005156A KR101571667B1 (ko) 2012-03-07 2013-03-06 적층 세라믹 콘덴서
KR1020137033458A KR101524522B1 (ko) 2012-03-07 2013-03-06 적층 세라믹 콘덴서

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020157005156A KR101571667B1 (ko) 2012-03-07 2013-03-06 적층 세라믹 콘덴서

Country Status (5)

Country Link
US (1) US9418792B2 (ko)
JP (1) JP5450696B2 (ko)
KR (2) KR101571667B1 (ko)
CN (1) CN103718260B (ko)
WO (1) WO2013133304A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5462962B1 (ja) * 2013-01-31 2014-04-02 太陽誘電株式会社 積層セラミックコンデンサ
US10431508B2 (en) 2015-07-19 2019-10-01 Vq Research, Inc. Methods and systems to improve printed electrical components and for integration in circuits
US10128047B2 (en) * 2015-07-19 2018-11-13 Vq Research, Inc. Methods and systems for increasing surface area of multilayer ceramic capacitors
JP2017174945A (ja) * 2016-03-23 2017-09-28 京セラ株式会社 積層型電子部品
JP6978862B2 (ja) * 2017-06-26 2021-12-08 太陽誘電株式会社 積層セラミックコンデンサ
US11145458B2 (en) * 2018-02-22 2021-10-12 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component
JP7290914B2 (ja) * 2018-02-26 2023-06-14 太陽誘電株式会社 積層セラミックコンデンサの製造方法
KR102527709B1 (ko) 2018-11-09 2023-05-02 삼성전기주식회사 적층 세라믹 전자부품
JP2020184555A (ja) * 2019-04-26 2020-11-12 株式会社村田製作所 積層セラミックコンデンサ
KR20190116144A (ko) 2019-07-29 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR102099555B1 (ko) 2019-11-25 2020-04-09 주식회사 네이처모빌리티 접이식 헬멧
KR102142990B1 (ko) 2020-01-03 2020-08-10 주식회사 네이처모빌리티 가변형 헬멧
JP7365488B2 (ja) * 2020-02-27 2023-10-19 京セラ株式会社 コンデンサ
DE102020002881A1 (de) * 2020-05-13 2021-11-18 Giesecke+Devrient Currency Technology Gmbh Gedruckter Folienkondensator mit gesintertem Dielektrikum
JP2022083832A (ja) * 2020-11-25 2022-06-06 Tdk株式会社 積層電子部品
JP2022095349A (ja) * 2020-12-16 2022-06-28 太陽誘電株式会社 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317322A (ja) * 1998-05-01 1999-11-16 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2005123253A (ja) * 2003-10-14 2005-05-12 Tdk Corp 積層型セラミックコンデンサ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7354642B2 (en) * 2000-02-16 2008-04-08 Taiyo Yuden Co., Ltd. Multilayer displacement element
JP4471453B2 (ja) * 2000-05-30 2010-06-02 京セラ株式会社 積層型電子部品
JP3875832B2 (ja) * 2000-10-17 2007-01-31 Tdk株式会社 電子部品およびその製造方法
US6600645B1 (en) * 2002-09-27 2003-07-29 Ut-Battelle, Llc Dielectric composite materials and method for preparing
JP3908715B2 (ja) 2003-10-24 2007-04-25 Tdk株式会社 積層セラミックコンデンサ
JP2005159224A (ja) * 2003-11-28 2005-06-16 Tdk Corp 積層セラミックコンデンサ
JP4407299B2 (ja) * 2004-01-30 2010-02-03 Tdk株式会社 積層セラミックコンデンサ
JP4475425B2 (ja) 2006-03-24 2010-06-09 Tdk株式会社 積層セラミックコンデンサ
JP4983102B2 (ja) * 2006-06-06 2012-07-25 Tdk株式会社 誘電体素子
JP2008078516A (ja) * 2006-09-25 2008-04-03 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP4814342B2 (ja) * 2006-11-29 2011-11-16 京セラ株式会社 積層セラミックコンデンサ
KR101872520B1 (ko) * 2011-07-28 2018-06-29 삼성전기주식회사 적층 세라믹 전자부품
KR101862396B1 (ko) * 2011-09-08 2018-05-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317322A (ja) * 1998-05-01 1999-11-16 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2005123253A (ja) * 2003-10-14 2005-05-12 Tdk Corp 積層型セラミックコンデンサ及びその製造方法

Also Published As

Publication number Publication date
JP2013187280A (ja) 2013-09-19
US9418792B2 (en) 2016-08-16
CN103718260A (zh) 2014-04-09
KR20140016978A (ko) 2014-02-10
JP5450696B2 (ja) 2014-03-26
KR101571667B1 (ko) 2015-11-25
WO2013133304A1 (ja) 2013-09-12
US20140254063A1 (en) 2014-09-11
CN103718260B (zh) 2017-03-08
KR20150036780A (ko) 2015-04-07

Similar Documents

Publication Publication Date Title
KR101524522B1 (ko) 적층 세라믹 콘덴서
KR101843182B1 (ko) 적층 세라믹 전자부품
JP6632808B2 (ja) 積層セラミックコンデンサ
US20130002388A1 (en) Multilayered ceramic electronic component and manufacturing method thereof
JP6869677B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6841716B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR20210067334A (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP7460043B2 (ja) 積層セラミック電子部品及びその製造方法
JP5414940B1 (ja) 積層セラミックコンデンサ
KR101792275B1 (ko) 내부 전극용 도전성 페이스트, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법
JP7283357B2 (ja) 積層セラミックコンデンサ
KR101942739B1 (ko) 적층 세라믹 전자부품
KR102078013B1 (ko) 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
JP2018113300A (ja) 積層電子部品の製造方法
KR101933426B1 (ko) 적층 세라믹 전자부품
KR20220096546A (ko) 적층형 전자 부품
KR20170112381A (ko) 세라믹 조성물 및 이를 포함하는 적층형 커패시터
JP2021052103A (ja) セラミック電子部品の製造方法及びセラミック電子部品
WO2013190718A1 (ja) 積層セラミックコンデンサ
JP4529358B2 (ja) セラミックグリーンシート
JP2014057098A (ja) 積層セラミックコンデンサ
JP7493322B2 (ja) 積層セラミックコンデンサ
TWI587334B (zh) 積層陶瓷電容器
JP5501392B2 (ja) 積層セラミックコンデンサ
JP5827358B2 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190503

Year of fee payment: 5