JP3875832B2 - 電子部品およびその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、単位体積当たりの取得静電容量が大きく、小型化しても大容量を有し、かつ信頼性の高い積層セラミックコンデンサなどの電子部品およびその製造方法に関する。
【０００２】
【従来の技術】
電子部品の一例としての積層セラミックコンデンサの取得静電容量は、次式の関係にある。
【０００３】
Ｃ＝ε_０ ・ε_ｒ ×ｎ×（Ｓ／ｄ）
（ただし、Ｃ：容量（Ｆ）、ε_０ ：真空の誘電率、ε_ｒ ：誘電体材料の比誘電率、ｎ：層数、Ｓ：有効面積、ｄ：誘電体厚み）。
【０００４】
コンデンサの取得静電容量を増加させるためには、誘電体厚みｄを薄くする、誘電体材料の比誘電率ε_ｒ を増加させる、有効面積Ｓを増加させる、誘電体層数ｎを増加させる、のいずれかの方法が考えられる。しかし、小型で大容量を得るために、有効面積を増加させるには限界があることから、一般に比誘電率を増加させる、あるいは誘電体厚みを薄層化するといった手法がとられている。誘電体厚みの薄層化は、厚みばらつき等の問題から、その限界は１０μｍとも５μｍともいわれてきたが、最近では、製造技術の開発によりその限界を超えた薄層品も開発されるようになってきた。
【０００５】
【発明が解決しようとする課題】
しかしながら、誘電体厚みが３μｍ以下というような極薄層のチップコンデンサが作製できても、誘電体の抵抗が低すぎて実用に耐えられない、といった問題が生じた。このため、誘電体層厚みの薄層化に歯止めがかけられつつあるのが現状であり、コンデンサの小型且つ大容量化の障害になってきた。
【０００６】
本発明の目的は、単位体積当たりの取得静電容量を向上でき、小型化しても大容量を有し、信頼性の高い積層セラミックコンデンサなどの電子部品およびその製造方法を提供することである。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、第１の観点に係る電子部品は、
誘電体層と内部電極層とが交互に積層してある素子本体を有し、
前記誘電体層と前記内部電極層との境界付近の少なくとも一部には、所定厚みの異相が形成してあることを特徴とする。
【０００８】
前記異相は、前記誘電体層と前記内部電極層との境界付近の少なくとも一部に、形成してあればよく、境界付近の全域に形成してあってもよい。
【０００９】
本発明において、異相とは、誘電体層を構成する主成分と同じ組成であるが、その結晶格子が歪み、主成分の組成結晶格子と異なる相を意味している。
【００１０】
好ましくは、前記異相の厚みが、０．２〜０．８ｎｍである。
【００１１】
好ましくは、一対の内部電極層に挟まれる誘電体層に含まれる誘電体粒子の個数が、前記誘電体層の厚み方向に対して１個である。
【００１２】
好ましくは、前記誘電体層には、ＳｉＯ_２ 換算で５００ｐｐｍ以下のケイ素化合物が含有してある。
【００１３】
第２の観点に係る電子部品は、
誘電体層と、導電材粒子を含む内部電極層とが交互に積層してある素子本体を有し、
一対の誘電体層に挟まれる内部電極層に含まれる導電材粒子の個数が、前記内部電極層の厚み方向に対して１個であることを特徴とする。
【００１４】
好ましくは、前記導電材粒子が、１粒子あたり２つ以上の双晶が形成された、ニッケルおよび／またはニッケル合金で構成してある。
【００１５】
本発明に係る電子部品の製造方法は、誘電体層と内部電極層とを交互に積層して得られる素子本体を１２００〜１４００℃の温度で焼成して焼結体を得る工程と、
前記焼結体を８００〜１１００℃の温度でアニール処理してアニール処理済み焼結体を得る工程と、
前記アニール処理済み焼結体を、６００℃超１０００℃未満の保持温度および０．５〜１．５時間の保持時間で熱処理して熱処理後焼結体を得る工程とを有する。
【００１６】
好ましくは、前記熱処理工程における昇降温速度が、１０００℃／時間超である。
【００１７】
【作用】
本発明者らは、誘電体層と内部電極層との境界付近に特定の異相を存在させることにより、単位体積当たりの取得静電容量を増加できる（たとえば、１００Ｆ／ｍ^３ 以上という高いボリューム比の静電容量）ことを見出した。
【００１８】
また、一対の誘電体層に挟まれる内部電極層に含まれる導電材粒子の個数が、内部電極層の厚み方向に対して１個である場合に、多層化しても十分な静電容量を持つ電子部品が得られることを見出した。
【００１９】
すなわち、本発明では、単位体積当たりの取得静電容量が増加し、小型化しても大容量を有し、かつ信頼性の高い積層型セラミックコンデンサなどの電子部品を実現できる。
【００２０】
本発明に係る電子部品の製造方法では、グリーンチップなどの素子本体を焼成、アニール処理した後、特定の熱処理を行うことにより、誘電体層と内部電極層との境界付近に特定の異相を形成できる。このため、製造される電子部品の単位体積当たりの取得静電容量が増加し、その結果、小型化しても大容量を有し、かつ信頼性の高い積層型セラミックコンデンサなどの電子部品を実現できる。
【００２１】
電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装（ＳＭＤ）チップ型電子部品などが例示される。
【００２２】
【発明の実施の形態】
以下、本発明を、図面に示す実施形態に基づき説明する。
【００２３】
図１は本発明の一実施形態に係る積層セラミックコンデンサの断面図、
図２（Ａ）は図１に示す誘電体層の要部拡大断面図、図２（Ｂ）は図２（Ａ）のIIB 部分の拡大図、
図３は実施例１のセラミック焼成体の透過型電子顕微鏡写真、
図４は図３の要部拡大写真、
図５は実施例１のセラミック焼成体の微細構造をＴＥＭにより観察した顕微鏡写真、
図６は比較例１のセラミック焼成体の透過型電子顕微鏡写真、
図７は図６の要部拡大写真である。
【００２４】
本実施形態では、電子部品として図１に示される積層セラミックコンデンサ１を例示し、その構造および製造方法を説明する。
【００２５】
積層セラミックコンデンサ
図１に示されるように、本発明の一実施形態に係る電子部品としての積層セラミックコンデンサ１は、誘電体層２と内部電極層３とが交互に積層されたコンデンサ素子本体１０を有する。コンデンサ素子本体１０の両端部には、素子本体１０の内部で交互に配置された内部電極層３と各々導通する一対の外部電極４が形成してある。コンデンサ素子本体１０の形状に特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよいが、通常、（０．６〜５．６ｍｍ）×（０．３〜５．０ｍｍ）×（０．３〜１．９ｍｍ）程度である。
【００２６】
内部電極層３は、各端面がコンデンサ素子本体１０の対向する２端部の表面に交互に露出するように積層してある。一対の外部電極４は、コンデンサ素子本体１０の両端部に形成され、交互に配置された内部電極層３の露出端面に接続されて、コンデンサ回路を構成する。
【００２７】
誘電体層２
誘電体層２の組成は、本発明では特に限定されないが、たとえば以下の誘電体磁器組成物で構成される。
【００２８】
本実施形態の誘電体磁器組成物は、たとえば、組成式｛（Ｂａ_{（１−ｘ−ｙ）} Ｃａ_ｘ Ｓｒ_ｙ ）Ｏ｝_Ａ （Ｔｉ_{（１−ｚ）} Ｚｒ_ｚ ）_Ｂ Ｏ_２ で表される誘電体酸化物を含む主成分を有する。なお、Ａ，Ｂ，ｘ，ｙ，ｚは、いずれも任意の範囲であるが、たとえば０．９９０≦Ａ／Ｂ≦１．０１０、０≦ｘ≦０．８０、０≦ｙ≦０．５、０．０１≦ｚ≦０．９８であることが好ましい。
【００２９】
誘電体磁器組成物中に主成分と共に含まれる副成分としては、Ｙ，Ｇｄ，Ｔｂ，Ｄｙ，Ｖ，Ｍｏ，Ｚｎ，Ｃｄ，Ｓｎ，Ｗ，Ｃａ，Ｍｎ，Ｓｉ，およびＰの酸化物から選ばれる１種類以上を含む副成分が例示される。副成分を添加することにより、主成分の誘電特性を劣化させることなく低温焼成が可能となり、誘電体層を薄層化した場合の信頼性不良を低減でき、長寿命化を図ることができる。
【００３０】
本発明において、副成分の好ましい例としては、Ｓｉの化合物であり、こうしたＳｉの化合物を、ＳｉＯ_２ 換算で、好ましくは５００ｐｐｍ以下、より好ましくは２０〜１００ｐｐｍ含有する。Ｓｉの化合物を添加することにより、低温焼成が一層容易となる。ただし、Ｓｉの化合物を誘電体層中に含有させ過ぎると、比誘電率が低くなる傾向がある。このようなＳｉの化合物は、不純物や後述する誘電体ペースト中に含まれる程度の微量である。
【００３１】
なお、図１に示す誘電体層２の積層数や厚み等の諸条件は、目的や用途に応じ適宜決定すればよいが、本実施形態では、誘電体層の厚みｄ１は、６μｍ以下、好ましくは５μｍ以下、さらに好ましくは３μｍ未満である。
【００３２】
図２（Ａ）および図２（Ｂ）に示すように、誘電体層２は、誘電体粒子２ａと、粒界相２ｂと、異相２ｃとを少なくとも有する。誘電体層２の断面における粒界相２ｂの面積比は２％以下であることが好ましい。
【００３３】
本実施形態では、一対の内部電極層３，３に挟まれる誘電体層２に含まれる誘電体粒子２ａの個数は、該誘電体層２の厚み方向に対して１個である。誘電体層２の厚みを厚くすることにより、厚み方向に対する誘電体粒子２ａの個数を２個以上とすると、コンデンサとしての静電容量が十分に得られない傾向がある。一方、誘電体粒子２ａを小さくすることにより、誘電体粒子２ａの個数を２個以上にすると、誘電体層２自体の誘電率が低下し、その結果、コンデンサとしての静電容量が十分に得られない傾向がある。なお、誘電体粒子２ａの個数が誘電体層２の厚み方向に対して１個とは、１本の内部電極層３から、隣の内部電極層３に垂直に引いた直線が１個の誘電体粒子２ａを通ることを意味する。
【００３４】
粒界相２ｂは、通常、誘電体材料あるいは内部電極材料を構成する材質の酸化物や、別途添加された材質の酸化物、さらには工程中に不純物として混入する材質の酸化物を成分とし、通常ガラスないしガラス質で構成されている。粒界相２ｂには、Ｍｏ，Ｙ，Ｓｉ，Ｃａ，Ｖ，Ｗから選ばれる少なくとも二種以上の偏析物（偏析相（第２相））を含有することになる。
【００３５】
異相２ｃは、内部電極層３との境界付近に存在する。このような異相２ｃが存在することにより、単位体積当たりの取得静電容量を増加できる。異相２ｃは、誘電体層２を構成する主成分（本実施形態では、組成式｛（Ｂａ_{（１−ｘ−ｙ）} Ｃａ_ｘ Ｓｒ_ｙ ）Ｏ｝_Ａ （Ｔｉ_{（１−ｚ）} Ｚｒ_ｚ ）_Ｂ Ｏ_２ で表される誘電体酸化物）と同じ組成であるが、その結晶格子が歪み、主成分の組成結晶格子と異なる相を意味する。このような異相２ｃの幅Ｗは、特に限定されないが、好ましくは０．２〜０．８ｎｍ、より好ましくは０．２〜０．５ｎｍである。
【００３６】
内部電極層３
内部電極層３に含有される導電材は、特に限定されないが、誘電体層２の構成材料が耐還元性を有するため、卑金属を用いることができる。導電材として用いる卑金属としては、ＮｉまたはＮｉ合金が好ましい。Ｎｉ合金としては、Ｍｎ，Ｃｒ，ＣｏおよびＡｌから選択される１種以上の元素とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ，Ｆｅ，Ｍｇ等の各種微量成分が０．１重量％程度以下含まれていてもよい。内部電極層の厚さｄ２は用途等に応じて適宜決定すればよいが、通常、０．５〜５μｍ、特に１〜２．５μｍ程度であることが好ましい。
【００３７】
本実施形態では、一対の誘電体層２，２に挟まれる内部電極層３に含まれる導電材粒子３ａの個数は、該内部電極層３の厚み方向に対して１個である。内部電極層３の厚みを厚くすることにより、導電材粒子３ａの個数を２個以上とすると、たとえば１００層以上、好ましくは５００層以上の多層化ができなくなる傾向がある。一方、導電材粒子３ａを小さくすることにより、導電材粒子３ａの個数を２個以上にすると、焼成温度が低くなり、誘電体層２自体の誘電率が十分に得られず、その結果、コンデンサとしての静電容量が十分に得られない傾向がある。なお、導電材粒子３ａの個数が内部電極層３の厚み方向に対して１個とは、１本の誘電体層２から、隣の誘電体層２に垂直に引いた直線が１個の導電材粒子３ａを通ることを意味する。
【００３８】
また内部電極層３を構成する導電材粒子３ａには、透過型電子顕微鏡で観察した場合において、好ましくは２つ以上の双晶が存在する。双晶が存在することにより、取得静電容量のさらなる向上が図られるものと考えられる。
【００３９】
外部電極４
外部電極４に含有される導電材は、特に限定されないが、通常、ＣｕやＣｕ合金あるいはＮｉやＮｉ合金等を用いる。なお、ＡｇやＡｇ−Ｐｄ合金等も、もちろん使用可能である。なお、本実施形態では、安価なＮｉ，Ｃｕや、これらの合金を用いる。外部電極の厚さは用途等に応じて適宜決定されればよいが、通常、１０〜５０μｍ程度であることが好ましい。
【００４０】
積層セラミックコンデンサの製造方法
次に、本発明の一実施形態に係る積層セラミックコンデンサの製造方法について説明する。
【００４１】
本実施形態では、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、外部電極を印刷または転写して焼成することにより製造される。以下、製造方法について具体的に説明する。
【００４２】
誘電体層用ペーストは、誘電体原料と有機ビヒクルとを混練した有機系の塗料であってもよく、水系の塗料であってもよい。
【００４３】
誘電体原料には、前述した誘電体磁器組成物の組成に応じ、主成分を構成する原料と、副成分を構成する原料と、必要に応じて焼結助剤を構成する原料とが用いられる。主成分を構成する原料としては、Ｔｉ，Ｂａ，Ｓｒ，Ｃａ，Ｚｒの酸化物および／または焼成により酸化物になる化合物が用いられる。副成分を構成する原料としては、Ｓｒ，Ｙ，Ｇｄ，Ｔｂ，Ｄｙ，Ｖ，Ｍｏ，Ｚｎ，Ｃｄ，Ｔｉ，Ｃａ，Ｓｎ，Ｗ，Ｍｎ，ＳｉおよびＰの酸化物および／または焼成により酸化物になる化合物から選ばれる１種類以上、好ましくは３種類以上の単一酸化物または複合酸化物が用いられる。
【００４４】
本発明に係る製造方法では、誘電体原料には、必ずしも焼結助剤を含ませる必要はないが、焼結助剤を含ませる場合には、たとえばＳｉの化合物および／または焼成により酸化物になる化合物が用いられる。Ｓｉの化合物は、焼成後に、ＳｉＯ_２ 換算で５００ｐｐｍ以下含有することとなるよう添加することが好ましい。焼成により酸化物になる化合物としては、例えば炭酸塩、硝酸塩、シュウ酸塩、有機金属化合物等が例示される。もちろん、酸化物と、焼成により酸化物になる化合物とを併用してもよい。
【００４５】
これらの原料粉末は、通常、平均粒子径０．０００５〜５μｍ程度のものが用いられる。このような原料粉末から誘電体材料を得るには例えば下記のようにすればよい。
【００４６】
まず、出発原料を所定の量比に配合し、例えば、ボールミル等により湿式混合する。次いで、スプレードライヤー等により乾燥させ、その後仮焼し、主成分を構成する上記式の誘電体酸化物を得る。なお、仮焼は、通常５００〜１３００℃、好ましくは５００〜１０００℃、さらに好ましくは８００〜１０００℃にて、２〜１０時間程度、空気中にて行う。次いで、ジェットミルあるいはボールミル等にて所定粒径となるまで粉砕し、誘電体材料を得る。副成分と、焼結助剤（たとえばＳｉＯ_２など）とは、それぞれ主成分とは別に仮焼きし、得られた誘電体材料に混合される。この主成分の仮焼き時に、副成分も含めて行うと所望の特性が得られない傾向がある。
【００４７】
誘電体層用ペーストを調整する際に用いられる結合剤、可塑剤、分散剤、溶剤等の添加剤は種々のものであってよい。また、誘電体層用のペーストにはガラスフリットを添加してもよい。結合剤としては、例えばエチルセルロース、アビエチン酸レジン、ポリビニール・ブチラールなど、可塑剤としては、例えばアビエチン酸誘導体、ジエチル蓚酸、ポリエチレングリコール、ポリアルキレングリコール、フタール酸エステル、フタール酸ジブチルなど、分散剤としては、例えばグリセリン、オクタデシルアミン、トリクロロ酢酸、オレイン酸、オクタジエン、オレイン酸エチル、モノオレイン酸グリセリン、トリオレイン酸グリセリン、トリステアリン酸グリセリン、メンセーデン油など、溶剤としては、例えばトルエン、テルピネオール、ブチルカルビトール、メチルエチルケトンなどが挙げられる。このペーストを焼成する際に、誘電体材料がペースト全体に対して占める割合は５０〜８０重量％程度とし、その他、結合剤は２〜５重量％、可塑剤は０．０１〜５重量％、分散剤は０．０１〜５重量％、溶剤は２０〜５０重量％程度とする。そして、前記誘電体材料とこれら溶剤などとを混合し、例えば３本ロール等で混練してペースト（スラリー）とする。
【００４８】
なお、誘電体層用ペーストを水系の塗料とする場合には、水溶性のバインダや分散剤などを水に溶解させた水系ビヒクルと、誘電体原料とを混練すればよい。水系ビヒクルに用いる水溶性バインダは特に限定されず、例えば、ポリビニルアルコール、セルロース、水溶性アクリル樹脂などを用いればよい。
【００４９】
内部電極層用ペーストは、各種導電性金属や合金からなる導電体材料、あるいは焼成後に上記した導電体材料となる各種酸化物、有機金属化合物、レジネート等と、有機ビヒクルとを混練して調製する。
【００５０】
内部電極用のペーストを製造する際に用いる導体材料としては、ＮｉやＮｉ合金さらにはこれらの混合物を用いる。このような導体材料は、球状、リン片状等、その形状に特に制限はなく、また、これらの形状のものが混合したものであってもよい。また、導体材料の平均粒子径は、通常、０．１〜１０μｍ、好ましくは０．２〜１μｍ程度のものを用いればよい。
【００５１】
有機ビヒクルは、バインダーおよび溶剤を含有するものである。バインダーとしては、例えばエチルセルロース、アクリル樹脂、ブチラール樹脂等公知のものはいずれも使用可能である。バインダー含有量は１〜５重量％程度とする。溶剤としては、例えばテルピネオール、ブチルカルビトール、ケロシン等公知のものはいずれも使用可能である。溶剤含有量は、ペースト全体に対して、２０〜５５重量％程度とする。
【００５２】
このようにして得られた内部電極層用ペーストと誘電体層用ペーストとは、印刷法、転写法、グリーンシート法等により、それぞれ交互に積層される。印刷法を用いる場合、誘電体層用ペーストおよび内部電極層用ペーストを、ＰＥＴ等の基板上に積層印刷し、所定形状に切断した後、基板から剥離して積層体とする。また、シート法を用いる場合、誘電体層用ペーストを用いてグリーンシート（焼結前誘電体層）を形成し、この上に内部電極層用ペーストから成る内部電極パターン（焼結前内部電極層）を印刷する。
【００５３】
内部電極パターンが印刷されたグリーンシートは、積層方向に多数積層されて積層体とされ、その積層方向上下端には、内部電極パターンが印刷されていない複数のグリーンシートも積層される。
【００５４】
次に、このようにして得られた積層体を、所定の積層体サイズに切断し、グリーンチップとした後、これを、脱バインダ処理、焼成および誘電体層２を再酸化させるためのアニール処理を行う。
【００５５】
脱バインダ処理は、通常の条件で行えばよいが、内部電極層の導電体材料にＮｉやＮｉ合金等の卑金属を用いる場合、特に以下の条件で行うことが好ましい。
昇温速度：５〜３００℃／時間、特に１０〜５０℃／時間、
保持温度：２００〜４００℃、特に２５０〜３５０℃、
保持時間：０．５〜２０時間、特に１〜１０時間、
雰囲気：加湿したＮ_２ とＨ_２ との混合ガス。
【００５６】
焼成は、下記の条件で行うことが好ましい。
昇温速度：５０〜５００℃／時間、特に２００〜３００℃／時間、
保持温度：１２００〜１４００℃、特に１２５０〜１３５０℃、
保持時間：０．５〜８時間、特に１〜３時間、
冷却速度：５０〜５００℃／時間、特に２００〜３００℃／時間、
雰囲気ガス：加湿したＮ_２ とＨ_２ との混合ガス等。
【００５７】
ただし、酸素分圧は、１０^−４Ｐａ以下、特に１０^−９〜１０^−４Ｐａにて行うことが好ましい。前記範囲を超えると、内部電極層が酸化する傾向にあり、また、酸素分圧があまり低すぎると、内部電極層の電極材料が異常焼結を起こし、途切れてしまう傾向にある。
【００５８】
このような焼成を行った後のアニール（再酸化）処理は、保持温度または最高温度を、好ましくは８００℃以上、さらに好ましくは８００〜１１００℃として行うことが好ましい。アニール処理時の保持温度または最高温度が、前記範囲未満では誘電体材料の酸化が不十分なために絶縁抵抗寿命が短くなる傾向にあり、前記範囲をこえると内部電極のＮｉが酸化し、容量が低下するだけでなく、誘電体素地と反応してしまい、寿命も短くなる傾向にある。アニール処理の際の酸素分圧は、焼成時の還元雰囲気よりも高い酸素分圧であり、好ましくは１０^−４Ｐａ〜１Ｐａ、より好ましくは１０^−３Ｐａ〜１０^−１Ｐａである。前記範囲未満では、誘電体層２の再酸化が困難であり、前記範囲をこえると内部電極層３が酸化する傾向にある。
そして、そのほかのアニール処理条件は下記の条件が好ましい。
保持時間：０〜６時間、特に２〜５時間、
冷却速度：５０〜５００℃／時間、特に１００〜３００℃／時間、
雰囲気用ガス：加湿したＮ_２ ガス等。
【００５９】
本発明では、アニール後のコンデンサチップの焼結体に熱処理を行う。熱処理を行うことにより、誘電体層２と内部電極層３との界面に異相２ｃを形成することが可能となり、これにより、コンデンサの容量を増加させることができる。
【００６０】
熱処理雰囲気の酸素分圧は、好ましくは１０^−６〜１０^４ Ｐａ、より好ましくは１０^−６〜１０^−１Ｐａである。酸素分圧が低すぎると誘電体層２と内部電極層３との界面に異相２ｃを形成することが困難となり、酸素分圧が高すぎると内部電極層が酸化するおそれがある。
【００６１】
熱処理の保持温度は、６００℃超１０００℃未満が好ましく、より好ましくは７００〜９００℃、さらに好ましくは７００〜８００℃である。保持温度が低すぎても高すぎても、最終的に得られるコンデンサの容量上昇の効果が得られない傾向がある。このような温度の保持時間は、０．５〜１．５時間が好ましく、より好ましくは０．８〜１．２時間である。
【００６２】
熱処理時の昇降温速度は、好ましくは１０００℃／時間超、さらに好ましくは１５００℃／時間以上であり、上限は熱処理装置および熱処理方法の限界から３０００℃程度である。昇降温速度が１０００℃／時間以下であると、コンデンサの静電容量の上昇の効果が得られない傾向がある。
【００６３】
熱処理の雰囲気ガスとしては、たとえば、窒素ガスを加湿して用いることが望ましい。
【００６４】
なお、Ｎ_２ ガスや混合ガス等を加湿するには、例えばウェッター等を使用すればよい。この場合、水温は０〜７５℃程度が好ましい。
【００６５】
上述した脱バインダ処理、焼成およびアニールは、それぞれを連続して行っても、独立に行ってもよい。これらを連続して行なう場合、脱バインダ処理後、冷却せずに雰囲気を変更し、続いて焼成の際の保持温度まで昇温して焼成を行ない、次いで冷却し、アニールの保持温度に達したときに雰囲気を変更してアニールを行なうことが好ましい。一方、これらを独立して行なう場合、焼成に際しては、脱バインダ処理時の保持温度までＮ_２ ガスあるいは加湿したＮ_２ ガス雰囲気下で昇温した後、雰囲気を変更してさらに昇温を続けることが好ましく、アニール時の保持温度まで冷却した後は、再びＮ_２ ガスあるいは加湿したＮ_２ ガス雰囲気に変更して冷却を続けることが好ましい。また、アニールに際しては、Ｎ_２ ガス雰囲気下で保持温度まで昇温した後、雰囲気を変更してもよく、熱処理の全過程を加湿したＮ_２ ガス雰囲気としてもよい。
これに対し、熱処理は、脱バインダ処理、焼成およびアニールとは独立させて単独で行うことが好ましい。
【００６６】
このようにして得られた焼結体（素子本体１０）には、例えばバレル研磨、サンドブラスト等にて端面研磨を施し、外部電極用ペーストを焼きつけて外部電極４を形成する。外部電極用ペーストの焼成条件は、例えば、加湿したＮ_２ とＨ_２ との混合ガス中で６００〜８００℃にて１０分間〜１時間程度とすることが好ましい。そして、必要に応じ、外部電極４上にめっき等を行うことによりパッド層を形成する。なお、外部電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。
【００６７】
このようにして製造された本実施形態の積層セラミックコンデンサ１は、静電容量が向上している。また本実施形態の積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
【００６８】
以上、本発明の実施形態について説明してきたが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々なる態様で実施し得ることは勿論である。
【００６９】
たとえば、上述した実施形態では、本発明に係る電子部品として積層セラミックコンデンサを例示したが、本発明に係る電子部品としては、積層セラミックコンデンサに限定されず、誘電体磁器組成物で構成してある誘電体層と内部電極層とが交互に積層してある素子本体を有するものであれば何でも良い。
【００７０】
【実施例】
本発明の実施の形態をより具体化した実施例を挙げ、本発明をさらに詳細に説明する。但し、本発明は、これらの実施例のみに限定されるものではない。
【００７１】
実施例１
下記の手順で、２個の積層セラミック焼成体を作製し、そのうちの１個を内部観察用に用いた。また、残りの１個を用いて積層セラミックコンデンサのサンプルを作製した。
【００７２】
積層セラミック焼成体の作製
出発原料として、水熱合成により生成された主成分原料としての（Ｂａ，Ｃａ）（Ｔｉ，Ｚｒ）Ｏ_３ （平均粒径０．４μｍ、最大粒径１．５μｍ）と、副成分原料としてのＭｎＯ（ただし、原料として炭酸塩（ＭｎＣＯ_３ ）、ＳｉＯ_２ およびＹ_２ Ｏ_５ とを用いた。そして、主成分原料１００モルに対して、ＭｎＣＯ_３ ０．４モルおよびＹ_２ Ｏ_５ ０．２モルを秤量し、これらをボールミルで約１６時間湿式混合した後、乾燥することによって誘電体原料（誘電体磁器組成物）を得た。なお、この誘電体原料中には、ＳｉＯ_２ が約１００ｐｐｍ程度含まれていた。得られた誘電体原料１００重量部と、アクリル系樹脂５．０重量部と、フタル酸ベンジルブチル２．５重量部と、ミネラルスピリット６．５重量部と、アセトン４重量部と、トリクロロエタン２０．５重量部と、塩化メチレン４１．５重量部とを、ボールミルで混合してペースト化し、誘電体層用ペーストを得た。
【００７３】
平均粒径０．２μｍのＮｉ粒子１００重量部と、有機ビヒクル（エチルセルロース８重量部をテルピネオール９２重量部に溶解したもの）５０重量部と、テルピネオール３５重量部とをポット混合により混練してペースト化し、内部電極層用ペーストを得た。
【００７４】
前記誘電体層用ペーストを用いてＰＥＴフィルム上に、厚さ５μｍのグリーンシートを形成し、この上に前記内部電極層用ペーストを印刷した後、前記グリーンシートをＰＥＴフィルムから剥離した。これらのグリーンシートと保護用グリーンシート（内部電極層用ペーストを印刷しないもの）とを積層し、圧着してグリーンチップを得た。誘電体層２の積層数は５００層であった。
【００７５】
得られたグリーンチップを、３．２ｍｍ×１．６ｍｍ×２．０ｍｍのサイズに切断し、脱バインダ処理、焼成処理、アニール（再酸化）処理および熱処理を行い、積層セラミック焼成体を２個得た。
【００７６】
脱バインダ処理は、昇温時間：２０℃／時間、保持温度：２６０℃、保持時間：８時間、雰囲気：加湿したＮ_２ とＨ_２ との混合ガス中、の条件で行った。焼成処理は、昇温速度：２００℃／時間、保持温度：１３００℃、保持時間：２時間、冷却速度：２００℃／時間、雰囲気：加湿したＮ_２ ＋Ｈ_２ 混合ガス中（酸素分圧＝約４．２×１０^−７Ｐａ）、の条件で行った。アニール処理は、保持温度：１０００℃、保持時間：３時間、冷却速度：２００℃／時間、雰囲気：加湿したＮ_２ ガス中（酸素分圧は約６×１０^−２Ｐａ）、の条件で行った。熱処理は、昇温速度：１５００℃／時間、保持温度８００℃、保持時間：１時間、冷却速度：１５００℃／時間、雰囲気：加湿したＮ_２ ＋Ｈ_２ 混合ガス（酸素分圧＝約１０^−４Ｐａ）の、条件で行った。焼成処理、アニール処理および熱処理における雰囲気ガスの加湿には、水温を３５℃としたウェッターを用いた。
【００７７】
微細構造の観察
得られた積層セラミック焼成体のうちの１個を、厚み方向に沿って切断して、断面を露出させた後、高分解能透過型電子顕微鏡（商品番号：ＪＥＯＬ−ＪＥＭ−３０１０、日本電子社製）を用いて前記セラミック焼成体の断面を観察した。その結果を図３および図４に示す。また、ＴＥＭ（Transmission Electron Microscope）を用いて前記セラミック焼成体の断面を観察した。その結果を図５に示す。
【００７８】
図３および図４を見ると、誘電体層２と内部電極層３との境界には、異相が観察された。この異相の幅は、約０．４ｎｍであった。異相の組成を分析したところ、誘電体層２を構成する誘電体磁器組成物と同組成であることが確認できた。また、図３および図４を観察して分かるように、異相では、誘電体層２と結晶格子のズレが観察された。
【００７９】
図５を見ると、一対の内部電極層３の間に挟まれる誘電体層２の粒子が、厚み方向に１個であることが確認できた。また、一対の誘電体層２の間に挟まれる内部電極層３の粒子が、厚み方向に１個であることも確認でき、しかも１個の粒子あたりに、２以上の双晶が観察された。
【００８０】
コンデンササンプルの作製
平均粒径０．５μｍのＣｕ粒子１００重量部と、有機ビヒクル（アクリル系樹脂８重量部をテルピネオール９２重量部に溶解したもの）３５重量部およびテルピネオール７重量部とを混練してペースト化し、外部電極用ペーストを得た。
【００８１】
そして、残りの積層セラミック焼成体の端面をサンドブラストにて研磨した後、前記外部電極用ペーストを端面に転写し、加湿したＮ_２ ＋Ｈ_２ 雰囲気中において、８００℃にて１０分間焼成（端子焼き付け処理）して外部電極４を形成し、図１に示す積層セラミックコンデンサ１のサンプルを得た。得られたコンデンササンプルのサイズは、３．２ｍｍ×１．６ｍｍ×２．０ｍｍであり、誘電体層２の厚みは２．４μｍ、内部電極層３の厚みは２．１μｍであった。
【００８２】
静電容量の測定
得られたコンデンササンプルに対し、基準温度２５℃でデジタルＬＣＲメータ（ＹＨＰ社製４２７４Ａ）を用いて、周波数１ｋＨｚおよび入力信号レベル（測定電圧）１Ｖｒｍｓの条件下での静電容量を測定した結果、１００μＦであった。
【００８３】
比較例１
アニール処理後の熱処理を行わなかった以外は、実施例１と同様にして、２個の積層セラミック焼成体を作製し、そのうちの１個を用いて積層セラミックコンデンサのサンプルを作製した。
【００８４】
得られた積層セラミック焼成体を、実施例１と同様にして、厚み方向に沿って切断して、その断面を観察した。その結果を図６および図７に示す。
【００８５】
図６および図７を見ると、誘電体層２と内部電極層３との境界には、異相が観察されなかった。
【００８６】
一方、得られたコンデンササンプルの静電容量を、実施例１と同様にして測定した結果、８０μＦであり、実施例１の優位性が確認できた。
【００８７】
実施例２、比較例２〜３
熱処理における保持温度を８００℃に固定し、昇温速度および降温（冷却）速度を、表１に示すように変化させた以外は、実施例１と同様にして、セラミック焼成体の内部構造を観察し、コンデンササンプルの静電容量を測定した。結果を表１に示す。なお、参考までに、実施例１および比較例１の熱処理条件等も併せて記載する。
【００８８】
【表１】

【００８９】
表１に示すように、昇降温速度が１０００℃／時間以下である場合には、誘電体層２と内部電極層３との境界に異相が観察されず、しかもコンデンサの静電容量が１００μＦ未満であるのに対し、昇降温速度が１０００℃／時間超である場合には、誘電体層２と内部電極層３との境界に異相が観察され、しかもコンデンサの静電容量が１００μＦ以上となることが確認できた。
【００９０】
比較例４〜５
熱処理における昇降温速度を１５００℃／時間に固定し、保持温度を、表２に示すように変化させた以外は、実施例１と同様にして、セラミック焼成体の内部構造を観察し、コンデンササンプルの静電容量を測定した。結果を表２に示す。なお、参考までに、実施例１の熱処理条件等も併せて記載する。
【００９１】
【表２】

【００９２】
表２に示すように、保持温度が６００℃であると、あるいは１０００℃であると、誘電体層２と内部電極層３との境界に異相が観察されず、しかもコンデンサの静電容量が１００μＦ未満であるのに対し、保持温度が６００℃超１０００℃未満である場合には、誘電体層２と内部電極層３との境界に異相が観察され、しかもコンデンサの静電容量が１００μＦ以上となることが確認できた。
【００９３】
比較例６
積層セラミック焼成体を作製する際に、一対の誘電体層２，２に挟まれる内部電極層３の厚みを実施例１の約２倍である約４．２μｍにすることにより、前記内部電極層３に含まれる導電材粒子３ａの個数を該内部電極層３の厚み方向に対して２個となるように設計した以外には、実施例１と同様にして、コンデンササンプルを製造した。このコンデンササンプルの比誘電率および静電容量を測定した。静電容量は、実施例１と同様にして測定した。比誘電率は、得られた静電容量と、コンデンササンプルの電極寸法および電極間距離とから算出した。結果を表３に示す。
【００９４】
比較例７
積層セラミック焼成体を作製する際に、一対の誘電体層２，２に挟まれる内部電極層３に含まれる導電材粒子３ａの平均粒径を、実施例１の約１／２倍である約１．０μｍにすることにより、前記内部電極層３に含まれる導電材粒子３ａの個数を該内部電極層３の厚み方向に対して２個となるように設計した以外には、実施例１と同様にして、コンデンササンプルを製造した。このコンデンササンプルの比誘電率および静電容量を測定した。結果を表３に示す。
なお、実施例１のコンデンササンプルについても、同様にして比誘電率を算出し、この値とともに静電容量の値も合わせて表３に示す。
【００９５】
【表３】

【００９６】
表３の結果から、以下のことが理解される。
内部電極層３の厚みを約４．２μｍと厚くして導電材粒子３ａの個数を２個とすると、３．２ｍｍ×１．６ｍｍ×２．０ｍｍのサイズでは、一層あたりの内部電極層３の電極厚みが厚くなりすぎ、多層化ができない傾向があることが確認できた。一方、導電材粒子３ａの平均粒径を約１．０μｍと小さくして導電材粒子３ａの個数を２個とすると、焼成温度が低くなり（１３００℃未満）、誘電体層２自体の比誘電率が８０００と低く、その結果、コンデンササンプルの静電容量が４５μＦと低くなる傾向があることが確認できた。
【００９７】
参考例１
積層セラミック焼成体を作製する際に、一対の内部電極層３，３に挟まれる誘電体層２の厚みを実施例１の約２倍である約４．８μｍにすることにより、前記誘電体層２に含まれる誘電体粒子２ａの個数を該誘電体層２の厚み方向に対して２個となるように設計した以外には、実施例１と同様にして、コンデンササンプルを製造した。このコンデンササンプルの比誘電率および静電容量を、比較例６〜７と同様の方法で測定した。結果を表４に示す。
【００９８】
参考例２
積層セラミック焼成体を作製する際に、一対の内部電極層３，３に挟まれる誘電体層２に含まれる誘電体粒子２ａの平均粒径を実施例１の約１／２倍である約１．２μｍにすることにより、前記誘電体層２に含まれる誘電体粒子２ａの個数を該誘電体層２の厚み方向に対して２個となるように設計した以外には、実施例１と同様にして、コンデンササンプルを製造した。このコンデンササンプルの比誘電率および静電容量を、比較例６〜７と同様の方法で測定した。結果を表４に示す。
なお、実施例１のコンデンササンプルについても、同様にして比誘電率を算出し、この値とともに静電容量の値も合わせて表４に示す。
【００９９】
【表４】

【０１００】
表４の結果から、以下のことが理解される。
誘電体層２の厚みを約４．８μｍと厚くして誘電体粒子２ａの個数を２個とすると、コンデンササンプルの静電容量が４３μＦと低くなる傾向があることが確認できた。一方、誘電体粒子２ａの平均粒径を約１．２μｍと小さくして誘電体粒子２ａの個数を２個とすると、誘電体層２自体の比誘電率が８０００と低く、その結果、コンデンササンプルの静電容量が４５μＦと低くなる傾向があることが確認できた。
【０１０１】
【発明の効果】
以上説明してきたように、本発明によれば、単位体積当たりの取得静電容量を向上でき、小型化しても大容量を有し、信頼性の高い積層セラミックコンデンサなどの電子部品およびその製造方法を提供できる。
【図面の簡単な説明】
【図１】図１は本発明の一実施形態に係る積層セラミックコンデンサの断面図である。
【図２】図２（Ａ）は図１に示す誘電体層の要部拡大断面図、図２（Ｂ）は図２（Ａ）のIIB 部分の拡大図である。
【図３】図３は実施例１のセラミック焼成体の透過型電子顕微鏡写真である。
【図４】図４は図３の要部拡大写真である。
【図５】図５は実施例１のセラミック焼成体の微細構造をＴＥＭにより観察した顕微鏡写真である。
【図６】図６は比較例１のセラミック焼成体の透過型電子顕微鏡写真である。
【図７】図７は図６の要部拡大写真である。
【符号の説明】
１… 積層セラミックコンデンサ
１０… 素子本体
２… 誘電体層
３… 内部電極層
４… 外部電極

Claims (8)

1. 誘電体層と内部電極層とが交互に積層してある素子本体を有し、
   前記誘電体層と前記内部電極層との境界付近の少なくとも一部には、所定厚みの異相が形成してあり、
   前記異相は、前記誘電体層を構成する主成分と同じ組成であるが、結晶格子が異なる電子部品。
2. 前記異相の厚みが、０．２〜０．８ｎｍであることを特徴とする請求項１に記載の電子部品。
3. 一対の内部電極層に挟まれる誘電体層に含まれる誘電体粒子の個数が、前記誘電体層の厚み方向に対して１個である請求項１または２に記載の電子部品。
4. 誘電体層と、導電材粒子を含む内部電極層とが交互に積層してある素子本体を有し、
   一対の誘電体層に挟まれる内部電極層に含まれる導電材粒子の個数が、前記内部電極層の厚み方向に対して１個である請求項１〜３のいずれかに記載の電子部品。
5. 前記導電材粒子が、１粒子あたり２つ以上の双晶が形成された、ニッケルおよび／またはニッケル合金で構成してあることを特徴とする請求項４に記載の電子部品。
6. 前記誘電体層には、ＳｉＯ２ 換算で５００ｐｐｍ以下のケイ素化合物が含有してある請求項１〜３のいずれかに記載の電子部品。
7. 請求項１〜６のいずれかに記載の電子部品を製造する方法であって、
   誘電体層と内部電極層とを交互に積層して得られる素子本体を１２００〜１４００℃の温度で焼成して焼結体を得る工程と、
   前記焼結体を８００〜１１００℃の温度でアニール処理してアニール処理済み焼結体を得る工程と、
   前記アニール処理済み焼結体を、７００℃以上９００℃未満の保持温度および０．５〜１．５時間の保持時間で熱処理して熱処理後焼結体を得る工程とを有する電子部品の製造方法。
8. 前記熱処理工程における昇降温速度が、１０００℃／時間超である請求項７に記載の電子部品の製造方法。

Images