KR101520504B1 - 유기발광다이오드 표시장치 - Google Patents
유기발광다이오드 표시장치 Download PDFInfo
- Publication number
- KR101520504B1 KR101520504B1 KR1020090114000A KR20090114000A KR101520504B1 KR 101520504 B1 KR101520504 B1 KR 101520504B1 KR 1020090114000 A KR1020090114000 A KR 1020090114000A KR 20090114000 A KR20090114000 A KR 20090114000A KR 101520504 B1 KR101520504 B1 KR 101520504B1
- Authority
- KR
- South Korea
- Prior art keywords
- dummy
- light emitting
- organic light
- emitting diode
- pixels
- Prior art date
Links
- 238000005070 sampling Methods 0.000 claims abstract description 10
- 239000011159 matrix material Substances 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 13
- 101100332287 Dictyostelium discoideum dst2 gene Proteins 0.000 description 7
- 101100264226 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) XRN1 gene Proteins 0.000 description 7
- 208000033361 autosomal recessive with axonal neuropathy 2 spinocerebellar ataxia Diseases 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 101150037603 cst-1 gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 1
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 1
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 구동 TFT의 문턱전압 편차를 보상할 수 있는 유기발광다이오드 표시장치에 관한 것이다.
이 유기발광다이오드 표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고, 이 교차 영역마다 유기발광다이오드를 각각 포함한 화소들이 매트릭스 형태로 배치된 표시패널; 상기 데이터라인들을 구동하는 데이터 구동회로; 및 상기 게이트라인들을 구동하는 게이트 구동회로를 구비하고; 상기 화소들은 화상 표시를 위한 유효 화소들과, 각 유효 화소들에 구비된 구동 TFT의 문턱전압 편차를 보상하기 위한 보상전압을 샘플링하여 상기 유효 화소들에 공급하는 더미 화소들을 포함하며; 상기 더미 화소들로 이루어진 더미 화소 어레이는, 상기 유효 화소들로 이루어진 유효 화소 어레이를 구성하는 k(k는 2이상의 양의 정수)개의 수평라인마다 한 수평라인분씩 형성된다.
Description
본 발명은 유기발광다이오드 표시장치에 관한 것으로 특히, 구동 TFT의 문턱전압 편차를 보상할 수 있는 유기발광다이오드 표시장치에 관한 것이다.
최근, 표시소자로 각광받고 있는 유기발광다이오드 표시장치는 스스로 발광하는 자발광소자를 이용함으로써 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
유기발광다이오드 표시장치는 도 1과 같이 유기발광다이오드를 가진다. 유기발광다이오드는 애노드전극과 캐소드전극 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 구비한다.
유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함한다. 애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.
유기발광다이오드 표시장치는 이와 같은 유기발광다이오드가 포함된 화소를 매트릭스 형태로 배열하고 스캔펄스에 의해 선택된 화소들의 밝기를 비디오 데이터의 계조에 따라 제어한다.
도 2는 유기발광다이오드 표시장치에 있어서 하나의 화소를 등가적으로 보여준다. 도 2를 참조하면, 유기발광다이오드 표시장치의 화소는 유기발광다이오드(OLED), 서로 교차하는 데이터라인(DL) 및 게이트라인(GL), 스위치 TFT(ST), 구동 TFT(DT), 및 스토리지 커패시터(Cst)를 구비한다. 스위치 TFT(ST)와 구동 TFT(DT)는 N-타입 MOS-FET으로 구현된다.
스위치 TFT(ST)는 게이트라인(GL)으로부터의 스캔신호에 응답하여 턴-온됨으로써 데이터라인(DL)으로부터의 데이터전압을 구동 TFT(DT)의 게이트전극에 인가한다. 구동 TFT(DT)는 자신의 게이트전위(Vg)와 소스전위(Vs) 간의 차(Vgs)에 따라 유기발광다이오드(OLED)에 흐르는 전류량을 제어한다. 스토리지 커패시터(Cst)는 구동 TFT(DT)의 게이트전위를 한 프레임 동안 일정하게 유지시킨다. 유기발광다이오드(OLED)는 도 1과 같은 구조로 구현되며, 구동 TFT(DT)의 드레인전극과 기저 전압원(GND) 사이에 접속된다.
일반적으로, 유기발광다이오드 표시장치에서 화소들 간 휘도의 불균일성은 구동 TFT의 문턱전압 편차에 기인한다. LTPS(Low Temperature Poly Silicon) 백 플레인을 사용하는 패널에서는 ELA(Excimer Laser Annealing) 공정으로 인해 화소 들 간 구동 TFT의 문턱전압 편차가 발생한다. 반면, a-Si(Amorphous Silicon) 백 플레인을 사용하는 패널에서는 패널 구동에 따라 진행되는 구동 TFT의 열화 정도가 화소마다 달라져 화소들 간 TFT의 문턱전압 편차가 발생된다.
화소들 간 구동 TFT의 문턱전압 편차를 보상하기 위해, 도 2와 같은 2T1C(2개의 TFT, 1개의 커패시터)화소 구조에 2개의 TFT와 1개의 커패시터를 부가하여 4T2C(4개의 TFT, 2개의 커패시터)를 갖는 보상 화소 구조가 제안되고 있다. 보상 화소 구조는 도 3과 같이 보상 기능을 수행하기 위해 많은 수의 소자들을 구비해야 한다. 유기발광다이오드 표시장치는 하부 발광(Botom Emission) 방식과 상부 발광(Top Emission) 방식으로 발광하는데, 대형 패널에서는 발광 효율이 우수한 하부 발광 방식이 주로 이용되고 있다. 그런데, 하부 발광 방식에서는 소자들이 형성된 기판 아랫쪽으로 빛이 방출되기 때문에, 보상 기능을 위한 소자들이 많아질수록 빛이 방출되는 영역이 줄어들어 화소 내의 개구부가 좁아지는 단점이 있다. 개구부가 좁아지면 표시장치의 전체적인 휘도가 저하된다.
따라서, 본 발명의 목적은 화소들 간 구동 TFT의 문턱전압 편차를 보상하면서도 휘도 저하를 최소화할 수 있도록 한 유기발광다이오드 표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고, 이 교차 영역마다 유기발광다이오드를 각각 포함한 화소들이 매트릭스 형태로 배치된 표시패널; 상기 데이터라인들을 구동하는 데이터 구동회로; 및 상기 게이트라인들을 구동하는 게이트 구동회로를 구비하고; 상기 화소들은 화상 표시를 위한 유효 화소들과, 각 유효 화소들에 구비된 구동 TFT의 문턱전압 편차를 보상하기 위한 보상전압을 샘플링하여 상기 유효 화소들에 공급하는 더미 화소들을 포함하며; 상기 더미 화소들로 이루어진 더미 화소 어레이는, 상기 유효 화소들로 이루어진 유효 화소 어레이를 구성하는 k(k는 2이상의 양의 정수)개의 수평라인마다 한 수평라인분씩 형성된다.
상기 더미 화소들 각각은 4개의 TFT와 1개의 커패시터를 포함하고; 상기 유효 화소들 각각은 2개의 TFT와 1개의 커패시터를 포함한다.
상기 게이트라인들은 라이팅신호 공급라인, 센싱신호 공급라인 및 스캔신호 공급라인을 포함한다.
상기 더미 화소들 각각은, 고전위 전압원과 기저 전압원 사이에 흐르는 전류에 의해 발광하는 더미 유기발광다이오드; 상기 고전위 전압원과 상기 더미 유기발광다이오드 사이에 접속되며, 제1 더미 노드에 접속된 자신의 게이트전극과 자신의 소스전극 간 전압에 따라 상기 더미 유기발광다이오드에 흐르는 전류량을 조절하는 더미 구동 TFT; 상기 고전위 전압원과 상기 제1 더미 노드 사이에 접속되며, 상기 센싱신호 공급라인으로부터의 센싱신호에 응답하여 스위칭되는 제1 더미 스위치 TFT; 상기 데이터라인들 중 어느 하나와 제2 더미 노드 사이에 접속되며, 상기 센싱신호에 응답하여 스위칭되는 제2 더미 스위치 TFT; 기준 전압원과 상기 제2 더미 노드 사이에 접속되며, 상기 라이팅신호 공급라인으로부터의 라이팅신호에 응답하여 스위칭되는 제3 더미 스위치 TFT; 및 상기 제1 더미 노드와 상기 제2 더미 노드 사이에 접속되는 더미 스토리지 커패시터를 구비한다.
상기 유효 화소들 각각은, 고전위 전압원과 기저 전압원 사이에 흐르는 전류에 의해 발광하는 유기발광다이오드; 상기 고전위 전압원과 상기 유기발광다이오드 사이에 접속되며, 게이트 노드에 접속된 자신의 게이트전극과 자신의 소스전극 간 전압에 따라 상기 유기발광다이오드에 흐르는 전류량을 조절하는 구동 TFT; 상기 제1 더미 노드와 상기 게이트 노드 사이에 접속되며, 상기 스캔신호 공급라인으로부터의 스캔신호에 응답하여 스위칭되는 스위치 TFT; 및 상기 게이트 노드와 상기 유기발광다이오드의 애노드전극 사이에 접속되는 스토리지 커패시터를 구비한다.
상기 보상전압은 상기 스캔신호가 턴 온 레벨로 유지되는 특정 기간 내에서 상기 제1 더미 노드로부터 상기 게이트 노드로 인가된다.
상기 특정 기간은, 상기 센싱신호는 턴 온 레벨로 유지되고, 상기 라이팅신호는 턴 오프 레벨로 유지되는 제1 기간; 및 상기 센싱신호는 턴 오프 레벨로 유지되고, 상기 라이팅신호는 턴 온 레벨로 유지되는 제2 기간을 포함한다.
상기 제2 기간 동안 상기 제1 더미 노드에 셋팅 된 전압은 상기 보상전압으로서 상기 게이트노드에 인가된다.
상기 구동 TFT의 문턱전압은 상기 더미 구동 TFT의 문턱전압과 실질적으로 동일하다.
본 발명에 따른 유기발광다이오드 표시장치는 문턱전압 편차를 보상하기 위한 보상전압을 샘플링하여 유효 화소들에 공급하는 더미 화소 어레이를 유효 화소 어레이를 구성하는 k(k는 2이상의 양의 정수)개의 수평라인마다 한 수평라인분씩 형성한다. 더미 화소 어레이를 구성하는 더미 화소들 각각은 4개의 TFT와 1개의 커패시터를 포함하는 4T1C 구조로 형성하고, 유효 화소 어레이를 구성하는 유효 화소들 각각은 2개의 TFT와 1개의 커패시터를 포함하는 2T1C 구조로 형성한다. 이를 통해 본 발명에 따른 유기발광다이오드 표시장치는 표시패널에 형성되는 전체 소자 개수를 종래 대비 크게 줄임으로써, 화소들 간 구동 TFT의 문턱전압 편차를 보상하면서도 휘도 저하를 최소화할 수 있다.
이하, 도 4 내지 도 7을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 보여주고, 도 5는 화소들에 접속된 신호라인들을 보여준다.
도 4를 참조하면, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 화소들이 형성되는 표시패널(10)과, 데이터라인(14)들을 구동시키기 위한 데이터 구동회로(12)와, 게이트라인(15)들을 구동시키기 위한 게이트 구동회로(13)와, 데이터 구동회로(12) 및 게이트 구동회로(13)의 구동 타이밍을 제어하기 위한 타이밍 콘트롤러(11)를 구비한다.
표시패널(10)에는 다수의 데이터라인(14)들과 다수의 게이트라인(15)들이 교차되고, 이 교차영역마다 화소들이 매트릭스 형태로 배치된다. 화소들은 화상 표시를 위한 유효 화소들과, 각 유효 화소들에 구비된 구동 TFT의 문턱전압 편차를 보상하기 위한 보상전압을 샘플링하여 유효 화소들에 공급하는 더미 화소들을 포함한다. 더미 화소 어레이는 유효 화소 어레이를 구성하는 k(k는 2이상의 양의 정수)개의 수평라인마다 한 수평라인분씩 형성된다. 더미 화소 어레이를 구성하는 더미 화소들 각각은 4개의 TFT와 1개의 커패시터를 포함하는 4T1C 구조로 이루어질 수 있다. 유효 화소 어레이를 구성하는 유효 화소들 각각은 2개의 TFT와 1개의 커패시터를 포함하는 2T1C 구조로 이루어질 수 있다. 표시패널(10)에 형성되는 전체 소자 개수는 종래 대비 크게 줄어든다. 예컨대, 1366×768의 해상도를 갖는 HD TV 에 있어, 종래와 같이 모든 화소들을 4T2C로 구성하면 표시패널에 형성되는 전체 소자 개수는 RGB*1366(수평 해상도)*768(수직 해상도)*6(각 화소 내의 소자 개수)로서 RGB*6,294,528이다. 반면, k가 "10"이라는 가정하에 본 발명과 같이 구성하면 표시패널에 형성되는 전체 소자 개수는 RGB*1366(유효 수평 해상도)*768(유효 수직 해상도)*3(각 유효 화소 내의 소자 개수)+RGB*1366(더미 수평 해상도)*77(더미 수직 해상도)*5(각 더미 화소 내의 소자 개수)로서 RGB*3,673,174이다. 표시패널(10)의 전체 소자 개수가 줄어들면 표시패널(10)의 각 유효 화소에서 빛이 방출되는 영역이 넓어지므로, 휘도 저하가 최소화된다.
더미 화소 어레이에는 도 5와 같이 기준 전압(Vref)이 공급되는 기준전압 공급라인과, 라이팅신호(WR)가 공급되는 라이팅신호 공급라인(15a)과, 센싱신호(SEN)이 공급되는 센싱신호 공급라인(15b)이 형성된다. 기준 전압(Vref)은 기준 전압원(VREF)으로부터 발생된다. 유효 화소 어레이에는 도 5와 같이 스캔신호(SCAN1 ~ SCANk)가 공급되는 스캔신호 공급라인(15c)이 형성된다. 라이팅신호(WR), 센싱신호(SEN) 및 스캔신호(SCAN1 ~ SCANk)는 게이트신호에 포함되며, 라이팅신호 공급라인(15a), 센싱신호 공급라인(15b) 및 스캔신호 공급라인(15c)은 게이트라인(15)에 포함된다.
더미 화소 어레이와 유효 화소 어레이에는 공통으로 데이터전압이 공급되는 데이터라인(14)과, 고전위 구동전압(Vdd)이 공급되는 구동전압 공급라인과, 기저 전압(Gnd)이 공급되는 기저전압 공급라인이 형성된다. 고전위 구동전압(Vdd)은 고전위 전압원(VDD)으로부터 발생되고, 기저 전압(Gnd)은 기저 전압원(GND)으로부터 발생된다. 기준전압(Vref)은 기저전압(Gnd)과 고전위 구동전압(Vdd) 사이의 전압 레벨로 정해질 수 있다.
유효 화소 어레이의 각 유효 화소들과 마찬가지로, 더미 화소 어레이의 각 더미 화소들에는 유기발광다이오드가 형성된다. 더미 화소에 형성되는 더미 유기발광다이오드는 후술한 더미 구동 TFT의 소스전압 레벨을 유효 화소내에 형성되는 구동 TFT의 소스전압 레벨과 동등하게 유지시키는 역할을 함과 아울러, 더미 화소 어레이에서 발생될 수 있는 라임 딤(Line Dim) 현상을 감소시키는 역할을 한다.
타이밍 콘트롤러(11)는 외부의 비디오 소스로부터 입력되는 디지털 비디오 데이터(RGB)를 표시패널(10)의 해상도에 맞게 정렬하여 데이터 구동회로(12)에 공급한다. 또한, 타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 제어신호(GDC)를 발생한다.
데이터 구동회로(12)는 다수의 데이터 드라이브 집적회로들을 포함한다. 데이터 드라이브 집적회로는 타이밍 콘트롤러(11)의 제어하에 디지털 비디오 데이터(RGB)를 아날로그 데이터전압(이하, 데이터전압이라 함)으로 변환하여 데이터라인(14)들에 공급한다.
게이트 구동회로(13)는 다수의 게이트 드라이브 집적회로들을 포함한다. 게이트 드라이브 집적회로는 타이밍 콘트롤러(11)의 제어 하에 스캔신호(SCAN), 센싱신호(SEN) 및 라이팅신호(WR)를 발생한다. 그리고, 스캔신호(SCAN)를 스캔신호 공 급라인에, 센싱신호(SEN)를 센싱신호 공급라인에, 라이팅신호(WR)를 라이팅신호 공급라인에 각각 공급한다. 게이트 드라이브 집적회로를 구성하는 쉬프트 레지스터 어레이는 GIP(Gate In Panel) 방식으로 표시패널(10)의 유리기판 상에 직접 형성될 수 있다.
도 6은 동일한 컬럼 라인에 배치된 더미 화소와 이 더미 화소로부터 보상 전압을 공급받는 유효 화소들의 등가 회로를 보여준다. 그리고, 도 7은 더미 화소와 유효 화소들로 인가되는 제어신호들의 타이밍을 보여준다.
도 6을 참조하면, 더미 화소는 더미 유기발광다이오드(DOLED), 더미 구동 TFT(DDT), 다수의 더미 스위치 TFT들(DST1 내지 DST3) 및 더미 스토리지 커패시터(DCst)를 구비한다. 더미 구동 TFT(DDT) 및 더미 스위치 TFT들(DST1 내지 DST3)은 N-type MOSFET으로 구현될 수 있다.
더미 유기발광다이오드(DOLED)는 고전위 전압원(VDD)과 기저 전압원(GND) 사이에 흐르는 전류에 의해 발광한다. 더미 구동 TFT(DDT)는 고전위 전압원(VDD)과 더미 유기발광다이오드(DOLED) 사이에 접속되며, 자신의 게이트-소스 간 전압 즉, 제1 더미 노드(DN1)와 더미 유기발광다이오드(DOLED)의 애노드전극 사이에 걸리는 전압에 따라 더미 유기발광다이오드(DOLED)에 흐르는 전류량을 조절한다. 제1 더미 스위치 TFT(DST1)는 고전위 전압원(VDD)과 제1 더미 노드(DN1) 사이에 접속되며, 센싱신호 공급라인(15b)으로부터의 센싱신호(SEN)에 응답하여 스위칭된다. 제2 더미 스위치 TFT(DST2)는 데이터라인(14)과 제2 더미 노드(DN2) 사이에 접속되며, 센싱신호 공급라인(15b)으로부터의 센싱신호(SEN)에 응답하여 스위칭된다. 제 3 더미 스위치 TFT(DST3)는 기준 전압원(VREF)과 제2 더미 노드(DN2) 사이에 접속되며, 라이팅신호 공급라인(15a)으로부터의 라이팅신호(WR)에 응답하여 스위칭된다. 더미 스토리지 커패시터(DCst)는 제1 더미 노드(DN1)와 제2 더미 노드(DN2) 사이에 접속된다.
또한, 도 6을 참조하면, 제1 유효 화소는 제1 유기발광다이오드(OLED1), 제1 구동 TFT(DT1), 제1 스위치 TFT(ST1) 및 제1 스토리지 커패시터(Cst1)를 구비한다. 제1 구동 TFT(DT1) 및 제1 스위치 TFT(ST1)은 N-type MOSFET으로 구현될 수 있다.
제1 유기발광다이오드(OLED1)는 고전위 전압원(VDD)과 기저 전압원(GND) 사이에 흐르는 전류에 의해 발광한다. 제1 구동 TFT(DT1)는 고전위 전압원(VDD)과 제1 유기발광다이오드(OLED1) 사이에 접속되며, 자신의 게이트-소스 간 전압 즉, 제1 게이트 노드(GN1)와 제1 유기발광다이오드(OLED1)의 애노드전극 사이에 걸리는 전압에 따라 제1 유기발광다이오드(OLED1)에 흐르는 전류량을 조절한다. 제1 스위치 TFT(ST1)는 제1 더미 노드(DN1)와 제1 게이트 노드(GN1) 사이에 접속되며, 스캔신호 공급라인(15c)으로부터의 제1 스캔신호(SCAN1)에 응답하여 스위칭된다. 제1 스토리지 커패시터(Cst1)는 제1 게이트 노드(GN1)와 제1 유기발광다이오드(OLED1)의 애노드전극 사이에 접속된다.
제2 유효 화소는 제2 유기발광다이오드(OLED2), 제2 구동 TFT(DT2), 제2 스위치 TFT(ST2) 및 제2 스토리지 커패시터(Cst2)를 구비한다. 제2 구동 TFT(DT2) 및 제2 스위치 TFT(ST2)은 N-type MOSFET으로 구현될 수 있다.
제2 유기발광다이오드(OLED2)는 고전위 전압원(VDD)과 기저 전압원(GND) 사 이에 흐르는 전류에 의해 발광한다. 제2 구동 TFT(DT2)는 고전위 전압원(VDD)과 제2 유기발광다이오드(OLED2) 사이에 접속되며, 자신의 게이트-소스 간 전압 즉, 제2 게이트 노드(GN2)와 제2 유기발광다이오드(OLED2)의 애노드전극 사이에 걸리는 전압에 따라 제2 유기발광다이오드(OLED2)에 흐르는 전류량을 조절한다. 제2 스위치 TFT(ST2)는 제1 더미 노드(DN1)와 제2 게이트 노드(GN2) 사이에 접속되며, 스캔신호 공급라인(15c)으로부터의 제2 스캔신호(SCAN2)에 응답하여 스위칭된다. 제2 스토리지 커패시터(Cst2)는 제2 게이트 노드(GN2)와 제2 유기발광다이오드(OLED2)의 애노드전극 사이에 접속된다.
도 7을 참조하여 더미 화소로부터 제1 및 제2 유효 화소로 각각 제1 및 제2 보상 전압이 인가되는 동작을 설명하면 다음과 같다.
제1 보상 전압은 제1 스캔신호(SCAN1)가 턴 온 레벨 즉, 하이논리레벨(H)로 유지되는 제1 기간(T1) 내에서 더미 화소로부터 제1 유효 화소에 인가된다. 제1 기간(T1)은 문턱전압을 센싱하기 위한 제1-1 기간(T11)과 데이터전압을 프로그래밍하기 위한 제1-2 기간(T12)을 포함한다.
제1-1 기간(T11) 동안, 센싱신호(SEN)는 하이논리레벨(H)로 발생되어 제1 더미 스위치 TFT(DST1)와 제2 더미 스위치 TFT(DST2)를 턴 온 시킨다. 제1 더미 스위치 TFT(DST1)가 턴 온 되면 더미 구동 TFT(DDT)는 다이오드 커넥션(Diode-Connection)된다. 그 결과 제1 더미 노드(DN1)에는 더미 구동 TFT(DDT)의 문턱전 압(Vth)이 샘플링되어 인가된다. 제2 더미 노드(DN2)에는 제2 더미 스위치 TFT(DST2)의 턴 온에 의해 제1 데이터전압(Vdata1)이 인가된다. 제1-1 기간(T11) 동안, 라이팅신호(WR)는 로우논리레벨(L)로 발생되어 제3 더미 스위치 TFT(DST3)를 턴 오프 시킨다.
제1-2 기간(T12) 동안, 센싱신호(SEN)는 로우논리레벨(L)로 반전되어 제1 더미 스위치 TFT(DST1)와 제2 더미 스위치 TFT(DST2)를 턴 오프 시키고, 라이팅신호(WR)는 하이논리레벨(H)로 반전되어 제3 더미 스위치 TFT(DST3)를 턴 온 시킨다. 그 결과, 제2 더미 노드(DN2)에는 기준전압(Vref)가 인가되어, 제2 더미 노드(DN2)의 전위를 프로그래밍 레벨인 ┃Vref-Vdata1┃만큼 변동시킨다. 제1 더미 노드(DN1)는 더미 스토리지 커패시터(DCst)를 통해 제2 더미 노드(DN2)에 커플링되어 있으므로, 제2 더미 노드(DN2)의 전위 변동량은 제1 더미 노드(DN1)에 그대로 반영된다. 따라서, 제1 더미 노드(DN1)에는 ┃Vth+Vref-Vdata1┃의 제1 보상전압이 셋팅된다.
제1-2 기간(T12) 동안, 제1 더미 노드(DN1)에 셋팅된 제1 보상전압은 제1 스캔신호(SCAN1)에 응답하여 턴 온 되는 제1 스위치 TFT(ST1)를 통해 제1 게이트 노드(GN1)에 인가된다. 따라서, 제1 구동 TFT(DT1)의 문턱전압이 더미 구동 TFT(DDT)의 문턱전압(Vth)과 동일하다는 전제하에 제1 유기발광다이오드(OLED1)에 흐르는 전류(Ioled1)는 아래의 수학식 1과 같이 된다.
수학식 1에서, "k"는 이동도, 기생용량 및 채널 용량에 의해 결정되는 상수를, "Vgs1"는 제1 구동 TFT(DT1)의 게이트-소스 간 전압을 각각 나타낸다.
수학식 1을 통해 쉽게 알 수 있듯이, 제1 유기발광다이오드(OLED1)에 흐르는 전류(Ioled1)는 제1 데이터전압(Vdata1)과 기준전압(Vref)에 의존하며, 제1 구동 TFT(DT1)의 문턱전압(Vth)에 무관하게 된다. 이는 제1 구동 TFT(DT1)의 문턱전압 편차가 내부적으로 보상되고 있음을 의미한다.
제2 보상 전압은 제2 스캔신호(SCAN2)가 턴 온 레벨 즉, 하이논리레벨(H)로 유지되는 제2 기간(T2) 내에서 더미 화소로부터 제2 유효 화소에 인가된다. 제2 기간(T2)은 문턱전압을 센싱하기 위한 제2-1 기간(T21)과 데이터전압을 프로그래밍하기 위한 제2-2 기간(T22)을 포함한다.
제2-1 기간(T21) 동안, 센싱신호(SEN)는 하이논리레벨(H)로 발생되어 제1 더미 스위치 TFT(DST1)와 제2 더미 스위치 TFT(DST2)를 턴 온 시킨다. 제1 더미 스위치 TFT(DST1)가 턴 온 되면 더미 구동 TFT(DDT)는 다이오드 커넥션(Diode- Connection)된다. 그 결과 제1 더미 노드(DN1)에는 더미 구동 TFT(DDT)의 문턱전압(Vth)이 샘플링되어 인가된다. 제2 더미 노드(DN2)에는 제2 더미 스위치 TFT(DST2)의 턴 온에 의해 제2 데이터전압(Vdata2)이 인가된다. 제2-1 기간(T21) 동안, 라이팅신호(WR)는 로우논리레벨(L)로 발생되어 제3 더미 스위치 TFT(DST3)를 턴 오프 시킨다.
제2-2 기간(T22) 동안, 센싱신호(SEN)는 로우논리레벨(L)로 반전되어 제1 더미 스위치 TFT(DST1)와 제2 더미 스위치 TFT(DST2)를 턴 오프 시키고, 라이팅신호(WR)는 하이논리레벨(H)로 반전되어 제3 더미 스위치 TFT(DST3)를 턴 온 시킨다. 그 결과, 제2 더미 노드(DN2)에는 기준전압(Vref)가 인가되어, 제2 더미 노드(DN2)의 전위를 프로그래밍 레벨인 ┃Vref-Vdata2┃만큼 변동시킨다. 제1 더미 노드(DN1)는 더미 스토리지 커패시터(DCst)를 통해 제2 더미 노드(DN2)에 커플링되어 있으므로, 제2 더미 노드(DN2)의 전위 변동량은 제1 더미 노드(DN1)에 그대로 반영된다. 따라서, 제1 더미 노드(DN1)에는 ┃Vth+Vref-Vdata2┃의 제2 보상전압이 셋팅된다.
제2-2 기간(T22) 동안, 제1 더미 노드(DN1)에 셋팅된 제2 보상전압은 제2 스캔신호(SCAN2)에 응답하여 턴 온 되는 제2 스위치 TFT(ST2)를 통해 제2 게이트 노드(GN2)에 인가된다. 따라서, 제2 구동 TFT(DT2)의 문턱전압이 더미 구동 TFT(DDT)의 문턱전압(Vth)과 동일하다는 전제하에 제2 유기발광다이오드(OLED2)에 흐르는 전류(Ioled2)는 아래의 수학식 2와 같이 된다.
수학식 2에서, "k"는 이동도, 기생용량 및 채널 용량에 의해 결정되는 상수를, "Vgs2"는 제2 구동 TFT(DT2)의 게이트-소스 간 전압을 각각 나타낸다.
수학식 2를 통해 쉽게 알 수 있듯이, 제2 유기발광다이오드(OLED2)에 흐르는 전류(Ioled2)는 제2 데이터전압(Vdata2)과 기준전압(Vref)에 의존하며, 제2 구동 TFT(DT2)의 문턱전압(Vth)에 무관하게 된다. 이는 제2 구동 TFT(DT2)의 문턱전압 편차가 내부적으로 보상되고 있음을 의미한다.
도면에 도시하지는 않았지만, 제3 내지 제k 유효 화소도 상술한 동작과 유사한 동작을 통해 더미 화소로부터 각각 제3 내지 제k 보상 전압을 공급받을 수 있다.
상술한 바와 같이, 본 발명에 따른 유기발광다이오드 표시장치는 문턱전압 편차를 보상하기 위한 보상전압을 샘플링하여 유효 화소들에 공급하는 더미 화소 어레이를 유효 화소 어레이를 구성하는 k(k는 2이상의 양의 정수)개의 수평라인마다 한 수평라인분씩 형성한다. 더미 화소 어레이를 구성하는 더미 화소들 각각은 4개의 TFT와 1개의 커패시터를 포함하는 4T1C 구조로 형성하고, 유효 화소 어레이를 구성하는 유효 화소들 각각은 2개의 TFT와 1개의 커패시터를 포함하는 2T1C 구조로 형성한다. 이를 통해 본 발명에 따른 유기발광다이오드 표시장치는 표시패널에 형성되는 전체 소자 개수를 종래 대비 크게 줄임으로써, 화소들 간 구동 TFT의 문턱전압 편차를 보상하면서도 휘도 저하를 최소화할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 일반적인 유기발광다이오드 표시장치의 발광원리를 보여주는 도면.
도 2는 종래 2T1C 구조의 유기발광다이오드 표시장치에 있어서 하나의 화소를 등가적으로 나타내는 도면.
도 3은 화소 내의 소자 개수가 많아질수록 개구부가 줄어드는 것을 설명하기 위한 도면.
도 4는 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 나타내는 도면.
도 5는 화소들에 접속된 신호라인들을 보여주는 도면.
도 6은 더미 화소와 유효 화소들의 등가 회로를 보여주는 도면.
도 7은 더미 화소와 유효 화소들로 인가되는 제어신호들의 타이밍을 보여주는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동회로 13 : 게이트 구동회로
14 : 데이터라인 15 : 게이트라인
Claims (9)
- 다수의 데이터라인들과 다수의 게이트라인들이 교차되고, 이 교차 영역마다 유기발광다이오드를 각각 포함한 화소들이 매트릭스 형태로 배치된 표시패널;상기 데이터라인들을 구동하는 데이터 구동회로; 및상기 게이트라인들을 구동하는 게이트 구동회로를 구비하고;상기 화소들은 화상 표시를 위한 유효 화소들과, 각 유효 화소들에 구비된 구동 TFT의 문턱전압 편차를 보상하기 위한 보상전압을 샘플링하여 상기 유효 화소들에 공급하는 더미 화소들을 포함하며;상기 더미 화소들로 이루어진 더미 화소 어레이는, 상기 유효 화소들로 이루어진 유효 화소 어레이를 구성하는 k(k는 2이상의 양의 정수)개의 수평라인마다 한 수평라인분씩 형성되는 것을 특징으로 하는 유기발광다이오드 표시장치.
- 제 1 항에 있어서,상기 더미 화소들 각각은 4개의 TFT와 1개의 커패시터를 포함하고;상기 유효 화소들 각각은 2개의 TFT와 1개의 커패시터를 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
- 제 2 항에 있어서,상기 게이트라인들은 라이팅신호 공급라인, 센싱신호 공급라인 및 스캔신호 공급라인을 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
- 제 3 항에 있어서,상기 더미 화소들 각각은,고전위 전압원과 기저 전압원 사이에 흐르는 전류에 의해 발광하는 더미 유기발광다이오드;상기 고전위 전압원과 상기 더미 유기발광다이오드 사이에 접속되며, 제1 더미 노드에 접속된 자신의 게이트전극과 자신의 소스전극 간 전압에 따라 상기 더미 유기발광다이오드에 흐르는 전류량을 조절하는 더미 구동 TFT;상기 고전위 전압원과 상기 제1 더미 노드 사이에 접속되며, 상기 센싱신호 공급라인으로부터의 센싱신호에 응답하여 스위칭되는 제1 더미 스위치 TFT;상기 데이터라인들 중 어느 하나와 제2 더미 노드 사이에 접속되며, 상기 센싱신호에 응답하여 스위칭되는 제2 더미 스위치 TFT;기준 전압원과 상기 제2 더미 노드 사이에 접속되며, 상기 라이팅신호 공급라인으로부터의 라이팅신호에 응답하여 스위칭되는 제3 더미 스위치 TFT; 및상기 제1 더미 노드와 상기 제2 더미 노드 사이에 접속되는 더미 스토리지 커패시터를 구비하는 것을 특징으로 하는 유기발광다이오드 표시장치.
- 제 4 항에 있어서,상기 유효 화소들 각각은,고전위 전압원과 기저 전압원 사이에 흐르는 전류에 의해 발광하는 유기발광다이오드;상기 고전위 전압원과 상기 유기발광다이오드 사이에 접속되며, 게이트 노드에 접속된 자신의 게이트전극과 자신의 소스전극 간 전압에 따라 상기 유기발광다이오드에 흐르는 전류량을 조절하는 구동 TFT;상기 제1 더미 노드와 상기 게이트 노드 사이에 접속되며, 상기 스캔신호 공급라인으로부터의 스캔신호에 응답하여 스위칭되는 스위치 TFT; 및상기 게이트 노드와 상기 유기발광다이오드의 애노드전극 사이에 접속되는 스토리지 커패시터를 구비하는 것을 특징으로 하는 유기발광다이오드 표시장치.
- 제 5 항에 있어서,상기 보상전압은 상기 스캔신호가 턴 온 레벨로 유지되는 특정 기간 내에서 상기 제1 더미 노드로부터 상기 게이트 노드로 인가되는 것을 특징으로 하는 유기발광다이오드 표시장치.
- 제 6 항에 있어서,상기 특정 기간은,상기 센싱신호는 턴 온 레벨로 유지되고, 상기 라이팅신호는 턴 오프 레벨로 유지되는 제1 기간; 및상기 센싱신호는 턴 오프 레벨로 유지되고, 상기 라이팅신호는 턴 온 레벨로 유지되는 제2 기간을 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.
- 제 7 항에 있어서,상기 제2 기간 동안 상기 제1 더미 노드에 셋팅 된 전압은 상기 보상전압으로서 상기 게이트노드에 인가되는 것을 특징으로 하는 유기발광다이오드 표시장치.
- 제 5 항에 있어서,상기 구동 TFT의 문턱전압은 상기 더미 구동 TFT의 문턱전압과 실질적으로 동일한 것을 특징으로 하는 유기발광다이오드 표시장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090114000A KR101520504B1 (ko) | 2009-11-24 | 2009-11-24 | 유기발광다이오드 표시장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090114000A KR101520504B1 (ko) | 2009-11-24 | 2009-11-24 | 유기발광다이오드 표시장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110057552A KR20110057552A (ko) | 2011-06-01 |
KR101520504B1 true KR101520504B1 (ko) | 2015-05-14 |
Family
ID=44393162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090114000A KR101520504B1 (ko) | 2009-11-24 | 2009-11-24 | 유기발광다이오드 표시장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101520504B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10515605B2 (en) | 2017-02-02 | 2019-12-24 | Samsung Display Co., Ltd. | Display device with corrected gate-off voltage and method of operating the same |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102206202B1 (ko) * | 2013-08-30 | 2021-01-22 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치와 그 구동방법 |
KR20150069921A (ko) | 2013-12-16 | 2015-06-24 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그의 화소 |
KR102286393B1 (ko) | 2014-11-18 | 2021-08-05 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102368772B1 (ko) | 2014-12-05 | 2022-03-02 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102326169B1 (ko) * | 2015-08-14 | 2021-11-17 | 엘지디스플레이 주식회사 | 터치 센서 일체형 표시장치와 그 구동방법 |
KR102360847B1 (ko) * | 2017-05-08 | 2022-02-10 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102411775B1 (ko) * | 2017-11-10 | 2022-06-23 | 주식회사 루멘스 | 엘이디 구동 유닛들이 형성된 tft 기판을 갖는 엘이디 디스플레이 장치 |
KR102631675B1 (ko) * | 2018-12-11 | 2024-01-30 | 엘지디스플레이 주식회사 | 표시 장치 |
EP4085983A1 (en) | 2020-03-23 | 2022-11-09 | N.E. Chemcat Corporation | Electrode-catalyst manufacturing system and manufacturing method |
KR20220050301A (ko) | 2020-10-15 | 2022-04-25 | 삼성디스플레이 주식회사 | 표시장치 및 표시장치의 구동방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003173166A (ja) | 2001-09-28 | 2003-06-20 | Sanyo Electric Co Ltd | 表示装置 |
-
2009
- 2009-11-24 KR KR1020090114000A patent/KR101520504B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003173166A (ja) | 2001-09-28 | 2003-06-20 | Sanyo Electric Co Ltd | 表示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10515605B2 (en) | 2017-02-02 | 2019-12-24 | Samsung Display Co., Ltd. | Display device with corrected gate-off voltage and method of operating the same |
Also Published As
Publication number | Publication date |
---|---|
KR20110057552A (ko) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101520504B1 (ko) | 유기발광다이오드 표시장치 | |
US10535300B2 (en) | Organic light emitting diode (OLED) display and driving method thereof | |
KR101577909B1 (ko) | 유기발광 표시장치의 열화 센싱 방법 | |
KR102597588B1 (ko) | 표시장치와 그의 열화 보상 방법 | |
EP3113163A1 (en) | Device and method for sensing threshold voltage of driving tft included in organic light emitting display | |
KR101549252B1 (ko) | 유기발광다이오드 표시장치 | |
EP3340223B1 (en) | Electroluminescent display and method of driving the same | |
KR102578715B1 (ko) | 유기발광 표시장치 | |
KR101373736B1 (ko) | 표시 장치 및 그 구동 방법 | |
KR20160141167A (ko) | 유기발광 표시장치 | |
KR20150076033A (ko) | 유기발광 표시장치 | |
KR101596961B1 (ko) | 유기발광다이오드 표시장치 및 그 구동방법 | |
KR20210083827A (ko) | 전계 발광 표시장치 | |
KR101719481B1 (ko) | 유기 발광장치 및 구동방법 | |
CN113066426A (zh) | 电致发光显示装置 | |
US11302266B2 (en) | Organic light emitting diode display device | |
KR20110122410A (ko) | 유기발광다이오드 표시장치 및 그 구동방법 | |
KR102405106B1 (ko) | Oled 구동전류 보상회로 및 그를 포함하는 유기발광표시장치 | |
KR102328983B1 (ko) | 유기발광 표시장치 | |
KR101491152B1 (ko) | 유기발광다이오드 표시장치 | |
KR102309843B1 (ko) | 유기발광 표시장치 | |
KR101671520B1 (ko) | 유기발광다이오드 표시장치 및 그 구동방법 | |
KR101973752B1 (ko) | 유기발광 표시장치 | |
KR102606094B1 (ko) | 표시장치 | |
KR20140144033A (ko) | 유기전계 발광표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 5 |