KR101520204B1 - 메모리에 대한 연속적인 페이지 판독 - Google Patents

메모리에 대한 연속적인 페이지 판독 Download PDF

Info

Publication number
KR101520204B1
KR101520204B1 KR1020137019496A KR20137019496A KR101520204B1 KR 101520204 B1 KR101520204 B1 KR 101520204B1 KR 1020137019496 A KR1020137019496 A KR 1020137019496A KR 20137019496 A KR20137019496 A KR 20137019496A KR 101520204 B1 KR101520204 B1 KR 101520204B1
Authority
KR
South Korea
Prior art keywords
data page
page
words
memory address
data
Prior art date
Application number
KR1020137019496A
Other languages
English (en)
Other versions
KR20130109213A (ko
Inventor
준 센
이후아 장
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20130109213A publication Critical patent/KR20130109213A/ko
Application granted granted Critical
Publication of KR101520204B1 publication Critical patent/KR101520204B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6022—Using a prefetch buffer or dedicated prefetch cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/654—Look-ahead translation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

여기에 개시된 주제는 메모리를 연속적인 방식으로 판독하는 기술에 관한 것이다. 방법은 이하의 단계들: 상기 제1 페이지의 메모리 어드레스의 제1 부분을 수신한 것에 응답하여 제1 데이터 페이지를 판독하고 상기 제1 데이터 페이지를 페이지 버퍼에 제공하는 단계; 상기 제1 페이지의 상기 메모리 어드레스의 추가 부분을 수신한 것에 응답하여 상기 페이지 버퍼에 저장된 상기 제1 데이터 페이지의 워드들을 페치하는 단계; 및 상기 제1 페이지의 워드들의 상기 페치하는 것을 완료하기 이전에 제2 데이터 페이지를 감지하도록 감지 증폭기들을 활성화시키는 단계를 포함한다. 제1 페이지의 일부 및 후속 페이지의 일부를 동시에 판독하는 그러한 프로세스는 판독 속도를 개선하는 잇점을 제공할 수 있다.

Description

메모리에 대한 연속적인 페이지 판독{CONTINUOUS PAGE READ FOR MEMORY}
여기에 개시된 주제는 연속적인 방식으로 메모리를 판독하는 기술들에 관한 것이다.
단지 몇 가지 예들을 들자면, 컴퓨터, 셀 폰, PDA, 데이터 로거들 및 네비게이션 장비와 같은 다수의 타입들의 전자 디바이스들에 메모리 디바이스들이 채용된다. 그러한 전자 디바이스들 중에서, 단지 몇 가지 예들을 들자면, NAND 또는 NOR 플래시 메모리들, SRAM, DRAM 및 위상-변경 메모리와 같은 다양한 타입들의 비휘발성 메모리 디바이스들이 채용될 수 있다. 일반적으로, 기록 또는 프로그래밍 동작들은 그러한 메모리 디바이스들에 정보를 저장하는데 이용되는 한편, 판독 동작은 저장된 정보를 검색하는데 이용될 수 있다.
비-제한적이고 비-전역적인 실시예들은, 유사한 참조번호들이 달리 지정되지 않는 한, 다양한 도면들 전체에 걸쳐 유사한 부분들을 지칭하는 이하의 도면들을 참조하여 설명될 것이다.
도 1은 하나의 실시예에 따른 연속적인 판독 프로세스의 타이밍 다이어그램이다.
도 2는 하나의 실시예에 따른 연속적인 판독 프로세스의 흐름도이다.
도 3은 또 하나의 실시예에 따른, 연속적인 판독 프로세스의 타이밍 다이어그램이다.
도 4는 또 다른 하나의 실시예에 따른, 연속적인 판독 프로세스의 타이밍 다이어그램이다.
도 5는 또 다른 하나의 실시예에 따른, 연속적인 판독 프로세스의 타이밍 다이어그램이다.
도 6은 컴퓨팅 시스템의 예로 든 실시예를 예시하는 개략도이다.
본 명세서 전체에 걸쳐, "하나의 실시예" 또는 "실시예"에 대한 참조는, 그 실시예와 관련하여 기재된 특정 특징, 구조 또는 특성은 청구된 주제의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 그러므로, 본 명세서 전체에 걸쳐 다양한 장소들에서 "하나의 실시예에서" 또는 "실시예"라는 문구의 출현들은 모두 반드시 동일한 실시예를 참조하고 있는 것은 아니다. 또한, 특정 특징들, 구조들 또는 특성들은 하나 이상의 실시예들에서 조합될 수 있다.
여기에 기재된 실시예들은 메모리에 저장된 복수의 데이터 페이지들을 중첩되고 연속적인 방식으로 판독함으로써 데이터 처리량 레이트를 개선하는 프로세스들 및/또는 전자 아키텍쳐를 포함한다. 예를 들면, 제1 페이지를 판독한 이후에, 제2 페이지는 제2 페이지의 메모리 어드레스를 제공하기 위한 중단없이 연속적으로 판독될 있다. 그러한 판독 프로세스는 제1 페이지의 일부를 판독하는 동안 제2 페이지의 일부를 판독하려고 준비하는 것을 또한 포함할 수 있다. 예를 들면, 제1 페이지의 일부를 판독하는 동안에, 제2 페이지에 포함된 메모리 셀들의 상태들을 측정하도록, 메모리의 하나 이상의 감지 증폭기들이 활성화될 수 있다. 하나의 구현에서, 감지 증폭기들의 그러한 활성화는 페이지를 판독하는 프로세스의 초기 부분을 포함할 수 있다.
하나의 구현에서, 하나의 데이터 페이지는 16개의 워드들을 포함할 수 있고, 여기에서 하나의 데이터 워드는 16개의 비트들을 포함할 수 있지만, 청구된 주제는 그렇게 제한되지는 않는다. 복수의 데이터 페이지들을 판독하는 그러한 연속적인 방식은 복수의 페이지들을 연속적으로 판독하지 않는 판독 동작들에 비해 비교적 고속 판독 동작들이 될 수 있다. 그러한 판독 속도의 개선에 대한 하나의 이유는 그러한 연속적인 판독 프로세스가, 그렇지 않으면 하나의 페이지를 판독하는 프로세스의 종료 이후 및 후속 페이지를 판독하는 프로세스의 시작 이전에 발생할 수 있을 시간 지연을 포함할 필요가 없다는 사실에 기인할 수 있다. 예를 들면, 그렇지 않으면 그러한 시간 지연은 메모리 어드레스를 제공하는데 이용되고/되거나, 판독 프로세스 동안에 후속 데이터 페이지의 메모리 셀들을 감지할 시간을 허용하는데 이용될 수 있다. 또한, 그러한 연속적인 판독 프로세스의 잇점은 버스트 판독 기술이 이용할 수 있는 핀들의 개수의 감소를 포함할 수 있다. 예를 들면, 연속적인 판독 프로세스는 CLOCK 핀, WAIT 핀, 및/또는 ADDRESS VALID 핀을 포함할 필요가 없다. 그렇다 하더라도, 그러한 연속적인 판독 프로세스는 버스트 판독 프로세스와 유사한 데이터 처리량을 달성할 수 있다.
하나의 실시예에서, 메모리 디바이스의 복수의 페이지들을 중첩되고 연속적인 방식으로 판독하는 프로세스는 메모리 어드레스의 제1 부분을 수신한 것에 응답하여 데이터 페이지를 감지/판독하고 그 데이터 페이지를 페이지 버퍼에 플러싱하는 것을 포함할 수 있다. 메모리 어드레스의 제1 부분은 데이터 페이지의 어드레스를 포함할 수 있고, 메모리 어드레스의 추가 부분은 데이터 페이지의 워드들을 식별하는 메모리 어드레스의 최하위 비트들을 포함할 수 있다. 예를 들면, 3-바이트 어드레스의 제1 부분은 어드레스의 거의 4개의 최하위 비트들(LSBs)을 포함할 수 있다. 데이터 페이지가 페이지 버퍼에 플러싱된 이후에, 메모리 어드레스의 추가 부분(예를 들면, LSBs)이 메모리 디바이스에 제공될 수 있다. 결과적으로, 사용자는 페이지 버퍼로부터 페이지의 워드들을 페치하기 시작할 수 있다. 워드들을 페치하는 그러한 프로세스 동안에, 페이지 버퍼로부터 페칭된 워드들의 개수가 카운팅될 수 있다. 그러한 카운트가 특정 임계 개수에 도달한다면, 후속 데이터 페이지를 판독하는 판독 프로세스가 시작될 수 있다. 특정 어플리케이션에 대해 선택될 수 있는 그러한 특정 임계 개수는 데이터 페이지의 워드들의 임계 개수보다 작은 개수를 포함할 수 있다. 한편, 후속 데이터 페이지의 적어도 제1 부분을 판독하는 것과 동시에, 제1 페이지의 나머지 워드들이 계속해서 페치될 수 있다. 메모리 디바이스의 복수의 페이지들을 판독하는 그러한 프로세스는 데이터 페이지의 최종 워드가 페치된 것에 응답하여 후속 데이터 페이지를 페이지 버퍼에 플러싱하는 것을 더 포함할 수 있다. 하나의 구현에서, 후속 데이터 페이지의 판독을 개시하는 것은 후속 데이터 페이지에 대한 어드레스를 수신하지 않고서도 자동으로 수행될 수 있다. 예를 들면, 사용자 또는 실행 어플리케이션은 후속 데이터 페이지에 대한 어드레스를 제공할 필요가 없다. 물론, 복수의 페이지들을 판독하는 프로세스의 그러한 세부사항들은 단지 예들에 불과하고, 청구된 주제는 그렇게 제한되지 않는다.
또 하나의 실시예에서, 메모리 디바이스의 복수의 페이지들을 중첩되고 연속적인 방식으로 판독하는 프로세스는 메모리 어드레스의 하나의 비트의 2가지 상태들 사이에서 토글링하는 것에 응답하여 수행될 수 있다. 예를 들면, 메모리 어드레스의 LSB를 하이 상태에서 로우 상태로 토글링하는 것은 결과적으로 하나의 데이터 워드를 페치하는 것에 귀결될 수 있다. 후속적으로 로우 상태에서 하이 상태로 토글링하는 것은 결과적으로 또 하나의 데이터 워드를 페칭하는 것에 귀결될 수 있고, 이러한 방식으로 계속될 수 있다. 그러한 방식으로, 데이터의 워드들을 페칭하는 것은 메모리 어드레스의 하나의 비트를 토글링하는 것과 동기화되어 수행될 수 있다. 그러한 구현에서, 데이터를 페칭하는 프로세스는 단지 메모리 디바이스의 단일 어드레스 핀(예를 들면, 메모리 어드레스의 LSB에 대한 핀)을 이용할 수 있다.
하나의 실시예에서, 메모리 디바이스의 복수의 페이지들을 연속적인 방식으로 판독하는 프로세스는 메모리 어드레스의 제1 부분을 수신한 것에 응답하여 데이터 페이지를 판독하고 그 데이터 페이지를 페이지 버퍼에 플러싱하는 컨트롤러를 포함하는 메모리 디바이스에 의해 수행될 수 있다. 이러한 프로세스에서, 컨트롤러는 또한 메모리 어드레스의 추가 부분을 수신한 것에 응답하여 페이지 버퍼에 저장된 데이터 페이지의 워드들을 페칭할 수 있다. 그러한 컨트롤러는 또한 페이지 버퍼로부터 페칭된 워드들의 카운트를 모니터링할 수 있고, 그 카운트가 특정 임계 개수에 도달한 것에 응답하여, 컨트롤러는 그 워드들을 계속해서 페치하는 동안에 후속 데이터 페이지를 판독할 수 있다. 그러한 특정 임계 개수는 데이터 페이지의 워드들의 개수보다 작을 수 있다.
도 1은 하나의 실시예에 따른 연속적인 판독 프로세스(100)의 타이밍 다이어그램이다. 하나의 구현에서, 그러한 판독 프로세스는 NOR 플래시 메모리, 메모리 컨트롤러, 및 프로세서(예를 들면, 도 6 참조)를 포함하는 컴퓨팅 시스템에 적용될 수 있다. 다른 구현들은 NAND, PCM, 등과 같은 다른 타입들의 메모리와 관련될 수 있다. 예를 들면, 프로세서는 어플리케이션을 실행한 것에 응답하여, 데이터가 판독될 물리적 로케이션을 식별하는 메모리 어드레스를 포함하는 판독 명령을 제공할 수 있다. 그러한 어드레스는 멀티워드-폭의 병렬 신호를 포함할 수 있다. 하나의 구현에서, NOR 플래시 메모리로부터 판독된 데이터는 프로세서(예를 들면, 사용자)에게 전송되기 전에 페이지 버퍼에 로딩될 수 있다. 물론, 컴퓨팅의 그러한 세부사항들은 단지 예들에 불과하고, 청구된 주제는 그렇게 제한되지 않는다.
하나의 구현에서, 판독 프로세스(100)는 24-비트 어드레싱, 및 16개의 워드들을 포함하는 페이지들과 관련될 수 있다. 따라서, 특정 페이지의 그러한 워드들은 예를 들면 24-비트 어드레스의 4-비트 어드레스 또는 4-비트 LSB 부분에 의해 개별적으로 식별될 수 있다. 도 1의 표기 "A[Max:4]"는 최상위 비트(MSB)에서 LSB로부터의 4번째 비트까지의 복수의 비트들을 포함하는 메모리 어드레스의 일부를 의미한다. 유사하게, A[3:0]는 LSB로부터의 4번째 비트로부터 LSB까지의 4개의 비트들을 포함하는 메모리 어드레스의 일부를 기술한다. 물론, 어드레스들의 크기들에 관한 그러한 세부사항들은 단지 예들에 불과하고, 청구된 주제는 임의의 특정 크기로 제한되지 않는다.
도 1로 돌아가면, 시각 T1에서, 어드레스 A[Max:4]의 MSB 부분이 메모리 디바이스에 제공될 수 있다. 또한 시각 T1에서, 파형 CRD#은 로직 로우로 트랜지션하여, 메모리 디바이스에게 연속적인 판독 모드로 들어가도록 지시한다. 칩 인에이블 신호 CE#도 로직 로우로 트랜지션할 수 있다. 또한, 시각 T1에서, 메모리 디바이스로부터 데이터 페이지를 판독하는 감지 프로세스는 파형 ATD에서 펄스에 의해 지시될 수 있다. 상기 설명된 바와 같이, 그러한 데이터 페이지는 어드레스 A[Max:4]의 MSB 부분에 의해 식별될 수 있다. 감지 프로세스는 메모리 디바이스의 메모리 어레이의 하나의 페이지의 개별적인 메모리 셀들의 로직 레벨들을 감지하는 하나 이상의 감지 증폭기들의 활성화를 포함할 수 있다. 예를 들면, 하나의 구현에서, 감지 증폭기들은 메모리 디바이스의 ATD 회로에 의해 생성된 어드레스 트랜잭션 검출(ATD) 펄스와 같은 이벤트에 의해 활성화될 수 있다. 그러한 ATD 회로는 예를 들면 MSB 어드레스들의 트랜지션을 검출한 것에 응답하여 ATD 펄스를 생성할 수 있다. 그러한 감지 프로세스를 완료하는 경우에, 판독된 데이터 페이지는 시간 범위 ELQV(예를 들면, CE# 로우 내지 DQ 유효) 동안에 언젠가 (예를 들면, 플러싱 프로세스에서) 페이지 버퍼에 로딩될 수 있다. 그리고나서, 페이지 버퍼에 저장된 데이터 페이지의 개별적인 바이트들 또는 워드들은 사용자, 프로세서, 또는 메모리 디바이스로부터 판독하라는 판독 명령을 발행했던 임의의 그러한 실체에 의해 검색될 수 있다. 한편, 4개의 비트들을 포함하는 메모리 어드레스의 LSB 부분 A[3:0]은 메모리 디바이스에 제공될 수 있다. 시각 T2에서, 데이터 페이지의 제1 워드 D0은 페이지 버퍼로부터 예를 들면 메모리 컨트롤러에 의해 검색될 수 있다. 시각 T3에서, 데이터 페이지의 제2 워드 D1은 새로운 메모리 어드레스 A[3:0]를 수신한 것에 응답하여 메모리 컨트롤러에 의해 페이지 버퍼로부터 검색될 수 있다. 예를 들면, 새로운 메모리 어드레스는 현재 페이지의 로케이션 01H에 저장된 워드 D1에 대응하는 값 01H를 포함할 수 있다. 시간 범위 Tapa 동안에, 메모리 디바이스의 메모리 컨트롤러는 A[3:0]를 디코딩하여, 페이지 버퍼로부터 예를 들면 D1과 같은 후속 워드를 검색하고 후속 워드를 데이터 버스 상에 배치한다. 데이터 페이지의 후속 워드들은 후속 어드레스들 A[3:0](예를 들면, 02H, 03H, 04H, ...)을 수신한 것에 응답하여 페이지 버퍼로부터 유사하게 검색될 수 있다. 하나의 구현에서, 데이터 버퍼로부터 검색된 데이터 워드들의 개수가 카운팅될 수 있다. 시각 T4와 같이, 특정 임계 카운트에 도달한 후, 후속 데이터 페이지(예를 들면, 워드 D16 내지 D31을 포함함)를 판독하는 프로세스가 페이지 버퍼로부터 제1 페이지의 잔여 워드들을 계속 페치하는 동안에 개시할 수 있다. 상세하게는, 도 1의 DATA 파형을 참조하면, 시각 T4에서와 같이, 워드 D9에서 특정 임계 카운트에 도달한 이후에, 페이지 버퍼로부터 제1 페이지의 잔여 워드들 D10 내지 D15를 계속해서 페치하는 동안에 후속 데이터 페이지를 판독하는 프로세스가 개시할 수 있다. 따라서, 후속 데이터 페이지를 판독하는 것을 개시하는 그러한 프로세스는 데이터 버퍼로부터 특정 개수의 워드들을 검색할 때 발생할 수 있고, 여기에서 특정 개수는 데이터 페이지의 워드들의 개수보다 더 작다. 파형 ATD는 시각 T4에서 펄스를 포함하여, 감지 프로세스를 시작하여 후속 데이터 페이지를 판독할 수 있다. 그러한 감지 프로세스는 시간 범위 Tsense 내에서 발생할 수 있다. 시각 T5에서와 같이, 감지 프로세스의 완료 시에, 그리고 페이지 버퍼로부터 제1 페이지의 워드들을 검색하거나 페치하는 프로세스를 완료한 이후에, 새롭게 판독된 제2 데이터 페이지가 페이지 버퍼에 로딩될 수 있고, 시각 T5에서 파형 Flush의 펄스에 의해 지시된다. 하나의 구현에서, 하나의 페이지의 워드들을 검색하거나 페치하는 프로세스는 그 페이지의 모든 워드들이 페치된 경우에 완료될 수 있다. 제1 페이지의 일부 및 후속 페이지의 일부를 동시에 판독하는 그러한 프로세스는 판독 속도를 개선하는 잇점을 제공할 수 있다. 그러한 프로세스는 또한 제1 및 후속 페이지들을 판독하는 연속적인 판독 프로세스를 포함할 수 있다.
상기 설명된 제1 데이터 페이지에 대한 것과 같이, 제2 또는 후속 데이터 페이지의 후속 워드들은 후속 어드레스들 A[3:0](예를 들면, 01H, 02H, 03H, ...)을 수신한 것에 응답하여 페이지 버퍼로부터 유사하게 검색될 수 있다. 시각 T6에서와 같이, 특정 카운트에 도달한 이후에, 페이지 버퍼로부터 제2 페이지의 잔여 워드들을 계속해서 페치하는 동안에 제3 데이터 페이지(예를 들면, 워드들 D32 내지 D47을 포함함)를 판독하는 프로세서가 개시할 수 있다. 상세하게는, 도 1의 DATA 파형을 참조하면, 시각 T6에서와 같이 워드 D24에서 특정 카운트에 도달한 이후에, 페이지 버퍼로부터 제2 페이지의 잔여 워드들 D25 내지 D31을 계속해서 페치하는 동안에 제3 데이터 페이지를 판독하는 프로세스가 개시될 수 있다. 따라서, 후속 데이터 페이지를 판독하기 시작하는 그러한 프로세스는 데이터 버퍼로부터 특정 임계 개수의 워드들을 검색한 경우에 발생할 수 있다. 파형 ATD는 시각 T6에서 펄스를 포함하여, 감지 프로세스를 시작하여 제3 데이터 페이지를 판독할 수 있다. 그러한 감지 프로세스는 시간 범위 Tsense(예를 들면, 시각 T6 내지 시각 T7) 내에서 발생할 수 있다. 시각 T7에서와 같이, 감지 프로세스의 완료 시에, 그리고 페이지 버퍼로부터 제2 페이지의 워드들을 검색하거나 페치하는 프로세스를 완료한 이후에, 새롭게 판독된 제3 데이터 페이지가 페이지 버퍼에 로딩될 수 있고, 시각 T7에서 파형 Flush의 펄스에 의해 지시된다. 제2 페이지의 일부 및 제3 페이지의 일부를 동시에 판독하는 그러한 프로세스는 상기 언급된 바와 같이, 판독 속도를 개선하는 잇점을 제공할 수 있다. 그러한 프로세스는 제2 및 제3 페이지들을 판독하는 연속적인 판독 프로세스를 또한 포함할 수 있다. 그러한 프로세스는 후속 데이터 페이지들에 대해 상기 설명된 바와 같은 유사한 방식으로 계속될 수 있다. 물론, 프로세스(100)의 그러한 세부사항들은 단지 예들에 불과하고, 청구된 주제는 본 측면으로 제한되지 않는다.
도 2는 하나의 실시예에 따른 연속적인 판독 프로세스(200)의 흐름도이다. 그러한 판독 프로세스는 예를 들면 도 1의 타이밍 다이어그램에 의해 기재된 것과 유사할 수 있다. 블록 210에서, 메모리 어드레스를 포함하는 판독 명령이 메모리 디바이스에 제공될 수 있다. 그러한 판독 명령은 예를 들면 어플리케이션을 실행하는 프로세서에 의해 개시될 수 있지만, 청구된 주제는 그렇게 제한되지 않는다. 하나의 구현에서, 그러한 판독 명령 및 메모리 어드레스는 병렬 버스 상에서 메모리 디바이스에 의해 수신될 수 있다. 또 하나의 구현에서, 그러한 판독 명령 및 메모리 어드레스는 메모리 디바이스에 의해 직렬로 수신될 수 있다. 어느 하나의 구현에서, 블록 220에서, 메모리 디바이스는 MSB들을 포함하는 메모리 어드레스의 적어도 일부에 의해 식별된 데이터 페이지를 판독할 수 있다. 반대로, 예를 들면, 메모리 어드레스의 LSB들이 데이터 페이지의 개별적인 워드들 및/또는 바이트들을 기술할 수 있다. 데이터 페이지를 판독하는 프로세스는 메모리 디바이스의 메모리 어레이의 페이지의 개별적인 메모리 셀들의 로직 레벨들을 감지하는 하나 이상의 감지 증폭기들의 활성화를 포함하는 감지 프로세스를 포함할 수 있다. 블록 230에서, 그러한 감지 프로세스를 완료한 경우에, 판독된 데이터 페이지는 페이지 버퍼에 로딩되거나 플러싱될 수 있다. 블록 240에서, 페이지 버퍼에 저장된 데이터 페이지의 개별적인 워드들은 사용자, 프로세서, 또는 예를 들면 메모리 디바이스로부터 판독하라는 판독 명령을 발행했던 임의의 그러한 실체에 의해 검색될 수 있다. 블록 250에서, 페치된 워드들의 개수가 모니터링되거나 카운팅될 수 있다. 다이아몬드(260)에서, 지금까지 페치된 워드들의 개수는 페이지 내의 워드들의 개수보다 작은 특정 임계 개수와 비교될 수 있다. 예를 들면, 그러한 특정 임계 개수는 12와 동일할 수 있고, 여기에서 하나의 페이지의 워드들의 개수는 16과 동일할 수 있다. 페치된 워드들의 개수가 특정 임계 개수보다 작은 경우에, 프로세스(200)는 블록 240으로 리턴하여, 또 하나의 워드를 페치할 수 있다. 그러나, 페치된 워드들의 개수가 특정 임계 개수보다 작지 않다면, 프로세스(200)는 블록 270으로 진행하여 후속 데이터 페이지를 판독하는 프로세스를 시작할 수 있다. 블록 285에서, 후속 데이터 페이지는 상기 설명된 바와 같이, 감지 프로세스에 의해 판독될 수 있다. 감지 프로세스의 완료 시에, 후속 페이지는 페이지 버퍼에 플러싱될 수 있다. 한편, 블록 285에 기재된 프로세스들과 동시에, 제1 페이지의 잔여 워드들이 페이지 버퍼로부터 페치될 수 있다. 따라서, 후속 데이터 페이지를 판독하기 시작하는 그러한 프로세스는 데이터 버퍼로부터 특정 개수의 워드들을 검색할 때 발생할 수 있다. 뿐만 아니라, 그러한 프로세스는 시간 지연없이, 그리고/또는 후속 페이지들에 대한 새로운 페이지 어드레스를 제공하지 않고서도, 후속 페이지들을 판독하는 연속적인 판독 프로세스를 포함할 수 있다. 물론, 프로세스(200)의 그러한 세부사항들은 단지 예들에 불과하고, 청구된 주제는 이러한 측면으로 제한되지 않는다.
도 3은 하나의 실시예에 따른 특정 연속적인 판독 프로세스(300)의 타이밍 다이어그램이다. 그러한 프로세스는, 프로세스(300)가 이하와 같이 미정렬된 시작 어드레스에서 시작하는 점을 제외하고, 상기 설명된 프로세스(100 또는 200)와 유사할 수 있다. 그러한 미정렬된 시작 어드레스는, 데이터 페이지의 제1 워드를 표현하는 00H와 동일하지 않은 워드 어드레스를 포함할 수 있다(예를 들면, 제1 워드 D0이 어드레스 00H에 의해 표현되는 프로세스(100)를 보라). 그러한 경우에, 특정 실시예에서, 그럼에도 불구하고, 하나의 페이지의 모든 워드들은 후속 데이터 페이지가 판독되기 이전에 페이지 버퍼로부터 페치될 수 있다. 그러나, 그러한 페치 프로세스는 그러한 워드들이 메모리 어레이 및/또는 페이지 버퍼의 페이지에 저장되는 있는 순서에 대해 순차적으로 수행될 필요는 없다. 예를 들면, 도 3에서, 미정렬된 시작 어드레스는 워드 D14를 표현할 수 있는 0EH와 동일하다. 워드 어드레스 0FH에 의해 표현되는 D15가 다음으로 페치될 수 있다. 워드 어드레스의 상위 값(예를 들면, 0FH)에 도달할 때, 워드 어드레스는 워드 D0이 다음으로 페치되도록 다음으로 워드 어드레스 00H에서 시작할 수 있다. 워드 어드레스들을 뒤따르는 것은 순차적으로 D1, D2, D3, ..., D13을 각각 나타내는 값들 01H, 02H, 03H, ..., 0DH를 순차적으로 포함할 수 있다. 그러므로, 모두 16개의 워드들이 페치될 수 있지만, 청구된 주제는 임의의 특정 페치 순서로 제한되지 않는다.
상세하게는, 판독 프로세스(300)는 24-비트 어드레싱, 및 16개의 워드들을 포함하는 페이지들과 관련될 수 있다. 따라서, 특정 페이지의 그러한 워드들은 예를 들면 24-비트 어드레스의 4-비트 어드레스 또는 4-비트 LSB 부분에 의해 개별적으로 식별될 수 있다. 물론, 어드레스들의 크기들에 관한 그러한 세부사항들은 단지 예들에 불과하고, 청구된 주제는 임의의 특정 크기로 제한되지 않는다. 시각 T1에서, 어드레스 A[Max:4]의 MSB 부분이 메모리 디바이스에 제공될 수 있다. 또한, 시각 T1에서, 메모리 디바이스로부터 데이터 페이지를 판독하는 감지 프로세스는 파형 ATD의 펄스에 의해 지시될 수 있다. 상기 설명된 바와 같이, 그러한 데이터 페이지는 어드레스 A[Max:4]의 MSB 부분에 의해 식별될 수 있다. 감지 프로세스는 메모리 디바이스의 메모리 어레이의 하나의 페이지의 개별적인 메모리 셀들의 로직 레벨들을 감지하는 하나 이상의 감지 증폭기들의 활성화를 포함할 수 있다. 그러한 감지 프로세스의 완료 시에, 판독된 데이터 페이지는 시간 범위 ELQV 동안 언젠가 페이지 버퍼에 플러싱될 수 있다. 그리고나서, 페이지 버퍼에 저장된 데이터의 페이지의 개별적인 바이트들 또는 워드들은 사용자, 프로세서, 또는 메모리 디바이스로부터 판독하는 판독 명령을 발행했던 임의의 그러한 실체에 의해 검색될 수 있다. 한편, 4개의 비트들을 포함하는 메모리 어드레스의 LSB 부분 A[3:0]이 메모리 디바이스에 제공될 수 있다. 상기 지적된 바와 같이, 그러한 메모리 어드레스는 특정 메모리 로케이션(예를 들면, 00H)으로 시작될 필요가 없다. 예를 들면, 시각 T2에서, 데이터 페이지의 제1 워드 D14가 페이지 버퍼로부터 검색될 수 있다. 시각 T3에서, 데이터 페이지의 제2 워드 D15가 새로운 메모리 어드레스 A[3:0]을 수신한 것에 응답하여 페이지 버퍼로부터 검색될 수 있다. 예를 들면, 새로운 메모리 어드레스는 현재 페이지의 로케이션 0FH에 저장된 워드 D15에 대응하는 값 0FH를 포함할 수 있다. 데이터 페이지의 후속 워드들은 후속 어드레스들 A[3:0](예를 들면, 00H, 01H, 02H, ...)을 수신한 것에 응답하여 페이지 버퍼로부터 유사하게 검색될 수 있다. 하나의 구현에서, 데이터 버퍼로부터 검색된 데이터 워드들의 개수가 카운팅될 수 있다. 시각 T4에서와 같이, 특정 임계 카운트에 도달한 이후에, 페이지 버퍼로부터 제1 페이지의 잔여 워드들을 계속해서 페치하는 동안에 후속 데이터 페이지(예를 들면, 워드 D16 내지 D31을 포함함)를 판독하는 프로세스가 개시할 수 있다. 상세하게는, 도 3의 DATA 파형을 참조하면, 시각 T4에서와 같이, 워드 D7에서 특정 임계 카운트에 도달한 이후에, 페이지 버퍼로부터 제1 페이지의 잔여 워드들 D8 내지 D13을 계속해서 페치하는 동안에 후속 데이터 페이지를 판독하는 프로세스가 개시할 수 있다. 따라서, 후속 데이터 페이지를 판독하기 시작하는 그러한 프로세스는 데이터 버퍼로부터 특정 임계 개수의 워드들을 검색할 때 발생할 수 있고, 여기에서 특정 임계 개수는 데이터 페이지의 워드들의 개수보다 작다. 파형 ATD는 시각 T4에서 펄스를 포함하여, 감지 프로세스를 시작하여 후속 데이터 페이지를 판독할 수 있다. 그러한 감지 프로세스는 시간 범위 Tsense 내에서 발생할 수 있다. 시각 T5에서와 같이, 감지 프로세스의 완료 시, 그리고 페이지 버퍼로부터 제1 페이지의 워드들을 검색하거나 페치하는 프로세스를 완료한 이후에, 새롭게 판독된 제2 데이터 페이지가 페이지 버퍼에 로딩될 수 있고, 시각 T5에서의 파형 Flush의 펄스에 의해 지시된다. 제1 데이터 페이지가 제1 페이지에 대한 어드레스들의 범위의 중간에서 시작하여 페치되었지만, 다음 데이터 페이지는 어드레스 00H로 시작하여 페치될 수 있다. 예를 들면, 제2 또는 후속 데이터 페이지의 후속 워드들은 어드레스들 A[3:0](예를 들면, 01H, 02H, 03H, ...)을 수신한 것에 응답하여 페이지 버퍼로부터 검색될 수 있다. 제1 데이터 페이지의 경우에서와 같이, 시각 T6에서와 같이 특정 카운트에 도달한 이후에, 상기 설명된 바와 같이, 페이지 버퍼로부터 제2 페이지의 잔여 워드들을 계속해서 페치하는 동안에 제3 데이터 페이지(예를 들면, 워드들 D32 내지 D47을 포함함)를 판독하는 프로세스가 개시될 수 있다. 상세하게는, 도 3의 DATA 파형을 참조하면, 시각 T6에서와 같이, 워드 D24에서 특정 카운트에 도달한 이후에, 페이지 버퍼로부터 제2 페이지의 잔여 워드들 D25 내지 D31을 계속해서 페치하는 동안에 제3 데이터 페이지를 판독하는 프로세스가 개시될 수 있다. 따라서, 후속 데이터 페이지를 판독하기 시작하는 그러한 프로세스는 데이터 버퍼로부터 특정 개수의 워드들을 검색한 경우에 발생할 수 있다. 파형 ATD는 시각 T6에서 펄스를 포함하여, 감지 프로세스를 시작하여 제3 데이터 페이지를 판독할 수 있다. 그러한 감지 프로세스는 시간 범위 Tsense(예를 들면, 시각 T6 내지 시각 T7) 내에서 발생할 수 있다. 시각 T7에서와 같이, 감지 프로세스의 완료 시에, 그리고 페이지 버퍼로부터 제2 페이지의 워드들을 검색하거나 페치하는 프로세스를 완료한 이후에, 새롭게 판독된 제3 데이터 페이지가 페이지 버퍼에 로딩될 수 있고, 시각 T7에서 파형 Flush의 펄스에 의해 지시된다. 그러한 프로세스는 후속 데이터 페이지들에 대해 상기 설명된 바와 같은 유사한 방식으로 계속될 수 있다. 물론, 프로세스(300)의 그러한 세부사항들은 단지 예들에 불과하고, 청구된 주제는 이러한 측면으로 제한되지 않는다.
도 4는 하나의 실시예에 따른 특정 연속적인 판독 프로세스(400)의 타이밍 다이어그램이다. 그러한 프로세스는, 프로세스(300)와 같이 프로세스(400)가 이하와 같이 미정렬된 시작 어드레스에서 시작한다는 점을 제외하고는, 상기 설명된 프로세스(100 또는 200)와 유사할 수 있다. 상기 설명된 바와 같이, 그러한 미정렬된 시작 어드레스는 데이터 페이지의 제1 워드를 표현할 수 있는(예를 들면, 제1 워드 D0이 어드레스 00H에 의해 표현되는 프로세스(100)를 참조하라) 00H와 동일하지 않는 워드 어드레스를 포함할 수 있다. 그러한 경우에, 프로세스(300)와 대조되게, 미정렬된 시작 어드레스로 시작하는 초기 페이지를 판독하는 프로세스는 초기 페이지를 트런케이팅(truncating)하고 정렬된 어드레스로 시작하는(예를 들면, 워드 어드레스 00H로 시작하는) 후속 페이지를 판독하는 프로세스를 시작하는 것을 포함할 수 있다. 상세하게는, 시각 T1에서, 어드레스 A[Max:4]의 MSB 부분이 메모리 디바이스에 제공될 수 있다. 또한, 시각 T1에서, 메모리 디바이스로부터 데이터 페이지를 판독하는 감지 프로세스는 파형 ATD의 펄스에 의해 지시될 수 있다. 상기 설명된 바와 같이, 그러한 데이터 페이지는 어드레스 A[Max:4]의 MSB 부분에 의해 식별될 수 있다. 감지 프로세스는 메모리 디바이스의 메모리 어레이의 하나의 페이지의 개별적인 메모리 셀들의 로직 레벨들을 감지하는 하나 이상의 감지 증폭기들의 활성화를 포함할 수 있다. 그러한 감지 프로세스를 완료한 경우에, 판독된 데이터 페이지는 시간 범위 ELQV 동안의 언젠가 페이지 버퍼에 플러싱될 수 있다. 그리고나서, 페이지 버퍼에 저장된 데이터 페이지의 개별적인 바이트들 또는 워드들은 사용자, 프로세서, 또는 메모리 디바이스로부터 판독하라는 판독 명령을 발행했던 임의의 그러한 실체에 의해 검색될 수 있다. 한편, 4개의 비트들을 포함하는 메모리 어드레스의 LSB 부분 A[3:0]이 메모리 디바이스에 제공될 수 있다. 상기 지적된 바와 같이, 그러한 메모리 어드레스는 특정 메모리 로케이션(예를 들면, 00H)으로 시작될 필요는 없다. 예를 들면, 시각 T2에서, 데이터 페이지의 제1 워드 D14가 페이지 버퍼로부터 검색될 수 있다. 시각 T3에서, 데이터 페이지의 제2 워드 D15가 새로운 메모리 어드레스 A[3:0]을 수신한 것에 응답하여 페이지 버퍼로부터 검색될 수 있다. 예를 들면, 새로운 메모리 어드레스는 현재 페이지의 로케이션 0FH에 저장된 워드 D15에 대응하는 값 0FH를 포함할 수 있다. 그러나, 페이지 버퍼로부터 데이터 페이지의 후속 워드들을 검색하는 것 대신에, 프로세스(400)는 시각 T4에서 재-초기화될 수 있고, 따라서 제1 데이터 페이지를 트런케이팅한다. 하나의 구현에서, 그러한 트런케이팅된 데이터는, 그러한 데이터가 페이지 버퍼로의 후속 플러싱 동안에 남아있더라도, 판독되지 않을 수 있다. 후속 데이터 페이지(예를 들면, 워드 D16 내지 D31을 포함함)를 판독하는 프로세스는 시각 T4에서 시작하는 시간 범위 ELQV 동안에 후속 페이지를 감지하여 페이지 버퍼에 플러싱함으로써 개시될 수 있다. 시각 T5에서, 후속 워드들 D17, D18, 등 뿐만 아니라, 워드 D16이 페치될 수 있다. 시각 T6에서와 같이, 특정 페치 카운트에 도달한 이후에, 상기 설명된 바와 같이, 페이지 버퍼로부터 제2 페이지의 잔여 워드들을 계속해서 페치하는 동안에 제3 데이터 페이지(예를 들면, 워드들 D32 내지 D47을 포함함)를 판독하는 프로세스가 개시될 수 있다. 상세하게는, 도 4의 DATA 파형을 참조하면, 시각 T6에서와 같이, 워드 D24에서 특정 카운트에 도달한 이후에, 페이지 버퍼로부터 제2 페이지의 잔여 워드들 D25 내지 D31을 계속해서 페치하는 동안에 제3 데이터 페이지를 판독하는 프로세스가 개시될 수 있다. 따라서, 후속 데이터 페이지를 판독하기 시작하는 그러한 프로세스는 데이터 버퍼로부터 특정 개수의 워드들을 검색할 때 발생할 수 있다. 파형 ATD는 시각 T6에서 펄스를 포함하여, 감지 프로세스를 시작하여 제3 데이터 페이지를 판독할 수 있다. 그러한 감지 프로세스는 시간 범위 Tsense(예를 들면, 시각 T6 내지 T7) 내에서 발생할 수 있다. 시각 T7에서와 같이, 감지 프로세스의 완료 시에, 그리고 페이지 버퍼로부터 제2 페이지의 워드들을 검색하고 페치하는 프로세스를 완료한 이후에, 새롭게 판독된 제3 데이터 페이지가 페이지 버퍼에 로딩되고, 시각 T7에서 파형 Flush의 펄스에 의해 지시된다. 그러한 프로세스는 후속 데이터 페이지들에 대해 상기 설명된 바와 유사한 방식으로 계속될 수 있다. 물론, 프로세스(400)의 그러한 세부사항들은 단지 예들에 불과하고, 청구된 주제는 이러한 측면으로 제한되지 않는다.
도 5는 또 하나의 실시예에 따른 특정 연속적인 판독 프로세스(500)의 타이밍 다이어그램이다. 특정 예를 예시하면, 판독 프로세스(500)는 24-비트 어드레싱, 및 16개의 워드들을 포함하는 페이지들과 관련될 수 있다. 따라서, 하나의 특정 페이지의 그러한 워드들은 예를 들면 24-비트 어드레스의 4-비트 어드레스 또는 4-비트 LSB 부분에 의해 개별적으로 식별될 수 있다. 도 5에서 표기 "A[Max:1]"은 LSB를 제외한 모든 비트들을 포함하는 메모리 어드레스의 일부를 의미한다. 따라서, A0은 메모리 어드레스의 LSB를 기술한다. 물론, 어드레스들의 크기에 관한 그러한 세부사항들은 단지 예들에 불과하고, 청구된 주제는 임의의 특정 크기로 제한되지 않는다.
프로세스(500)는 하나의 페이지의 바이트들 또는 워드들을 페치하는 프로세스에 관한 것을 제외하고는 프로세스(100)와 유사할 수 있다. 상세하게는, 프로세스(100)는 워드 어드레스 A[3:0]을 증가시키고/시키거나 업데이트함으로써 워드들 D0, D1, D2, 등을 페치하는 것을 포함한다. 이에 반해, 프로세스(500)는 메모리 어드레스 A0의 LSB를 토글링함으로써 워드들 D0, D1, D2, 등을 페치하는 것을 포함한다. 그러므로, 예를 들어, A0이 하나의 로직 레벨로부터 또 하나의 로직 레벨로(예를 들면, 1에서 0으로, 또는 0에서 1로) 트랜지션함에 따라, 후속 워드들이 페이지 버퍼로부터 페치될 수 있다.
도 5로 돌아가면, 시각 T1에서, 어드레스 A[Max:1]의 MSB 부분이 메모리 디바이스에 제공될 수 있다. 또한, 시각 T1에서, 파형 CRD#은 로직 로우로 트랜지션하여, 메모리 디바이스에게 연속적인 판독 모드에 들어가도록 지시한다. 칩 인에이블 신호 CE#은 또한 로직 로우로 트랜지션할 수 있다. 또한, 시각 T1에서, 메모리 디바이스로부터 데이터 페이지를 판독하는 감지 프로세스는 파형 ATD의 펄스에 의해 지시될 수 있다. 상기 설명된 바와 같이, 그러한 데이터 페이지는 어드레스 A[Max:1]의 MSB 부분에 의해 식별될 수 있다. 감지 프로세스는 메모리 디바이스의 메모리 어레이의 하나의 페이지의 개별적인 메모리 셀들의 로직 레벨들을 감지하는 하나 이상의 감지 증폭기들의 활성화를 포함할 수 있다. 그러한 감지 프로세스를 완료한 경우에, 판독된 데이터 페이지는 시간 범위 ELQV 동안의 언젠가 페이지 버퍼에 로딩될 수 있다(예를 들면, 플러싱 프로세스). 그리고나서, 페이지 버퍼에 저장된 데이터 페이지의 개별적인 바이트들 또는 워드들은 사용자, 프로세서, 또는 메모리 디바이스로부터 판독하라는 판독 명령을 발행했던 임의의 그러한 실체에 의해 검색될 수 있다. 한편, 메모리 어드레스의 LSB A0이 메모리 디바이스에 제공될 수 있다. 시각 T2에서, 데이터 페이지의 제1 워드 D0이 페이지 버퍼로부터 검색될 수 있다. 시각 T3에서, 데이터 페이지의 제2 워드 D1이 메모리 어드레스의 LSB A0을 토글링하거나 트랜지션한 것에 응답하여 페이지 버퍼로부터 검색될 수 있다. 데이터 페이지의 후속 워드들은 A0을 토글링한 것에 응답하여 페이지 버퍼로부터 유사하게 검색될 수 있다. 프로세스(500)의 나머지 설명은 프로세스(100)의 것과 유사할 수 있다. 예를 들면, 데이터 버퍼로부터 검색된 데이터 워드들의 개수가 카운팅될 수 있다. 시각 T4에서와 같이, 특정 카운트에 도달한 이후에, 페이지 버퍼로부터 제1 페이지의 잔여 워드들을 계속해서 페치하는 동안에 후속 데이터 페이지(예를 들면, 워드들 D16 내지 D31을 포함함)를 판독하는 프로세스가 개시될 수 있다. 파형 ATD는 시각 T4에서 펄스를 포함하여, 감지 프로세스를 시작하여 후속 데이터 페이지를 판독할 수 있다. 그러한 감지 프로세스는 시간 범위 Tsense 이내에서 발생할 수 있다. 시각 T5에서와 같이, 감지 프로세스의 완료 시에, 그리고 페이지 버퍼로부터 제1 페이지의 워드들을 검색하거나 페치하는 프로세스를 완료한 이후에, 새롭게 판독된 제2 데이터 페이지가 페이지 버퍼에 로딩될 수 있고, 시각 T5에서 파형 Flush의 펄스에 의해 지시된다.
상기 설명된 제1 데이터 페이지에 대한 것과 같이, 제2 또는 후속 데이터 페이지의 후속 워드들이 A0을 토글링한 것에 응답하여 페이지 버퍼로부터 유사하게 검색될 수 있다. 시각 T6에서와 같이, 특정 카운트에 도달한 이후에, 페이지 버퍼로부터 제2 페이지의 잔여 워드들을 계속해서 페치하는 동안에 제3 데이터 페이지(예를 들면, 워드들 D32 내지 D47을 포함함)를 판독하는 프로세스가 시작될 수 있다. 상세하게는, 도 5의 DATA 파형을 참조하면, 시각 T6에서와 같이, 워드 D24에서 특정 카운트에 도달한 이후에, A0을 토글링하고 페이지 버퍼로부터 제2 페이지의 잔여 워드들 D25 내지 D31을 계속해서 페치하는 동안에 제3 데이터 페이지를 판독하는 프로세스가 시작될 수 있다. 따라서, 후속 데이터 페이지를 판독하기 시작하는 그러한 프로세스는 데이터 버퍼로부터 특정 개수의 워드들을 검색할 때 발생할 수 있다. 파형 ATD는 시각 T6에서 펄스를 포함하여, 감지 프로세스를 시작하여 제3 데이터 페이지를 판독할 수 있다. 그러한 감지 프로세스는 시간 범위 Tsense(예를 들면, 시각 T6 내지 시각 T7) 내에 발생할 수 있다. 시각 T7에서와 같이, 감지 프로세스의 완료 시에, 그리고 페이지 버퍼로부터 제2 페이지의 워드들을 검색하거나 페치하는 프로세스를 완료한 이후에, 새롭게 판독된 제3 데이터 페이지가 페이지 버퍼에 로딩될 수 있고, 시각 T7에서 파형 Flush의 펄스에 의해 지시된다. 제2 페이지의 일부 및 제3 페이지의 일부를 동시에 판독하는 그러한 프로세스는 상기 설명된 바와 같이, 판독 속도를 개선하는 잇점을 제공할 수 있다. 그러한 프로세스는 제2 및 제3 페이지들을 판독하는 연속적인 판독 프로세스를 또한 포함할 수 있다. 그러한 프로세스는 후속 데이터 페이지들에 대해 상기 설명된 바와 유사한 방식으로 계속될 수 있다. 물론, 프로세스(500)의 그러한 세부사항들은 단지 예들에 불과하고, 청구된 주제는 이러한 측면으로 제한되지 않는다.
도 6은 메모리 디바이스(610)를 포함하는 컴퓨팅 시스템(600)의 예로 든 실시예를 예시하는 개략도이다. 그러한 컴퓨팅 디바이스는 예를 들면 어플리케이션 및/또는 다른 코드를 실행하는 하나 이상의 프로세서들을 포함할 수 있다. 예를 들면, 메모리 디바이스(610)는 비휘발성 메모리, 또는 도 1에 도시된 데이터 버퍼(130)와 같은 데이터 버퍼를 포함할 수 있다. 컴퓨팅 디바이스(604)는 메모리 디바이스(610)를 관리하도록 구성가능할 수 있는 임의의 디바이스, 어플라이언스, 또는 머신을 나타낼 수 있다. 메모리 디바이스(610)는 메모리 컨트롤러(615) 및 메모리(622)를 포함할 수 있다. 제한으로서가 아니라 예를 들면, 컴퓨팅 디바이스(604)는 예를 들면 데스크탑 컴퓨터, 랩탑 컴퓨터, 워크스테이션, 서버 디바이스 등과 같은 하나 이상의 컴퓨팅 디바이스들 및/또는 플랫폼들; 예를 들면 개인 휴대단말기, 모바일 통신 디바이스 등과 같은 하나 이상의 개인 컴퓨팅 또는 통신 디바이스들 또는 어플라이언스들; 예를 들면 데이터베이스 또는 데이터 저장 서비스 제공자/시스템과 같은 연관된 서비스 제공자 성능; 및/또는 임의의 그 조합을 포함할 수 있다.
시스템(600)에 도시된 다양한 디바이스들의 전체 또는 일부, 및 여기에 추가 설명되는 프로세스들 및 방법들은 하드웨어, 펌웨어, 소프트웨어, 또는 임의의 그 조합을 이용하거나 다르게는 포함하여 구현될 수 있다는 것은 자명하다. 그러므로, 제한으로서가 아니라 예를 들어, 컴퓨팅 디바이스(604)는 버스(640) 및 호스트 또는 메모리 컨트롤러(615)를 통해 메모리(622)에 동작가능하게 결합되는 적어도 하나의 처리 유닛(620)을 포함할 수 있다. 처리 유닛(620)은 데이터 컴퓨팅 절차 또는 프로세스의 적어도 일부를 수행하도록 구성가능한 하나 이상의 회로들을 나타낸다. 제한으로서가 아니라 예를 들어, 처리 유닛(620)은 하나 이상의 프로세서들, 컨트롤러들, 마이크로프로세서들, 마이크로컨트롤러들, 어플리케이션 특정 집적 회로들, 디지털 신호 프로세서들, 프로그램가능 로직 디바이스들, 필드 프로그램가능 게이트 어레이들, 등, 또는 임의의 그 조합을 포함할 수 있다. 처리 유닛(620)은 메모리 컨트롤러(615)와 통신하도록 구성된 오퍼레이팅 시스템을 포함할 수 있다. 그러한 오퍼레이팅 시스템은 예를 들면, 버스(640)를 통해 메모리 컨트롤러(615)에 전송되는 명령들을 생성할 수 있다. 하나의 구현에서, 예를 들면 판독 명령에 응답하여, 메모리 컨트롤러(615)는 버스(640)를 통해 메모리 어드레스의 제1 부분을 수신한 것에 응답하여 데이터 페이지를 판독하고 그 데이터 페이지를 페이지 버퍼(625)에 플러싱할 수 있다. 그리고나서, 메모리 어드레스의 추가 부분을 수신한 것에 응답하여, 페이지 버퍼(625)에 저장된 데이터 페이지의 워드들이 페치될 수 있다. 메모리 컨트롤러(615)는 페이지 버퍼로부터 페치된 워드들을 카운팅할 수 있다. 카운팅된 워드들이 페이지의 워드들의 개수보다 작은 특정 개수에 도달한 것에 응답하여, 메모리 컨트롤러는 제1 페이지의 워드들을 계속해서 페치하는 동안에 후속 페이지를 판독하기 시작할 수 있다. 물론, 그러한 구현은 단지 예에 불과하고, 청구된 주제는 그렇게 제한되지 않는다. 예를 들면, 또 하나의 구현에서, 데이터 버퍼(625)는, 페이지 버퍼가 메모리(622) 내부에 포함될 수 있으므로, 컴퓨팅 시스템(600)에 포함될 필요가 없다. 하나의 특정 예에서, 그러한 메모리는, 적어도 부분적으로는 16개의 데이터 워드들이 페치되었는지 여부에 기초하여 그 페이지 버퍼가 플러싱될 지를 결정할 수 있다. 또한, 연속적인 페이지 판독 프로토콜은, 일단 메모리 컨트롤러가 16개의 워드들을 페치하면, 후속 페이지가 메모리에 의해 감지됨에 따라 메모리가 페이지 버퍼를 결과적으로 플러싱할 수 있다는 것을 제시할 수 있으므로, 메모리 컨트롤러(615)는 하나의 구현에서, 페치된 데이터를 카운팅할 필요가 없다. 이와 같이, 메모리 자체는 메모리가 후속 감지 프로세스를 수행할 충분한 시간을 가지고 있다는 것을 보장하기 위해, 메모리 컨트롤러에 의해 페치되었던 데이터를 카운팅할 수 있다. 다시, 그러한 세부사항들은 단지 예들에 불과하고, 청구된 주제는 그렇게 제한되지 않는다.
메모리(622)는 임의의 데이터 저장 메커니즘을 나타낸다. 메모리(622)는 예를 들면 주 메모리(624) 및/또는 보조 메모리(626)를 포함할 수 있다. 주 메모리(624)는 예를 들면 랜덤 액세스 메모리, 판독 전용 메모리, 등을 포함할 수 있다. 본 예에서 처리 유닛(620)으로부터 분리되어 있는 것으로 예시되어 있지만, 주 메모리(624)의 전체 또는 일부가 처리 유닛((620) 내에, 또는 다르게는 그와 함께-로케이팅되거나 결합될 수 있다는 것은 자명하다.
보조 메모리(626)는 예를 들면, 주 메모리와 동일하거나 유사한 타입의 메모리, 및/또는 예를 들면 디스크 드라이브, 광 디스크 드라이브, 테이프 드라이브, 고체상태 메모리 드라이브, 등과 같은 하나 이상의 데이터 저장 디바이스들 또는 시스템들을 포함할 수 있다. 일부 구현들에서, 보조 메모리(626)는 컴퓨터-판독가능 매체(628)를 동작가능하게 수용하거나 다르게는 결합하도록 구성가능할 수 있다. 컴퓨터-판독가능 매체(628)는 예를 들면 시스템(600)의 하나 이상의 디바이스들에 대한 액세스가능한 데이터, 코드, 및/또는 명령들을 반송하거나 만들 수 있는 임의의 매체를 포함할 수 있다.
컴퓨팅 디바이스(604)는 예를 들면 입력/출력(632)을 포함할 수 있다. 입력/출력(632)은 사람 및/또는 머신 입력들을 수락하거나 다르게는 도입하도록 구성가능한 하나 이상의 디바이스들 또는 특징들, 및/또는 사람 및/또는 머신 출력들에 대해 전달하거나 다르게는 제공하도록 구성가능한 하나 이상의 디바이스들 또는 특징들을 나타낸다. 제한으로서가 아니라 예를 들어, 입력/출력 디바이스(632)는 동작가능하게 구성된 디스플레이, 스피커, 키보드, 마우스, 트랙볼, 터치 스크린, 데이터 포트, 등을 포함할 수 있다.
용어들 " 및", " 및/또는", 및 "또는"은 여기에 이용되는 바와 같이, 적어도 부분적으로는 그것이 이용되는 컨텍스트에 좌우되는 다양한 의미들을 포함할 수 있다. 통상적으로, "또는"뿐만 아니라 " 및/또는"은 A, B, 또는 C와 같은 리스트를 연관시키는데 이용되는 경우에, 여기서 배타적인 의미로 이용된 A, B 또는 C뿐만 아니라 여기서 포괄적인 의미로 이용되는 A, B, 및 C를 의미하려는 것이다.
현재 예로 든 실시예들로 간주되는 것이 예시되고 설명되어 있지만, 본 기술분야의 숙련자들이라면, 청구된 주제에서 벗어나지 않고서도 다양한 다른 변형들이 만들어질 수 있고 등가물들이 대체될 수 있다는 것을 잘 알고 있을 것이다. 추가적으로, 여기에 기재된 중심 사상에서 벗어나지 않고서도 청구된 주제의 사상에 특정 상황을 적응시키도록 다수의 변형들이 만들어질 수 있다. 그러므로, 청구된 주제는 개시된 특정 실시예들로 제한되려는 것이 아니라 그러한 청구된 주제는 첨부된 청구항들 및 그 등가물들의 범주 내에 드는 모든 실시예들을 포함하려는 것이다.

Claims (25)

  1. 제1 데이터 페이지의 메모리 어드레스의 제1 부분을 수신한 것에 응답하여 상기 제1 데이터 페이지를 판독하고 페이지 버퍼에 저장되도록 상기 제1 데이터 페이지를 제공하는 단계;
    상기 페이지 버퍼에 상기 제1 데이터 페이지를 저장한 후에 상기 제1 데이터 페이지의 상기 메모리 어드레스의 추가 부분을 수신하는 단계;
    상기 제1 데이터 페이지의 상기 메모리 어드레스의 추가 부분을 수신한 것에 응답하여, 상기 페이지 버퍼에 저장된 상기 제1 데이터 페이지의 워드들을 페치(fetch)하는 단계; 및
    상기 제1 데이터 페이지의 워드들을 페치하는 단계를 완료하기 전에 제2 데이터 페이지를 감지하는 단계
    를 포함하는 방법.
  2. 제1 데이터 페이지의 메모리 어드레스의 제1 부분을 수신한 것에 응답하여 상기 제1 데이터 페이지를 판독하고 페이지 버퍼에 저장되도록 상기 제1 데이터 페이지를 제공하는 단계;
    상기 제1 데이터 페이지의 상기 메모리 어드레스의 추가 부분을 수신한 것에 응답하여, 상기 페이지 버퍼에 저장된 상기 제1 데이터 페이지의 워드들을 페치(fetch)하는 단계;
    상기 제1 데이터 페이지의 워드들을 페치하는 단계를 완료하기 전에 제2 데이터 페이지를 감지하는 단계;
    상기 페이지 버퍼로부터 페치된 상기 워드들의 카운트를 모니터링하는 단계; 및
    상기 카운트가 상기 제1 데이터 페이지의 상기 워드들의 개수보다 작은 특정 임계 개수에 도달한 것에 응답하여, 상기 워드들을 계속해서 페치하는 동안에 상기 제2 데이터 페이지를 감지하는 단계
    를 포함하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 데이터 페이지의 최종 워드가 페치된 것에 응답하여 상기 제2 데이터 페이지를 상기 페이지 버퍼에 제공하는 단계를 더 포함하는 방법.
  4. 제1항 또는 제2항에 있어서, 상기 제2 데이터 페이지의 상기 감지를 개시하는 것은 상기 제2 데이터 페이지에 대한 어드레스를 수신하지 않고 자동으로 수행되는 방법.
  5. 제1항 또는 제2항에 있어서, 상기 메모리 어드레스의 상기 제1 부분은 상기 제1 데이터 페이지의 어드레스를 포함하고, 상기 메모리 어드레스의 상기 추가 부분은 상기 제1 데이터 페이지의 상기 워드들을 식별하는 상기 메모리 어드레스의 최하위 비트들을 포함하는 방법.
  6. 제1 데이터 페이지의 메모리 어드레스의 제1 부분을 수신한 것에 응답하여 상기 제1 데이터 페이지를 판독하고 페이지 버퍼에 저장되도록 상기 제1 데이터 페이지를 제공하는 단계;
    상기 제1 데이터 페이지의 상기 메모리 어드레스의 추가 부분을 수신한 것에 응답하여, 상기 페이지 버퍼에 저장된 상기 제1 데이터 페이지의 워드들을 페치(fetch)하는 단계;
    상기 제1 데이터 페이지의 워드들을 페치하는 단계를 완료하기 전에 제2 데이터 페이지를 감지하는 단계; 및
    상기 메모리 어드레스의 상기 추가 부분을 2개의 값들 사이에서 토글링하는 단계
    를 포함하고,
    상기 제1 데이터 페이지의 상기 워드들을 페치하는 단계는 상기 토글링과 동기화되어 수행되며, 상기 메모리 어드레스의 상기 추가 부분은 상기 메모리 어드레스의 단일 비트를 포함하는 방법.
  7. 제1항, 제2항, 제6항 중 어느 한 항에 있어서, 상기 제1 데이터 페이지의 워드들을 페치하는 단계는 상기 메모리 어드레스의 상기 추가 부분의 값을 변경하는 것과 동기화되어 수행되는 방법.
  8. 제1항, 제2항, 제6항 중 어느 한 항에 있어서, 상기 메모리 어드레스의 상기 제1 부분은 2개 이상의 페이지들에 대응하는 방법.
  9. 메모리 디바이스로서,
    데이터 페이지의 메모리 어드레스의 제1 부분을 수신한 것에 응답하여 상기 데이터 페이지를 판독하고 페이지 버퍼에 저장되도록 상기 데이터 페이지를 제공하고,
    상기 페이지 버퍼에 상기 데이터 페이지를 저장한 후에 상기 데이터 페이지의 상기 메모리 어드레스의 추가 부분을 수신하고,
    상기 메모리 어드레스의 상기 추가 부분에 응답하여, 상기 페이지 버퍼에 저장된 상기 데이터 페이지의 워드들을 페치하고,
    상기 데이터 페이지의 워드들을 페치하는 것을 완료하기 전에 후속 데이터 페이지를 감지하는 컨트롤러
    를 포함하는 메모리 디바이스.
  10. 메모리 디바이스로서,
    데이터 페이지의 메모리 어드레스의 제1 부분을 수신한 것에 응답하여 상기 데이터 페이지를 판독하고 페이지 버퍼에 저장되도록 상기 데이터 페이지를 제공하고,
    상기 메모리 어드레스의 추가 부분에 응답하여, 상기 페이지 버퍼에 저장된 상기 데이터 페이지의 워드들을 페치하고,
    상기 데이터 페이지의 워드들을 페치하는 것을 완료하기 전에 후속 데이터 페이지를 감지하고,
    상기 페이지 버퍼로부터 페치된 상기 워드들의 카운트를 모니터링하고,
    상기 카운트가 상기 데이터 페이지의 상기 워드들의 개수보다 작은 특정 임계 개수에 도달한 것에 응답하여, 상기 워드들을 계속해서 페치하는 동안에 상기 후속 데이터 페이지를 판독하는 컨트롤러
    를 포함하는 메모리 디바이스.
  11. 제9항 또는 제10항에 있어서,
    상기 컨트롤러는 상기 데이터 페이지의 최종 워드가 페치된 것에 응답하여 상기 후속 데이터 페이지를 상기 페이지 버퍼에 플러싱하도록 구성되는 메모리 디바이스.
  12. 제9항 또는 제10항에 있어서,
    상기 컨트롤러는 상기 후속 데이터 페이지에 대한 어드레스를 수신하지 않고 자동으로 상기 후속 데이터 페이지의 상기 감지를 개시하도록 구성되는 메모리 디바이스.
  13. 제9항 또는 제10항에 있어서, 상기 메모리 어드레스의 상기 제1 부분은 상기 데이터 페이지의 어드레스를 포함하고, 상기 메모리 어드레스의 상기 추가 부분은 상기 데이터 페이지의 상기 워드들을 식별하는 상기 메모리 어드레스의 최하위 비트들을 포함하는 메모리 디바이스.
  14. 메모리 디바이스로서,
    데이터 페이지의 메모리 어드레스의 제1 부분을 수신한 것에 응답하여 상기 데이터 페이지를 판독하고 페이지 버퍼에 저장되도록 상기 데이터 페이지를 제공하고,
    상기 메모리 어드레스의 추가 부분에 응답하여, 상기 페이지 버퍼에 저장된 상기 데이터 페이지의 워드들을 페치하고,
    상기 데이터 페이지의 워드들을 페치하는 것을 완료하기 전에 후속 데이터 페이지를 감지하고,
    상기 메모리 어드레스의 상기 추가 부분을 2개의 값들 사이에서 토글링하는 컨트롤러
    를 포함하고,
    상기 데이터 페이지의 상기 워드들을 페치하는 것은 상기 토글링과 동기화되어 수행되며, 상기 메모리 어드레스의 상기 추가 부분은 상기 메모리 어드레스의 단일 비트를 포함하는 메모리 디바이스.
  15. 제9항, 제10항, 제14항 중 어느 한 항에 있어서, 상기 데이터 페이지의 워드들을 페치하는 것은 상기 메모리 어드레스의 상기 추가 부분의 값을 변경하는 것과 동기화되어 수행되는 메모리 디바이스.
  16. 제9항, 제10항, 제14항 중 어느 한 항에 있어서, 상기 메모리 어드레스의 상기 제1 부분은 2개 이상의 페이지들에 대응하는 메모리 디바이스.
  17. 메모리 셀들의 어레이를 포함하는 메모리 디바이스 - 상기 메모리 디바이스는,
    데이터 페이지의 메모리 어드레스의 제1 부분을 수신한 것에 응답하여 상기 데이터 페이지를 판독하고 페이지 버퍼에 저장되도록 상기 데이터 페이지를 플러싱하고,
    상기 페이지 버퍼에 상기 데이터 페이지를 저장한 후에 상기 데이터 페이지의 상기 메모리 어드레스의 추가 부분을 수신하고,
    상기 메모리 어드레스의 상기 추가 부분에 응답하여, 상기 페이지 버퍼에 저장된 상기 데이터 페이지의 워드들을 페치하고,
    상기 데이터 페이지의 워드들을 페치하는 것을 완료하기 전에 후속 데이터 페이지를 감지하는
    컨트롤러를 더 포함함 -; 및
    하나 이상의 어플리케이션들을 호스팅하고 기록 명령을 상기 컨트롤러에 개시하여 상기 메모리 셀들로의 액세스를 제공하는 프로세서
    를 포함하는 시스템.
  18. 메모리 셀들의 어레이를 포함하는 메모리 디바이스 - 상기 메모리 디바이스는,
    데이터 페이지의 메모리 어드레스의 제1 부분을 수신한 것에 응답하여 상기 데이터 페이지를 판독하고 페이지 버퍼에 저장되도록 상기 데이터 페이지를 플러싱하고,
    상기 메모리 어드레스의 추가 부분에 응답하여, 상기 페이지 버퍼에 저장된 상기 데이터 페이지의 워드들을 페치하고,
    상기 데이터 페이지의 워드들을 페치하는 것을 완료하기 전에 후속 데이터 페이지를 감지하고,
    상기 페이지 버퍼로부터 페치된 상기 워드들의 카운트를 모니터링하고,
    상기 카운트가 상기 데이터 페이지의 상기 워드들의 개수보다 작은 특정 임계 개수에 도달한 것에 응답하여, 상기 워드들을 계속해서 페치하는 동안에 후속 데이터 페이지를 판독하는
    컨트롤러를 더 포함함 -; 및
    하나 이상의 어플리케이션들을 호스팅하고 기록 명령을 상기 컨트롤러에 개시하여 상기 메모리 셀들로의 액세스를 제공하는 프로세서
    를 포함하는 시스템.
  19. 제17항 또는 제18항에 있어서,
    상기 컨트롤러는 상기 후속 데이터 페이지에 대한 어드레스를 수신하지 않고 자동으로 상기 후속 데이터 페이지의 상기 감지를 개시하도록 구성되는 시스템.
  20. 제17항 또는 제18항에 있어서, 상기 메모리 어드레스의 상기 제1 부분은 상기 데이터 페이지의 어드레스를 포함하고, 상기 메모리 어드레스의 상기 추가 부분은 상기 데이터 페이지의 상기 워드들을 식별하는 상기 메모리 어드레스의 최하위 비트들을 포함하는 시스템.
  21. 제1항에 있어서,
    상기 페이지 버퍼로부터 페치된 상기 워드들의 카운트를 모니터링하는 단계; 및
    상기 카운트가 상기 제1 데이터 페이지의 상기 워드들의 개수보다 작은 특정 임계 개수에 도달한 것에 응답하여, 상기 워드들을 계속해서 페치하는 동안에 상기 제2 데이터 페이지를 감지하는 단계
    를 더 포함하는 방법.
  22. 제1항에 있어서,
    상기 메모리 어드레스의 상기 추가 부분을 2개의 값들 사이에서 토글링하는 단계를 더 포함하고, 상기 제1 데이터 페이지의 상기 워드들을 페치하는 단계는 상기 토글링과 동기화되어 수행되며, 상기 메모리 어드레스의 상기 추가 부분은 상기 메모리 어드레스의 단일 비트를 포함하는 방법.
  23. 제9항에 있어서, 상기 컨트롤러는,
    상기 페이지 버퍼로부터 페치된 상기 워드들의 카운트를 모니터링하고,
    상기 카운트가 상기 데이터 페이지의 상기 워드들의 개수보다 작은 특정 임계 개수에 도달한 것에 응답하여, 상기 워드들을 계속해서 페치하는 동안에 상기 후속 데이터 페이지를 판독하도록 더 구성되는 메모리 디바이스.
  24. 제9항에 있어서,
    상기 컨트롤러는 상기 메모리 어드레스의 상기 추가 부분을 2개의 값들 사이에서 토글링하도록 구성되고, 상기 데이터 페이지의 상기 워드들을 페치하는 것은 상기 토글링과 동기화되어 수행되며, 상기 메모리 어드레스의 상기 추가 부분은 상기 메모리 어드레스의 단일 비트를 포함하는 메모리 디바이스.
  25. 제17항에 있어서, 상기 컨트롤러는,
    상기 페이지 버퍼로부터 페치된 상기 워드들의 카운트를 모니터링하고,
    상기 카운트가 상기 데이터 페이지의 상기 워드들의 개수보다 작은 특정 임계 개수에 도달한 것에 응답하여, 상기 워드들을 계속해서 페치하는 동안에 후속 데이터 페이지를 판독하도록 구성되는 시스템.
KR1020137019496A 2010-12-24 2010-12-24 메모리에 대한 연속적인 페이지 판독 KR101520204B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2010/002153 WO2012083507A1 (en) 2010-12-24 2010-12-24 Continuous page read for memory

Publications (2)

Publication Number Publication Date
KR20130109213A KR20130109213A (ko) 2013-10-07
KR101520204B1 true KR101520204B1 (ko) 2015-05-13

Family

ID=46313008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137019496A KR101520204B1 (ko) 2010-12-24 2010-12-24 메모리에 대한 연속적인 페이지 판독

Country Status (6)

Country Link
US (4) US8976621B2 (ko)
EP (1) EP2656224B1 (ko)
JP (1) JP6097222B2 (ko)
KR (1) KR101520204B1 (ko)
CN (2) CN103262050B (ko)
WO (1) WO2012083507A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8976621B2 (en) 2010-12-24 2015-03-10 Micron Technology, Inc. Continuous page read for memory
US9128822B2 (en) * 2012-06-22 2015-09-08 Winbond Electronics Corporation On-chip bad block management for NAND flash memory
US9324450B2 (en) 2013-03-13 2016-04-26 Winbond Electronics Corporation NAND flash memory
KR102130813B1 (ko) * 2013-10-08 2020-07-06 삼성전자주식회사 재구성 가능 프로세서 및 재구성 가능 프로세서를 동작하는 방법
US9442798B2 (en) 2014-07-31 2016-09-13 Winbond Electronics Corporation NAND flash memory having an enhanced buffer read capability and method of operation thereof
US9367392B2 (en) 2014-08-01 2016-06-14 Winbond Electronics Corporation NAND flash memory having internal ECC processing and method of operation thereof
KR20160075165A (ko) * 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10082964B2 (en) * 2016-04-27 2018-09-25 Micron Technology, Inc Data caching for ferroelectric memory
KR102573131B1 (ko) * 2016-07-04 2023-09-01 에스케이하이닉스 주식회사 고속 데이터 전송을 위한 메모리 장치
JP6232109B1 (ja) 2016-09-27 2017-11-15 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および連続読出し方法
JP6274589B1 (ja) * 2016-09-28 2018-02-07 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および連続読出し方法
US10977121B2 (en) * 2018-10-17 2021-04-13 Macronix International Co., Ltd. Fast page continuous read
US11048649B2 (en) 2018-10-17 2021-06-29 Macronix International Co., Ltd. Non-sequential page continuous read
JP6744950B1 (ja) * 2019-05-21 2020-08-19 ウィンボンド エレクトロニクス コーポレーション 半導体装置および連続読出し方法
JP6744951B1 (ja) * 2019-05-24 2020-08-19 ウィンボンド エレクトロニクス コーポレーション 半導体装置および連続読出し方法
US10957384B1 (en) 2019-09-24 2021-03-23 Macronix International Co., Ltd. Page buffer structure and fast continuous read
US11302366B2 (en) 2020-03-06 2022-04-12 Macronix International Co., Ltd. Method and system for enhanced read performance in low pin count interface
US11249913B2 (en) 2020-03-06 2022-02-15 Macronix International Co., Ltd. Continuous read with multiple read commands

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030039142A1 (en) * 2000-11-21 2003-02-27 Cheng-Chung Tsao Integrated circuit memory device having interleaved read and program capabilities and methods of operating same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126524U (ja) 1984-07-20 1986-02-17 佳男 寺田 寝たきり病人の腰を揚げる腰揚げ装置
DE3721660A1 (de) 1987-06-26 1989-01-05 Siemens Ag Wicklung fuer elektrische maschinen oder apparate mit metalloxid-widerstaenden zur ueberspannungsbegrenzung
JPH01199399A (ja) 1988-02-03 1989-08-10 Mitsubishi Electric Corp 半導体記憶装置
JP3038710B2 (ja) 1988-08-15 2000-05-08 ブラザー工業株式会社 画像データ用メモリ装置
JP3323868B2 (ja) 1991-07-22 2002-09-09 株式会社東芝 不揮発性半導体記憶装置
JP2696026B2 (ja) 1991-11-21 1998-01-14 株式会社東芝 半導体記憶装置
JP3581170B2 (ja) 1994-07-28 2004-10-27 株式会社東芝 半導体記憶装置
KR0169419B1 (ko) * 1995-09-28 1999-02-01 김광호 불휘발성 반도체 메모리의 독출방법 및 장치
JP2001184874A (ja) 1999-12-21 2001-07-06 Sony Corp 半導体記憶装置の読み出し方法および半導体記憶装置
JP3983969B2 (ja) * 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
CN1368736A (zh) * 2000-11-21 2002-09-11 积忆科技股份有限公司 具交织读出和编程能力的改进集成电路存储器及工作方法
JP4199220B2 (ja) 2001-12-19 2008-12-17 株式会社東芝 半導体集積回路
JP3851865B2 (ja) * 2001-12-19 2006-11-29 株式会社東芝 半導体集積回路
JP4190836B2 (ja) * 2002-08-30 2008-12-03 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
US6895475B2 (en) * 2002-09-30 2005-05-17 Analog Devices, Inc. Prefetch buffer method and apparatus
US20050010717A1 (en) * 2003-07-07 2005-01-13 Soo-Ching Ng Access and data management method using double parallel tracks for flash memory cells
JP4614650B2 (ja) * 2003-11-13 2011-01-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4708723B2 (ja) * 2004-03-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4447977B2 (ja) * 2004-06-30 2010-04-07 富士通マイクロエレクトロニクス株式会社 セキュアプロセッサ、およびセキュアプロセッサ用プログラム。
KR100632947B1 (ko) * 2004-07-20 2006-10-12 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR100626391B1 (ko) 2005-04-01 2006-09-20 삼성전자주식회사 원낸드 플래시 메모리 및 그것을 포함한 데이터 처리시스템
US7447078B2 (en) 2005-04-01 2008-11-04 Sandisk Corporation Method for non-volatile memory with background data latch caching during read operations
JP4943681B2 (ja) 2005-09-15 2012-05-30 凸版印刷株式会社 半導体メモリ
US7613049B2 (en) * 2007-01-08 2009-11-03 Macronix International Co., Ltd Method and system for a serial peripheral interface
US20090327535A1 (en) 2008-06-30 2009-12-31 Liu Tz-Yi Adjustable read latency for memory device in page-mode access
CN101782870B (zh) * 2009-01-16 2011-12-14 旺宏电子股份有限公司 存储器装置与其控制方法
US8976621B2 (en) * 2010-12-24 2015-03-10 Micron Technology, Inc. Continuous page read for memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030039142A1 (en) * 2000-11-21 2003-02-27 Cheng-Chung Tsao Integrated circuit memory device having interleaved read and program capabilities and methods of operating same

Also Published As

Publication number Publication date
US10956334B2 (en) 2021-03-23
WO2012083507A1 (en) 2012-06-28
US20150149738A1 (en) 2015-05-28
JP6097222B2 (ja) 2017-03-15
US8976621B2 (en) 2015-03-10
EP2656224B1 (en) 2018-04-11
EP2656224A1 (en) 2013-10-30
US9830267B2 (en) 2017-11-28
JP2014501999A (ja) 2014-01-23
US20200034300A1 (en) 2020-01-30
CN103262050B (zh) 2016-12-21
CN106776355A (zh) 2017-05-31
CN106776355B (zh) 2021-01-08
CN103262050A (zh) 2013-08-21
EP2656224A4 (en) 2014-06-11
US20180143908A1 (en) 2018-05-24
US20130339634A1 (en) 2013-12-19
KR20130109213A (ko) 2013-10-07
US10423531B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
KR101520204B1 (ko) 메모리에 대한 연속적인 페이지 판독
US10248592B2 (en) Interrupted write operation in a serial interface memory with a portion of a memory address
TWI629686B (zh) 用於同時存取非揮發性記憶體之多個分區之裝置及方法
US10509589B2 (en) Support for improved throughput in a memory device
US20110122675A1 (en) Programmable Resistance Memory
CN101828176A (zh) 采用独立存取和预充电的存储器
US10490238B2 (en) Serializer and memory device including the same
US10430108B2 (en) Concurrent copying of first and second subsets of pages from media such as SLC NAND to media such as QLC or MLC NAND for completion of copying of data
US9773534B2 (en) Non-volatile memory accelerator and method for speeding up data access
KR20190140779A (ko) 저장 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 이의 동작 방법
TWI497500B (zh) 非揮發性記憶體之修改之讀取操作
US6118682A (en) Method and apparatus for reading multiple matched addresses
TWI570734B (zh) 記憶體連續頁面讀取
US8705275B2 (en) Non-volatile memory device and method for programming non-volatile memory device
KR20220121098A (ko) 메모리 시스템 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190508

Year of fee payment: 5