KR101506130B1 - 보강수지를 포함하는 플라스틱 볼 그리드 어래이 패키지 - Google Patents

보강수지를 포함하는 플라스틱 볼 그리드 어래이 패키지 Download PDF

Info

Publication number
KR101506130B1
KR101506130B1 KR1020120098851A KR20120098851A KR101506130B1 KR 101506130 B1 KR101506130 B1 KR 101506130B1 KR 1020120098851 A KR1020120098851 A KR 1020120098851A KR 20120098851 A KR20120098851 A KR 20120098851A KR 101506130 B1 KR101506130 B1 KR 101506130B1
Authority
KR
South Korea
Prior art keywords
substrate
resin
package
reinforcing resin
reinforcing
Prior art date
Application number
KR1020120098851A
Other languages
English (en)
Other versions
KR20140032585A (ko
Inventor
이효재
이창영
김면수
Original Assignee
시그네틱스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시그네틱스 주식회사 filed Critical 시그네틱스 주식회사
Priority to KR1020120098851A priority Critical patent/KR101506130B1/ko
Priority to US14/020,272 priority patent/US20140061908A1/en
Publication of KR20140032585A publication Critical patent/KR20140032585A/ko
Application granted granted Critical
Publication of KR101506130B1 publication Critical patent/KR101506130B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

밀봉수지와 기판의 경계면에서 발생하는 크랙(crack) 및 박리(delamination) 불량을 개선할 수 있는 보강수지를 포함하는 플라스틱 볼 그리드 어래이 패키지에 관해 개시한다. 이를 위해 본 발명은 상기 밀봉수지 외곽으로 형성되고 형성된 높이가 밀봉수지보다 낮은 보강수지를 제공한다. 상기 보강수지는 상기 밀봉수지와 동일재질일 수 있으며, 기판의 제1면을 완전히 덮는 구조일 수 있다. 따라서 밀봉수지와 기판의 경계면에서 물리적 충격에 의해 발생되는 스트레스를 상기 보강수지가 흡수하여 크랙 및 박리 불량을 줄일 수 있다.

Description

보강수지를 포함하는 플라스틱 볼 그리드 어래이 패키지{PBGA package having a reinforcement resin}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 칩을 감싸 보호하는 수지(resin)를 포함하고, 외부연결단자로 솔더볼과 같은 도전물질을 포함하는 플라스틱 볼 그리드 어래이 패키지(PBGA package에 관한 것이다.
예전에는 반도체 패키지를 외부로 연결시키기 위해 리드(lead)를 주로 사용하였다. 하지만, 반도체 패키지의 용량이 증가하고, 반도체 칩의 기능이 다양화됨에 따라 하나의 반도체 패키지 내부에 많은 개수의 입출력 단자가 필요하게 되었다. 하지만 리드를 입출력 단자로 사용할 경우, 입출력 단자를 증가시키는데 어려움이 있다. 왜냐하면 리드는 단위 면적당 배치할 수 있는 개수에 제한이 있기 때문이다. 이러한 문제를 해결하기 위해 리드 대신에 단위 면적당, 보다 많은 개수의 입출력 단자를 설계할 수 있는 반도체 패키지가 개발되었으며, 이러한 반도체 패키지는 리드 대신에 솔더볼과 같은 외부연결단자를 입출력 단자로 사용한다. 솔더볼을 외부연결단자로 사용하는 대표적인 반도체 패키지가 플라스틱 볼 그리드 어래이(PBGA) 패키지이다.
본 발명의 사상이 이루고자 하는 기술적 과제는, 플라스틱 볼 그리드 어래이 패키지에서 인쇄회로기판과 밀봉수지의 경계 영역에서 스트레스(stress)로 인해 발생하는 인쇄회로기판의 크랙(crack) 불량 혹은 인쇄회로기판과 밀봉수지 사이의 박리 불량(delamination defect)을 감소시켜 전체적인 신뢰성을 개선할 수 있는 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지를 제공하는데 있다.
본 발명의 기술적 사상의 일 양태에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지는, 반도체 패키지용 기본 프레임으로 사용되는 기판과, 상기 기판의 제1면에 탑재된 반도체 칩과, 상기 기판과 상기 반도체 칩을 상호 연결하는 도전배선과, 상기 기판의 제1면 내에서 상기 반도체 칩과 상기 도전배선을 감싸는 밀봉수지와, 상기 밀봉수지 외곽으로 형성되고 밀봉수지보다 형성된 높이가 낮은 보강수지 및 상기 기판의 제2면에 부착된 외부연결단자를 구비하는 것을 특징으로 한다.
본 발명의 실험적인 실시예에 의하면, 상기 보강수지의 높이는, 상기 밀봉수지 높이의 10~95% 범위일 수 있으며, 상기 보강수지는, 상기 밀봉수지와 동일 재질인 것이 적합하다.
또한 본 발명의 실험적인 실시예에 의하면, 상기 보강수지는, 상기 밀봉수지가 덮고 있는 기판 제1면의 나머지 부분을 모두 덮는 것이 적합하다.
바람직하게는, 상기 플라스틱 볼 그리드 어래이 패키지는, 상기 반도체 칩과 상기 도전 배선을 덮고 상기 밀봉수지 표면으로 노출되는 방열수단을 더 구비할 수 있다.
한편, 상기 기판은, 제1면의 인쇄회로패턴을 제2면으로 연장시킬 수 있는 비아(via)를 구비할 수 있다. 이때, 상기 비아는, 일부분이 상기 밀봉수지 외곽에 형성된 것이 적합하다.
본 발명의 바람직한 실시예에 의하면, 상기 도전배선은, 와이어(wire) 및 범프(bump) 중에서 선택된 하나일 수 있으며, 상기 외부연결단자는, 솔더볼일 수 있으며, 상기 밀봉수지는, 재질이 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)인 것이 적합하다.
따라서, 상술한 본 발명의 기술적 사상에 의하면, 첫째 본 발명에 의하면 밀봉수지 외곽에 추가로 보강수지를 형성하기 때문에, 밀봉수지와 인쇄회로기판 즉 기판의 경계 영역에서 발생하는 스트레스를 보강수지가 흡수할 수 있다. 따라서 보강수지의 기능에 의해 스트레스로 인하여 발생하는 크랙(crack) 혹은 박리 결함을 억제할 수 있다.
둘째, 본 발명에 따르면, 기판 표면의 솔더 마스크가 형성되는 영역 위에 추가로 보강수지를 덮기 때문에, 솔더 마스크가 외부로 노출되지 않아 기판 표면에서 발생하는 스크래치 결함을 방지할 수 있다.
셋째, 반도체 패키지의 제조공정 중, 밀봉 수지를 형성하는 몰딩 공정(molding process)에서, 기존에는 단위 반도체 패키지를 일행 다수열의 스트립(strip) 단위로 각각의 반도체 패키지를 개별적으로 형성하였으나, 본 발명에 의한 플라스틱 볼 그리드 어래이 패키지(PBGA package)는, 보강수지에 의해 각각의 반도체 패키지가 연결되는 형태이기 때문에, 다수행 다수열로 몰딩 공정을 진행할 수 있는 장점이 있다. 이에 따라 생산성을 증대시키고, 원가 절감 효과를 기대할 수 있다.
도 1은 본 발명의 일 실시예에 의한 반도체 패키지의 단면도이다.
도 2는 도 1의 평면도이다.
도 3은 도 1의 변형예를 설명하기 위한 반도체 패키지의 단면도이다.
도 4는 도 의 평면도이다.
도 5는 도 1의 다른 변형예를 설명하기 위한 반도체 패키지의 단면도이다.
도 6은 본 발명의 적용예를 설명하기 위한 블록도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 의한 반도체 패키지의 단면도이고, 도 2는 도 1의 평면도이다. 도 2의 I-I' 절단면은 도 1의 단면을 가리킨다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지(100)는, 반도체 패키지용 기본 프레임으로 사용되는 기판을 포함한다. 상기 기판은 고형 재질의 인쇄회로기판(rigid type PCB)일 수 있다. 상기 기판(10)은 도면에는 도전층과 절연층이 모두 3층으로 이루어진 인쇄회로기판을 예시적으로 도시하였으나, 상기 기판은 2층 혹은 그 이상의 층수를 갖는 다층 기판으로 변형하여 적용해도 무방하다.
상기 기판(10)은, 전면인 제1면에는 솔더 마스크(12)와 본드 핑거(14) 및 다양한 형태의 인쇄회로패턴이 형성되고, 밑면인 제2면에도 솔더 마스크와 솔더볼 패드가 형성된 것일 수 있다. 상기 기판(10)은 제1면의 인쇄회로패턴을 제2면으로 연장시킬 수 있는 비아(16, 18)를 구비할 수 있다. 이때 비아의 일부분(16)은 밀봉수지(50) 외곽에 형성될 수도 있다. 도면에서 참조부호 18은 밀봉수지(50) 안쪽으로 형성된 비아를 나타낸다.
또한, 본 발명의 일 실시예에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지(100)는, 상기 기판(10)의 제1면에 탑재된 반도체 칩(40)과, 상기 기판과 상기 반도체 칩을 상호 연결하는 도전배선(60)을 포함한다. 이때 상기 반도체 칩(40)은 에폭시 또는 다이접착필름(DAF: Die Attach Film)을 통해 기판(10)의 칩 탑재부 위에 부착된다. 상기 도전배선(60)은 와이어(wire)인 경우를 예시적으로 나타냈으나, 반도체 칩(40)과 기판(10)을 전기적으로 연결하는 것이면 어느 것으로도 변형이 가능하다.
본 발명의 일 실시예에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지(100)는, 상기 기판(10)의 제1면 내에서 상기 반도체 칩(40)과 상기 도전배선(50)을 감싸는 밀봉수지(50)와, 상기 밀봉수지(50) 외곽으로 형성되고 밀봉수지보다 형성된 높이가 낮은(도1의 b) 보강수지(20)를 포함한다. 여기서 상기 밀봉수지(50) 및 보강수지(20)는 동일 재질인 것이 적합하다. 상기 동일 재질은 에폭시 몰드 컴파운드(EMC)일 수 있다. 또한 상기 밀봉수지(50)와 보강수지(20)는 별도의 공정을 통해 각각 따라 형성하지 않고, 한번의 몰딩 공정을 통해 형성되는 것이 적합하다.
상기 보강수지(20)는 밀봉수지(50)가 덮고 있는 기판(10) 제1면의 나머지 부분(도1의 a)을 모두 덮는 것이 적합하다. 하지만 보강수지(20)가 기판(10) 제1면의 나머지 부분을 전부 덮지 않도록 설계해도 본 발명에서 달성하고자 하는 신뢰성 개선의 효과는 어느 정도 달성할 수 있다. 상기 보강수지(20)의 높이(도1의 b)는 밀봉수지 높이의 10~95% 범위에서 설계자의 의도에 따라 다양한 형태로 만들 수 있다.
이때, 상기 보강수지(20)는, 기판(10)의 제1면에서 밀봉수지(50)와 기판(10)의 경계 영역에서 발생하는 스트레스를 흡수하여, 크랙이나 박리와 같은 공정 결함이 발생하는 억제하는 역할을 수행한다. 따라서 플라스틱 볼 그리드 어레이 패키지의 신뢰성을 높일 수 있는 역할을 한다. 상기 크랙이나 박리와 같은 공정 결함은, 밀봉수지(50) 외곽으로 기판(10)의 비아(16)가 형성된 경우, 더욱 심각한 정도로 불량이 발생할 수 있으며, 본 발명에서는 보강수지(20)를 통해 이러한 문제점을 해결한다.
또한 상기 보강수지(20)는, 기판(10)의 제1면에서 노출되는 솔더 마스크(12)를 덮는 형태로 형성된다. 따라서, 공정 진행중 혹은 취급 과정에서 솔더 마스크(12)에 스크래치가 발생하거나 손상이 발생하는 문제점을 개선할 수 있다.
마지막으로 본 발명의 일 실시예에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지(100)는, 상기 기판(10)의 제2면에 부착된 외부연결단자(30)를 구비하는 것을 특징으로 한다. 이때, 상기 외부연결단자(30)는 솔더볼인 것을 예시적으로 도시하였으나, 높이를 낮춘 랜드(land) 형태일 수도 있고, 기판(10)과 상기 반도체 패키지(100)가 탑재되는 메인 기판(main PCB)을 전기적으로 연결할 수 있으면 어떠한 형태로 변형이 가능하다.
한편, 본 발명의 일 실시예에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지(100)의 제조방법은, 먼저 기판(10)을 준비하고, 반도체 칩(40)을 기판(10) 위에 에폭시 혹은 다이접착필름(42)으로 부착한다. 이어서 도전배선, 예컨대 와이어(60)로 반도체 칩(40)의 본드패드와 기판(10)의 본드 핑거(14)를 전기적으로 연결시킨다. 이어서 한번의 몰딩 공정으로 동일 재질로 이루어진 밀봉수지(50) 및 보강수지(20)를 형성한다. 그 후, 기판(10)의 밑면인 제2면에 솔더볼(30)과 같은 외부연결단자를 부착하고, 마지막으로 다수열 다수행의 매트릭스(matrix) 형태의 기판(10)을 블레이드(blade)를 사용하여 절단한다.
여기서, 보강수지(20)를 형성하지 않은 경우는, 기판(10)의 형태가 하나의 열 다수행인 스트립(strip) 형태의 기판(10)을 사용한다. 하지만 본 발명에 따르면 추가로 보강수지(20)를 형성하기 때문에 기판(10)을 다수열 다수행의 매트릭스 형태의 기판(10)을 사용하여 플라스틱 볼 그리드 어래이 패키지(PBGA package)를 제조할 수 있기 때문에 생산성을 높이고 반도체 패키지의 제조공정에서 원가 절감 효과를 얻을 수 있다.
도 3은 도 1의 변형예를 설명하기 위한 반도체 패키지의 단면도이고, 도 4는 도 의 평면도이다. 여기서 도 4의 III-III' 절단면은 도 3의 단면을 가리킨다.
도 3 및 도 4를 참조하면, 도 3 및 도 3의 변형예에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지(200)는, 도 1 및 도 2에서 설명된 기판(10), 반도체 칩(40), 도전배선(60), 밀봉수지(40), 보강수지(20) 및 외부연결단자(30)는 동일하지만, 상기 밀봉수지(40) 내부에 방열수단인 방열판(70)이 추가적으로 설치된 경우이다.
상기 방열판(70)은 반도체 칩(40)이 동작하면서 발생한 열을 외부로 효과적으로 방출하기 위해 외부로 노출된 형태로 설계된 것이 적합하다. 이때, 상기 방열판(70)의 재질 및 모양은 설계자의 필요에 따라 다양한 형태로 변형할 수 있다.
도 5는 도 1의 다른 변형예를 설명하기 위한 반도체 패키지의 단면도이다.
도 5를 참조하면, 도 5의 변형예에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지(300)는, 도 1에서는 도전배선으로 와이어(60)를 사용한 대신, 반도체 칩(40)과 기판(10)을 전기적으로 연결하는 도전배선으로 범프(62)를 사용한 경우이다. 따라서 다이접착필름은 사용할 필요가 없다. 또한 필요에 따라 상기 반도체 칩(40)과 상기 기판(10) 사이에 범프(62)가 있는 영역에 언더필(underfill)을 추가로 형성할 수도 있다.
나머지 구성은 상술한 도 1 및 도 2와 동일하기 때문에 중복을 피하여 설명을 생략한다.
도 6은 본 발명의 적용예를 설명하기 위한 블록도이다.
도 6을 참조하면, 전자 시스템(1000)은 상술한 도 1 내지 도 5의 실시예들에서 설명된 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지(100, 200, 300)를 적어도 하나 이상 포함할 수 있다. 도면의 전자 시스템은 모바일 기기나 컴퓨터 등에 적용될 수 있다. 예를 들어, 상기 전자 시스템은 프로세서(1210), 메모리 시스템(1220), 램(1230), 및 유저 인터페이스(1240)를 포함할 수 있고, 이들은 버스(Bus, 1250)를 이용하여 서로 데이터 통신을 할 수 있다. 상기 프로세서(1210)는 프로그램을 실행하고 전자 시스템을 제어하는 역할을 할 수 있다. 상기 램(1230)은 프로세서(1210)의 동작 메모리로서 사용될 수 있다. 이때 상기 프로세서(1210)와 램(1230)과, 메모리(1220) 및 유저 인터페이스(1240)용으로 사용되는 반도체 패키지는 앞서 설명된 본 발명의 일 실시예에 의한 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지(100, 200, 300)와 같은 구조를 가질 수 있다. 상기 전자 시스템(1000)을 구성하는 각각의 반도체 패키지에서 신뢰성을 높였기 때문에 불량 발생이 낮아 성능이 개선된 전자 시스템(1000)이 제공될 수 있다.
상기 유저인터페이스(1240)는 전자 시스템에 데이터를 입력 또는 출력하는데 이용될 수 있다. 상기 메모리 시스템(1220)은 상기 프로세서(1210)의 동작을 위한 코드, 프로세서(1210)에 의해 처리된 데이터 또는 외부에서 입력된 데이터를 저장할 수 있다. 상기 메모리 시스템(1220)은 제어기 및 메모리를 포함할 수 있다. 이러한 전자 시스템은 다양한 전자기기들의 전자 제어 장치에 적용될 수 있다. 그 외에도 도 6의 전자 시스템은 휴대용 게임기, 휴대용 노트북, MP3 플레이어, 네비게이션(Navigation), 고상 디스크(Solid state disk; SSD), 자동차 또는 가전제품(Household appliances)에 적용될 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
10: 기판(PCB), 12: 솔더 마스크,
14: 본드 핑거, 16: 밀봉 수지 외곽의 비아,
18: 밀봉 수지 안쪽 비아, 20: 보강수지,
30: 외부연결단자, 40: 반도체 칩,
42: 에폭시 혹은 다이접착필름, 50: 밀봉수지,
60: 와이어(wire), 62: 범프(bump),
70: 방열판, 100/200/300: 반도체 패키지,
1000: 전자 시스템.

Claims (8)

  1. 반도체 패키지용 기본 프레임으로 사용되는 기판;
    상기 기판의 제1면에 탑재된 반도체 칩;
    상기 기판과 상기 반도체 칩을 상호 연결하는 도전배선;
    상기 기판의 제1면 내에서 상기 반도체 칩과 상기 도전배선을 감싸고, 상기 기판의 제1 면에 대하여 수직하는 측면을 구비하며, 상기 기판의 제1 면의 외곽 부분은 덮지 않는 밀봉수지;
    상기 밀봉수지 외곽으로 형성되어 상기 밀봉수지에 의해 덮이지 않은 상기 기판의 제1 면 외곽 부분을 모두 덮으며, 상기 밀봉수지보다 형성된 높이가 낮고 균일한 두께를 갖는 보강수지; 및
    상기 기판의 제2면에 부착된 외부연결단자를 구비하며,
    상기 밀봉수지는 빈 공간이 없이 패키지 내부를 채우고,
    상기 보강수지의 높이는 상기 밀봉수지의 높이의 10~95% 범위인 것을 특징으로 하는 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지.
  2. 삭제
  3. 제1항에 있어서,
    상기 보강수지는,
    상기 밀봉수지와 동일 재질로서 에폭시 몰드 컴파운드(EMC)인 것을 특징으로 하는 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지.
  4. 삭제
  5. 제1항에 있어서,
    상기 플라스틱 볼 그리드 어래이 패키지는,
    상기 반도체 칩과 상기 도전 배선을 덮고 상기 밀봉수지 표면으로 노출되는 방열수단을 더 구비하는 것을 특징으로 하는 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지.
  6. 제1항에 있어서,
    상기 기판은, 제1면의 인쇄회로패턴을 제2면으로 연장시킬 수 있는 비아를 구비하는 것을 특징으로 하는 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지.
  7. 제6항에 있어서,
    상기 비아는,
    일부분이 상기 밀봉수지 외곽에 형성된 것을 특징으로 하는 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지.
  8. 제1항에 있어서,
    상기 도전배선은,
    와이어(wire) 및 범프(bump) 중에서 선택된 하나인 것을 특징으로 하는 보강수지를 포함하는 플라스틱 볼 그리드 어래이(PBGA) 패키지.
KR1020120098851A 2012-09-06 2012-09-06 보강수지를 포함하는 플라스틱 볼 그리드 어래이 패키지 KR101506130B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120098851A KR101506130B1 (ko) 2012-09-06 2012-09-06 보강수지를 포함하는 플라스틱 볼 그리드 어래이 패키지
US14/020,272 US20140061908A1 (en) 2012-09-06 2013-09-06 Plastic ball grid array package having reinforcement resin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120098851A KR101506130B1 (ko) 2012-09-06 2012-09-06 보강수지를 포함하는 플라스틱 볼 그리드 어래이 패키지

Publications (2)

Publication Number Publication Date
KR20140032585A KR20140032585A (ko) 2014-03-17
KR101506130B1 true KR101506130B1 (ko) 2015-03-26

Family

ID=50186347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120098851A KR101506130B1 (ko) 2012-09-06 2012-09-06 보강수지를 포함하는 플라스틱 볼 그리드 어래이 패키지

Country Status (2)

Country Link
US (1) US20140061908A1 (ko)
KR (1) KR101506130B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200301358Y1 (ko) * 2002-10-10 2003-01-24 (주)동양기연 반도체 패키지 실장용 방열판
KR20110128408A (ko) * 2010-05-24 2011-11-30 앰코 테크놀로지 코리아 주식회사 반도체 패키지
WO2012057137A1 (ja) * 2010-10-28 2012-05-03 京セラ株式会社 電子装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200301358Y1 (ko) * 2002-10-10 2003-01-24 (주)동양기연 반도체 패키지 실장용 방열판
KR20110128408A (ko) * 2010-05-24 2011-11-30 앰코 테크놀로지 코리아 주식회사 반도체 패키지
WO2012057137A1 (ja) * 2010-10-28 2012-05-03 京セラ株式会社 電子装置

Also Published As

Publication number Publication date
KR20140032585A (ko) 2014-03-17
US20140061908A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
KR100885924B1 (ko) 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
TWI529878B (zh) 集成電路封裝件及其裝配方法
US7148560B2 (en) IC chip package structure and underfill process
TWI543314B (zh) 半導體封裝物
US6753613B2 (en) Stacked dice standoffs
US7834436B2 (en) Semiconductor chip package
US10818637B2 (en) Thin bonded interposer package
US20120086111A1 (en) Semiconductor device
US20190279925A1 (en) Semiconductor package structure and method of making the same
KR20090050810A (ko) 접합 신뢰성이 향상된 적층형 반도체 패키지
US7153725B2 (en) Strip-fabricated flip chip in package and flip chip in system heat spreader assemblies and fabrication methods therefor
US20120018884A1 (en) Semiconductor package structure and forming method thereof
KR20120040536A (ko) 반도체 패키지 및 그 제조 방법
US20080296751A1 (en) Semiconductor package
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
KR101506130B1 (ko) 보강수지를 포함하는 플라스틱 볼 그리드 어래이 패키지
US20140118978A1 (en) Package substrate and chip package using the same
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법
JP5302234B2 (ja) 半導体装置
KR100564623B1 (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
KR100779345B1 (ko) 반도체패키지
KR101415489B1 (ko) 연성 기재의 패킹 제조 공정 및 그 구조
KR20040077817A (ko) 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 및그 제조방법
KR20060079996A (ko) 칩 스케일 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191218

Year of fee payment: 6