KR20060079996A - 칩 스케일 패키지 및 그 제조 방법 - Google Patents

칩 스케일 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20060079996A
KR20060079996A KR1020050000433A KR20050000433A KR20060079996A KR 20060079996 A KR20060079996 A KR 20060079996A KR 1020050000433 A KR1020050000433 A KR 1020050000433A KR 20050000433 A KR20050000433 A KR 20050000433A KR 20060079996 A KR20060079996 A KR 20060079996A
Authority
KR
South Korea
Prior art keywords
chip
circuit board
printed circuit
semiconductor chip
scale package
Prior art date
Application number
KR1020050000433A
Other languages
English (en)
Inventor
곽민근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050000433A priority Critical patent/KR20060079996A/ko
Publication of KR20060079996A publication Critical patent/KR20060079996A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/001—General methods for coating; Devices therefor
    • C03C17/002—General methods for coating; Devices therefor for flat glass, e.g. float glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
    • C03C23/001—Other surface treatment of glass not in the form of fibres or filaments by irradiation by infrared light
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
    • C03C23/002—Other surface treatment of glass not in the form of fibres or filaments by irradiation by ultraviolet light

Landscapes

  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 칩 스케일 패키지 및 그 제조 방법에 관한 것이다. 본 발명에 따른 칩 스케일 패키지와 그 제조 방법은, 금속 와이어와 금속배선의 접합 부분과 반도체 칩의 가장자리 부분에 대응되는 인쇄회로기판 상면 부분에 부착된 칩 고정 지지체에 의해 반도체 칩이 인쇄회로기판에 실장되어 있고, 성형 수지부가 반도체 칩과 인쇄회로기판 사이에 들어차 있는 것을 특징으로 한다. 이에 따르면, 종래 기술에 따른 칩 스케일 패키지와 달리 인쇄회로기판과 반도체 칩 사이의 공간이 절연성 접착제보다 결합력이 우수한 성형 수지로 채워지게 되어 계면 박리 현상을 억제 할 수 있으며, 특히 패키지 신뢰성 환경실험에서 발생될 수 있는 균열 발생 등을 억제할 수 있다. 더욱이 성형 수지보다 고가인 접착제의 사용량이 감소되어 패키지 제조 단가를 절감할 수 있다.
칩 스케일 패키지, 볼 그리드 어레이 패키지, BGA, 계면박리, 절연성 접착제

Description

칩 스케일 패키지 및 그 제조 방법{CHIP SCALE PACKAGE AND MANUFACTURING METHOD THEREOF}
도 1은 종래 기술에 따른 칩 스케일 패키지의 일 예를 나타낸 단면도이다.
도 2a 내지 도 2d는 종래 기술에 따른 칩 스케일 패키지 제조 과정을 나타낸 단면도이다.
도 3은 본 발명에 따른 칩 스케일 패키지의 일 실시예를 나타낸 단면도이다.
도 4a 내지 도 4e는 본 발명에 따른 칩 스케일 패키지 제조 과정을 나타낸 단면도이다.
도 5는 본 발명에 따른 칩 스케일 패키지 제조 과정에서 인쇄회로기판에 부착된 칩 고정 지지체의 부착 상태를 나타낸 평면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1; 칩 스케일 패키지 10; 인쇄회로기판
11; 관통 홀 12; 금속배선
13; 볼 랜드패드 14a,14b; 칩 고정 지지체
16; 반도체 칩 18; 본딩패드
20; 금속 와이어 22; 수지 봉지부
24; 솔더 볼
본 발명은 반도체 칩 패키지에 관한 것으로서, 보다 상세하게는 관통 홀이 형성된 기판에 반도체 칩이 실장되고 외부접속단자로서 솔더 볼이 배열되어 있는 형태의 칩 스케일 패키지에 관한 것이다.
웨이퍼 조립 공정을 거쳐 집적회로가 형성된 반도체 칩은 외부환경으로부터의 보호와 용이한 실장 및 동작 신뢰성의 확보 등을 위하여 패키지 조립 기술에 의해 패키지 형태를 갖게 된다. 최근 개발되어 제안되고 있는 패키지 형태의 하나가 칩 스케일 패키지(Chip Scale Package)이다. 칩 스케일 패키지는 전형적인 플라스틱 패키지에 비하여 많은 장점들을 가지고 있으며, 그 중 가장 큰 장점은 패키지의 크기가 작다는 것이다. 일반적으로 칩 스케일 패키지는 칩 크기의 1.2배 이내의 패키지 크기를 가진다. 이와 같은 칩 스케일 패키지의 일 예를 이하에서 소개하기로 한다.
도 1은 종래 기술에 따른 칩 스케일 패키지의 일 예를 나타낸 단면도이고, 도 2a 내지 도 2d는 도 1에 도시되 칩 스케일 패키지 제조 과정을 나타낸 단면도이다.
도 1에 예시된 종래 기술에 따른 칩 스케일 패키지(101)는 외부 접속 단자로서 솔더 볼(solder ball; 124)을 채택하는 볼 그리드 어레이(Ball Grid Array) 형태의 칩 스케일 패키지의 전형적인 예로서, 집적회로가 형성되는 칩 상면의 중앙 부분에 본딩패드(118)가 형성된 센터패드(center pad)형의 반도체 칩(116)이 관통 홀(111)이 형성된 인쇄회로기판(110)에 실장된 구조이다.
인쇄회로기판(110)은 중앙 부분에 관통 홀(111)이 형성되어 있고, 하면에 금속배선(112)과 볼 랜드패드(ball land pad; 113)가 형성되어 있다. 반도체 칩(116)은 본딩패드(118)가 관통 홀(111)에 노출되도록 하면의 반대면인 상면에 부착되어 있다. 반도체 칩(116)의 본딩패드(118)와 인쇄회로기판(110)의 금속배선(112)은 관통 홀(111)을 경유하는 금속 와이어(metal wire; 120)에 의해 전기적으로 연결된다. 금속 와이어(120)와 그 접합 부분 및 반도체 칩(116)은 관통 홀(111) 부분과 인쇄회로기판(110) 상면을 덮는 에폭시 몰딩 컴파운드(EMC; Epoxy Molding Compound)와 같은 성형 수지로 형성되는 수지 성형부(122)에 의해 밀봉된다. 그리고 인쇄회로기판(110)의 하면에는 외부와의 전기적 연결을 위한 외부접속단자로서 솔더 볼(124)이 부착된다.
이와 같은 종래 기술에 따른 칩 스케일 패키지의 제조 과정을 도 2a 내지 도 2d를 참조하여 설명하기로 한다.
먼저 도 2a에 도시된 바와 같이 관통 홀(111)이 형성된 인쇄회로기판(110)의 상면에 그 관통 홀(111)에 칩 상면 중앙부에 형성된 본딩패드(118)가 노출되도록 반도체 칩(116)을 부착시키는 칩 실장 단계가 진행된다. 반도체 칩(116)의 부착에는 절연성 접착제(114)가 이용되는데, 이때 절연성 접착제(114)는 와이어 본딩(wire bonding)에 영향을 주지 않도록 함과 동시에 반도체 칩(116)과 인쇄회로기판(110)의 결합력 확보를 위하여 본딩패드(118) 주변 부분을 제외한 반도체 칩 전면 에 형성되도록 한다. 여기서, 인쇄회로기판(110)은 하면에 Cu등의 도전성 재질로 이루어진 금속 배선(112)과 볼 랜드패드(113)가 형성되어 있는 것이다.
다음으로 도 2b에 도시된 바와 같이 반도체 칩(116)의 본딩패드(118)와 그에 대응되는 인쇄회로기판(110)의 금속배선(112)을 금속 와이어(120)를 이용하여 전기적으로 연결하는 와이어 본딩 단계가 진행된다. 이때 금속 와이어(120)는 관통 홀(111)을 경유한다. 금속 와이어(120)로는 잘 알려진 바와 같이 Au 와이어가 사용될 수 있다.
그리고 도 2c에 도시된 바와 같이 금속 와이어(120)와 그 접합 부분 및 반도체 칩(116)이 밀봉되도록 인쇄회로기판(110)의 관통 홀(111) 부분과 인쇄회로기판(110)의 상면을 에폭시 몰딩 컴파운드로 형성되는 수지 성형부(122)를 형성하는 수지 성형 단계가 진행된다. 관통 홀(111) 부분의 밀봉과 인쇄회로기판(110) 상면 부분에 대한 밀봉은 동시에 진행되거나 분리 진행될 수 있다. 이 단계는 통상적으로 반도체 칩 패키지 제조 공정에 사용되는 몰딩 금형을 이용하여 이루어질 수 있다.
이어서 도 2d에 도시된 바와 같이 인쇄회로기판(110)의 하면에 금속배선(112)과 전기적으로 연결된 볼 랜드패드(113)에 솔더 볼(124)을 형성한다. 그리고 싱귤레이션(singulation) 공정과 같은 후속 공정을 거치면 도 1에서와 같은 칩 스케일 패키지(100)가 완성된다.
그런데 상기한 바와 같은 종래 기술에 따른 칩 스케일 패키지는 인쇄회로기판과 절연성 접착제 사이 또는 절연성 접착제와 반도체 칩 사이에서 계면 박리(delamination)가 발생될 수 있다. 특히 패키지 신뢰성 확보를 위한 패키지 환경 시험에서 더욱 문제가 되며 심할 경우 반도체 칩 가장자리 부분에서 에폭시 몰딩 컴파운드와 인쇄회로기판 사이에 균열이 발생될 수도 있다. 이와 같은 계면 박리나 균열이 심한 경우 전기적인 불량을 야기하기 때문에 심각한 문제가 아닐 수 없다.
본 발명의 목적은 반도체 칩 패키지 내부에서 반도체 칩 또는 인쇄회로기판의 계면에서 발생될 수 있는 계면박리 및 균열 발생을 방지할 수 있는 칩 스케일 패키지를 제공하는 데에 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 칩 스케일 패키지는, 중앙부에 관통 홀이 형성되어 있고 금속배선이 하면에 형성되어 있는 인쇄회로기판과; 복수개의 본딩패드가 상면 중앙부에 형성되어 있으며, 본딩패드가 관통 홀에 노출되도록 인쇄회로기판의 하면에 반대되는 상면에 실장된 반도체 칩과; 본딩패드와 금속배선을 전기적으로 상호 연결하는 금속 와이어와, 인쇄회로기판 상면과 상기 관통 홀 부분의 칩 상면, 금속 와이어 및 그 접합 부분을 덮는 성형 수지부; 및 인쇄회로기판 하면에 부착되어 금속배선과 전기적으로 연결되는 솔더 볼을 구비하는 반도체 칩 패키지로서, 금속 와이어와 금속배선의 접합 부분과 반도체 칩의 가장자리 부분에 대응되는 인쇄회로기판 상면 부분에 부착된 칩 고정 지지체에 의해 반도체 칩이 실장되어 있고, 성형 수지부가 반도체 칩과 인쇄회로기판 사이에 들어차 있는 것을 특징으로 한다.
본 발명에 따른 칩 스케일 패키지에 있어서, 금속 와이어와 금속배선의 접합 부분에 대응되는 인쇄회로기판 상면 부분에 부착되는 칩 고정 지지체는 금속 와이어들과의 접합 부분 전체에 대응되는 일자형으로 형성된 것이 바람직하며, 반도체 칩의 가장자리 부분에 대응되는 인쇄회로기판 상면 부분에 부착된 칩 고정 지지체는 각각의 칩 모서리 부분에 형성된 것이 바람직하다. 그리고 상기 칩 고정 지지체는 시트형(sheet type) 접착 수단인 것이 바람직하다.
그리고 상기 목적을 달성하기 위한 본 발명에 따른 칩 스케일 패키지 제조 방법은, ⒜중앙부에 관통 홀이 형성되어 있고 하면에 금속배선이 형성된 인쇄회로기판과 칩 상면 중앙부에 본딩패드들이 형성된 반도체 칩을 준비하는 단계; ⒝인쇄회로기판의 하면에 반대되는 상면에서 칩 가장자리 부분과 관통 홀 주변에 칩 고정 지지체를 개재하여 관통 홀에 본딩패드들이 노출되도록 반도체 칩을 부착시키는 칩 실장 단계; ⒞본딩패드와 그에 대응되는 금속배선을 금속 와이어를 이용하여 전기적으로 연결시키는 와이어본딩 단계; ⒟금속 와이어와 그 접합 부분 및 반도체 칩과 인쇄회로기판 사이의 공간을 포함하여 반도체 칩이 밀봉되도록 인쇄회로기판의 관통 홀 부분과 인쇄회로기판의 상면을 성형 수지로 덮는 수지 성형 단계; 및 ⒠ 인쇄회로기판의 하면에 금속배선과 전기적으로 연결되는 솔더 볼을 형성하는 단계;를 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 칩 스케일 패키지와 그 제조 방법을 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 칩 스케일 패키지의 일 실시예를 나타낸 단면도이고, 도 4a 내지 도 4e는 본 발명에 따른 칩 스케일 패키지 제조 과정을 나타낸 단면도 이며, 도 5는 본 발명에 따른 칩 스케일 패키지 제조 과정에서 인쇄회로기판에 부착된 칩 고정 지지체의 부착 상태를 나타낸 평면도이다.
도 3에 예시된 본 발명에 따른 칩 스케일 패키지(1)는, 외부접속단자로서 일면에 솔더 볼(24)이 형성된 볼 그리드 어레이 형태의 반도체 칩 패키지로서, 본딩패드(18)가 칩 상면 중앙부에 열을 이루며 형성된 센터패드형의 반도체 칩(16)과, 중앙부에 관통 홀(11)이 형성되어 있는 인쇄회로기판(10)을 포함하며, 본딩패드(18)가 관통 홀(11)에 노출되도록 인쇄회로기판(10)의 하면에 반대되는 상면에 칩 고정 지지체(14a,14b)를 개재하여 반도체 칩(16)이 실장되어 있으며, 관통 홀(11)을 경유하는 금속 와이어(20)에 의해 전기적인 상호 연결이 이루어지는 구조이다.
칩 고정 지지체(14a,14b)는 반도체 칩(16)의 네 모서리 부분과 관통 홀(11) 주변의 인쇄회로기판(10) 상면에 부착되어 있다. 여기서 관통 홀(11) 주변에 형성되는 칩 고정 지지체(14b)는 금속 와이어(20)와 금속배선(10)의 접합 부분에 대응되는 인쇄회로기판(10) 상면 부분에 위치한다. 이 칩 고정 지지체(14b)는 금속 와이어들(20)과의 접합 부분 전체에 걸쳐 대응되도록 일자형으로 형성된다. 그리고 반도체 칩(16)의 가장자리 부분에 대응되는 칩 고정 지지체(14a)는 반도체 칩(16)의 네 모서리 부분에 국부적으로 위치한다.
칩 고정 지지체(14a,14b)로서는 시트형(sheet type) 접착 수단, 예컨대 접착 테이프가 사용될 수 있다. 또는 프린팅에 의해 도포 가능한 액상 접착제가 사용될 수 있다.
한편 인쇄회로기판(10)의 상면과 관통 홀(11) 부분의 칩 상면, 금속 와이어 (20) 및 그 접합 부분은 성형 수지부(22)에 의해 밀봉된다. 이때, 성형 수지부(22)는 칩 고정 지지체(14a,14b)를 제외한 반도체 칩(16)과 인쇄회로기판(10) 사이의 공간에도 형성되어 있다. 이는 칩 고정 지지체(14a,14b)가 성형 수지의 유입이 가능하도록 하는 적절한 높이로 형성됨으로써 가능하다.
이와 같은 칩 스케일 패키지의 제조 공정을 도 4a내지 도 4d를 참조하여 단계별로 설명하기로 한다.
도 4a를 참조하면, 먼저 중앙부에 관통 홀(11)이 형성되어 있고 하면에 금속배선(12) 및 그에 연결되어 볼 랜드패드(13)가 형성된 인쇄회로기판(10)과 칩 상면 중앙부에 열을 이루도록 하여 본딩패드(18)들이 형성된 센터패드형의 반도체 칩(16)을 준비하는 단계가 진행된다. 인쇄회로기판(10)에 형성되는 금속배선(12)과 볼 랜드패드(13)는 Cu와 같은 도전성 금속으로 형성된다.
다음으로, 인쇄회로기판(10)의 하면에 반대되는 상면에서 칩 가장자리 부분과 관통 홀(11) 주변에 칩 고정 지지체(14a,14b)를 개재하여 관통 홀(11)에 본딩패드들이 노출되도록 반도체 칩(16)을 부착시키는 칩 실장 단계가 진행된다. 이때, 인쇄회로기판(10)에 부착되는 칩 고정 지지체(14a,14b)는 도 5에 나타난 바와 같이 반도체 칩(16)의 네 모서리 부분에 대응되는 위치에 형성되는 고정 지지체(14a)들이 각각 네 모서리 부분만을 국부적으로 지지하도록 부착되고, 관통 홀 주변에 형성되는 칩 고정 지지체(14b)가 금속 와이어(20)와 금속배선(120의 접합 부분에 대응되는 인쇄회로기판(10)의 상면 부분에 위치하도록 부착된다. 이 칩 고정 지지체(14a,14b)는 금속 와이어(20)들과의 접합 부분 전체에 걸쳐 대응되는 일자형으로 형성된다. 여기서, 칩 고정 지지체(14a,14b)로서는 시트(sheet)형 접착 수단이나 프린팅 (printing)에 의해 도포되는 액상 접착 수단으로 형성될 수 있고, 그 높이는 후술하는 수지 성형 단계에서 에폭시 몰딩 컴파운드가 충분히 흘러들어 갈 수 있는 공간을 확보하도록 설정되어야 한다.
이어서 도 4b에 도시된 바와 같이 본딩패드(18)와 그에 대응되는 금속배선(12)을 금속 와이어(20)를 이용하여 전기적으로 연결시키는 와이어 본딩 단계가 진행된다. 칩 상면의 중앙에 위치한 본딩패드(18)와 인쇄회로기판(10)의 관통 홀(11) 주변에 형성된 금속배선(12)이 관통 홀(11)을 경유하도록 하여 와이어 본딩이 이루어진다. 와이어 본딩이 이루어지는 과정에서 인쇄회로기판(10)에 가해지는 힘은 인쇄회로기판(10)의 금속 와이어(20) 접합 부분에 대응되는 인쇄회로기판(10)의 위치에 설치된 칩 고정 지지체(14b)에 의해 지지되어 와이어 본딩 불량이 방지될 수 있다.
다음으로 도 4c에 도시된 바와 같이 금속 와이어(20)와 그 접합 부분 및 반도체 칩(16)과 인쇄회로기판(10) 사이의 공간을 포함하여 반도체 칩(16)이 밀봉되도록 인쇄회로기판(10)의 관통 홀(11) 부분과 인쇄회로기판(10)의 상면을 덮도록 하여 에폭시 몰딩 컴파운드와 같은 성형 수지로 수지 성형부(22)를 형성하는 수지 성형 단계가 진행된다. 이때 반도체 칩(16)과 인쇄회로기판(10) 사이의 공간에도 성형 수지가 들어차게 된다. 여기서, 수지 성형 단계는 관통 홀(11) 부분과 인쇄회로기판(10) 상면 부분을 동시에 수지 성형하거나 또는 각각 분리하여 진행할 수 있다.
그리고 도 4d에 도시된 바와 같이 인쇄회로기판(10)의 하면에 금속배선(12)과 전기적으로 연결되는 솔더 볼(24)을 형성하는 단계가 진행된다. 이후 싱귤레이션 공정 등을 거쳐 도 3에서와 같은 칩 스케일 패키지(1)의 제조가 얻어진다.
전술한 실시예에서와 같이 본 발명에 따른 칩 스케일 패키지와 그 제조 방법은 종래 기술에 따른 칩 스케일 패키지와는 달리 인쇄회로기판과 반도체 칩 사이의 공간 대부분이 접착제가 아닌 성형 수지로 채워진다. 인쇄회로기판 또는 반도체 칩과의 결합력에 있어서 통상의 절연성 접착제보다는 성형 수지, 예를 들어 에폭시 몰딩 컴파운드가 더 강하므로 보다 우수한 결합력이 확보될 수 있다.
한편 본 발명에 따른 칩 스케일 패키지는 전술한 실시예에 한정되지 않고 본 발명의 기술적 중심 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있음은 본 발명이 속하는 기술 분야에 속하는 자라면 쉽게 알 수 있을 것이다.
이상에서 설명한 바와 같은 본 발명의 칩 스케일 패키지와 그 제조 방법에 의하면, 종래 기술에 따른 칩 스케일 패키지와는 달리 인쇄회로기판과 반도체 칩 사이의 공간이 절연성 접착제보다 결합력이 우수한 성형 수지로 채워지게 되어 계면 박리 현상을 억제 할 수 있으며, 특히 패키지 신뢰성 환경실험에서 발생될 수 있는 균열 발생 등을 억제할 수 있다. 더욱이 성형 수지보다 고가인 접착제의 사용량이 감소되어 패키지 제조 단가를 절감할 수 있다.

Claims (5)

  1. 중앙부에 관통 홀이 형성되어 있고 금속배선이 하면에 형성되어 있는 인쇄회로기판과; 복수개의 본딩패드가 상면 중앙부에 형성되어 있으며, 상기 본딩패드가 상기 관통 홀에 노출되도록 인쇄회로기판의 하면에 반대되는 상면에 실장된 반도체 칩과; 상기 본딩패드와 상기 금속배선을 전기적으로 상호 연결하는 금속 와이어와, 상기 인쇄회로기판 상면과 상기 관통 홀 부분의 칩 상면, 및 금속 와이어 및 그 접합 부분을 덮는 성형 수지부; 및 상기 인쇄회로기판 하면에 부착되어 상기 금속배선과 전기적으로 연결되는 솔더 볼을 구비하는 반도체 칩 패키지에 있어서,
    상기 금속 와이어와 상기 금속배선의 접합 부분과 상기 반도체 칩의 가장자리 부분에 대응되는 상기 인쇄회로기판 상면 부분에 부착된 칩 고정 지지체에 의해 반도체 칩이 실장되어 있고, 상기 성형 수지부가 상기 반도체 칩과 상기 인쇄회로기판 사이에 들어차 있는 것을 특징으로 하는 칩 스케일 패키지.
  2. 제1 항에 있어서, 상기 금속 와이어와 상기 금속배선의 접합 부분에 대응되는 상기 인쇄회로기판 상면 부분에 부착되는 칩 고정 지지체는 상기 금속 와이어들과의 접합 부분 전체에 대응되는 일자형으로 형성된 것을 특징으로 하는 칩 스케일 패키지.
  3. 제1 항에 있어서, 상기 반도체 칩의 가장자리 부분에 대응되는 상기 인쇄회 로기판 상면 부분에 부착된 칩 고정 지지체는 각각의 칩 모서리 부분에 형성된 것을 특징으로 하는 칩 스케일 패키지.
  4. 제1 항에 있어서, 상기 칩 고정 지지체는 시트형(sheet type) 접착 수단인 것을 특징으로 하는 칩 스케일 패키지.
  5. ⒜중앙부에 관통 홀이 형성되어 있고 하면에 금속배선이 형성된 인쇄회로기판과 칩 상면 중앙부에 본딩패드들이 형성된 반도체 칩을 준비하는 단계;
    ⒝인쇄회로기판의 하면에 반대되는 상면에서 칩 가장자리 부분과 상기 관통 홀 주변에 칩 고정 지지체를 개재하여 상기 관통 홀에 본딩패드들이 노출되도록 반도체 칩을 부착시키는 칩 실장 단계;
    ⒞본딩패드와 그에 대응되는 금속배선을 금속 와이어를 이용하여 전기적으로 연결시키는 와이어본딩 단계;
    ⒟금속 와이어와 그 접합 부분 및 반도체 칩과 인쇄회로기판 사이의 공간을 포함하여 반도체 칩이 밀봉되도록 인쇄회로기판의 관통 홀 부분과 인쇄회로기판의 상면을 에폭시 몰딩 컴파운드로 덮는 수지 성형 단계; 및
    ⒠인쇄회로기판의 하면에 금속배선과 전기적으로 연결되는 솔더 볼을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 칩 스케일 패키지 제조 방법.
KR1020050000433A 2005-01-04 2005-01-04 칩 스케일 패키지 및 그 제조 방법 KR20060079996A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050000433A KR20060079996A (ko) 2005-01-04 2005-01-04 칩 스케일 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050000433A KR20060079996A (ko) 2005-01-04 2005-01-04 칩 스케일 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20060079996A true KR20060079996A (ko) 2006-07-07

Family

ID=37171497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050000433A KR20060079996A (ko) 2005-01-04 2005-01-04 칩 스케일 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20060079996A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766498B1 (ko) * 2006-10-16 2007-10-15 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR101120903B1 (ko) * 2009-10-28 2012-02-27 삼성전기주식회사 볼 그리드 어레이 기판, 반도체 칩 패키지 및 이들의 제조방법
US9252095B2 (en) 2012-07-09 2016-02-02 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766498B1 (ko) * 2006-10-16 2007-10-15 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR101120903B1 (ko) * 2009-10-28 2012-02-27 삼성전기주식회사 볼 그리드 어레이 기판, 반도체 칩 패키지 및 이들의 제조방법
US9252095B2 (en) 2012-07-09 2016-02-02 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Similar Documents

Publication Publication Date Title
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US6756252B2 (en) Multilayer laser trim interconnect method
US6207467B1 (en) Multi-chip module with stacked dice
US20080111224A1 (en) Multi stack package and method of fabricating the same
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
KR20050074961A (ko) 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
US20020104874A1 (en) Semiconductor chip package comprising enhanced pads
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US7298026B2 (en) Large die package and method for the fabrication thereof
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
US20070102816A1 (en) Board structure, a ball grid array (BGA) package and method thereof, and a solder ball and method thereof
US7135760B2 (en) Moisture resistant integrated circuit leadframe package
KR100392720B1 (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
TWI582905B (zh) 晶片封裝結構及其製作方法
KR20060079996A (ko) 칩 스케일 패키지 및 그 제조 방법
US20070164404A1 (en) Semiconductor package
JP5302234B2 (ja) 半導体装置
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
JP4030363B2 (ja) 半導体装置
KR100337455B1 (ko) 반도체패키지
KR100533761B1 (ko) 반도체패키지
JPH10209321A (ja) 半導体集積回路装置
KR100771860B1 (ko) 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination