KR101452655B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101452655B1
KR101452655B1 KR1020137003257A KR20137003257A KR101452655B1 KR 101452655 B1 KR101452655 B1 KR 101452655B1 KR 1020137003257 A KR1020137003257 A KR 1020137003257A KR 20137003257 A KR20137003257 A KR 20137003257A KR 101452655 B1 KR101452655 B1 KR 101452655B1
Authority
KR
South Korea
Prior art keywords
lines
control
power supply
period
scanning signal
Prior art date
Application number
KR1020137003257A
Other languages
English (en)
Other versions
KR20130051986A (ko
Inventor
노리타카 기시
노보루 노구치
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20130051986A publication Critical patent/KR20130051986A/ko
Application granted granted Critical
Publication of KR101452655B1 publication Critical patent/KR101452655B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치(100)는, 복수의 화소 회로(10)와, 복수의 주사 신호선 Gi 및 제어선 Ei에 연결되는 게이트 드라이버 회로(2)와, 복수의 전원선 VPi에 공통 전원선을 거쳐서 연결되는 전원 제어 회로(4)를 구비한다. 화소 회로(10)는, 유기 EL 소자, 복수의 TFT, 및 컨덴서를 포함하고, 프레임 선두에서 전원선 VPi로부터 일괄해서 초기화 전위를 수취하고, 그 직후에 일괄해서 임계값 검출을 행하고, 그 후 기록, 발광을 행하도록 제어된다. 따라서 화소 회로(10)의 개구율을 크게 유지하면서, 전형적으로는 전원 제어 회로(4)의 출력 버퍼수가 1개이기 때문에 회로 규모가 작고, 전위 구동이 1회이므로 소비 전력이 작고, 임계값 검출이 1회이므로 충분한 길이의 검출 기간이 확보된다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND METHOD FOR DRIVING SAME}
본 발명은, 표시 장치에 관한 것으로，보다 상세적으로는 유기 EL 디스플레이 등의 전류로 구동되는 자발광형 표시 소자를 구비한 표시 장치 및 그 구동 방법에 관한 것이다.
박형, 고화질, 저소비 전력의 표시 장치로서, 종래부터 유기 EL(Electro Luminescence) 디스플레이가 알려져 있다. 이 유기 EL 디스플레이에는, 전류로 구동되는 자발광형 표시 소자인 유기 EL 소자 및 이것을 구동하기 위한 구동용 트랜지스터를 포함하는 화소 회로가 매트릭스 형상으로 복수 배치되어 있다.
이러한 유기 EL 소자 등의 전류 구동형 표시 소자에 흐르는 전류량을 제어하는 방식은, 표시 소자의 데이터 신호선 전극에 흐르는 데이터 신호 전류에 의해, 표시 소자에 흘려야 할 전류를 제어하는 정전류형 제어 방식(또는 전류 지정형 구동 방식)과, 데이터 신호 전압에 따른 전압에 의해 표시 소자에 흘려야 할 전류를 제어하는 정전압형 제어 방식(또는 전압 지정형 구동 방식)으로 대별된다. 이들 방식 중, 정전압형 제어 방식에 의해 유기 EL 디스플레이에서 표시를 행할 때에는, 구동용 트랜지스터의 임계값 전압의 변동이나, 유기 EL 소자의 경시 열화에 의한 고저항화로부터 발생하는 전류감소(휘도 저하)를 보상할 필요가 있다. 이에 반해, 정전류형 제어 방식에서는, 상기 임계값 전압이나 유기 EL 소자의 내부 저항과는 관계없이, 유기 EL 소자에 일정한 전류가 흐르도록 데이터 신호의 전류값이 제어되기 때문에, 통상 상기 보상은 필요로 되지는 않는다. 그러나, 이 정전류형 제어 방식에서는, 정전압형 제어 방식보다도 구동용 트랜지스터수나 배선수가 증가되기 때문에, 개구율이 저하되는 것이 알려져 있고, 그 때문에 정전압형 제어 방식이 널리 채용되고 있다.
여기서, 정전압형 제어 방식을 채용하는 구성에 있어서 상기 보상 동작을 행하는 화소 회로는, 종래부터 각종 구성이 알려져 있다. 일본 특허 출원 공개 제2006-215275호 공보에는, 도 21에 도시하는 화소 회로(80)가 기재되어 있다. 이 화소 회로(80)는, TFT(Thin Film Transistor)(81∼85), 컨덴서(86), 및 유기 EL 소자(87)를 포함하고 있다. 화소 회로(80)에 대하여 기입을 행할 때에는, 우선, TFT(82) 및 TFT(84)를 온 상태로 하고, TFT(85)(구동용 트랜지스터)의 게이트-소스간 전압을 초기화한다. 다음으로, TFT(84) 및 TFT(83)를 순서대로 오프 상태로 하고, TFT(85)의 임계값 전압을 컨덴서(86)에 유지시킨다. 다음으로, 데이터선 DTL에 데이터 전위를 인가함과 함께, TFT(81)를 온 상태로 한다. 이와 같이 각 TFT를 제어함으로써, TFT(85)의 임계값 전압의 변동이나, 유기 EL 소자(87)의 경시 열화에 의한 고저항화(로부터 발생하는 전류 감소)를 보상할 수 있다.
화소 회로(80)는, 데이터선 DTL, 4개의 제어선 WSL, AZL1, AZL2, DSL, 및 3개의 전원선(Vofs용 배선, Vcc용 배선, 및 Vss용 배선)에 접속되어 있다. 일반적으로, 화소 회로에 접속되는 배선(특히, 제어선)의 개수가 많을수록, 회로는 복잡해지고, 제조 코스트는 높아진다. 그래서 일본 특허 출원 공개 제2006-215275호 공보에는, TFT(82) 또는 TFT(84)의 소스 단자를 제어선 WSL에 접속한 화소 회로가 기재되어 있다. 또한 일본 특허 출원 공개 제2007-316453호 공보에는, TFT(82)의 게이트 단자를 1행 상의 제어선 WSL에 접속한 화소 회로가 기재되어 있다. 이와 같이 제어선과 전원선을 공통화함으로써, 배선의 개수를 삭감할 수 있다.
일본 특허 출원 공개 제2007-310311호 공보에는, 도 22에 도시하는 화소 회로(90)가 기재되어 있다. 화소 회로(90)는, TFT(91), TFT(92), 컨덴서(93), 및 유기 EL 소자(94)를 포함하고 있다. 화소 회로(90)에 대하여 기입을 행할 때에는, 우선, TFT(91)를 온 상태로 제어한다. 다음으로, 전원선 DSL에 초기화 전위를 인가하여, 유기 EL 소자(94)의 애노드 단자에 초기화 전위를 부여한다. 다음으로, 전원선 DSL에 전원 전위를 인가하여, TFT(92)(구동용 트랜지스터)의 임계값 전압을 컨덴서(93)에 유지시킨다. 다음으로, 데이터선 DTL에 데이터 전위를 인가한다. 이와 같이 전원선으로부터 초기화 전위를 부여함으로써, 적은 소자수로 TFT(92)의 임계값 전압의 변동을 보상할 수 있다. 일본 특허 출원 공개 제2007-148129호 공보에는, 전원선으로부터 초기화 전위를 부여하고, 데이터선으로부터 기준 전위를 부여하는 화소 회로가 기재되어 있다. 일본 특허 출원 공개 제2008-33193호 공보에는, 기입을 행하기 전의 복수의 수평 기간에서 보상 동작을 행하는 화소 회로가 기재되어 있다.
특허 문헌 1 : 일본 특허 출원 공개 제2006-215275호 공보 특허 문헌 2 : 일본 특허 출원 공개 제2007-316453호 공보 특허 문헌 3 : 일본 특허 출원 공개 제2007-310311호 공보 특허 문헌 4 : 일본 특허 출원 공개 제2007-148129호 공보 특허 문헌 5 : 일본 특허 출원 공개 제2008-33193호 공보
도 21에 도시하는 화소 회로(80)에 대하여, 일본 특허 출원 공개 제2006-215275호 공보 또는 일본 특허 출원 공개 제2007-316453호 공보에 기재된 방법을 적용하면, 화소 회로에 접속되는 배선의 개수를 삭감할 수 있다. 그러나, 이 방법에서 얻어진 화소 회로에는, TFT의 개수가 많다고 하는 문제가 있다. 이에 반해, 도 22에 도시하는 화소 회로(90)에서는, TFT의 개수는 적다. 그러나, 화소 회로(90)를 사용할 때에는, 전원선 DSL을 제어선 WSL과 연동해서 구동할 필요가 있다. 이 때문에, 전원 제어 회로에는 전원선 WSL과 동수의 출력 버퍼가 필요로 된다. 또한, 전원선 DSL의 전위는 제어선 WSL의 선택 기간에 맞추어 단시간에 변화할 필요가 있으므로, 전원 제어 회로에 설치하는 출력 버퍼에는 큰 전류 구동 능력이 필요로 된다. 따라서, 화소 회로(90)에는, 전원 제어 회로의 회로 규모나 소비 전력이 커진다고 하는 문제가 있다.
또한, 일본 특허 출원 공개 제2008-33193호 공보에 기재된 방법을 적용하면, 보상 동작에 필요한 기간을 충분히 확보할 수 있는 반면에 구성이 복잡하게 되고, 그 밖의 종래예와 같이 임계값 전압의 보상 동작(임계값 검출이라고도 불림)을 선택 기간내에 행하면, 구성을 간이하게 할 수 있는 반면에, 보상 동작에 필요한 기간을 충분히 확보할 수 없다고 하는 문제점이 있다.
그 때문에, 본 발명은, 화소 회로의 개구율을 크게 유지하면서, 전원 제어 회로의 회로 규모나 소비 전력을 작게 하여, 간이한 구성으로 임계값 검출을 위한 기간을 충분히 확보할 수 있는 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 제1 국면은, 액티브 매트릭스형의 표시 장치로서,
표시할 화상을 나타내는 신호를 전달하기 위한 복수의 영상 신호선과,
상기 복수의 영상 신호선과 교차하는 복수의 주사 신호선 및 복수의 제어선과,
상기 복수의 영상 신호선과 상기 복수의 주사 신호선의 교차점에 각각 대응해서 매트릭스 형상으로 배치된, 표시할 화상을 형성하는 복수의 화소 회로와,
상기 복수의 화소 회로에 전원 전위를 공급하는 복수의 전원선과,
상기 복수의 주사 신호선 및 상기 복수의 제어선을 선택적 또는 일괄적으로 구동하는 주사 신호선 구동 회로와,
상기 표시할 화상을 나타내는 신호를 인가하는 것에 의해 상기 복수의 영상 신호선을 구동하는 영상 신호선 구동 회로와,
상기 복수의 전원선을 구동하는 전원 제어 회로를 구비하고,
상기 화소 회로는,
상기 전원선으로부터 공급되는 전류에 의해 구동되는 전기 광학 소자와,
상기 전기 광학 소자를 흐르는 전류의 경로 상에 설치되고, 해당 경로에 흘려져야 할 전류를 결정하는 구동용 트랜지스터와,
상기 구동용 트랜지스터의 제어 단자와 상기 영상 신호선 사이에 설치되고, 상기 주사 신호선 구동 회로에 의해 상기 주사 신호선이 액티브하게 되도록 구동될 때에 상기 구동용 트랜지스터의 상기 제어 단자와 상기 영상 신호선을 접속하는 기입 제어 트랜지스터와,
상기 구동용 트랜지스터의 한쪽 도통 단자와 상기 전원선 사이에 설치되고, 상기 주사 신호선 구동 회로에 의해 상기 제어선이 액티브하게 되도록 구동될 때에 상기 한쪽 도통 단자와 상기 전원선을 접속하는 발광 제어 트랜지스터와,
상기 구동용 트랜지스터의 다른 쪽의 도통 단자와 제어 단자 사이에 설치된 컨덴서를 포함하고,
상기 주사 신호선 구동 회로는, 상기 화상이 표시되기 전에 있어서의 프레임 기간 개시 시점 후에 설정되는 상기 전기 광학 소자를 초기화하기 위한 초기화 기간, 및 해당 초기화 기간 후에 설정되는 상기 구동용 트랜지스터의 임계값 전압을 보상하기 위한 임계값 검출 기간에, 상기 복수의 주사 신호선의 적어도 일부를 일괄적으로 액티브하게 되도록 구동함과 함께, 상기 임계값 검출 기간에, 상기 복수의 제어선의 적어도 일부를 일괄적으로 액티브하게 되도록 구동한 후, 상기 화상을 표시하기 위해서 상기 복수의 주사 신호선을 선택적으로 구동하는 것을 특징으로 한다.
본 발명의 제2 국면은, 본 발명의 제1 국면에 있어서,
상기 전원 제어 회로는, 상기 초기화 기간에, 상기 전기 광학 소자를 초기화하기 위한 초기화 전위를 상기 복수의 전원선에 부여하고, 상기 초기화 기간 이외의 기간에, 상기 전원 전위를 상기 복수의 전원선에 부여하고,
상기 주사 신호선 구동 회로는, 상기 초기화 기간에, 상기 복수의 제어선의 상기 적어도 일부를 일괄적으로 액티브하게 되도록 구동하는 것을 특징으로 한다.
본 발명의 제3 국면은, 본 발명의 제2 국면에 있어서,
상기 주사 신호선 구동 회로는, 상기 초기화 기간 및 상기 임계값 검출 기간에, 상기 복수의 주사 신호선 및 상기 복수의 제어선을 복수군으로 그룹화했을 때의 1군의 주사 신호선 및 제어선을 각각 일괄적으로 액티브하게 되도록 구동함과 함께, 상기 초기화 기간 및 상기 임계값 검출 기간과는 상이한 기간에 설정되는 1 이상의 상이한 초기화 기간 및 상이한 임계값 검출 기간에, 상기 1군과는 상이한 1군마다 상기 주사 신호선 및 상기 제어선을 각각 일괄적으로 액티브하게 되도록 구동하는 것을 특징으로 한다.
본 발명의 제4 국면은, 본 발명의 제3 국면에 있어서,
상기 주사 신호선 구동 회로는, 상기 발광 제어 트랜지스터를 도통 상태로 하는 기간이 모두 대략 동일한 길이로 되도록, 상기 화상을 표시하기 위해서 선택적으로 액티브하게 되도록 구동되는 주사 신호선의 선택이 종료될 때마다, 해당 주사 신호선에 대응하는 제어선을 액티브하게 되도록 구동하는 것을 특징으로 한다.
본 발명의 제5 국면은, 본 발명의 제3 국면에 있어서,
상기 복수의 전원선은, 복수군으로 그룹화했을 때의 동일군의 2개의 전원선이 인접하지 않도록, 상이한 군마다 1개씩 순서대로 설치되는 것을 특징으로 한다.
본 발명의 제6 국면은, 본 발명의 제3 국면에 있어서,
상기 복수의 전원선 중의 1군에 공통적으로 접속되는 1개의 공통 전원선을 상기 군마다 더 구비하고,
상기 전원 제어 회로는, 상기 초기화 기간 또는 상기 상이한 초기화 기간에, 상기 군마다 대응하는 1개의 공통 전원선을 거쳐서 상기 초기화 전위를 상기 복수의 전원선에 부여하는 것을 특징으로 한다.
본 발명의 제7 국면은, 본 발명의 제2 국면에 있어서,
상기 주사 신호선 구동 회로는, 상기 발광 제어 트랜지스터를 도통 상태로 하는 기간이 모두 대략 동일한 길이로 되도록, 상기 임계값 검출 기간 후의 시점으로부터 상기 복수의 주사 신호선의 적어도 일부의 선택이 종료되는 시점까지의 적어도 일부의 기간, 상기 적어도 일부의 주사 신호선에 대응하는 적어도 일부의 제어선을 비액티브하게 되도록 구동한 후, 해당 시점으로부터 다음의 초기화 기간의 개시 시점까지의 적어도 일부의 기간, 상기 적어도 일부의 제어선을 일괄적으로 액티브하게 되도록 구동하는 것을 특징으로 한다.
본 발명의 제8 국면은, 본 발명의 제7 국면에 있어서,
상기 주사 신호선 구동 회로는, 상기 초기화 기간 및 상기 임계값 검출 기간에, 상기 복수의 주사 신호선 및 상기 복수의 제어선을 복수군으로 그룹화했을 때의 1군의 주사 신호선 및 제어선을 각각 일괄적으로 액티브하게 되도록 구동함과 함께, 상기 초기화 기간 및 상기 임계값 검출 기간과는 상이한 기간에 설정되는 1 이상의 상이한 초기화 기간 및 상이한 임계값 검출 기간에, 상기 1군과는 상이한 1군마다 상기 주사 신호선 및 상기 제어선을 각각 일괄적으로 액티브하게 되도록 구동하고, 상기 상이한 임계값 검출 기간 후의 시점으로부터 상기 1군의 주사 신호선의 선택이 종료되는 시점까지의 적어도 일부의 기간, 해당 1군의 주사 신호선에 대응하는 1군의 제어선을 비액티브하게 되도록 구동한 후, 해당 시점으로부터 다음의 상이한 초기화 기간의 개시 시점까지의 적어도 일부의 기간, 상기 1군의 제어선을 일괄적으로 액티브하게 되도록 구동하는 것을 특징으로 한다.
본 발명의 제9 국면은, 본 발명의 제7 국면에 있어서,
상기 복수의 제어선 중의 적어도 일부에 공통적으로 접속되는 적어도 1개의 공통 제어선을 더 구비하고,
상기 주사 신호선 구동 회로는, 상기 적어도 1개의 공통 제어선을 구동함으로써, 상기 제어선을 일괄적으로 구동하는 것을 특징으로 한다.
본 발명의 제10 국면은, 본 발명의 제1 국면에 있어서,
상기 전원 제어 회로는, 상기 복수의 전원선에 상기 전원 전위만을 부여하고,
영상 신호선 구동 회로는, 상기 복수의 영상 신호선 모든 전위를, 상기 전기 광학 소자의 임계값을 초과하지 않는 전류를 흘리기 위해서 상기 구동용 트랜지스터의 제어 단자에 공급되는 기준 전위보다도 큰 하이 레벨 전위로 설정한 후, 상기 초기화 기간 내의 소정의 시점에 상기 복수의 제어선의 모두를 비액티브하게 유지한 상태에서, 상기 복수의 영상 신호선 모든 전위를, 상기 기준 전위로 변화시키는 것을 특징으로 한다.
본 발명의 제11 국면은, 본 발명의 제1 국면에 있어서,
상기 전기 광학 소자와 병렬로 접속되는 보조 컨덴서를 더 구비하는 것을 특징으로 한다.
본 발명의 제12 국면은, 상기 표시할 화상을 나타내는 신호를 전달하기 위한 복수의 영상 신호선과, 상기 복수의 영상 신호선과 교차하는 복수의 주사 신호선 및 복수의 제어선과, 상기 복수의 영상 신호선과 상기 복수의 주사 신호선의 교차점에 각각 대응해서 매트릭스 형상으로 배치된, 표시할 화상을 형성하는 복수의 화소 회로와, 상기 복수의 화소 회로에 전원 전위를 공급하는 복수의 전원선을 구비하는 액티브 매트릭스형의 표시 장치를 구동하는 방법으로서,
상기 복수의 주사 신호선 및 상기 복수의 제어선을 선택적 또는 일괄적으로 구동하는 주사 신호선 구동 스텝과,
상기 표시할 화상을 나타내는 신호를 인가하는 것에 의해 상기 복수의 영상 신호선을 구동하는 영상 신호선 구동 스텝과,
상기 복수의 전원선을 구동하는 전원 제어 스텝을 구비하고,
상기 화소 회로는,
상기 전원선으로부터 공급되는 전류에 의해 구동되는 전기 광학 소자와,
상기 전기 광학 소자를 흐르는 전류의 경로 상에 설치되고, 해당 경로에 흘려져야 할 전류를 결정하는 구동용 트랜지스터와,
상기 구동용 트랜지스터의 제어 단자와 상기 영상 신호선 사이에 설치되고, 상기 주사 신호선 구동 스텝에 의해 상기 주사 신호선이 액티브하게 되도록 구동될 때에 상기 구동용 트랜지스터의 상기 제어 단자와 상기 영상 신호선을 접속하는 기입 제어 트랜지스터와,
상기 구동용 트랜지스터의 한쪽 도통 단자와 상기 전원선 사이에 설치되고, 상기 주사 신호선 구동 스텝에 의해 상기 제어선이 액티브하게 되도록 구동될 때에 상기 한쪽 도통 단자와 상기 전원선을 접속하는 발광 제어 트랜지스터와,
상기 구동용 트랜지스터의 다른 쪽의 도통 단자와 제어 단자 사이에 설치된 컨덴서를 포함하고,
상기 주사 신호선 구동 스텝에서는, 상기 화상이 표시되기 전에 있어서의 프레임 기간 개시 시점 후에 설정되는 상기 전기 광학 소자를 초기화하기 위한 초기화 기간, 및 해당 초기화 기간 후에 설정되는 상기 구동용 트랜지스터의 임계값 전압을 보상하기 위한 임계값 검출 기간에, 상기 복수의 주사 신호선의 적어도 일부를 일괄적으로 액티브하게 되도록 구동함과 함께, 상기 임계값 검출 기간에, 상기 복수의 제어선의 적어도 일부를 일괄적으로 액티브하게 되도록 구동한 후, 상기 화상을 표시하기 위해서 상기 복수의 주사 신호선을 선택적으로 구동하는 것을 특징으로 한다.
상기 본 발명의 제1 국면에 따르면, 초기화 전위를 부여하기 위한 신호선 등이 불필요하게 되어 화소 회로 내의 소자수를 삭감할 수 있으므로 개구율을 낮추는 일이 없고, 또한, 전원 제어 회로를 예를 들면 주사 신호선이 선택될 때마다 구동할 필요가 없으므로, 소비 전력을 저감할 수 있음과 함께, 전원 제어 회로에 설치되는 출력 버퍼 등을 삭감하여, 전원 제어 회로의 회로 규모를 작게 할 수 있다. 또한, 임계값 검출 기간을 적당한 기간, 전형적으로는 선택 기간보다도 긴 기간을 설정할 수 있기 때문에, 임계값 검출을 확실하게 행할 수 있고, 임계값 보상의 정밀도를 향상시킬 수 있다. 또한, 선택 기간 동안에 임계값 검출을 행하는 구성에 비해, 화소 데이터의 기입 기간을 충분히 취할 수 있다. 그 때문에, 기입 기간이 짧은, 즉 통상 고속으로 구동이 행해지는 구성, 예를 들면 3차원 화상 표시 장치(전형적으로는 3D 텔레비전) 등에 있어서 특히 적합하다.
상기 본 발명의 제2 국면에 따르면, 전원 제어 회로의 회로 규모를 작게 할 수 있어, 소비 전력을 저감할 수 있는 것 이외에, 초기화 기간을 적당한 기간, 전형적으로는 선택 기간보다도 긴 기간을 설정할 수 있기 때문에, 구동 능력이 비교적 작은 전원 제어 회로에 있어서도 초기화 동작을 확실하게 행할 수 있다
상기 본 발명의 제3 국면에 따르면, 전형적으로는 프레임 기간 개시 시점 후(전형적으로는 직후)에 설정되는 초기화 기간 및 임계값 검출 기간과는 상이한 초기화 기간 및 임계값 검출 기간에 초기화 및 임계값 검출되는 화소 회로는 프레임 기간의 종료 시점에서 발광을 정지할 필요가 없으므로, 해당 종료 시점까지 화상 표시를 위한 선택 동작을 행할 수 있다. 그 결과, 데이터의 기입 기간(선택 기간)을 충분히 길게 취할 수 있다.
상기 본 발명의 제4 국면에 따르면, 모든 화소 회로에 있어서의 발광 기간의 길이가 일치하기 때문에, 휘도의 변동을 억제할 수 있다. 또한, 각 화소 회로는 발광 기간 이외에서는 소등하므로, 흑 삽입을 행하는 경우와 마찬가지로, 동화상 성능을 향상시킬 수 있다.
상기 본 발명의 제5 국면에 따르면, 동일군의 2개의 전원선이 인접하도록 상이한 군마다 통합해서 설치되는 구성으로서, 예를 들면 화면 상반분과 하반분에서 전원선에 흐르는 전류가 크게 상이한 경우에는, 화면의 중앙에서 휘도차가 발생하는 경우가 있다. 그러나, 동일군의 2개의 전원선이 인접하지 않도록 설치되는 구성에 따르면, 각 전원선에 흐르는 전류의 양이 복수행에서 거의 동일하게 평균화되므로, 화면의 중앙에 발생할 가능성이 있는 휘도차를 미리 방지할 수 있다.
상기 본 발명의 제6 국면에 따르면, 공통 전원선 수와 전원 제어 회로의 출력수가 동일하게 되므로, 전원 제어 회로에 설치되는 출력 버퍼 등을 삭감하여, 전원 제어 회로의 회로 규모를 작게 할 수 있다.
상기 본 발명의 제7 국면에 따르면, 임계값 검출의 종료 시점으로부터 발광의 개시 시점까지의 기간을 전체 행에서 동일하게 설정함으로써, 임계값 검출의 종료 시점으로부터 발생하는 리크 전류를 전체 행의 화소 회로에 있어서 거의 동일하게 할 수 있다. 그 결과, 리크 전류에 의한 휘도 저하량이 전체 행의 화소 회로에 있어서 거의 동일하게 되고, 결과적으로 표시 불균일을 억제할 수 있다. 또한, 흑 삽입에 의한 동화상 성능의 향상 효과도 상기 본 발명의 제4 국면의 경우와 마찬가지로 얻어진다.
상기 본 발명의 제8 국면에 따르면, 상기 본 발명의 제7 국면에 있어서의 표시 불균일의 억제 효과를 얻을 수 있음과 함께, 상기 본 발명의 제3 국면에 있어서의 데이터의 기입 기간(선택 기간)을 충분히 길게 취할 수 있다는 효과도 얻어진다.
상기 본 발명의 제9 국면에 따르면, 공통 제어선 수와 주사 신호선 구동 회로의 제어 신호 출력 수가 동일하게 되므로, 주사 신호선 구동 회로의 회로 규모를 작게 할 수 있고, 또한 주사 신호선 구동 회로로부터 각 제어선까지의 배선 영역 면적을 작게 할 수 있다.
상기 본 발명의 제10 국면에 따르면, 전원 제어 회로에 설치되는 출력은 1개로서 일정한 전원 전위를 출력하는 것만으로 일체 구동되지 않기 때문에, 전원 제어 회로의 회로 규모를 작게 할 수 있다.
상기 본 발명의 제11 국면에 따르면, 전기 광학 소자와 병렬로 보조 컨덴서를 부가하는 것에 의해, 전기 광학 소자의 용량값을 화소 회로에 포함되는 상기 컨덴서의 용량값보다도 확실하게 크게(전형적으로는 매우 크게) 할 수 있으므로, 임계값 보상에 사용되는 근사식의 근사 정밀도를 높여, 임계값 검출의 정밀도를 향상시킬 수 있다.
상기 본 발명의 제12 국면에 따르면, 상기 본 발명의 제1 국면에 있어서의 효과와 마찬가지의 효과를 표시 장치의 구동 방법에 있어서 발휘할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 표시 장치의 구성을 도시하는 블록도.
도 2는 상기 실시형태에 있어서의 화소 회로의 회로도.
도 3은 상기 실시형태에 있어서의 화소 회로의 구동 방법을 나타내는 타이밍차트를 도시하는 도면
도 4는 상기 실시형태에 있어서의 전원선의 접속 형태를 도시하는 도면.
도 5는 상기 실시형태에 있어서의 각 행의 화소 회로의 동작을 도시하는 도면.
도 6은 상기 실시형태에 있어서의 각 행의 화소 회로의 동작의 다른 예를 도시하는 도면.
도 7은 상기 실시형태에 있어서의 제어선의 접속 형태의 다른 예를 도시하는 도면.
도 8은 상기 실시 형태에 따른 표시 장치의 구성의 다른 예를 도시하는 블록도.
도 9는 본 발명의 제2 실시 형태에 따른 표시 장치에 있어서의 전원선의 접속 형태를 도시하는 도면.
도 10은 상기 실시형태에 있어서의 각 행의 화소 회로의 동작을 도시하는 도면.
도 11은 본 발명의 제3 실시 형태에 따른 표시 장치에 있어서의 전원선의 접속 형태를 도시하는 도면.
도 12는 상기 실시형태에 있어서의 각 행의 화소 회로의 동작을 도시하는 도면.
도 13은 본 발명의 제4 실시 형태에 따른 표시 장치의 구성을 도시하는 블록도.
도 14는 상기 실시형태에 있어서의 각 행의 화소 회로의 동작을 도시하는 도면.
도 15는 본 발명의 제5 실시 형태에 따른 표시 장치에 있어서의 화소 회로의 구동 방법을 나타내는 타이밍차트를 도시하는 도면.
도 16은 상기 제2 실시 형태의 변형예에 있어서의 제어선 Ei의 접속 형태를 도시하는 도면.
도 17은 상기 제2 실시 형태의 변형예에 따른 표시 장치에 있어서의 각 행의 화소 회로(10)의 동작을 도시하는 도면.
도 18은 상기 제3 실시 형태의 변형예에 있어서의 제어선 Ei의 접속 형태를 도시하는 도면.
도 19는 상기 제3 실시 형태의 변형예에 따른 표시 장치에 있어서의 각 행의 화소 회로(10)의 동작을 도시하는 도면.
도 20은 상기 제1로부터 제4까지의 실시 형태의 변형예에 있어서의 화소 회로의 회로도.
도 21은 종래의 표시 장치에 포함되는 화소 회로의 회로도.
도 22는 종래의 다른 표시 장치에 포함되는 화소 회로의 회로도.
(제1 실시 형태)
도 1은, 본 발명의 제1 실시 형태에 따른 표시 장치의 구성을 도시하는 블록도이다. 도 1에 도시하는 표시 장치(100)는, 표시 제어 회로(1), 게이트 드라이버 회로(2), 소스 드라이버 회로(3), 전원 제어 회로(4), 및 (m×n)개의 화소 회로(10)를 구비한 유기 EL 디스플레이이다. 이하, m 및 n은 2 이상의 정수, i는 1 이상 n 이하의 정수, j는 1 이상 m 이하의 정수인 것으로 한다.
표시 장치(100)에는, 서로 병행하는 n개의 주사 신호선 Gi 및 이것과 직교하는 서로 병행하는 m개의 데이터선 Sj가 설치된다. (m×n)개의 화소 회로(10)는, 주사 신호선 Gi와 데이터선 Sj의 각 교차점에 대응해서 매트릭스 형상으로 배치된다. 또한, 주사 신호선 Gi와 병행하게, n개의 제어선 Ei 및 n개의 전원선 VPi가 설치된다. 또한, 전원 제어 회로(4)와 전원선 VPi를 접속하기 위한 전류 공급용 줄기 배선인 공통 전원선(9)이 설치된다. 주사 신호선 Gi 및 제어선 Ei는 게이트 드라이버 회로(2)에 접속되고, 데이터선 Sj는 소스 드라이버 회로(3)에 접속된다. 전원선 VPi는, 공통 전원선(9)을 거쳐서 전원 제어 회로(4)에 접속된다. 화소 회로(10)에는, 도시하지 않은 공통 전극에 의해 공통 전위 Vcom이 공급된다. 또한, 여기서는 전원선 VPi의 일단이 공통 전원선(9)에 접속되는 구성이지만, 그 양단(또는 3개 이상의 접속점)에서 접속되는 구성이어도 된다.
표시 제어 회로(1)는, 게이트 드라이버 회로(2), 소스 드라이버 회로(3), 및 전원 제어 회로(4)에 대하여 제어 신호를 출력한다. 보다 상세하게는, 표시 제어 회로(1)는, 게이트 드라이버 회로(2)에 대하여 타이밍 신호 OE, 스타트 펄스 YI, 및 클럭 YCK를 출력하고, 소스 드라이버 회로(3)에 대하여 스타트 펄스 SP, 클럭 CLK, 표시 데이터 DA, 및 래치 펄스 LP를 출력하고, 전원 제어 회로(4)에 대하여 제어 신호 CS를 출력한다.
게이트 드라이버 회로(2)는, 시프트 레지스터 회로, 논리 연산 회로, 및 버퍼(모두 도시하지 않음)를 포함하고 있다. 시프트 레지스터 회로는, 클럭 YCK에 동기해서 스타트 펄스 YI를 순차적으로 전송한다. 논리 연산 회로는, 시프트 레지스터 회로의 각 단으로부터 출력된 펄스와 타이밍 신호 OE와의 사이에서 논리 연산을 행한다. 논리 연산 회로의 출력은, 버퍼를 경유하여, 대응하는 주사 신호선 Gi 및 제어선 Ei에 공급된다. 주사 신호선 Gi에는 m개의 화소 회로(10)가 접속되어 있고, 화소 회로(10)는 주사 신호선 Gi를 이용해서 m개씩 일괄해서 선택된다.
소스 드라이버 회로(3)는, m비트의 시프트 레지스터(5), 레지스터(6), 래치 회로(7), 및 m개의 D/A 변환기(8)를 포함하고 있다. 시프트 레지스터(5)는, 종속 접속된 m개의 레지스터를 갖고, 초단의 레지스터에 공급된 스타트 펄스 SP를 클럭 CLK에 동기해서 전송하고, 각 단의 레지스터로부터 타이밍 펄스 DLP를 출력한다. 타이밍 펄스 DLP의 출력 타이밍에 맞추어, 레지스터(6)에는 표시 데이터 DA가 공급된다. 레지스터(6)는, 타이밍 펄스 DLP에 따라, 표시 데이터 DA를 기억한다. 레지스터(6)에 1행분의 표시 데이터 DA가 기억되면, 표시 제어 회로(1)는 래치 회로(7)에 대하여 래치 펄스 LP를 출력한다. 래치 회로(7)는, 래치 펄스 LP를 수취하면, 레지스터(6)에 기억된 표시 데이터를 유지한다. D/A 변환기(8)는, 데이터선 Sj에 대응해서 설치된다. D/A 변환기(8)는, 래치 회로(7)에 유지된 표시 데이터를 아날로그 전압으로 변환하고, 얻어진 아날로그 전압을 데이터선 Sj에 인가한다.
전원 제어 회로(4)는, 제어 신호 CS에 기초하여, 공통 전원선(9)에 전원 전위 및 초기화 전위를 절환해서 인가한다. 도 1 에 도시하는 바와 같이, 모든 전원선 VPi는 1개의 공통 전원선(9)에 접속되므로, 모든 전원선 VPi의 전위는, 동일한 타이밍에서 전원 전위 또는 초기화 전위로 절환된다. 이하, 전원 전위는 하이 레벨 전위이며, 초기화 전위는 로우 레벨 전위인 것으로 한다.
도 2는, 화소 회로(10)의 회로도이다. 도 2에 도시하는 바와 같이, 화소 회로(10)는, TFT(11∼13), 컨덴서(15), 및 유기 EL 소자(16)를 포함하고 있다. TFT(11∼13)는, 모두 N채널형 트랜지스터이다. TFT(11∼13)는, 각각 기입 제어 트랜지스터, 구동용 트랜지스터, 및 발광 제어 트랜지스터로서 기능한다. 유기 EL 소자(16)는, 전기 광학 소자로서 기능한다.
또한, 본 명세서에 있어서, 전기 광학 소자란, 유기 EL 소자 외에，FED(Field Emission Display), LED, 전하 구동 소자, 액정, E잉크(Electronic Ink) 등, 전기를 부여함으로써, 광학적인 특성이 변화하는 모든 소자를 말하는 것으로 한다. 또한, 이하에서는 전기 광학 소자로서 유기 EL 소자를 예시하지만, 전류량에 따라서 발광량이 제어되는 발광 소자이면 마찬가지의 설명이 가능하다.
도 2에 도시하는 바와 같이, 화소 회로(10)는, 주사 신호선 Gi, 제어선 Ei, 데이터선 Sj, 전원선 VPi, 및 공통 전위 Vcom을 갖는 전극에 접속된다. TFT(11)의 한쪽 도통 단자는 데이터선 Sj에 접속되고, 다른 쪽의 도통 단자는 TFT(12)의 게이트 단자에 접속된다. TFT(13)의 드레인 단자는 전원선 VPi에 접속되고, 소스 단자는 TFT(12)의 드레인 단자에 접속된다. TFT(12)의 소스 단자는, 유기 EL 소자(16)의 애노드 단자에 접속된다. 유기 EL 소자(16)의 캐소드 단자에는, 공통 전위 Vcom이 인가된다. 컨덴서(15)는, TFT(12)의 게이트 단자와 소스 단자 사이에 설치된다. TFT(11)의 게이트 단자는 주사 신호선 Gi에 접속되고, TFT(13)의 게이트 단자는 제어선 Ei에 접속된다.
도 3은, 화소 회로(10)의 구동 방법을 나타내는 타이밍차트를 도시하는 도면이다. 도 3에 있어서, VGi는 i행째의 화소 회로에 포함되는 TFT(12)의 게이트 전위를 나타내고, VSi는 해당 TFT(12)의 소스 전위(유기 EL 소자(16)의 애노드 전위)를 나타낸다. 화소 회로(10)는, 1프레임 기간에 1회씩, 초기화, 임계값 검출(TFT(12)의 임계값 검출), 기입, 및 발광을 행하고, 발광 기간 이외에서는 소등한다. 또한, 발광(및 소등)하는 것은 유기 EL 소자(16)이지만, 화소 회로(10)에는 이 유기 EL 소자(16)가 포함되기 때문에, 이하에서는 화소 회로(10)가 발광 또는 소등한다고 표현한다. 또한, 프레임 기간이란, 1개의 화상을 표시하기 위한 단위 기간으로서, 흑 삽입 기간 등을 포함하고 있어도 되고, 여러 가지의 길이로 설정 가능하다.
이하, 도 3을 참조하여, 1행째의 화소 회로의 동작을 설명한다. 시각 t11보다 전에는, 주사 신호선 G1 및 제어선 E1의 전위는 로우 레벨이며, 전원선 VP1의 전위는 하이 레벨이다. 시각 t11에 있어서, 제어선 E1의 전위는 하이 레벨로 변화하고(액티브로 되고), 전원선 VP1의 전위는 로우 레벨로 변화한다(이하, 전원선 VPi의 로우 레벨 전위를 VP_L이라고 함). 전위 VP_L에는, 충분히 낮은 전위, 구체적으로는, 시각 t11 직전의 TFT(12)의 게이트 전위보다도 낮은 전위가 사용된다. 또한, 이때 데이터선 Sj에는 기준 전위 Vref가 인가되고 있고, 이 전위가 TFT(12)의 게이트에 공급되기 때문에, TFT(12)는 온 상태로 된다. 또한, TFT(13)도 온 상태로 되므로, TFT(12)의 소스 전위 VS1은 전위 VP_L과 거의 동일하게 된다.
시각 t12에 있어서, 전원선 VP1의 전위는 하이 레벨로 변화한다. 또한, 이때 데이터선 Sj에는 기준 전위 Vref가 인가되고 있다. 이 기준 전위 Vref는, 시각 t12의 직후에 TFT(12)가 온상태로 되고, 또한, 시각 t12 이후에 유기 EL 소자(16)에 대한 인가 전압이 발광 임계값 전압을 초과하지 않도록 결정된다. 이 때문에, 시각 t12 이후, TFT(12)는 온 상태로 되지만, 유기 EL 소자(16)(의 임계값을 초과하지 않기 때문에)에 전류는 흐르지 않는다. 따라서, 전원선 VP1로부터 TFT(13)와 TFT(12)를 경유해서 TFT(12)의 소스 단자에 전류가 유입되고, TFT(12)의 소스 전위 VS1은 상승한다. TFT(12)의 소스 전위 VS1은, 게이트-소스간 전압 Vgs가 임계값 전압 Vth와 동일하게 될 때까지 상승하여, (Vref-Vth)에 도달한다.
시각 t13에 있어서, 주사 신호선 G1의 전위는 로우 레벨로 변화한다. 또한, 제어선 E1의 전위는 로우 레벨로 변화하므로, 시각 t13 이후, TFT(13)는 오프 상태로 된다. 이 때문에, TFT(12)의 소스 전위 VS1은, 거의 (Vref-Vth) 상태 그대로 유지된다.
시각 t14에 있어서, 주사 신호선 G1의 전위는 하이 레벨로 변화하고, 데이터선 Sj의 전위(도시 생략)는 표시 데이터에 따른 레벨로 된다(이하, 이때의 데이터선 Sj의 전위를 데이터 전위 Vdat1이라고 함). 시각 t14 이후, TFT(11)는 온 상태로 되고, TFT(12)의 게이트 전위 VG1은 Vref로부터 Vdat1로 변화한다. 시각 t14 이후에 있어서의 TFT(12)의 게이트-소스간 전압 Vgs는, 다음의 식(1)에서 주어진다.
Vgs={COLED/(COLED+Cst)}×(Vdat1-Vref)+Vth …（1)
단，상기 식(1)에 있어서, COLED는 유기 EL 소자(16)의 용량값이며, Cst는 컨덴서(15)의 용량값이다.
유기 EL 소자(16)의 용량값은 충분히 크고, COLED≫Cst가 성립한다. 이 때문에, 상기 식(1)은 다음의 식(2)에서 변형할(근사시킬) 수 있다.
Vgs=Vdat1-Vref+Vth …(2)
이렇게, TFT(12)의 게이트 전위 VG1이 Vref로부터 Vdat1로 변화했을 때에, TFT(12)의 소스 전위 VS1은 거의 변화하지 않고, TFT(12)의 게이트-소스간 전압 Vgs는 거의 (Vdat1-Vref+Vth)가 된다.
시각 t15에 있어서, 주사 신호선 G1의 전위는 로우 레벨로 변화한다. 시각 t15 이후, TFT(11)는 오프 상태로 된다. 이 때문에, TFT(12)의 게이트-소스간 전압 Vgs는, 데이터선 Sj의 전위가 변화해도, 거의 (Vdat1-Vref+Vth) 상태 그대로이다.
시각 t16에 있어서, 제어선 E1의 전위는 하이 레벨로 변화한다. 시각 t16 이후, TFT(13)는 온 상태로 되고, TFT(12)의 드레인 단자는 TFT(13)를 거쳐서 전원선 VP1에 접속된다. 이때 전원선 VP1의 전위는 하이 레벨이므로, 전원선 VPi로부터 TFT(13)와 TFT(12)를 경유하여, TFT(12)의 소스 단자에 전류가 흐르고, TFT(12)의 소스 전위 VS1은 상승한다. 이 시점에서 TFT(12)의 게이트 단자는 플로팅 상태에 있다. 따라서, TFT(12)의 소스 전위 VS1이 상승하면, TFT(12)의 게이트 전위 VG1도 상승한다. 이때, TFT(12)의 게이트-소스간 전압 Vgs는 거의 일정하게 유지된다.
전원선 VPi에 인가되는 하이 레벨 전위는, 발광 기간(시각 t16∼t17)에 있어서 TFT(12)가 포화 영역에서 동작하도록 결정된다. 이 때문에, 발광 기간에서 TFT(12)를 흐르는 전류 I는, 채널 길이 변조 효과를 무시하면, 다음의 식(3)으로 주어진다.
I=1/2·W/L·μ·Cox(Vgs-Vth)2 … (3)
단，상기 식(3)에 있어서, W는 게이트 폭, L은 게이트 길이, μ는 캐리어 이동도, Cox는 게이트 산화막 용량이다.
그리고, 상기 식(2)와 상기 식(3)으로부터, 다음의 식(4)가 유도된다.
I=1/2·W/L·μ·Cox(Vdat1-Vref)2 … (4)
상기 식(4)에 나타내는 전류 I는, 데이터 전위 Vdat1에 따라서 변화하지만, TFT(12)의 임계값 전압 Vth에는 의존하지 않는다. 따라서, 임계값 전압 Vth가 변동되는 경우나, 임계값 전압 Vth가 경시적으로 변화하는 경우라도, 유기 EL 소자(16)에 데이터 전위 Vdat1에 따른 전류를 흘리고, 유기 EL 소자(16)를 원하는 휘도로 발광시킬 수 있다.
시각 t17에 있어서, 제어선 E1의 전위는 로우 레벨로 변화한다. 시각 t17 이후, TFT(13)는 오프 상태로 된다. 이 때문에, 유기 EL 소자(16)에 전류는 흐르지 않고, 화소 회로(10)는 소등한다.
이와 같이 1행째의 화소 회로는, 시각 t11로부터 시각 t12까지의 기간에서 초기화를 행하고, 시각 t12로부터 시각 t13까지의 기간에서 임계값 검출을 행하고, 시각 t14로부터 시각 t15까지의 기간에서 기입을 행하고, 시각 t16으로부터 시각 t17까지의 기간에서 발광하고, 이 시각 t16으로부터 시각 t17까지의 기간 이외의 기간에서는 소등한다. 2행째의 화소 회로는, 1행째의 화소 회로와 동일하게 시각 t11로부터 시각 t12까지의 기간에서 초기화를 행함과 함께, 시각 t12로부터 시각 t13까지의 기간에서 임계값 검출을 행하고, 1행째의 화소회로로부터 소정 시간 Ta만큼 지연해서, 기입 및 발광을 행한다. 일반적으로, i행째의 화소 회로는, 다른 행의 화소 회로와 동일한 기간에서 초기화 및 임계값 검출을 행하고, (i-1)행째의 화소회로로부터 시간 Ta만큼 지연해서, 기입 및 발광을 행한다.
따라서 초기화 기간을 적당한 기간, 전형적으로는 선택 기간보다도 긴 기간을 설정할 수 있기 때문에, 전원 제어 회로(4a)에 포함되는 출력 버퍼의 전류 능력이 작은 경우에도 충분히 구동할 수 있다. 또한, 임계값 검출 기간도 적당한 기간, 전형적으로는 선택 기간보다도 긴 기간을 설정할 수 있기 때문에, 임계값 검출을 확실하게 행할 수 있고, 임계값 보상의 정밀도를 향상시킬 수 있다. 또한, 선택 기간 동안에 임계값 검출을 행하는 구성에 비해, 화소 데이터의 기입 기간을 충분히 취할 수 있다. 그 때문에, 기입 기간이 짧은, 즉 고속으로 구동이 행해지는 구성, 예를 들면 3차원 화상 표시 장치(전형적으로는 3D 텔레비전) 등에 있어서도, 본 발명의 구성을 용이하게 적용할 수 있다.
다음으로, 본 실시 형태에 있어서의 전원선의 접속 상태와, 해당 전원선에 의해 전류를 공급받는 것에 의해 구동되는 화소 회로(10)의 동작을 도 4 및 도 5를 참조하여 설명한다. 도 4는, 본 실시 형태에 따른 표시 장치에 있어서의 전원선 VPi의 접속 형태를 도시하는 도면이다. 도 4에 도시하는 표시 장치에는, 전원 제어 회로(4a)와 전원선 VPi를 접속하기 위해서, 1개의 공통 전원선(111)이 설치된다. 공통 전원선(111)의 일단은, 전원 제어 회로(4a)가 갖는 1개의 출력 단자에 접속되고, 모든 전원선 VPi는 공통 전원선(111)에 접속된다.
또한 전술한 바와 같이, 이 공통 전원선(111)은, 전류 공급용 줄기 배선이지만, 본 실시 형태에서는 모든 전원선 VPi를 전원 제어 회로(4a)에 공통적으로 접속할 수 있는 배선이면 줄기 배선이 아니어도 되고, 또한 그 수나 전원선 VPi와의 접속 위치는 주지의 모든 구성을 적용 가능하다.
도 5는, 본 실시 형태에 따른 표시 장치에 있어서의 각 행의 화소 회로(10)의 동작을 도시하는 도면이다. 전원 제어 회로(4a)는, 1프레임 기간의 선두에서 소정 시간만큼 공통 전원선(111)에 로우 레벨 전위를 인가한다. 이 때문에, 모든 행의 화소 회로는, 1프레임 기간의 선두에서 초기화를 행한다. 다음으로, 이 초기화 직후에 모든 행의 화소 회로는, 임계값 검출을 행한다. 계속해서, 1행째의 화소 회로가 선택되고, 1행째의 화소 회로가 기입을 행한다. 다음으로 2행째의 화소 회로가 선택되고, 2행째의 화소 회로가 기입을 행한다. 이하, 마찬가지로, 3∼n행째의 화소 회로가 행마다 순서대로 선택되고, 선택된 화소 회로가 기입을 행한다.
각 행의 화소 회로는, 임계값 검출부터 기입 직전까지의 기간에서는 소등한다. 여기서 각 행의 화소 회로는 동일한 시간만큼 발광할 필요가 있고, 또한 n행째의 화소 회로의 발광은 1프레임 기간의 최후까지 완료할 필요가 있다. 이 때문에, 각 행의 화소 회로는, 기입 후에 일정 시간 T1만큼 발광하고, 그 이외에서는 소등한다.
일반적인 표시 장치에서는, 화소 회로에 대한 기입은, 1프레임 기간에 걸쳐 행해진다. 이에 반해, 도 5에 도시하는 본 실시 형태의 구성에서는, (약 1/2프레임의 발광 기간을 확보하기 위해서) 화소 회로에 대한 기입은 약 1/2프레임 기간에 걸쳐 행해진다. 이 때문에, 화소 회로의 주사 속도는, 통상적인 약 2배로 된다. 또한 이 예에서는, 화소 회로의 발광 기간의 길이 T1은, 약 1/2프레임 기간이 되지만, 화소 회로의 주사 속도를 통상적인 약 2배로 한 상태로, 발광 기간의 길이를 1/2프레임 기간보다도 짧게 해도 된다. 혹은, 화소 회로의 주사 속도를 통상적인 약 2배보다 빠르게 하여, 발광 기간의 길이를 1/2프레임 기간보다 길게 해도 된다.
또한, 도 5에 도시하는 동작예에서는, 데이터 기입 후의 가까운 시점(예를 들면 시각 t16)에서 발광 기간이 개시되지만, 이 발광 기간의 개시 시점은 그것보다 늦어도 된다. 또한 도 6에 도시하는 바와 같이, 발광 기간의 개시 시점을 전체 행에서 일치하도록 정해도 된다.
도 6은, 각 행의 화소 회로(10)의 동작의 다른 예를 도시하는 도면이다. 도 5와 비교하면 알 수 있는 바와 같이, 도 6에 있어서도 화소 회로(10)는, 1프레임 기간에 1회씩, 초기화, 임계값 검출(TFT(12)의 임계값 검출), 기입, 및 발광을 행하고, 발광 기간 이외에서는 소등하지만, 각 행의 화소 회로는, 기입부터 각 행마다 상이한 소정의 기간 소등한 후, 전체 행의 화소 회로가 동시에(일괄적으로) 일정 시간 T1만큼 발광하고, 1프레임 기간의 최후(바꿔 말하면 다음 프레임의 초기화 직전)에 동시에 소등한다. 이렇게, 임계값 검출의 종료 시점으로부터 발광의 개시 시점까지의 기간을 전체 행에서 동일하게 설정하면, 표시 불균일을 억제할 수 있다.
즉, 도 4를 나타내어 전술한 바와 같이, TFT(11)가 오프 상태로 될 때, TFT(12)의 게이트-소스간 전압 Vgs는, 데이터선 Sj의 전위가 변화해도, 거의 (Vdat1-Vref+Vth) 상태 그대로 변화하지 않는다. 그러나, TFT(12)에는 근소한 리크 전류가 존재하기 때문에, 게이트-소스간 전압 Vgs는, 실제로는 조금씩 저하되어 간다. 그래서，(전체 행에서 동일한) 임계값 검출의 종료 시점으로부터 발광의 개시 시점까지의 기간을 전체 행에서 동일하게 설정하면, TFT(12)에 발생하는 리크 전류를 전체 행의 화소 회로(10)에 있어서 거의 동일하게 할 수 있으므로, 리크 전류에 의한 휘도 저하량이 전체 행의 화소 회로(10)에 있어서 거의 동일하게 되고, 결과적으로 표시 불균일을 억제할 수 있다.
여기서, 상기한 바와 같이 초기화, 임계값 검출, 및 발광을 행하는 경우, 그 타이밍은 모든 행에서 동일하게 되므로, 각 제어선 Ei를 액티브(및 비액티브)하게 하는 신호는 모두 동일하게 된다. 따라서, 도 7에 도시하는 바와 같이, 모든 제어선을 접속하는 공통 제어선을 설치하는 구성이어도 된다.
도 7은, 상기 구성에 있어서의 제어선 Ei의 접속 형태를 도시하는 도면이다. 도 7에 도시하는 표시 장치에는, 주사 신호선 구동 회로(102a)와 제어선 Ei를 접속하기 위해서, 1개의 공통 제어선(211)이 설치된다. 공통 제어선(211)의 일단은, 주사 신호선 구동 회로(102a)가 갖는 1개의 제어 신호의 출력 단자에 접속되고, 모든 제어선 Ei는 공통 제어선(211)에 접속된다. 또한, 이 공통 제어선(211)은, 모든 제어선 Ei를 주사 신호선 구동 회로(102a)에 공통적으로 접속할 수 있는 배선이면 줄기 배선이 아니어도 되고, 또한 제어선 Ei를 복수의 그룹으로 나눌 때의 1개의 그룹에 포함되는 모든 제어선 Ei에 공통적으로 접속되는 구성(즉 그룹수만큼 설치함) 등, 그 수나 제어선 Ei와의 접속 위치는 주지의 모든 배선 구성을 적용 가능하다. 이와 같이 구성하면 주사 신호선 구동 회로(102a)의 제어 신호용 출력 단자를 1개로 할 수 있기 때문에 구성을 간단히 할 수 있고, 또한 제어선 Ei까지의 배선 영역 면적을 작게 할 수 있다.
이상에 도시하는 바와 같이, 본 실시 형태에 따른 표시 장치(100)에 구비되는 전원 제어 회로(4)로부터 공통 전원선(9)에 초기화 전위를 인가하는 것에 의해, 전원선 VPi로부터 화소 회로(10)에 간단히 초기화 전위를 부여할 수 있다. 이에 의해, 초기화 전위를 부여하기 위한 새로운 구성이 불필요하게 되어 화소 회로(10) 내의 소자수를 삭감할 수 있다. 또한, 전원 제어 회로(4)는, 모든 전원선 VPi에 전기적으로 접속된 1개의 공통 전원선(9)을 구동한다. 따라서, 전원선 VPi를 개별로 구동하는 것보다도, 전원 제어 회로(4)에 설치하는 출력 버퍼를 대폭 삭감하여, 전원 제어 회로(4)의 회로 규모를 작게 할 수 있다. 또한, 전원의 구동 횟수를 1프레임에서 1회로 할 수 있으므로, 예를 들면 각 행수에 상당하는 횟수를 구동하는 경우보다도 소비 전력을 저감할 수 있다. 또한 공통 전원선(9)이 1개(또는 비교적 적은 수)인 것에 의해, 전원을 부여하기 위한 배선 영역 면적을 작게 할 수 있다.
또한, 이와 같이 1개의 공통 전원선(9)이 모든 전원선 VPi에 전기적으로 접속되는 구성이면, 공통 전원선(9) 및 전원선 VPi의 배치 구성이나 접속 양태에는 주지의 모든 구성을 적용 가능하며, 예를 들면 도 8에 도시하는 구성이어도 된다.
도 8은, 본 실시 형태에 따른 표시 장치의 구성의 다른 예를 도시하는 블록도이다. 도 1에 도시하는 구성과는 달리, 도 8에 도시하는 표시 장치(100)에 설치되는 m개의 전원선 VPi는, n개의 제어선 Ei 및 주사 신호선 Gi와 병행하지 않고, m개의 데이터선 Sj와 병행해서 설치된다. 이와 같이 전원선 VPi를 배치하면, 전원선 VPi 1개당 접속되는 화소 회로(10)의 수를 감소시킬 수 있어, 각 화소 회로(10)에 공급되어야 할 전류량의 차를 작게 할 수 있다. 무엇보다, 충분히 큰 전극 폭을 확보하기 위해서는 도 1에 도시하는 구성이 보다 적절하다.
또한, 본 실시 형태에 있어서의 게이트 드라이버 회로(2)는, 초기화된 화소 회로(10)를 모두 선택하고, 선택한 전체 화소 회로(10)가 TFT(12)의 임계값 검출을 행하도록 제어한다. 또한, 게이트 드라이버 회로(2)는, 초기화된 화소 회로(10)를 행단위로 선택하고, 선택한 화소 회로(10)가 TFT(12)의 기입 및 발광을 순서대로 행하도록 제어한다. 이에 의해, TFT(12)의 임계값 전압을 보상하여, 화면을 표시할 수 있다.
또한, TFT(13)는 초기화시에 온 상태로 제어되고, 초기화시에 전원선 VPi에 초기화 전위를 인가했을 때에 TFT(12)의 게이트 전압이 기준 전위 Vref가 되므로 온 상태로 되고, TFT(12)의 소스 단자에 초기화 전위를 인가할 수 있다. 또한, TFT(13)는, 발광시에 일정 시간만 온 상태로 되도록 제어된다. 이에 의해, 화소 회로(10)의 발광 기간의 길이를 일치시켜, 휘도의 변동을 억제할 수 있다. 또한, 화소 회로(10)는 발광 기간 이외에는 소등하므로, 흑 삽입을 행하는 경우와 마찬가지로, 동화상 성능을 향상시킬 수 있다.
또한, 화소 회로(10)에 포함되는 모든 트랜지스터는, N채널형이다. 이와 같이 화소 회로(10)에 포함되는 트랜지스터를 동일한 도전형으로 구성함으로써, 표시 장치의 코스트를 삭감할 수 있다.
(제2 실시 형태)
본 발명의 제2 실시 형태에 따른 표시 장치의 구성 및 동작은, 전원선의 접속 상태 및 화소 회로의 동작을 제외하는 것 이외에, 도 1에 도시하는 제1 실시 형태와 거의 마찬가지이므로, 동일한 구성 요소에는 동일한 부호를 붙이고 그 설명을 생략한다. 이하, 이 제2 실시 형태에 있어서의 특징적인 구성 및 동작에 대해서 설명한다.
도 9는, 본 발명의 제2 실시 형태에 따른 표시 장치에 있어서의 전원선 VPi의 접속 형태를 도시하는 도면이다. 이 표시 장치에는, 전원 제어 회로(4b)와 전원선 VPi를 접속하기 위해서, 2개의 공통 전원선(121, 122)이 설치된다. 공통 전원선(121, 122)의 일단은, 전원 제어 회로(4b)가 갖는 2개의 출력 단자에 각각 접속된다. 전원선 VP1∼VPn/2는, 공통 전원선(121)에 접속되고, 전원선 VP(n/2+1)∼VPn은, 공통 전원선(122)에 접속된다.
도 10은, 본 발명의 제2 실시 형태에 따른 표시 장치에 있어서의 각 행의 화소 회로(10)의 동작을 도시하는 도면이다. 전원 제어 회로(4b)는, 1프레임 기간의 선두에서 소정 시간만 공통 전원선(121)에 로우 레벨 전위를 인가하고, 1/2프레임 기간 경과 후에 소정 시간만 공통 전원선(122)에 로우 레벨 전위를 인가한다. 이 때문에, 1∼(n/2)행째의 화소 회로는 1프레임 기간의 선두에서 초기화를 행하고, (n/2+1)∼n행째의 화소 회로는 1/2프레임 기간만큼 지연해서 초기화를 행한다. 1회째의 초기화 직후, 소정 시간만 1∼(n/2)행째의 모든 화소 회로가 동시에 선택되고, 2회째의 초기화 직후, 소정 시간만 (n/2+1)∼n행째의 모든 화소 회로가 동시에 선택되고, 선택된 화소 회로가 임계값 검출을 행한다. 1회째의 임계값 검출 후에 1∼(n/2)행째의 화소 회로가 행마다 순서대로 선택되고, 2회째의 임계값 검출 후에 (n/2+1)∼n행째의 화소 회로가 행마다 순서대로 선택된다. 선택된 화소 회로가 기입을 행한다. 각 행의 화소 회로는, 기입 후에 일정 시간 T2만큼 발광하고, 그 이외에서는 소등한다.
이 표시 장치에서는, 제1 실시 형태와 마찬가지로, 각 행의 화소 회로는 동일한 시간만 발광할 필요가 있지만, 프레임의 선두에서 반드시 초기화되는 제1 실시 형태의 경우와는 달리，n행째의 화소 회로의 발광이 1프레임 기간의 최후까지 완료할 필요는 없다. 이 때문에 도 10에 도시하는 예에서는, 화소 회로의 주사 속도는 통상과 동일하고, 화소 회로의 발광 기간의 길이 T2는 약 1/2프레임 기간으로 된다.
이상과 같이, 본 실시 형태의 표시 장치에 따르면, 제1 실시 형태와는 달리 화소 회로의 주사 속도를 통상과 동일하게 할 수 있으므로, 통상적인 경우와 마찬가지의 충분한 길이의 기입 시간을 확보할 수 있다. 또한, 화소 회로의 주사 속도를 통상적인 속도로 한 상태로, 발광 기간의 길이를 1/2프레임 기간 보다도 짧게 해도 된다. 혹은, 화소 회로의 주사 속도를 빠르게 하여, 발광 기간의 길이를 1/2프레임 기간보다 길게 해도 된다.
또한 본 실시 형태의 표시 장치에서는, 제1 실시 형태와는 달리 전원 제어 회로(4)에 설치하는 출력 버퍼의 개수가 2개로 증가하므로, 제1 실시 형태의 경우보다도 전원 제어 회로(4)의 회로 규모는 커지지만, 전원 제어 회로(4)에 설치하는 출력 버퍼의 개수는 전원선 VPi의 개수보다도 적게 할 수 있으므로, 전원 제어 회로(4)의 회로 규모를 작게 할 수 있다고 할 수 있다. 그밖에, 본 실시 형태의 구성에 따르면, 제1 실시 형태와 마찬가지의 효과를 발휘할 수 있을 뿐만 아니라, 공통 전원선(121, 122)에 서로 상이한 타이밍에서 초기화 전위를 인가하는 것에 의해, 화소 회로(10)의 선택 기간에 맞추어 적절한 타이밍에서 화소 회로(10)의 초기화를 행할 수 있다. 또한 공통 전원선(121, 122)에 대하여 인접 배치된 복수의 전원선 VPi를 접속하는 것에 의해, 화소 회로(10)에 대하여 표시 화면 내의 순서에 따라서 기입을 행할 수 있다.
(제3 실시 형태)
본 발명의 제3 실시 형태에 따른 표시 장치의 구성 및 동작은, 전원선의 접속 상태 및 화소 회로의 동작을 제외하는 것 이외에, 도 1에 도시하는 제1 실시 형태와 거의 마찬가지이므로, 동일한 구성 요소에는 동일한 부호를 붙이고 그 설명을 생략한다. 이하, 이 제3 실시 형태에 있어서의 특징적인 구성 및 동작에 대해서 설명한다.
도 11은, 본 발명의 제3 실시 형태에 따른 표시 장치에 있어서의 전원선 VPi의 접속 형태를 도시하는 도면이다. 이 표시 장치에는, 전원 제어 회로(4c)와 전원선 VPi을 접속하기 위해서, 2개의 공통 전원선(131, 132)이 설치된다. 공통 전원선(131, 132)의 일단은, 전원 제어 회로(4c)가 갖는 2개의 출력 단자에 각각 접속된다. 홀수행째의 전원선 VP1, VP3, …은 공통 전원선(131)에 접속되고, 짝수행째의 전원선 VP2, VP4, …는 공통 전원선(132)에 접속된다.
도 12는, 이 제3 실시 형태에 따른 표시 장치에 있어서의 각 행의 화소 회로(10)의 동작을 도시하는 도면이다. 전원 제어 회로(4c)는, 1프레임 기간의 선두에서 소정 시간만 공통 전원선(131)에 로우 레벨 전위를 인가하고, 1/2프레임 기간 경과 후에 소정 시간만 공통 전원선(132)에 로우 레벨 전위를 인가한다. 이 때문에, 홀수행째의 화소 회로는 1프레임 기간의 선두에서 초기화를 행하고, 짝수행째의 화소 회로는 1/2프레임 기간만큼 지연해서 초기화를 행한다. 1회째의 초기화의 직후, 소정 시간만 홀수행째의 모든 화소 회로가 동시에 선택되고, 2회째의 초기화의 직후, 소정 시간만 짝수행째의 모든 화소 회로가 동시에 선택되고, 선택된 화소 회로가 임계값 검출을 행한다. 1회째의 임계값 검출 후에 홀수행째의 화소 회로가 행마다 순서대로 선택되고, 2회째의 임계값 검출 후에 짝수행째의 화소 회로가 행마다 순서대로 선택된다. 선택된 화소 회로가 기입을 행한다. 각 행의 화소 회로는, 기입 후에 일정 시간 T3만큼 발광하고, 그 이외에서는 소등한다. 도 12에 도시하는 예에서는, 화소 회로의 주사 속도는 통상과 동일하고, 화소 회로의 발광 기간의 길이 T3은 약 1/2프레임 기간으로 된다.
이상과 같이, 본 실시 형태의 표시 장치에 따르면, 제2 실시 형태와 마찬가지로, 전원 제어 회로(4)의 회로 규모를 작게 할 수 있다고 할 수 있다. 그밖에, 본 실시 형태의 구성에 따르면, 제1 실시 형태와 마찬가지의 효과를 발휘할 수 있고, 또한 화소 회로(10)에 대하여 표시 화면 내의 순서에 따라서 기입을 행할 수 있다. 그러나, 화면 상반분과 하반분에서 휘도가 크게 상이한 경우 등, 공통 전원선(121, 122)을 흐르는 전류의 양이 크게 상이한 경우에는, 화면의 중앙에서 휘도차가 발생하는 경우가 있다. 본 실시 형태에 따른 표시 장치에 따르면, 제2 실시 형태의 경우와는 달리, 공통 전원선(131, 132)을 흐르는 전류의 양은 대부분의 경우 거의 동일하게 되므로, 화면의 중앙에 발생할 가능성이 있는 휘도차를 미리 방지할 수 있다.
(제4 실시 형태)
본 발명의 제4 실시 형태에 따른 표시 장치의 구성 및 동작은, 전원선의 접속 상태 및 화소 회로의 동작을 제외하는 것 이외에, 도 1에 도시하는 제1 실시 형태와 거의 마찬가지이므로, 동일한 구성 요소에는 동일한 부호를 붙이고 그 설명을 생략한다. 이하, 이 제4 실시 형태에 있어서의 특징적인 구성 및 동작에 대해서 설명한다.
도 13은, 제4 실시 형태에 따른 표시 장치에 있어서의 전원선 VPi의 접속 형태를 도시하는 도면이다. 이 표시 장치에는, 전원 제어 회로(4d)와 전원선 VPi를 접속하기 위해서, 3개의 공통 전원선(141∼143)이 설치된다. 공통 전원선(141∼143)의 일단은, 전원 제어 회로(4d)가 갖는 3개의 출력 단자에 각각 접속된다. 전원선 VP1∼VPn/3은 공통 전원선(141)에 접속되고, 전원선 VP(n/3+1)∼VP(2n/3)는 공통 전원선(142)에 접속되고, 전원선 VP(2n/3+1)∼VPn은 공통 전원선(143)에 접속된다.
도 14는, 제4 실시 형태에 따른 표시 장치에 있어서의 각 행의 화소 회로(10)의 동작을 도시하는 도면이다. 전원 제어 회로(4d)는, 1프레임 기간의 선두에서 소정 시간만 공통 전원선(141)에 로우 레벨 전위를 인가하고, 1/3프레임 기간 경과 후에 소정 시간만 공통 전원선(142)에 로우 레벨 전위를 인가하고, 또한 1/3프레임 기간 경과 후에 소정 시간만 공통 전원선(143)에 로우 레벨 전위를 인가한다. 이 때문에, 1∼(n/3)행째의 화소 회로는 1프레임 기간의 선두에서 초기화를 행하고, (n/3+1)∼(2n/3)행째의 화소 회로는 1/3프레임 기간만큼 지연해서 초기화를 행하고, (2n/3+1)∼n행째의 화소 회로는 또한 1/3프레임 기간만큼 지연해서 초기화를 행한다.
1회째의 초기화 후에 1∼(n/3)행째의 모든 화소 회로가 동시에 선택되고, 2회째의 초기화 후에 (n/3+1)∼(2n/3)행째의 모든 화소 회로가 동시에 선택되고, 3회째의 초기화 후에 (2n/3+1)∼n행째의 모든 화소 회로가 동시에 선택된다. 선택된 화소 회로가 임계값 검출을 행한다.
1회째의 임계값 검출 후에 1∼(n/3)행째의 화소 회로가 순서대로 선택되고, 2회째의 임계값 검출 후에 (n/3+1)∼(2n/3)행째의 화소 회로가 순서대로 선택되고, 3회째의 임계값 검출 후에 (2n/3+1)∼n행째의 화소 회로가 순서대로 선택된다. 선택된 화소 회로가 기입을 행한다. 각 행의 화소 회로는, 기입 후에 일정 시간 T4만큼 발광하고, 그 이외에서는 소등한다. 도 14에 도시하는 예에서는, 화소 회로의 주사 속도는 통상과 동일하고, 화소 회로의 발광 기간의 길이 T4는 약 2/3프레임 기간으로 된다.
또한, 공통 전원선(9)의 개수 p는 4 이상이어도 된다. 개수 p가 4 이상인 경우, 전원선 VPi의 접속 형태, 및 각 행의 화소 회로(10)의 동작은, 상기와 마찬가지이다. 또한, 개수 p가 3 이상인 경우에는, 인접 배치된 (n/p)개의 전원선을 동일한 공통 전원선에 접속해도 되고, (p-1)개 건너의 (n/p)개의 전원선을 동일한 공통 전원선에 접속해도 된다. 예를 들면, p=3의 경우에, 전원선 VPi를 2개 건너 선택하고, 전원선 VP1, VP4, …을 제1 공통 전원선에 접속하고, 전원선 VP2, VP5, …을 제2 공통 전원선에 접속하고, 전원선 VP3, VP6, …을 제3 공통 전원선에 접속해도 된다. 또한，p=1의 경우에는, 화소 회로(10)의 행에 대응해서 n개의 전원선 VPi를 설치하는 대신에, 전술한 도 8에 도시하는 바와 같이 화소 회로(10)의 열에 대응해서 m개의 전원선을 설치해도 된다. 또한，p=n의 경우에는, 공통 전원선(9)은 실질적으로 전원선 VPi와 동일하게 된다.
이와 같이 공통 전원선(9)의 개수 p, 화소 회로(10)의 주사 속도, 및 화소 회로(10)의 발광 기간의 길이는, 트레이드오프의 관계에 있다. 예를 들면, 공통 전원선(9)의 개수 p를 늘리면, 화소 회로(10)의 주사 속도를 지연시키거나, 화소 회로(10)의 발광 기간을 길게 하거나 할 수 있다. 단, 이때, 전원 제어 회로(4)에 설치하는 출력 버퍼의 개수가 증가하고, 전원 제어 회로(4)의 회로 규모가 증대한다. 따라서, 표시 장치의 사양이나 코스트 등을 고려하여, 이들 파라미터를 결정하면 된다.
이상과 같이, 본 실시 형태의 표시 장치에 따르면, 제2 실시 형태와 마찬가지로, 전원 제어 회로(4)의 회로 규모를 작게 할 수 있고，그밖에, 제2 실시 형태와 마찬가지의 효과를 발휘할 수 있다.
또한 제1로부터 제4까지의 각 실시 형태에 있어서 나타내는 바와 같이, 표시 장치(100)는, 매트릭스 형상으로 배치된 복수의 화소 회로(10)와, 화소 회로(10)의 행에 대응해서 설치된 복수의 주사 신호선 Gi 및 제어선 Ei와, 화소 회로(10)의 열에 대응해서 설치된 복수의 데이터선 Sj와, 화소 회로(10)에 전원 전위를 공급하기 위해서 설치된 복수의 전원선 VPi와, 2개 이상의 전원선 VPi에 접속된 ｐ(p≥1)개의 공통 전원선(9)과, 주사 신호선 Gi 및 제어선 Ei를 구동하는 게이트 드라이버 회로(2)와, 데이터선 Sj를 구동하는 소스 드라이버 회로(3)와, 전원선 VPi를 구동하는 전원 제어 회로(4)를 구비하고 있다. 화소 회로(10)는, 유기 EL 소자(16)(전기 광학 소자)와, 유기 EL 소자(16)를 흐르는 전류의 경로 상에 설치된 TFT(12)(구동용 트랜지스터)와, TFT(12)의 게이트 단자와 데이터선 Sj 사이에 설치된 TFT(11)(기입 제어 트랜지스터)와, TFT(12)의 드레인 단자와 전원선 VPi 사이에 설치된 TFT(13)(발광 제어 트랜지스터)와, TFT(12)의 소스 단자와 게이트 단자 사이에 설치된 컨덴서(15)를 포함하고 있다. 전원 제어 회로(4)는, p개의 공통 전원선(9)에 전원 전위 및 초기화 전위를 절환해서 인가한다. 이러한 구성에 의해 상기 각 효과를 발휘할 수 있다.
(제5 실시 형태)
본 발명의 제5 실시 형태에 따른 표시 장치의 구성 및 동작은, 영상 신호선의 전위 변화에 따른 초기화 동작을 제외하는 것 이외에, 도 1에 도시하는 제1 실시 형태와 거의 마찬가지이므로, 동일한 구성 요소에는 동일한 부호를 붙이고 그 설명을 생략한다. 이하, 이 제5 실시 형태에 있어서의 특징적인 구성 및 동작에 대해서 설명한다.
도 15는, 본 실시 형태에 있어서의 화소 회로(20)의 구동 방법을 나타내는 타이밍차트를 도시하는 도면이다. 이하, 도 15를 참조하여 1행째의 화소 회로의 동작을 설명한다. 또한, 도 15에 도시하는 각 기호는 도 3에 도시하는 각 기호와 동일하다.
이하, 도 15를 참조하여, 1행째의 화소 회로의 동작을 설명한다. 본 실시 형태에 있어서의 전원선 VP1의 전위는 전원 전위로부터 변동하지 않고 일정하다. 그 때문에, 이 전위는 도 15에는 도시되어 있지 않다. 시각 t21보다 전에는, 주사 신호선 G1 및 제어선 E1의 전위는 로우 레벨이다. 이 때문에, 화소 회로(10)는 소등하고 있고, TFT(12)의 소스 전위 VS1은, 전원선 VP1로부터의 전류가 흐르지 않기 때문에, 유기 EL 소자(16)의 컷오프 전압 Vth_EL까지 인하되어 있다.
시각 t21에 있어서, 데이터선 Sj에는 소정의 초기화용 전압 VH가 인가된다. 이 초기화용 전압 VH는, 리셋을 위한 신호 전압으로서, 후술하는 전위 변화량을 발생시키기 위한 미리 정해진 하이 레벨의 전압이다.
시각 t22에 있어서, 주사 신호선 G1의 전위는 하이 레벨로 되기 때문에, TFT(11)가 온함으로써, 초기화용 전압 VH는, TFT(12)의 게이트 전위 VG1로서 기입된다. 이때, 컨덴서(15)에 의해 용량 결합된 TFT(12)의 소스 전위 VS1은, 일시적으로 상승하지만, 유기 EL 소자(16)를 거쳐서 방전이 행해지는 결과, TFT(12)의 소스 전위 VS1은, 즉시 컷오프 전압 Vth_EL까지 인하된다.
시각 t23에 있어서, TFT(11)를 온한 상태로, 데이터선 Sj의 전위를 초기화용 전압 VH로부터 기준 전위 Vref까지 저하시킨다. 이 전위 변화는, 컨덴서(15)를 거쳐서 용량 결합된 TFT(12)의 소스 전위를 저하시킨다. 즉 시각 t23 이후에 있어서의 TFT(12)의 게이트-소스간 전압 Vgs는, 다음의 식(5)에서 주어진다.
Vgs=Vth_EL-Cst/(COLED+Cst)×(VH-Vref) … (5)
단, 상기 식(5)에 있어서, COLED는 유기 EL 소자(16)의 용량값이며, Cst는 컨덴서(15)의 용량값이다.
계속되는 시각 t24 이후에서는, 제1로부터 제4까지의 실시 형태와 마찬가지로, 임계값 검출, 기입, 및 발광이 이루어지기 때문에, 이후의 설명은 생략한다.
이상과 같이, 본 실시 형태의 표시 장치에 따르면, 제1로부터 제4까지의 실시 형태와는 달리 전원 제어 회로(4)에 설치하는 1개의 출력 버퍼는 일정한 전원 전위를 출력하기만 하고 일체 구동되지 않는다. 따라서, 전위를 변화시키는 구동을 행하는 능력이 필요없으므로, 전원 제어 회로(4)의 회로 규모를 작게 할 수 있다. 그밖에, 본 실시 형태의 구성에 따르면, 제1 실시 형태와 마찬가지의 효과를 발휘할 수 있다.
(주된 변형예)
상기 제2 실시 형태에서는, 상기 제1 실시 형태와 마찬가지로, 데이터 기입 후의 가까운 시점에서 발광 기간이 개시되는 구성으로 했지만, 제1 실시 형태에 있어서 도 6을 나타내어 다른 예로서 설명한 바와 같이, 발광 기간의 개시 시점이 1∼(n/2)행째와, (n/2+1)∼n행째에서 각각 일치하도록 정해도 된다.
도 16은, 상기 변형예의 구성에 있어서의 제어선 Ei의 접속 형태를 도시하는 도면이다. 도 16에 도시하는 표시 장치에는, 주사 신호선 구동 회로(102b)와 제어선 Ei를 접속하기 위해서, 2개의 공통 제어선(221, 222)이 설치된다. 공통 제어선(221, 222)의 일단은, 주사 신호선 구동 회로(102b)가 갖는 2개의 출력 단자에 각각 접속된다. 제어선 E1∼En/2는 공통 제어선(221)에 접속되고, 제어선 E(n/2+1)∼En은 공통 제어선(222)에 접속된다.
도 17은, 이 제2 실시 형태의 변형예에 따른 표시 장치에 있어서의 각 행의 화소 회로(10)의 동작을 도시하는 도면이다. 이 도 17에 도시하는 예를 도 10에 도시하는 예와 비교하면 알 수 있는 바와 같이, 각 행에 있어서의 초기화, 임계값 검출, 및 선택에 대해서는 마찬가지이지만, 발광 기간의 개시 시점은, 도 6에 도시하는 예와 같이 전체 행에서 일치하는 것은 아니고, 1∼(n/2)행째와, (n/2+1)∼n행째에서 각각 일치한다.
이상과 같이, 이 변형예에서는, 제1 실시 형태와는 달리 제2 실시 형태와 마찬가지로 화소 회로의 주사 속도를 통상과 동일하게 할 수 있으므로, 통상적인 경우와 마찬가지의 충분한 길이의 기입 시간을 확보할 수 있다. 또한, 1∼(n/2)행째와, (n/2+1)∼n행째에 있어서의 각 화소 회로(10)에 있어서의 TFT(12)에 발생하는 리크 전류를 각각에서 거의 동일하게 할 수 있으므로, 리크 전류에 의한 휘도 저하량이 1∼(n/2)행째와, (n/2+1)∼n행째의 화소 회로(10)에 있어서 거의 동일하게 되고, 결과적으로 표시 불균일을 억제할 수 있다. 또한, 주사 신호선 구동 회로(102b)의 제어 신호용 출력 단자를 2개로 할 수 있기 때문에 구성을 간단히 할 수 있고, 또한 공통 제어선을 2개로 할 수 있기 때문에 제어선 Ei까지의 배선 영역 면적을 작게 할 수 있다.
또한 상기 제3 실시 형태에 있어서도, 상기 제1 실시 형태와 마찬가지로, 데이터 기입 후의 가까운 시점에서 발광 기간이 개시되는 구성으로 했지만, 발광 기간의 개시 시점이 짝수행과 홀수행에서 각각 일치하도록 정해도 된다.
도 18은, 상기 변형예의 구성에 있어서의 제어선 Ei의 접속 형태를 도시하는 도면이다. 도 18에 도시하는 표시 장치에는, 주사 신호선 구동 회로(102c)와 제어선 Ei를 접속하기 위해서, 2개의 공통 제어선(231, 232)이 설치된다. 공통 제어선(231, 232)의 일단은, 주사 신호선 구동 회로(102c)가 갖는 2개의 출력 단자에 각각 접속된다. 홀수행째의 제어선 E1, E3, …은 공통 제어선(231)에 접속되고, 짝수행째의 제어선 E2, E4, …은 공통 제어선(232)에 접속된다.
도 19는, 이 제3 실시 형태의 변형예에 따른 표시 장치에 있어서의 각 행의 화소 회로(10)의 동작을 도시하는 도면이다. 이 도 19에 도시하는 예를 도 12에 도시하는 예와 비교하면 알 수 있는 바와 같이, 각 행에 있어서의 초기화, 임계값 검출, 및 선택에 대해서는 마찬가지이지만, 발광 기간의 개시 시점은, 도 6에 도시하는 예와 같이 전체 행에서 일치하는 것은 아니고, 짝수행째와, 홀수행째에서 각각 일치한다.
이상과 같이, 이 변형예에서도 마찬가지로 화소 회로의 주사 속도를 통상과 동일하게 할 수 있으므로, 통상적인 경우와 마찬가지의 충분한 길이의 기입 시간을 확보할 수 있다. 또한, 짝수행째와, 홀수행째에 있어서의 각 화소 회로(10)에 있어서의 TFT(12)에 발생하는 리크 전류를 각각에서 거의 동일하게 할 수 있으므로, 리크 전류에 의한 휘도 저하량이 거의 동일하게 되고, 결과적으로 표시 불균일을 억제할 수 있다. 또한, 주사 신호선 구동 회로(102c)의 제어 신호용 출력 단자를 2개로 할 수 있기 때문에 구성을 간단히 할 수 있고, 또한 공통 제어선을 2개로 할 수 있기 때문에 제어선 Ei까지의 배선 영역 면적을 작게 할 수 있다.
또한, 도 13 및 도 14에 도시하는 제4 실시 형태에 대해서도, 여기서는 자세한 설명을 생략하지만, 상기와 마찬가지로 발광 기간의 개시 시점을 일치하도록 제어할 수 있으므로, 마찬가지의 구성에 의해 상기와 마찬가지의 효과를 얻을 수 있다.
(그밖의 변형예)
상기 제1로부터 제4까지의 각 실시 형태에 있어서, 유기 EL 소자(16)의 용량값은, 컨덴서(15)의 용량값보다도 매우 큰 것이 통상이지만, 이 용량값의 차가 매우 크다고는 할 수 없는 구성예도 생각된다. 그 경우에는, 전술한 바와 같이 상기 식(1)로부터 상기 식(2)로의 변형을 행할(적어도 정밀도 좋게 행할) 수 없으므로, TFT(12)의 게이트-소스간 전압 Vgs는 거의 (Vdat1-Vref+Vth)로 된다고는 할 수 없게 된다. 따라서, 도 20에 도시하는 보조 컨덴서(25)를 개삽하는 구성이 생각된다.
도 20은, 도 2에 도시하는 화소 회로(10)의 회로도의 변형예이다. 도 20에 도시하는 바와 같이, 이 화소 회로(20)는, 도 2에 도시하는 화소 회로(10)와 거의 마찬가지의 구성이지만, 유기 EL 소자(16)와 병행해서 접속되는 보조 컨덴서(25)가 새롭게 설치되어 있다. 이 보조 컨덴서(25)의 용량값은, 유기 EL 소자(16)의 용량값과, 컨덴서(15)의 용량값에 기초하여 적시에 정해지지만, COLED≫Cst의 관계가 성립하는 것이 바람직하다. 그렇게 하면, 상기 식(1)을 상기 식(2)로 변형할 수 있으므로, 간이한 계산식으로 보상 정밀도를 향상시킬 수 있다.
<산업상의 이용 가능성>
본 발명은, 표시 장치에 관한 것으로, 유기 EL 소자 등의 전류로 구동되는 자발광형 표시 소자를 구비한 유기 EL 디스플레이 등의 표시 장치에 적합하다.
1 : 표시 제어 회로
2 : 게이트 드라이버 회로
3 : 소스 드라이버 회로
4 : 전원 제어 회로
5 : 시프트 레지스터
6 : 레지스터
7 : 래치 회로
8 : D/A 변환기
9 : 공통 전원선
10, 20, 30 : 화소 회로
11 : TFT(기입 제어 트랜지스터)
12 : TFT(구동용 트랜지스터)
13 : TFT(발광 제어 트랜지스터)
15 : 컨덴서
16 : 유기 EL 소자(전기 광학 소자)
25 : 보조 컨덴서
100 : 표시 장치
Gi : 주사 신호선
Ei : 제어선
Sj : 데이터선
VPi : 전원선

Claims (12)

  1. 액티브 매트릭스형의 표시 장치로서,
    표시할 화상을 나타내는 신호를 전달하기 위한 복수의 영상 신호선과,
    상기 복수의 영상 신호선과 교차하는 복수의 주사 신호선 및 복수의 제어선과,
    상기 복수의 영상 신호선과 상기 복수의 주사 신호선의 교차점에 각각 대응해서 매트릭스 형상으로 배치된, 표시할 화상을 형성하는 복수의 화소 회로와,
    상기 복수의 화소 회로에 전원 전위를 공급하는 복수의 전원선과,
    상기 복수의 주사 신호선 및 상기 복수의 제어선을 선택적 또는 일괄적으로 구동하는 주사 신호선 구동 회로와,
    상기 표시할 화상을 나타내는 신호를 인가하는 것에 의해 상기 복수의 영상 신호선을 구동하는 영상 신호선 구동 회로와,
    상기 복수의 전원선을 구동하는 전원 제어 회로를 구비하고,
    상기 화소 회로는,
    상기 전원선으로부터 공급되는 전류에 의해 구동되는 전기 광학 소자와,
    상기 전기 광학 소자를 흐르는 전류의 경로 상에 설치되고, 해당 경로에 흘려져야 할 전류를 결정하는 구동용 트랜지스터와,
    상기 구동용 트랜지스터의 제어 단자와 상기 영상 신호선 사이에 설치되고, 상기 주사 신호선 구동 회로에 의해 상기 주사 신호선이 액티브하게 되도록 구동될 때에 상기 구동용 트랜지스터의 상기 제어 단자와 상기 영상 신호선을 접속하는 기입 제어 트랜지스터와,
    상기 구동용 트랜지스터의 한쪽 도통 단자와 상기 전원선 사이에 설치되고, 상기 주사 신호선 구동 회로에 의해 상기 제어선이 액티브하게 되도록 구동될 때에 상기 한쪽 도통 단자와 상기 전원선을 접속하는 발광 제어 트랜지스터와,
    상기 구동용 트랜지스터의 다른 쪽의 도통 단자와 제어 단자 사이에 설치된 컨덴서를 포함하고,
    상기 주사 신호선 구동 회로는, 상기 화상이 표시되기 전에 있어서의 프레임 기간 개시 시점 후에 설정되는 상기 전기 광학 소자를 초기화하기 위한 초기화 기간, 및 해당 초기화 기간 후에 설정되는 상기 구동용 트랜지스터의 임계값 전압을 보상하기 위한 임계값 검출 기간에, 상기 복수의 주사 신호선의 적어도 일부를 일괄적으로 액티브하게 되도록 구동함과 함께, 상기 임계값 검출 기간에, 상기 복수의 제어선의 적어도 일부를 일괄적으로 액티브하게 되도록 구동한 후, 상기 화상을 표시하기 위해서 상기 복수의 주사 신호선을 선택적으로 구동하며,
    상기 주사 신호선 구동 회로는, 상기 복수의 주사 신호선 및 상기 복수의 제어선을 복수군으로 그룹화하여 구동하는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 전원 제어 회로는, 상기 초기화 기간에, 상기 전기 광학 소자를 초기화하기 위한 초기화 전위를 상기 복수의 전원선에 부여하고, 상기 초기화 기간 이외의 기간에, 상기 전원 전위를 상기 복수의 전원선에 부여하고,
    상기 주사 신호선 구동 회로는, 상기 초기화 기간에, 상기 복수의 제어선의 상기 적어도 일부를 일괄적으로 액티브하게 되도록 구동하는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서,
    상기 주사 신호선 구동 회로는, 상기 초기화 기간 및 상기 임계값 검출 기간에, 상기 복수의 주사 신호선 및 상기 복수의 제어선을 복수군으로 그룹화했을 때의 1군의 주사 신호선 및 제어선을 각각 일괄적으로 액티브하게 되도록 구동함과 함께, 상기 초기화 기간 및 상기 임계값 검출 기간과는 상이한 기간에 설정되는 1 이상의 상이한 초기화 기간 및 상이한 임계값 검출 기간에, 상기 1군과는 상이한 1군마다 상기 주사 신호선 및 상기 제어선을 각각 일괄적으로 액티브하게 되도록 구동하는 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서,
    상기 주사 신호선 구동 회로는, 상기 발광 제어 트랜지스터를 도통 상태로 하는 기간이 모두 동일한 길이로 되도록, 상기 화상을 표시하기 위해서 선택적으로 액티브하게 되도록 구동되는 주사 신호선의 선택이 종료될 때마다, 해당 주사 신호선에 대응하는 제어선을 액티브하게 되도록 구동하는 것을 특징으로 하는 표시 장치.
  5. 제3항에 있어서,
    상기 복수의 전원선은, 복수군으로 그룹화했을 때의 동일군의 2개의 전원선이 인접하지 않도록, 상이한 군마다 1개씩 순서대로 설치되는 것을 특징으로 하는 표시 장치.
  6. 제3항에 있어서,
    상기 복수의 전원선 중의 1군에 공통적으로 접속되는 1개의 공통 전원선을 상기 군마다 더 구비하고,
    상기 전원 제어 회로는, 상기 초기화 기간 또는 상기 상이한 초기화 기간에, 상기 군마다 대응하는 1개의 공통 전원선을 거쳐서 상기 초기화 전위를 상기 복수의 전원선에 부여하는 것을 특징으로 하는 표시 장치.
  7. 제2항에 있어서,
    상기 주사 신호선 구동 회로는, 상기 발광 제어 트랜지스터를 도통 상태로 하는 기간이 모두 동일한 길이로 되도록, 상기 임계값 검출 기간 후의 시점으로부터 상기 복수의 주사 신호선의 적어도 일부의 선택이 종료되는 시점까지의 적어도 일부의 기간, 상기 적어도 일부의 주사 신호선에 대응하는 적어도 일부의 제어선을 비액티브하게 되도록 구동한 후, 해당 시점으로부터 다음의 초기화 기간의 개시 시점까지의 적어도 일부의 기간, 상기 적어도 일부의 제어선을 일괄적으로 액티브하게 되도록 구동하는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서,
    상기 주사 신호선 구동 회로는, 상기 초기화 기간 및 상기 임계값 검출 기간에, 상기 복수의 주사 신호선 및 상기 복수의 제어선을 복수군으로 그룹화했을 때의 1군의 주사 신호선 및 제어선을 각각 일괄적으로 액티브하게 되도록 구동함과 함께, 상기 초기화 기간 및 상기 임계값 검출 기간과는 상이한 기간에 설정되는 1 이상의 상이한 초기화 기간 및 상이한 임계값 검출 기간에, 상기 1군과는 상이한 1군마다 상기 주사 신호선 및 상기 제어선을 각각 일괄적으로 액티브하게 되도록 구동하고, 상기 상이한 임계값 검출 기간 후의 시점으로부터 상기 1군의 주사 신호선의 선택이 종료되는 시점까지의 적어도 일부의 기간, 해당 1군의 주사 신호선에 대응하는 1군의 제어선을 비액티브하게 되도록 구동한 후, 해당 시점으로부터 다음의 상이한 초기화 기간의 개시 시점까지의 적어도 일부의 기간, 상기 1군의 제어선을 일괄적으로 액티브하게 되도록 구동하는 것을 특징으로 하는 표시 장치.
  9. 제7항에 있어서,
    상기 복수의 제어선 중의 적어도 일부에 공통적으로 접속되는 적어도 1개의 공통 제어선을 더 구비하고,
    상기 주사 신호선 구동 회로는, 상기 적어도 1개의 공통 제어선을 구동함으로써, 상기 제어선을 일괄적으로 구동하는 것을 특징으로 하는 표시 장치.
  10. 제1항에 있어서,
    상기 전원 제어 회로는, 상기 복수의 전원선에 상기 전원 전위만을 부여하고,
    영상 신호선 구동 회로는, 상기 복수의 영상 신호선 모든 전위를, 상기 전기 광학 소자의 임계값을 초과하지 않는 전류를 흘리기 위해서 상기 구동용 트랜지스터의 제어 단자에 공급되는 기준 전위보다도 큰 하이 레벨 전위로 설정한 후, 상기 초기화 기간 내의 소정의 시점에 상기 복수의 제어선의 모두를 비액티브하게 유지한 상태에서, 상기 복수의 영상 신호선 모든 전위를, 상기 기준 전위로 변화시키는 것을 특징으로 하는 표시 장치.
  11. 제1항에 있어서,
    상기 전기 광학 소자와 병렬로 접속되는 보조 컨덴서를 더 구비하는 것을 특징으로 하는 표시 장치.
  12. 표시할 화상을 나타내는 신호를 전달하기 위한 복수의 영상 신호선과, 상기 복수의 영상 신호선과 교차하는 복수의 주사 신호선 및 복수의 제어선과, 상기 복수의 영상 신호선과 상기 복수의 주사 신호선의 교차점에 각각 대응해서 매트릭스 형상으로 배치된, 표시할 화상을 형성하는 복수의 화소 회로와, 상기 복수의 화소 회로에 전원 전위를 공급하는 복수의 전원선을 구비하는 액티브 매트릭스형의 표시 장치를 구동하는 방법으로서,
    상기 복수의 주사 신호선 및 상기 복수의 제어선을 선택적 또는 일괄적으로 구동하는 주사 신호선 구동 스텝과,
    상기 표시할 화상을 나타내는 신호를 인가하는 것에 의해 상기 복수의 영상 신호선을 구동하는 영상 신호선 구동 스텝과,
    상기 복수의 전원선을 구동하는 전원 제어 스텝을 구비하고,
    상기 화소 회로는,
    상기 전원선으로부터 공급되는 전류에 의해 구동되는 전기 광학 소자와,
    상기 전기 광학 소자를 흐르는 전류의 경로 상에 설치되고, 해당 경로에 흘려져야 할 전류를 결정하는 구동용 트랜지스터와,
    상기 구동용 트랜지스터의 제어 단자와 상기 영상 신호선 사이에 설치되고, 상기 주사 신호선 구동 스텝에 의해 상기 주사 신호선이 액티브하게 되도록 구동될 때에 상기 구동용 트랜지스터의 상기 제어 단자와 상기 영상 신호선을 접속하는 기입 제어 트랜지스터와,
    상기 구동용 트랜지스터의 한쪽 도통 단자와 상기 전원선 사이에 설치되고, 상기 주사 신호선 구동 스텝에 의해 상기 제어선이 액티브하게 되도록 구동될 때에 상기 한쪽 도통 단자와 상기 전원선을 접속하는 발광 제어 트랜지스터와,
    상기 구동용 트랜지스터의 다른 쪽의 도통 단자와 제어 단자 사이에 설치된 컨덴서를 포함하고,
    상기 주사 신호선 구동 스텝에서는, 상기 화상이 표시되기 전에 있어서의 프레임 기간 개시 시점 후에 설정되는 상기 전기 광학 소자를 초기화하기 위한 초기화 기간, 및 해당 초기화 기간 후에 설정되는 상기 구동용 트랜지스터의 임계값 전압을 보상하기 위한 임계값 검출 기간에, 상기 복수의 주사 신호선의 적어도 일부를 일괄적으로 액티브하게 되도록 구동함과 함께, 상기 임계값 검출 기간에, 상기 복수의 제어선의 적어도 일부를 일괄적으로 액티브하게 되도록 구동한 후, 상기 화상을 표시하기 위해서 상기 복수의 주사 신호선을 선택적으로 구동하며,
    상기 주사 신호선 구동 스텝에서는, 상기 복수의 주사 신호선 및 상기 복수의 제어선을 복수군으로 그룹화하여 구동하는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020137003257A 2010-07-12 2011-06-01 표시 장치 및 그 구동 방법 KR101452655B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010157625 2010-07-12
JPJP-P-2010-157625 2010-07-12
JP2010202702 2010-09-10
JPJP-P-2010-202702 2010-09-10
PCT/JP2011/062581 WO2012008232A1 (ja) 2010-07-12 2011-06-01 表示装置およびその駆動方法

Publications (2)

Publication Number Publication Date
KR20130051986A KR20130051986A (ko) 2013-05-21
KR101452655B1 true KR101452655B1 (ko) 2014-10-22

Family

ID=45469242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137003257A KR101452655B1 (ko) 2010-07-12 2011-06-01 표시 장치 및 그 구동 방법

Country Status (6)

Country Link
US (1) US8994621B2 (ko)
EP (1) EP2595140B1 (ko)
JP (1) JP5554411B2 (ko)
KR (1) KR101452655B1 (ko)
CN (1) CN103003864B (ko)
WO (1) WO2012008232A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451744B1 (ko) * 2011-10-12 2014-10-16 엘지디스플레이 주식회사 유기발광소자표시장치
KR102077661B1 (ko) * 2013-05-07 2020-02-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
JP2015043008A (ja) * 2013-08-26 2015-03-05 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP2015141315A (ja) * 2014-01-29 2015-08-03 日本放送協会 駆動回路、表示装置、表示装置の駆動方法
JP2015152700A (ja) * 2014-02-13 2015-08-24 株式会社Ｊｏｌｅｄ 表示装置および表示方法
US10339866B2 (en) * 2014-07-15 2019-07-02 Sharp Kabushiki Kaisha Display device and driving method therefor
TWI553609B (zh) * 2014-08-26 2016-10-11 友達光電股份有限公司 顯示裝置及其驅動方法
US20160071822A1 (en) * 2014-09-08 2016-03-10 International Business Machines Corporation OPTIMIZING POWER DISTRIBUTION FROM A POWER SOURCE THROUGH A C4 SOLDER BALL GRID INTERCONNECTED THROUGH SILICON VIAS IN INTERMEDIATE INTEGRATED CIRCUIT CHIP CONNECTED TO CIRCUITRY IN AN UPPER INTEGRATED CIRCUIT CHIP THROUGH A GRID OF MICRO uC4 SOLDER BALLS
JP6518471B2 (ja) 2015-03-19 2019-05-22 株式会社ジャパンディスプレイ 発光素子表示装置
CN105096819B (zh) * 2015-04-21 2017-11-28 北京大学深圳研究生院 一种显示装置及其像素电路
JP6799955B2 (ja) * 2016-07-12 2020-12-16 株式会社ジャパンディスプレイ 表示装置
JP2018063351A (ja) * 2016-10-13 2018-04-19 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の駆動方法
CN106340270A (zh) * 2016-10-19 2017-01-18 深圳市华星光电技术有限公司 补偿电路及有机发光二极管显示器
CN106652806B (zh) * 2016-12-15 2019-02-26 广东威创视讯科技股份有限公司 显示屏配置电源确定方法和***
CN111034178B (zh) * 2017-09-14 2022-09-20 新唐科技日本株式会社 固体摄像装置及具备该固体摄像装置的摄像装置
WO2019186765A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置およびその駆動方法
US10964262B1 (en) * 2018-08-30 2021-03-30 Apple Inc. Systems and methods for reducing visual artifacts in displays due to refresh rate
CN109742134B (zh) * 2019-03-15 2022-07-05 合肥京东方卓印科技有限公司 有机发光二极管显示装置及其驱动方法
CN110189704B (zh) * 2019-06-28 2021-10-15 上海天马有机发光显示技术有限公司 一种电致发光显示面板、其驱动方法及显示装置
KR20210059105A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN111968576B (zh) 2020-08-21 2022-01-07 上海视涯技术有限公司 一种有机发光显示面板以及驱动方法
CN113611250A (zh) * 2021-08-10 2021-11-05 京东方科技集团股份有限公司 显示基板及显示装置
CN115240585B (zh) * 2022-06-27 2023-07-18 惠科股份有限公司 显示驱动电路及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009133914A (ja) 2007-11-28 2009-06-18 Sony Corp 表示装置
KR20090102644A (ko) * 2008-03-26 2009-09-30 소니 가부시끼 가이샤 화상표시장치 및 화상표시방법
JP2010054564A (ja) 2008-08-26 2010-03-11 Sony Corp 画像表示装置及び画像表示装置の駆動方法
KR20120000887A (ko) * 2010-06-28 2012-01-04 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그의 구동방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3877049B2 (ja) 2000-06-27 2007-02-07 株式会社日立製作所 画像表示装置及びその駆動方法
US6738034B2 (en) 2000-06-27 2004-05-18 Hitachi, Ltd. Picture image display device and method of driving the same
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
KR100592646B1 (ko) 2004-11-08 2006-06-26 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동방법
JP2006215275A (ja) 2005-02-03 2006-08-17 Sony Corp 表示装置
CA2508972A1 (en) * 2005-06-08 2006-12-08 Ignis Innovation Inc. New timing schedule for stable operation of amoled displays
CN102663977B (zh) 2005-06-08 2015-11-18 伊格尼斯创新有限公司 用于驱动发光器件显示器的方法和***
JP2007148129A (ja) 2005-11-29 2007-06-14 Sony Corp 表示装置及びその駆動方法
JP4636006B2 (ja) 2005-11-14 2011-02-23 ソニー株式会社 画素回路及び画素回路の駆動方法、表示装置及び表示装置の駆動方法、並びに、電子機器
US8004477B2 (en) 2005-11-14 2011-08-23 Sony Corporation Display apparatus and driving method thereof
EP1793366A3 (en) * 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP4240059B2 (ja) 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP2007316453A (ja) 2006-05-29 2007-12-06 Sony Corp 画像表示装置
JP4203772B2 (ja) 2006-08-01 2009-01-07 ソニー株式会社 表示装置およびその駆動方法
JP2008051990A (ja) * 2006-08-24 2008-03-06 Sony Corp 表示装置
TWI444967B (zh) 2007-06-15 2014-07-11 Panasonic Corp Image display device
JP2009104013A (ja) * 2007-10-25 2009-05-14 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2009192854A (ja) 2008-02-15 2009-08-27 Casio Comput Co Ltd 表示駆動装置、並びに、表示装置及びその駆動制御方法
JP2009244666A (ja) * 2008-03-31 2009-10-22 Sony Corp パネルおよび駆動制御方法
JP5146090B2 (ja) 2008-05-08 2013-02-20 ソニー株式会社 Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
JP5380996B2 (ja) * 2008-10-10 2014-01-08 ソニー株式会社 ３次元画像システム、表示装置、３次元画像システムのシャッター動作同期装置、３次元画像システムのシャッター動作同期方法及び電子機器
JP2010145578A (ja) 2008-12-17 2010-07-01 Sony Corp 表示装置、表示装置の駆動方法および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009133914A (ja) 2007-11-28 2009-06-18 Sony Corp 表示装置
KR20090102644A (ko) * 2008-03-26 2009-09-30 소니 가부시끼 가이샤 화상표시장치 및 화상표시방법
JP2010054564A (ja) 2008-08-26 2010-03-11 Sony Corp 画像表示装置及び画像表示装置の駆動方法
KR20120000887A (ko) * 2010-06-28 2012-01-04 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그의 구동방법

Also Published As

Publication number Publication date
WO2012008232A1 (ja) 2012-01-19
JPWO2012008232A1 (ja) 2013-09-05
JP5554411B2 (ja) 2014-07-23
EP2595140B1 (en) 2020-06-10
CN103003864A (zh) 2013-03-27
EP2595140A1 (en) 2013-05-22
EP2595140A4 (en) 2014-05-14
US20130106823A1 (en) 2013-05-02
CN103003864B (zh) 2015-04-01
US8994621B2 (en) 2015-03-31
KR20130051986A (ko) 2013-05-21

Similar Documents

Publication Publication Date Title
KR101452655B1 (ko) 표시 장치 및 그 구동 방법
JP5721736B2 (ja) 表示装置およびその駆動方法
JP5680218B2 (ja) 表示装置およびその駆動方法
WO2017115713A1 (ja) 画素回路ならびに表示装置およびその駆動方法
JP5726325B2 (ja) 表示装置およびその駆動方法
KR102626519B1 (ko) 유기발광소자표시장치
KR20070114646A (ko) 화상표시장치
JP2015025978A (ja) 駆動回路、表示装置、及び駆動方法
CN109817154B (zh) 选通驱动器和包括该选通驱动器的电致发光显示装置
JP2015049385A (ja) 駆動回路、表示装置、及び駆動方法
KR101947577B1 (ko) 화소 회로와 그 구동 방법 및 이를 이용한 유기 발광 표시 장치
WO2011125361A1 (ja) 表示装置およびその駆動方法
KR102498990B1 (ko) 표시 장치
US11961474B2 (en) Display device
KR102485956B1 (ko) 표시 장치
WO2012128073A1 (ja) 表示装置およびその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 4