JP2015043008A - 有機ｅｌ表示装置 - Google Patents

Abstract

【課題】初期値電圧を印加する有機ＥＬ表示装置において、映像電圧を書き込む時間を従来よりも増加させる。
【解決手段】マトリクス状に配置された複数の画素と、前記各画素に映像電圧を供給する複数の映像線と、前記各画素に走査電圧を供給する複数の走査線とを有し、前記各画素は、それぞれ有機ＥＬ素子を有する有機ＥＬ表示装置であって、Ｎを２以上の整数（２≦Ｎ）、ｋを任意の正の整数とするとき、ｋ番目の走査期間に、前記Ｎ本の走査線に対して一括して選択走査電圧を供給するとともに、前記各映像線に対して初期化電圧を供給する手段と、（ｋ＋１）番目ないし（ｋ＋Ｎ）番目のそれぞれの走査期間に、前記Ｎ本の走査線に対して順次選択走査電圧を供給するとともに、前記各映像線に対して映像電圧を供給する手段を有する。
【選択図】図４

Description

本発明は、有機ＥＬ表示装置に係わり、特に、画素回路の駆動トランジスタの閾値電圧を補償する際に有効な技術に関する。

近年、フラットディスプレイ装置の需要が増大している。特に、有機ＥＬ（Electro Luminescence）素子（ＯＬＥＤ；Organic Light Emitting Diode）を用いた有機ＥＬ表示装置は、消費電力、軽さ、薄さ、動画特性、視野角などの点で優れており、開発、実用化も進んでいる。
有機ＥＬ表示装置は、駆動トランジスタを有する画素回路を備えており、当該画素回路の駆動トランジスタは、ゲート電極に入力される、映像データに応じた映像電圧に応じて、有機ＥＬ素子に流れる駆動電流を制御して、表示される画像の階調を制御する。
一般に、駆動トランジスタは、半導体膜に、ポリシリコン（多結晶シリコン）を使用するポリシリコン薄膜トランジスタで構成されるが、ポリシリコン薄膜トランジスタは、閾値電圧のバラツキが大きい、あるいは、経時的に閾値電圧が変動することが知られている。
そのため、映像データに応じた映像電圧によって、階調を制御する有機ＥＬ表示装置では、駆動トランジスタの閾値電圧のバラツキ、あるいは、経時的なしきい値変動によって、有機ＥＬ素子に流れる電流の電流値が変動して、輝度のバラツキが生じるという問題があった。
前述した問題を解決するために、各画素の有機ＥＬ素子に流れる電流を検出して、当該検出した電流に基づき所定のオフセット電圧を印加することによって閾値電圧を補正することが、下記特許文献１に記載されている。

特開２００９−１６９４３２号公報

従来、前述した駆動トランジスタの閾値電圧を補償するために、初期値電圧と映像電圧を交互に印加する駆動方法が知られている。
前述した手法では、各画素に映像電圧を書き込む時間が約半分になり、また、画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）のスクエア構造では、さらに、各画素に映像電圧を書き込む時間が半分になる。さらに、高精細化による走査ライン数の増加によっても各画素に映像電圧を書き込む時間は短くなる。
短時間で、各画素に映像電圧を書き込むためには、映像（ソース）線などの抵抗、容量を低減する必要があるが、高精細化により、配線幅が狭くなり、配線の交差数が増加するため実現するのは困難である。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、初期値電圧を印加する有機ＥＬ表示装置において、映像電圧を書き込む時間を従来よりも増加させることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）マトリクス状に配置された複数の画素と、前記各画素に映像電圧を供給する複数の映像線と、前記各画素に走査電圧を供給する複数の走査線と、前記複数の映像線が接続される映像線駆動回路と、前記複数の走査線が接続される走査線駆動回路とを有し、前記各画素は、それぞれ有機ＥＬ素子を有する有機ＥＬ表示装置であって、Ｎを２以上の整数（２≦Ｎ）、ｋを任意の正の整数とするとき、前記走査線駆動回路は、ｋ番目の走査期間に、前記Ｎ本の走査線に対して一括して選択走査電圧を供給するとともに、（ｋ＋１）番目ないし（ｋ＋Ｎ）番目のそれぞれの走査期間に、前記Ｎ本の走査線に対して順次選択走査電圧を供給し、前記映像線駆動回路は、ｋ番目の走査期間に、前記各映像線に対して初期化電圧を供給するとともに、（ｋ＋１）番目ないし（ｋ＋Ｎ）番目のそれぞれの走査期間に、前記各映像線に対して映像電圧を供給する。

（２）（１）において、連続する２つのフレームにおいて、ｋ番目の走査期間は、それぞれ異なる走査期間である。
（３）（１）において、連続する１ないしＮフレームにおいて、ｋ番目の走査期間は、それぞれｋ１番目ないしｋＮ番目の走査期間であり、ｋ１ないしｋＮの値は、単調に増加、あるいは単調に減少する値でない。
（４）（１）において、連続する１ないしＮフレームにおいて、ｋ番目の走査期間は、それぞれｋ１番目ないしｋＮ番目の走査期間であり、ｊを、１ないし（Ｎ−２）の何れかの整数とするとき、（ｋ（ｊ＋１）−ｋｊ）≠（ｋ（ｊ＋１）−ｋ（ｊ＋２））である。
（５）（１）ないし（４）の何れかにおいて、前記各画素は、画素回路と有し、前記画素回路は、有機ＥＬ素子と電源線との間に接続される駆動トランジスタと、前記駆動トランジスタのゲート電極と、前記有機ＥＬ素子と前記駆動トランジスタとの接続点の間に接続される容量素子と、駆動トランジスタのゲート電極と、前記映像線との間に接続され、ゲート電極が前記走査線に接続されるスイッチングトランジスタとを有する。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、初期値電圧を印加する有機ＥＬ表示装置において、映像電圧を書き込む時間を従来よりも増加させることが可能となる。

本発明の実施例の有機ＥＬ表示装置の概略構成を示すブロック図である。 本発明の実施例の有機ＥＬ表示装置の画素回路の回路構成を示す回路図である。 図２に示す画素回路の従来の駆動方法を説明するための図である。 本発明の実施例の有機ＥＬ表示装置の駆動方法を説明するための図である。 本発明の実施例の有機ＥＬ表示装置において、各フレーム毎の初期化電圧（Ｖｉｎｉ）の挿入タイミングを説明するための図である。 図５の変換１の場合に、各画素に初期化電圧を印加してから、各画素に映像電圧を書き込むまでの期間（無効表示期間）を示す図である。 図５の変換２の場合に、各画素に初期化電圧を印加してから、各画素に映像電圧を書き込むまでの期間（無効表示期間）を示す図である。 図５の変換３の場合に、各画素に初期化電圧を印加してから、各画素に映像電圧を書き込むまでの期間（無効表示期間）を示す図である。 図５の変換４の場合に、各画素に初期化電圧を印加してから、各画素に映像電圧を書き込むまでの期間（無効表示期間）を示す図である。 ４フレーム毎に、初期化電圧（Ｖｉｎｉ）を挿入するタイミングが６通りの場合に、次フレームとの無効表示期間の差を示す。 従来の有機ＥＬ表示装置の駆動方法を説明するための図である。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
図１は、本発明の実施例の有機ＥＬ表示装置の概略構成を示すブロック図である。
図１において、１は有機ＥＬ表示装置である。有機ＥＬ表示装置１は、有機ＥＬ駆動回路１０、有機ＥＬ表示パネル２０を有する。有機ＥＬ表示パネル２０は、映像線（図示せず）と走査線（図示せず）とを有し、その内部に走査線駆動回路２１が設けられている。
有機ＥＬ駆動回路１０は、外部の画像処理回路（図示せず）からの映像データ、タイミング信号、および制御コマンドが入力されるインターフェース回路１１と、駆動信号を生成する制御信号生成回路１２と、走査線制御回路１３と、外部から入力される映像データが格納されるフレームメモリ１４と、映像信号出力回路１６とを有する。

制御信号生成回路１２は、インターフェース回路１１を介して外部の画像処理回路から入力されるタイミング信号、制御コマンドに基づき、フレームメモリ１４を制御するメモリ制御信号（Ｓｍ）と、走査線制御回路１３と映像信号出力回路１６を制御する駆動制御信号（Ｓｄ）とを生成する。
走査線制御回路１３は、制御信号生成回路１２から入力される駆動制御信号（Ｓｄ）に基づき、走査線駆動回路２１を制御し、走査線駆動回路２１は、走査線制御回路１３から入力される走査線スキャン開始信号に基づき、１フレーム期間内に、有機ＥＬ表示パネル２０内の走査線に、各画素に映像電圧を書き込むための選択走査電圧を順次供給する。
インターフェース回路１１を介して、外部の画像処理回路から入力される映像データは、フレームメモリ１４に入力される。
フレームメモリ１４から読み出された映像データは、映像信号出力回路１６に入力され、映像信号出力回路１６は、アナログの映像電圧に変換し、制御信号生成回路１２から入力される映像電圧出力タイミング信号に基づき、当該アナログの映像電圧を、有機ＥＬ表示パネル２０内の映像線に出力する。これにより、有機ＥＬ表示パネル２０の表示領域ＡＲに画像が表示される。

図２は、本発明の実施例の有機ＥＬ表示装置の画素回路の回路構成を示す回路図である。
図２において、ＯＬＥＤは有機ＥＬ素子であり、有機ＥＬ素子（ＯＬＥＤ）のアノード電極は、駆動トランジスタ（ＤＴｒ）を介して、電源線（ＰＯＷＥＲ）に接続され、有機ＥＬ素子（ＯＬＥＤ）のカソード電極は接地される。
駆動トランジスタ（ＤＴｒ）のゲート電極と、ソース電極（あるいは、ドレイン電極）との間には、保持容量（Ｃ）が接続される。
また、駆動トランジスタ（ＤＴｒ）のゲート電極は、スイッチングトランジスタ（Ｔｒ）を介して、映像線（ｄａｔａ）に接続される。
また、スイッチングトランジスタ（Ｔｒ）のゲート電極は、走査線（ＳＣＡＮ）に接続される。なお、駆動トランジスタ（ＤＴｒ）と、スイッチングトランジスタ（Ｔｒ）は、ポリシリコン薄膜トランジスタで構成される。

図３は、図２に示す画素回路の従来の駆動方法を説明するための図である。
時刻（ｔ０）において、走査線（ＳＣＡＮ）に選択走査電圧が供給されて、走査線（ＳＣＡＮ）上の電圧が、Ｈｉｇｈレベル（以下、Ｈレベル）となり、スイッチングトランジスタ（Ｔｒ）がオンとなる。この時点で、映像線（ｄａｔａ）には、Ｖ０の初期化電圧が印加されている。なお、図３では、オン状態のスイッチングトランジスタ（Ｔｒ）は太い線で表している。
また、時刻（Ａ）において、電源線（ＰＯＷＥＲ）の電圧が、ＨレベルのＶＨの電圧からＬｏｗレベル（以下、Ｌレベル）のＶＬの電圧になる。
これにより、前回の走査で、駆動トランジスタ（ＤＴｒ）のゲート電極に入力されていた映像電圧がリセットされ、かつ、Ｖ０＞ＶＬであるので、有機ＥＬ素子（ＯＬＥＤ）がオフとなり、有機ＥＬ素子（ＯＬＥＤ）のアノード電極は、ＶＬの電圧となる。
時刻（Ｂ）において、電源線（ＰＯＷＥＲ）の電圧が、ＬレベルのＶＬの電圧からＨレベル）のＶＨの電圧になる。
この時、有機ＥＬ素子（ＯＬＥＤ）のアノード電極は、（Ｖ０−Ｖｔｈ）の電圧となる。ここで、Ｖｔｈは、駆動トランジスタ（ＤＴｒ）の閾値電圧である。
したがって、有機ＥＬ素子（ＯＬＥＤ）のアノード電極（駆動トランジスタ（ＤＴｒ）のソース電極（あるいは、ドレイン電極））から見た場合、駆動トランジスタ（ＤＴｒ）のゲート電極は、Ｖｔｈの電圧に設定されることになる。

時刻（Ｃ）において、映像線（ｄａｔａ）の電圧が、（Ｖ０＋Ｖｉｎ）の電圧となると、有機ＥＬ素子（ＯＬＥＤ）のアノード電極は、（Ｖ０−Ｖｔｈ＋α（ｔ）Ｖｉｎ）となる。ここで、Ｖｉｎは、今回の走査時の映像電圧である。
時刻（Ｄ）において、走査線（ＳＣＡＮ）に非選択走査電圧が供給されて、走査線（ＳＣＡＮ）上の電圧が、Ｌレベルとなり、スイッチングトランジスタ（Ｔｒ）がオフとなる。この時、保持容量（Ｃ）には、（Ｖｔｈ＋（１−α（ｔ））Ｖｉｎ）の電圧が保持されることになる。
このように、図３の駆動方法により、駆動トランジスタ（ＤＴｒ）の閾値電圧を補償することが可能である。
なお、図３では、オフ状態のスイッチングトランジスタ（Ｔｒ）は、太い線が消失した状態で表している。
また、図３において、α（ｔ）Ｖｉｎは、駆動トランジスタ（ＤＴｒ）のゲート電極に（Ｖ０＋Ｖｉｎ）の電圧が印加されたことにより、有機ＥＬ素子（ＯＬＥＤ）に流れる電流により生じる電圧、Ｖｅｌは、保持容量（Ｃ）に、（Ｖｔｈ＋（１−α（ｔ））Ｖｉｎ）の電圧が保持されている状態で、有機ＥＬ素子（ＯＬＥＤ）に流れる電流により生じる電圧である。

図１１は、従来の有機ＥＬ表示装置の駆動方法を説明するための図である。
図１１に示すように、従来の有機ＥＬ表示装置の駆動方法では、映像信号出力回路１６は、外部から入力される入力データ（ｄａｔａ１〜ｄａｔａ８）をアナログの映像電圧（Ｖｓｉｇ１〜Ｖｓｉｇ８）に変換した後、それぞれの映像電圧の前に、初期化電圧（Ｖｉｎｉ）を挿入して、各走査線の走査期間毎に、映像線（ｄａｔａ）に出力する。
そして、前述の図３に示す駆動方法に従い、駆動トランジスタ（ＤＴｒ）の閾値電圧を補償して、有機ＥＬ素子（ＯＬＥＤ）を点灯する。
このように、従来の有機ＥＬ表示装置の駆動方法では、各走査線（ＳＣＡＮ）に、選択走査電圧を順次供給するとともに、各走査期間に、映像線（ｄａｔａ）に、初期値電圧（Ｖｉｎｉ）と映像電圧（ｓｉｇｎａｌ）を交互に印加して、駆動トランジスタ（ＤＴｒ）の閾値電圧を補正して、有機ＥＬ素子（ＯＬＥＤ）を点灯するようにしている。
しかしながら、従来の有機ＥＬ表示装置の駆動方法では、各画素の有機ＥＬ素子（ＯＬＥＤ）に、映像電圧を印加できる時間が約半分になり、また、画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）のスクエア構造ではさらに印加時間が半分になる。さらに、高精細化による走査ライン数の増加によっても、映像電圧の印加時間は短くなる。

図４は、本発明の実施例の有機ＥＬ表示装置の駆動方法を説明するための図である。
本実施例では、外部から入力される映像データ（ｄａｔａ１〜ｄａｔａ（Ｎ＋２）…）を、フレームメモリ１４に格納するが、Ｎ個の水平期間（あるいは、Ｎ個の走査期間）の映像データをフレームメモリ１４から読み出し、Ｎ個のアナログの映像電圧（Ｖｓｉｇ１〜ＶｓｉｇＮ）に変換する。なお、Ｎは２以上の整数（２≦Ｎ）である。
そして、映像信号出力回路１６は、Ｎ個のアナログの映像電圧（Ｖｓｉｇ１〜ＶｓｉｇＮ）の前に、初期化電圧（Ｖｉｎｉ）を挿入して、１番目ないし（Ｎ＋１）番目の走査期間の各走査期間毎に、初期化電圧（Ｖｉｎｉ）→映像電圧（Ｖｓｉｇ１）→映像電圧（Ｖｓｉｇ２）〜映像電圧（ＶｓｉｇＮ）の順番に映像線（ｄａｔａ）に供給する。
また、走査線駆動回路２１は、１番目の走査期間に、１番目ないしＮ番目の走査線（ＳＣＡＮ）に対して選択走査電圧を供給する。この１番目の走査期間には、映像線（ｄａｔａ）には、初期化電圧（Ｖｉｎｉ）が供給されているので、１番目ないしＮ番目のＮ個の走査線に、ゲート電極が接続されるスイッチングトランジスタ（Ｔｒ）を有する画素の駆動トランジスタ（ＤＴｒ）の閾値電圧を一括して補償されることになる。
また、走査線駆動回路２１は、２番目の走査期間に、１番目の走査線（ＳＣＡＮ）に対して選択走査電圧を供給する。この２番目の走査期間には、映像線（ｄａｔａ）には、映像電圧（Ｖｓｉｇ１）が供給されているので、１番目の走査線に、ゲート電極が接続されるスイッチングトランジスタ（Ｔｒ）を有する画素に映像電圧（Ｖｓｉｇ１）が書き込まれる。

また、走査線駆動回路２１は、３番目の走査期間に、２番目の走査線（ＳＣＡＮ）に対して選択走査電圧を供給する。この３番目の走査期間には、映像線（ｄａｔａ）には、映像電圧（Ｖｓｉｇ２）が供給されているので、２番目の走査線に、ゲート電極が接続されるスイッチングトランジスタ（Ｔｒ）を有する画素に映像電圧（Ｖｓｉｇ２）が書き込まれる。
以下、同様にして、走査線駆動回路２１は、（Ｎ＋１）番目の走査期間に、Ｎ番目の走査線（ＳＣＡＮ）に対して選択走査電圧を供給する。このＮ番目の走査期間には、映像線（ｄａｔａ）には、映像電圧（ＶｓｉｇＮ）が供給されているので、Ｎ番目の走査線に、ゲート電極が接続されるスイッチングトランジスタ（Ｔｒ）を有する画素に映像電圧（ＶｓｉｇＮ）が書き込まれる。
以下、同様に、次のＮ個のアナログの映像電圧（Ｖｓｉｇ（Ｎ＋１）〜Ｖｓｉｇ２Ｎ）も、前述した処理で、対応する画素に書き込まれる。
以上説明したように、本実施例では、各画素に映像電圧（Ｖｓｉｇ）を書き込む時間、あるいは、初期化電圧（Ｖｉｎｉ）を印加する時間を増加させることが可能となる。
なお、同時に初期化を行う走査線（ＳＣＡＮ）の本数（Ｎ）を多くすると、各画素に映像電圧を書き込む時間を長くすることが可能であるが、必要となるフレームメモリ１４のメモリ容量が多くなる。また、図４に示すように、各画素に初期化電圧を印加してから、各画素に映像電圧を書き込むまでの期間（無効表示期間）が、Ｎ本の走査線毎に異なるので、輝度差が発生する。

そこで、本実施例では、初期化電圧（Ｖｉｎｉ）を挿入するタイミングを、Ｍ番目ないし（Ｍ＋Ｎ）番目の各フレーム毎に変化させ、各走査線（ＳＣＡＮ）の無効表示時間が等しくなるようにしている。なお、Ｍは任意の整数である。
図５は、本発明の実施例の有機ＥＬ表示装置において、各フレーム毎の初期化電圧（Ｖｉｎｉ）の挿入タイミングを説明するための図である。図５では、同時に初期化電圧（Ｖｉｎｉ）を供給する走査線（ＳＣＡＮ）の本数を４とし、各フレーム毎に、初期化電圧（Ｖｉｎｉ）を挿入するタイミングを変化させるようにしている。
図５の変換１は、ｋを４の整数倍の任意の数とするとき、Ｖｓｉｇ（ｋ）〜Ｖｓｉｇ（ｋ＋３）の映像電圧の前に初期化電圧（Ｖｉｎｉ）を挿入した例である。
また、図６は、図５の変換１の場合に、各画素に初期化電圧（Ｖｉｎｉ）を印加してから、各画素に、Ｖｓｉｇ（ｋ）〜Ｖｓｉｇ（ｋ＋３）の映像電圧を書き込むまでの期間（無効表示期間）を示す図である。
図５の変換２は、Ｖｓｉｇ（ｋ＋１）〜Ｖｓｉｇ（ｋ＋４）の映像電圧の前に初期化電圧（Ｖｉｎｉ）を挿入した例である。
また、図７は、図５の変換２の場合に、各画素に初期化電圧（Ｖｉｎｉ）を印加してから、各画素に、Ｖｓｉｇ（ｋ＋１）〜Ｖｓｉｇ（ｋ＋４）の映像電圧を書き込むまでの期間（無効表示期間）を示す図である。
図５の変換３は、Ｖｓｉｇ（ｋ＋２）〜Ｖｓｉｇ（ｋ＋５）の映像電圧の前に初期化電圧（Ｖｉｎｉ）を挿入した例である。
また、図８は、図５の変換３の場合に、各画素に初期化電圧（Ｖｉｎｉ）を印加してから、各画素に、Ｖｓｉｇ（ｋ＋２）〜Ｖｓｉｇ（ｋ＋５）の映像電圧を書き込むまでの期間（無効表示期間）を示す図である。
図５の変換４は、Ｖｓｉｇ（ｋ−１）〜Ｖｓｉｇ（ｋ＋２）の映像電圧の前に初期化電圧（Ｖｉｎｉ）を挿入した例である。
また、図９は、図５の変換４の場合に、各画素に初期化電圧（Ｖｉｎｉ）を印加してから、各画素に、Ｖｓｉｇ（ｋ−１）〜Ｖｓｉｇ（ｋ＋２）の映像電圧を書き込むまでの期間（無効表示期間）を示す図である。

（Ｍ）番目〜（Ｍ＋３）番目の４フレームの各フレーム毎に、初期化電圧（Ｖｉｎｉ）を挿入するタイミングを変化させる場合、図５の変換１〜変換４の各フレーム毎の組み合わせは、図１０に示す分散パターン１〜分散パターン６の６通りになる。
分散パターン１は、図５の変換１→図５の変換２→図５の変換３→図５の変換４と、変換タイミングを変化させた場合である。
分散パターン２は、図５の変換１→図５の変換２→図５の変換４→図５の変換３と、変換タイミングを変化させた場合である。
分散パターン３は、図５の変換１→図５の変換３→図５の変換２→図５の変換４と、変換タイミングを変化させた場合である。
分散パターン４は、図５の変換１→図５の変換３→図５の変換４→図５の変換２と、変換タイミングを変化させた場合である。
分散パターン５は、図５の変換１→図５の変換４→図５の変換２→図５の変換３と、変換タイミングを変化させた場合である。
分散パターン６は、図５の変換１→図５の変換４→図５の変換３→図５の変換２と、変換タイミングを変化させた場合である。

図１０に、（Ｍ）番目〜（Ｍ＋３）番目の４フレームの各フレーム毎に、初期化電圧（Ｖｉｎｉ）を挿入するタイミングが６通りの場合に、次フレームとの無効表示期間の差を、（Ｋ）番目〜（Ｋ＋３）番目の各走査線毎に示す。
無効表示期間のフレーム間の差がフリッカとして認識され表示品質が劣化するが、次フレームとの無効表示期間の差は、初期化電圧（Ｖｉｎｉ）を挿入するタイミングを、図５の変換１→図５の変換２→図５の変換３→図５の変換４、あるいは、図５の変換１→図５の変換４→図５の変換３→図５の変換２と、単純増加または単純減少させる分散パターン１、６で大きくなるため、４フレーム毎に、初期化電圧（Ｖｉｎｉ）を挿入するタイミングは、図１０に示す分散パターン２〜５が有効である。
なお、本実施例において、初期化電圧（Ｖｉｎｉ）を黒表示レベルにして、無効表示期間の割合を多くとることで、インパルス表示となり動画性能を向上させることが可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

１ 有機ＥＬ表示装置
１０ 有機ＥＬ駆動回路
１１ インターフェース回路
１２ 制御信号生成回路
１３ 走査線制御回路
１４ フレームメモリ
１６ 映像信号出力回路
２０ 有機ＥＬ表示パネル
２１ 走査線駆動回路
ＡＲ 表示領域

Claims (6)

1. マトリクス状に配置された複数の画素と、
   前記各画素に映像電圧を供給する複数の映像線と、
   前記各画素に走査電圧を供給する複数の走査線とを有し、
   前記各画素は、それぞれ有機ＥＬ素子を有する有機ＥＬ表示装置であって、
   Ｎを２以上の整数（２≦Ｎ）、ｋを任意の正の整数とするとき、
   ｋ番目の走査期間に、前記Ｎ本の走査線に対して一括して選択走査電圧を供給するとともに、前記各映像線に対して初期化電圧を供給する手段と、
   （ｋ＋１）番目ないし（ｋ＋Ｎ）番目のそれぞれの走査期間に、前記Ｎ本の走査線に対して順次選択走査電圧を供給するとともに、前記各映像線に対して映像電圧を供給する手段を有することを特徴とする有機ＥＬ表示装置。
2. マトリクス状に配置された複数の画素と、
   前記各画素に映像電圧を供給する複数の映像線と、
   前記各画素に走査電圧を供給する複数の走査線と、
   前記複数の映像線が接続される映像線駆動回路と、
   前記複数の走査線が接続される走査線駆動回路とを有し、
   前記各画素は、それぞれ有機ＥＬ素子を有する有機ＥＬ表示装置であって、
   Ｎを２以上の整数（２≦Ｎ）、ｋを任意の正の整数とするとき、
   前記走査線駆動回路は、ｋ番目の走査期間に、前記Ｎ本の走査線に対して一括して選択走査電圧を供給するとともに、（ｋ＋１）番目ないし（ｋ＋Ｎ）番目のそれぞれの走査期間に、前記Ｎ本の走査線に対して順次選択走査電圧を供給し、
   前記映像線駆動回路は、ｋ番目の走査期間に、前記各映像線に対して初期化電圧を供給するとともに、（ｋ＋１）番目ないし（ｋ＋Ｎ）番目のそれぞれの走査期間に、前記各映像線に対して映像電圧を供給することを特徴とする有機ＥＬ表示装置。
3. 連続する２つのフレームにおいて、ｋ番目の走査期間は、それぞれ異なる走査期間であることを特徴とする請求項１または請求項２に記載の有機ＥＬ表示装置。
4. 連続する１ないしＮフレームにおいて、ｋ番目の走査期間は、それぞれｋ１番目ないしｋＮ番目の走査期間であり、
   ｋ１ないしｋＮの値は、単調に増加、あるいは単調に減少する値でないことを特徴とする請求項１または請求項２に記載の有機ＥＬ表示装置。
5. 連続する１ないしＮフレームにおいて、ｋ番目の走査期間は、それぞれｋ１番目ないしｋＮ番目の走査期間であり、
   ｊを、１ないし（Ｎ−２）の何れかの整数とするとき、（ｋ（ｊ＋１）−ｋｊ）≠（ｋ（ｊ＋１）−ｋ（ｊ＋２））であることを特徴とする請求項１または請求項２に記載の有機ＥＬ表示装置。
6. 前記各画素は、画素回路と有し、
   前記画素回路は、有機ＥＬ素子と電源線との間に接続される駆動トランジスタと、
   前記駆動トランジスタのゲート電極と、前記有機ＥＬ素子と前記駆動トランジスタとの接続点の間に接続される容量素子と、
   駆動トランジスタのゲート電極と、前記映像線との間に接続され、ゲート電極が前記走査線に接続されるスイッチングトランジスタとを有することを特徴とする請求項１ないし請求項５のいずれか１項に記載の有機ＥＬ表示装置。

Images