KR101434057B1 - 위상 변환 회로 및 그를 포함하는 역률 보상 회로 - Google Patents

Abstract

본 발명은 위상 변환 회로 및 그를 포함하는 역률 보상 회로에 관한 것이다. 본 발명에 따르면, 복수의 스위치 소자에 의해 커패시터를 충전 또는 방전하고, 상기 커패시터의 전압을 소정의 기준 전압과 비교하는 스위치 회로부, 및 상기 스위치 회로부의 출력에 기초하여 기준 클럭 신호를 생성하는 클럭 생성부를 포함하고, 상기 스위치 회로부는 역률 보상 회로의 주 회로와 서브 회로 각각에 포함되는 인덕터의 전류에 기초하여 상기 복수의 스위치 소자를 턴-온 또는 턴-오프함으로써 상기 커패시터의 전압 극성을 결정하는 위상 변환 회로를 제안한다.

Description

위상 변환 회로 및 그를 포함하는 역률 보상 회로{PHASE SHIFT CIRCUIT AND POWER FACTOR CORRECTION CIRCUIT INCLUDING THE SAME}

본 발명은 역률 보상 회로에 포함되는 주 회로와 서브 회로를 동작시키는 스위치의 구동 신호 간 위상차를 조절하여 입출력의 잡음 성분(EMI, Electro Magnetic Interference)을 최소화할 수 있는 위상 변환 회로 및 그를 포함하는 역률 보상 회로에 관한 것이다.

최근 전기전자 분야에서는, 전자 기기의 전원 라인에 대한 영향 및 다른 기기와의 간섭을 최소화하기 위해 전자 기기의 입력단에서 발생하는 고조파 성분을 제거할 수 있는 방법에 대한 연구가 활발하게 진행되고 있다. 고조파 성분을 제거할 수 있는 효율적인 방법으로 역률 보상 회로(PFC, Power Factor Correction)가 적용될 수 있는데, 역률 보상 회로는 스위치의 포함 여부에 따라 패시브 방식과 액티브 방식으로 구분할 수 있다. 패시브 방식은 폼 팩터가 크고 효과가 크지 않은 단점이 있으며, 따라서 최근에는 액티브 방식의 역률 보상 회로가 널리 사용되는 추세이다.

액티브 방식의 역률 보상 회로 중에서 두 개 이상의 동일한 역률 보상 회로를 서로 병렬 연결하여 사용하는 인터리빙(interleaving) 방식은, 서로 병렬 연결된 복수의 회로를 동작시키는 신호의 위상차에 따라 그 특성이 좌우된다. 예를 들어, 2개의 서로 동일한 역률 보상 회로를 마스터-슬레이브(Master-Slave) 방식으로 병렬 연결한 경우를 가정하면, 두 회로에 각각 포함된 스위치를 동작시키는 구동 신호가 서로 180도의 위상차를 가지는 경우, 입출력 신호의 잡음 성분을 최소화할 수 있다. 만약, 주 회로와 서브 회로 각각에 대한 구동 신호의 위상차가 180도에서 어긋나게 되면, 입력 전류의 리플(ripple) 성분이 증가하게 되고, 그에 따라 잡음 성분도 증가한다.

인터리빙 방식의 역률 보상 회로에서, 각 회로에 포함된 스위치 소자의 위상차를 원하는 수치로 유지하기 위해 다양한 형태의 위상 변환 회로가 제안된 바 있다. 그러나, 종래에 제안된 위상 변환 회로는, 회로 내에 포함된 전류원을 선택함에 있어서 그 조건이 제한되거나, 정확하게 원하는 만큼의 위상차를 만들어내기 곤란한 문제가 있었다.

인용발명1은 인터리브 스위칭 컨버터와 그 제어 장치 및 방법에 관한 것으로, 인터리브 방식으로 전원을 스위칭해서 제어 신호를 생성하고, 원하는 수치 - 180도 - 의 위상차를 유지하는 방법을 개시하고 있다. 인용발명2는 위상 변환 및 동기 회로에 관한 것으로, 인터리브 방식의 역률 보상 회로에서 각 스위치 소자의 제어 신호 간 싱크를 조절하는 내용을 개시하고 있다. 그러나, 인용발명1, 2 모두 하나의 전류원만을 포함하는 위상 변환 회로에서 입력 신호의 오프셋 성분의 부호를 주기마다 바꿈으로써 오프셋 성분의 전체적인 평균을 상쇄하는 구성은 개시하고 있지 않다.

한국공개특허공보 KR 10-2009-0088227 유럽공개특허공보 EP 2086095 A1

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 하나의 전류원을 포함하는 위상 변환 회로를 이용하여 인터리빙 역률 보상 회로에 포함되는 스위치 소자의 구동 신호를 생성한다. 특히, 위상 변환 회로가 클럭 신호를 생성하는 데에 필요한 입력 신호에 포함된 오프셋 성분의 부호를 특정 주기마다 바꿈으로써, 전체적인 오프셋 성분을 상쇄하여 위상차를 정확하게 제어를 할 수 있다.

본 발명의 제1 기술적인 측면에 따르면, 스위치 소자와 연결된 커패시터를 충전 또는 방전시켜 램프 신호를 생성하는 램프 생성부, 상기 램프 신호로부터 소정의 기준 신호를 생성하는 기준 신호 생성부, 및 상기 램프 신호와 상기 기준 신호를 비교하여 클럭 신호를 생성하는 비교부를 포함하고, 상기 기준 신호 생성부 및 상기 비교부 중 적어도 하나는, 상기 기준 신호 또는 상기 램프 신호에 포함되는 오프셋 성분의 부호를 상기 스위치 소자의 동작 주기마다 바꾸는 위상 변환 회로를 제안한다.

또한, 상기 기준 신호 생성부는, 상기 램프 신호의 피크(peak) 값의 1/2 값을 검출하는 기준 레벨 검출부, 및 상기 기준 레벨을 샘플링하여 상기 비교부의 비반전 단자에 전달하는 샘플 홀드 회로를 포함하는 위상 변환 회로를 제안한다.

또한, 상기 기준 레벨 검출부 및 상기 비교부 중 적어도 하나는, 상기 기준 신호 또는 상기 램프 신호에 포함되는 오프셋 성분의 부호를 상기 스위치 소자의 동작 주기마다 바꾸는 위상 변환 회로를 제안한다.

또한, 상기 스위치 소자의 동작 주기는 상기 비교부가 출력하는 클럭 신호에 의해 동작하는 역률 보상 회로의 인덕터 전류에 의해 결정되는 위상 변환 회로를 제안한다.

또한, 상기 인덕터 전류는 영점 교차 방법에 의해 검출되는 위상 변환 회로를 제안한다.

또한, 상기 비교부는, 상기 클럭 신호가 한 주기 내에서 갖는 턴-온 시간의 평균값이 상기 클럭 신호의 한 주기의 1/2값에 대응하도록 상기 클럭 신호를 생성하는 위상 변환 회로를 제안한다.

한편, 본 발명의 제2 기술적인 측면에 따르면, 서로 인터리브드 방식으로 병렬 연결되어 각각 전원을 스위칭하여 역률을 보정하는 주 회로와 서브 회로를 갖는 역률 보상 회로에 있어서, 상기 주 회로와 상기 서브 회로 각각에 포함되는 인덕터의 전류를 검출하여 전압 펄스 신호를 생성하는 검출 회로부, 상기 전압 펄스 신호의 주기마다 스위치 소자를 동작시켜 커패시터를 충방전 시킴으로써 제어 신호를 생성하는 제어부, 및 상기 제어 신호와 상기 전압 펄스 신호에 기초하여 상기 주 회로와 상기 서브 회로 각각에 포함되는 스위치의 동작을 결정하는 구동 회로부를 포함하고, 상기 제어부는, 상기 커패시터를 충방전시켜 램프 신호를 생성하고, 상기 램프 신호로부터 결정되는 기준 신호와 상기 램프 신호를 비교하여 클럭 신호를 생성하며, 상기 기준 신호 또는 상기 램프 신호에 포함되는 오프셋 성분의 부호를 상기 스위치 소자의 동작 주기마다 바꾸는 역률 보상 회로를 제안한다.

또한, 상기 제어부는, 상기 클럭 신호를 출력하는 위상 변환 회로, 및 상기 전압 펄스 신호와 상기 클럭 신호에 기초하여 제어 전압을 생성하는 제어 신호 생성 회로를 포함하는 역률 보상 회로를 제안한다.

또한, 상기 제어 신호 생성 회로는, 상기 클럭 신호와 상기 전압 펄스 신호의 위상 차로부터 상기 제어 신호의 레벨을 결정하는 역률 보상 회로를 제안한다.

또한, 상기 제어 신호 생성 회로는, 상기 서브 회로에 포함되는 인덕터의 전류로부터 생성되는 전압 펄스 신호의 위상이 상기 클럭 신호의 위상보다 빠르면, 상기 제어 신호의 레벨을 높이고, 상기 서브 회로에 포함되는 인덕터의 전류로부터 생성되는 전압 펄스 신호의 위상이 상기 클럭 신호의 위상보다 느리면, 상기 제어 신호의 레벨을 낮추는 역률 보상 회로를 제안한다.

또한, 상기 검출 회로부는, 영점 교차 방법을 이용하여 상기 전압 펄스 신호를 생성하는 역률 보상 회로를 제안한다.

또한, 상기 구동 회로부는, 상기 제어 신호로부터 고정된 기울기를 갖는 제1 램프 전압과 가변 기울기를 갖는 제2 램프 전압을 생성하는 램프 생성부, 상기 제1 램프 전압 및 상기 제2 램프 전압을 소정의 기준 전압과 비교하는 비교 회로부, 및 상기 비교 회로부의 출력 및 상기 전압 펄스 신호에 기초하여 상기 주 회로와 상기 서브 회로 각각에 포함되는 스위치에 대한 구동 신호를 생성하는 플립-플롭(Flip-Flop); 을 포함하는 역률 보상 회로를 제안한다.

또한, 상기 비교 회로부는, 상기 주 회로 및 상기 서브 회로 중 적어도 하나의 출력 전압을 밴드 갭 레퍼런스(BGR) 전압과 비교하여 상기 기준 전압을 생성하는 역률 보상 회로를 제안한다.

본 발명에 따르면, 하나의 전류원을 이용하여 인터리빙 방식의 역률 보상 회로에 포함되는 다수의 회로를 구동하는 신호간 위상차를 360/n (n은 서로 병렬로 연결되는 역률 보상 회로의 개수) 의 값으로 정확하게 생성하는 위상 변환 회로를 제안한다. 따라서, 복수의 전류원을 사용하는 경우 고려해야 하는 전류의 미스 매치로 인한 부작용 없이 원하는 위상차를 갖는 신호를 정확하게 생성할 수 있다. 또한, 그로부터 역률 보상 회로의 입력 전류의 리플 성분을 줄이고, 입출력 신호의 전자기적 잡음 성분(EMI)을 최소화할 수 있다.

도 1은 본 발명의 실시예에 따른 역률 보상 회로를 간단하게 나타낸 블록도이다.
도 2는 본 발명의 실시예에 따른 위상 변환 회로의 예시를 나타낸 회로도이다.
도 3은 도 2에 도시한 위상 변환 회로에 포함되는 기준 레벨 검출부의 구성예를 도시한 회로도이다.
도 4는 도 2에 도시한 위상 변환 회로의 동작을 설명하기 위한 타이밍 다이어그램이다.
도 5는 본 발명의 실시예에 따른 역률 보상 회로의 예시를 나타낸 회로도이다.
도 6은 도 5에 도시한 역률 보상 회로의 동작을 설명하기 위한 타이밍 다이어그램이다.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 역률 보상 회로를 간단하게 나타낸 회로도이다.

도 1을 참조하면, 본 실시예에 따른 역률 보상 회로(PFC, 100)는, 교류 전원을 입력받아 정류하는 정류부(110), 인덕터 L₁, L₂, 저항 R_L, 커패시터 C1_OUT을 포함하며 인덕터 L₁, L₂는 서로 병렬로 연결되는 역률 보상부(120), 및 서로 병렬로 연결된 회로의 동작을 제어하는 스위치부(130)를 포함할 수 있다. 스위치부(130)는 인덕터 L₁과 L₂에 흐르는 전류를 제어할 수 있으며, 스위치 소자 S₁, S₂는 각각 게이트 구동 신호 GDA와 GDB에 의해 턴-온 또는 턴-오프된다.

도 1에는 편의상 저항 R_L, 커패시터 C1_OUT을 하나씩 도시하였으나, 인덕터 L₁, L₂와 마찬가지로 저항과 커패시터도 서로 병렬 연결되는 2개의 소자로 분할할 수 있다. 즉, 도 1에 도시한 역률 보상 회로(100)는 2개의 동일한 회로가 서로 마스터-슬레이브(Master-Slave) 방식으로 병렬 연결된 인터리빙(interleaving) 역률 보상 회로라 할 수 있다. 이때 본 실시예에서는 2개의 역률 보상 회로가 서로 병렬로 연결되어 있으므로, 각 회로의 동작을 제어하는 게이트 구동 신호 GDA와 GDB가 360/2만큼, 즉 180도의 위상차를 가질 때 입력 전류 I_in의 리플 성분을 최소화하고 잡음 성분을 줄일 수 있다.

입력 전류 I_in의 리플 성분과 잡음 성분을 최소화하기 위해, 역률 보상 회로(100)는 게이트 구동 신호 GDA와 GDB를 생성하는 제어부에 위상 변환 회로(Phase Shifter)를 포함할 수 있다. 위상 변환 회로는 게이트 구동 신호 GDA와 GDB의 위상차가 180도를 유지할 수 있도록 하며, 상기와 같은 목적을 달성하기 위해 인덕터 L₁, L₂에 각각 흐르는 전류를 검출하고 전압으로 변환하여 입력받을 수 있다. 이하, 도 2 내지 도 5를 참조하여 게이트 구동 신호 GDA와 GDB 사이의 위상차를 원하는 수치로 설정할 수 있는 회로 구성 및 그 동작 방법에 대해 설명한다.

도 2는 본 발명의 실시예에 따른 위상 변환 회로의 예시를 나타낸 회로도이다.

도 2를 참조하면, 본 실시예에 따른 위상 변환 회로(200)는, 전류원 I₁과 커패시터 C1, 스위치 소자 SW1을 포함하는 램프 생성부(210), 기준 신호 생성부(220), 및 비교부(230)를 포함할 수 있다. 우선 도 2 및 도 3을 참조하여, 본 실시예에 따른 위상 변환 회로(200)의 회로 구성에 대해 설명하고, 위상 변환 회로(200)의 동작에 대해서는 도 4를 참조하여 후술한다.

램프 생성부(210)는 전류원 I₁과 커패시터 C1, 스위치 소자 SW1을 포함한다. 스위치 소자 SW1의 동작은 전압 신호 V_DT1에 의해 제어되며, 전압 신호 V_DT1은 본 실시예에 따른 위상 변환 회로(200)가 적용되는 역률 보상 회로(100)에 포함되는 인덕터 L₁에 흐르는 전류로부터 생성되는 전압 펄스 신호일 수 있다. 전압 신호 V_DT1이 하이 레벨을 갖는 동안 스위치 소자 SW1이 닫히고 커패시터 C1에 충전된 전하는 방전되며, 전압 신호 V_DT1이 로울 레벨을 갖게 되면 스위치 소자 SW1이 열리고 커패시터 C1에 전하가 충전된다.

따라서, 커패시터 C1의 전압 V_RT1은 시간에 따라 충전 또는 방전되는 커패시터 C1의 특성이 반영되므로, 램프 신호 형태를 갖게 된다. 램프 신호 V_RT1은 비교부(230)의 비반전 단자에 입력되는 한편, 기준 신호 생성부(220)에 전달되어 비교부(230)의 반전 단자에 인가되는 기준 신호 V_RT2를 결정하는 데에 이용된다.

기준 신호 생성부(220)는 기준 레벨 검출부(223)와 샘플 홀드 회로(225)를 포함할 수 있다. 기준 레벨 검출부(223)는 시간에 따라 증가 또는 감소하는 램프 신호 V_RT1의 피크(peak) 값을 검출하고, 검출한 피크 값의 1/2을 기준 레벨로 결정할 수 있다. 기준 레벨 검출부(223)가 검출한 램프 신호 V_RT1의 피크(peak) 값의 1/2에 해당하는 레벨은, 샘플 홀드 회로(225)를 통해 기준 신호 V_RT2로 비교부(230)의 반전 단자에 전달된다.

비교부(230)는 반전 단자에 전달되는 기준 신호 V_RT2와, 비반전 단자에 전달되는 램프 신호 V_RT1을 비교한다. 램프 신호 V_RT1은 스위치 소자 SW1이 닫혀 있는 동안 커패시터 C1이 방전되므로 전압 레벨이 0까지 떨어지게 되고, 스위치 소자 SW1이 열리면 다시 전류원 I₁에 의해 충전된다. 전류원 I₁이 일정한 전류를 공급하기 때문에, 램프 신호 V_RT1은 일정한 기울기로 증가하게 된다. 따라서 스위치 소자 SW1의 동작 주기 T 내에서 비교부(230)는 T/2 동안 로우 레벨을 갖고, T/2 동안 하이 레벨을 갖는 클럭 신호 Φ_HP를 출력하게 된다.

그러나 상기 설명은 어디까지나 이상적인 경우를 가정한 것이며, 비교부(230)에 입력되는 신호에 오프셋 성분이 포함되는 경우에는 비교부(230)가 출력하는 클럭 신호 Φ_HP가 하이 레벨을 갖는 시간이 T/2에서 어긋나게 된다. 예를 들어, 기준 신호 V_RT2에 양(+)의 부호를 갖는 오프셋 성분이 포함되면, 상대적으로 V_RT1이 V_RT2보다 큰 값을 갖는 시간이 줄어들기 때문에, 클럭 신호 Φ_HP가 하이 레벨을 갖는 시간이 T/2보다 작아진다. 반대로, 기준 신호 V_RT2에 음(-)의 부호를 갖는 오프셋 성분이 포함되면, 클럭 신호 Φ_HP가 하이 레벨을 갖는 시간이 T/2보다 커진다.

이와 같은 문제를 해결하기 위해, 본 발명에서는 스위치 소자 SW1의 주기 T마다 서로 다른 부호를 갖는 오프셋 성분을 갖는 입력 신호를 비교부(230) 또는 기준 신호 생성부(220)에 인가한다. 즉, 특정 주기에 양(+)의 부호를 갖는 오프셋 성분이 포함된 기준 신호 V_RT2가 비교부(230)에 입력되었다면, 그 다음 주기에는 음(-)의 부호를 갖는 오프셋 성분이 포함된 기준 신호 V_RT2를 비교부(230)에 입력하고, 그 다음 주기에는 다시 양(+)의 부호를 갖는 오프셋 성분이 포함된 기준 신호 V_RT2를 비교부(230)에 입력한다. 이럴 경우, 한 주기 내에서는 정확히 T/2의 시간 동안 하이 레벨을 갖는 클럭 신호 Φ_HP를 생성할 수 없지만, 많은 수의 주기를 포함하는 시간 내에서는 오프셋 성분에 의한 오차가 상쇄되므로, 전체적으로는 180도의 위상차를 유지할 수 있는 클럭 신호 Φ_HP를 출력할 수 있다.

상기와 같은 동작을 위해, 본 발명에서는 기준 신호 생성부(220)와 비교부(230) 중 적어도 하나에 오프셋 성분의 부호를 바꾸는 회로 - 예를 들어 초핑 회로(Chopping Circuit) - 를 포함시킨다. 도 2를 참조하면, 스위치 소자 SW1의 온/오프를 제어하는 전압 펄스 신호 V_DT1에 의해 동작하는 T 플립플롭(240)으로 이와 같은 회로를 간단하게 구현할 수 있다. 도 2에 도시한 T 플립플롭(240)은 전압 펄스 신호 V_DT1에서 펄스가 검출될 때마다 VDD를 출력 신호 Φ₁으로 내보낸다. 따라서, 스위치 소자 SW1이 트리거하는 주기마다 오프셋 성분의 부호를 바꿀 수 있다.

도 3은 도 2에 도시한 위상 변환 회로에 포함되는 기준 레벨 검출부의 구성예를 도시한 회로도이다.

도 3을 참조하면, 본 실시예에 따른 기준 레벨 검출부(223)는 증폭 소자 A₁과 스위치 소자 M₁, 및 서로 동일한 값을 갖는 저항 R₁, R₂를 포함한다. 램프 생성부(210)에서 생성되는 커패시터 C1의 전압 V_RT1이 입력 전압 Vin으로 전달되면, 저항 R₁, R₂에 의해 분압되는 출력 전압 V_OUT과 입력 전압 Vin을 비교한다. 이때, 오프셋 성분 보상을 위해 기준 레벨 검출부(223)의 증폭 소자 A₁에도 오프셋 성분의 부호를 바꾸는 초핑 회로가 적용될 수 있다.

도 4는 도 2에 도시한 위상 변환 회로의 동작을 설명하기 위한 타이밍 다이어그램이다.

도 4를 참조하면, 역률 보상 회로(100)에 포함되는 스위치 S₁의 턴-온 및 턴-오프를 제어하는 구동 신호 GDA와, 역률 보상 회로(100)의 인덕터 L₁에 흐르는 전류 I_L1이 도시되어 있다. 앞서 설명한 바와 같이, 위상 변환 회로(200)의 스위치 소자 SW1의 동작을 제어하는 전압 펄스 신호 V_DT1은 인덕터 전류 I_L1을 영점 교차 검출함으로써 생성될 수 있다. 따라서, 구동 신호 GDA와 인덕터 전류 I_L1 및 전압 펄스 신호 V_DT1은 모두 같은 주기 T를 갖는다.

전압 펄스 신호 V_DT1가 하이 레벨이 되면, 스위치 소자 SW1이 닫히고 커패시터 C1에 충전되어 있던 전하가 방전된다. 짧은 구간을 지나 전압 펄스 신호 V_DT1가 로우 레벨로 돌아오면, 스위치 소자 SW1이 열리고 커패시터 C1이 전류원 I₁에 의해 충전된다. 전류원 I₁에 의해 일정한 전류가 공급되므로, 커패시터 C1의 전압 V_RT1은 일정한 기울기로 증가하는 램프 신호 형태를 갖는다.

비교부(230)는 램프 신호 V_RT1과, V_RT1의 피크 값의 1/2에 해당하는 기준 신호 V_RT2를 비교한다. 기준 신호 V_RT2에는 오프셋 성분 V_OS가 포함될 수 있으며, 본 실시예에서는 오프셋 성분을 인위적으로 제거하는 대신, 위상 변환 회로(200)에 초핑 회로 등을 추가하여 스위치 소자 SW1의 주기마다 오프셋 성분 V_OS의 부호가 바뀌도록 제어한다.

도 4의 타이밍 다이어그램을 보면, 홀수 번째 주기에서는 오프셋 성분 V_OS가 양(+)의 부호를 갖고, 짝수 번째 주기에서는 오프셋 성분 V_OS가 음(-)의 부호를 갖는다. 따라서, 홀수 번째 주기에서는 클럭 신호 Φ_HP가 하이 레벨을 갖는 시간이 T/2보다 짧아지고, 짝수 번째 주기에서는 클럭 신호 Φ_HP가 하이 레벨을 갖는 시간이 T/2보다 길어진다. 결국, 한 주기 내에서는 게이트 구동 신호 GDA와 GDB의 위상차를 180도로 정확히 맞추기가 어렵지만, 많은 주기를 포함하는 시간 내에서는 오프셋 성분 V_OS가 서로 상쇄되어 GDA와 GDB의 위상차를 180도로 맞출 수 있게 된다.

도 5는 본 발명의 실시예에 따른 역률 보상 회로의 예시를 나타낸 회로도이다.

도 5를 참조하면, 본 실시예에 따른 역률 보상 회로(500)의 전체적인 구성은 도 1에 도시한 역률 보상 회로(100)와 유사하다. 2개의 역률 보상 회로가 서로 병렬로 연결된 인터리빙(interleaving) 구조이며, 각 역률 보상 회로의 동작을 제어하는 스위치 S₁, S₂는 게이트 구동 신호 GDA와 GDB에 의해 턴-온 또는 턴-오프된다. 설명의 편의를 위해, 인덕터 L₁과 스위치 S₁을 포함하는 역률 보상 회로를 주 회로, 인덕터 L₂와 스위치 S₂를 포함하는 역률 보상 회로를 서브 회로로 가정한다. 즉, 인덕터 L₁과 스위치 S₁을 포함하는 주 회로는 서브 회로의 동작과 무관하게 프리러닝으로 동작한다.

인덕터 L₁와 L₂의 전류는 영점 교차 방식으로 검출되고 전압 펄스 신호 V_DT1과 V_DT2가 생성된다. 인덕터 전류로부터 생성된 전압 펄스 신호 V_DT1과 V_DT2는 제어부(510)로 전달되고, 제어부(510)는 제어 신호 V_CTRL을 출력한다. 제어 신호 V_CTRL은 도 4에서 설명한 출력 제어 신호와 같은 의미로 이해될 수 있으며, 즉, 제어부(510)는 위상 변환 회로를 포함할 수 있다. 제어 신호 V_CTRL은 램프 생성부(520)로 전달되며, 램프 생성부(520)는 제1 램프 신호 V_R1과 제2 램프 신호 V_R2을 생성할 수 있다.

제1 램프 신호 V_R1과 제2 램프 신호 V_R2는 소정의 기울기를 갖는 신호로서, 일례로, 제1 램프 신호 V_R1는 고정된 기울기를 갖고, 제2 램프 신호 V_R2는 가변 기울기를 가질 수 있다. 이때, 제2 램프 신호 V_R2의 기울기는 제어 신호 V_CTRL의 레벨에 따라 결정될 수 있다.

제1 램프 신호 V_R1과 제2 램프 신호 V_R2는 비교기(530, 535)에 입력되어 기준 신호 V_COMP와 비교된다. 기준 신호 V_COMP는 역률 보상 회로의 출력 전압과 밴드 갭 레퍼런스(BGR) 신호를 비교하여 얻은 신호이다. 주 회로의 동작에 있어서, V_COMP와 제1 램프 신호 V_R1을 비교하고, 그 대소 관계에 따라 게이트 구동 신호 GDA가 결정된다. 게이트 구동 신호 GDA가 로우 레벨이 되어 스위치 S₁이 턴-오프되면, 인덕터 L₁에 흐르는 전류가 감소한다. 인덕터 L₁의 전류가 0까지 감소하게 되면, 전류 검출부(505)에 의해 전압 펄스 신호 V_DT1에 펄스가 발생하게 되고, RS 플립플롭(540)은 하이 레벨의 출력 신호를 내보낸다. 이와 같이, 주 회로는 서브 회로의 동작과 무관하게 프리러닝 동작을 하게 된다.

반면, 서브 회로의 동작을 결정하는 게이트 구동 신호 GDB는 가변 기울기를 갖는 램프 신호 V_R2에 의해 결정된다. V_R2는 제어 신호 V_CTRL의 레벨에 따라 결정되고, V_CTRL의 레벨은 제어부(510)에 포함되는 위상 변환 회로가 출력하는 기준 클럭 신호 Φ_HP에 의해 조절된다. 또한, 기준 클럭 신호 Φ_HP는 주 회로의 인덕터 L₁에 흐르는 전류에 따른 전압 펄스 신호 V_DT1으로부터 결정되므로, 결국 서브 회로의 동작은 주 회로에 의해 영향을 받게 된다. 이하, 서브 회로의 동작 및 게이트 구동 신호 GDB의 위상을 조절하는 동작을 도 6의 타이밍 다이어그램을 참조하여 설명한다.

도 6은 도 5에 도시한 역률 보상 회로의 동작을 설명하기 위한 타이밍 다이어그램이다. 우선, 제어부(510)의 위상 변환 회로는, 도 2 내지 도 4에서 설명한 바와 같이, 주 회로의 인덕터 L₁에 흐르는 전류로부터 결정되는 전압 펄스 신호 V_DT1을 입력 신호로 받는다. 또한, 도 4의 타이밍 다이어그램에 나타낸 바와 같이, 기준 클럭 신호 Φ_HP의 위상은 전압 펄스 신호 V_DT1와 180도의 차이를 갖는다.

우선, 기준 클럭 신호 Φ_HP보다 전압 펄스 신호 V_DT2의 위상이 빠른 경우를 가정하자. 도 4에 도시한 제어 회로부(410)를 참조하면, D 플립플롭의 출력 신호에서 Φ_DN은 로우 레벨을, Φ_UP은 하이 레벨을 갖게 된다. 따라서, 전류원 I_UP로부터 전류가 공급되므로 제어 신호 V_CTRL의 레벨은 상승하고, 램프 생성부(520)는 제2 램프 신호 V_R2의 기울기를 낮춘다. 즉, 제2 램프 신호 V_R2는 더욱 느리게 증가하는 추세를 나타낸다.

제2 램프 신호 V_R2가 느리게 증가하므로, 제2 램프 신호 V_R2를 기준 신호 V_COMP와 비교하는 비교기(535)는 오랫동안 로우 레벨의 신호를 내보내게 되고, 결과적으로 게이트 구동 신호 GDB가 하이 레벨을 오랫동안 유지하게 되어 스위치 S₂의 턴-온 시간이 길어진다. 따라서, 도 6의 타이밍 다이어그램에 도시된 바와 같이 다음 주기에서 기준 클럭 신호 Φ_HP와 전압 펄스 신호 V_DT2의 라이징 시점은 가까워지고, 이와 같은 과정을 여러 번 반복하게 되면 두 신호의 라이징 시점이 결국 일치하게 된다.

반대로, 기준 클럭 신호 Φ_HP보다 전압 펄스 신호 V_DT2의 위상이 느리면, 앞서 설명한 경우와 반대로 제어 회로부(410)의 D 플립플롭 출력 신호에서 Φ_DN은 하이 레벨을, Φ_UP은 로우 레벨을 갖는다. 따라서, 제어 신호 V_CTRL의 레벨이 감소하고, 제2 램프 신호 V_R2의 기울기가 증가하게 되어 스위치 S₂의 턴-온 시간이 짧아진다. 이와 같은 동작을 여러 번 반복함으로써, 두 신호의 라이징 시점을 일치시킬 수 있다.

이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.

따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.

200 : 위상 변환 회로
210 : 램프 생성부
220 : 기준 신호 생성부
230 : 비교부

Claims (13)

1. 스위치 소자와 연결된 커패시터를 충전 또는 방전시켜 램프 신호를 생성하는 램프 생성부;
   상기 램프 신호로부터 소정의 기준 신호를 생성하는 기준 신호 생성부; 및
   상기 램프 신호와 상기 기준 신호를 비교하여 클럭 신호를 생성하는 비교부; 를 포함하고,
   상기 기준 신호 생성부 및 상기 비교부 중 적어도 하나는, 상기 기준 신호 또는 상기 램프 신호에 포함되는 오프셋 성분의 부호를 상기 스위치 소자의 동작 주기마다 바꾸는 위상 변환 회로.
   
2. 제1항에 있어서, 상기 기준 신호 생성부는,
   상기 램프 신호의 피크(peak) 값의 1/2 값을 검출하는 기준 레벨 검출부; 및
   상기 기준 레벨을 샘플링하여 상기 비교부의 비반전 단자에 전달하는 샘플 홀드 회로; 를 포함하는 위상 변환 회로.
   
3. 제2항에 있어서,
   상기 기준 레벨 검출부 및 상기 비교부 중 적어도 하나는, 상기 기준 신호 또는 상기 램프 신호에 포함되는 오프셋 성분의 부호를 상기 스위치 소자의 동작 주기마다 바꾸는 위상 변환 회로.
   
4. 제1항에 있어서,
   상기 스위치 소자의 동작 주기는 상기 비교부가 출력하는 클럭 신호에 의해 동작하는 역률 보상 회로의 인덕터 전류에 의해 결정되는 위상 변환 회로.
   
5. 제4항에 있어서,
   상기 인덕터 전류는 영점 교차 방법에 의해 검출되는 위상 변환 회로.
   
6. 제1항에 있어서, 상기 비교부는,
   상기 클럭 신호가 한 주기 내에서 갖는 턴-온 시간의 평균값이 상기 클럭 신호의 한 주기의 1/2값에 대응하도록 상기 클럭 신호를 생성하는 위상 변환 회로.
   
7. 서로 인터리브드 방식으로 병렬 연결되어 각각 전원을 스위칭하여 역률을 보정하는 주 회로와 서브 회로를 갖는 역률 보상 회로에 있어서,
   상기 주 회로와 상기 서브 회로 각각에 포함되는 인덕터의 전류를 검출하여 전압 펄스 신호를 생성하는 검출 회로부;
   상기 전압 펄스 신호의 주기마다 스위치 소자를 동작시켜 커패시터를 충방전 시킴으로써 제어 신호를 생성하는 제어부; 및
   상기 제어 신호와 상기 전압 펄스 신호에 기초하여 상기 주 회로와 상기 서브 회로 각각에 포함되는 스위치의 동작을 결정하는 구동 회로부; 를 포함하고,
   상기 제어부는, 상기 커패시터를 충방전시켜 램프 신호를 생성하고, 상기 램프 신호로부터 결정되는 기준 신호와 상기 램프 신호를 비교하여 클럭 신호를 생성하며,
   상기 기준 신호 또는 상기 램프 신호에 포함되는 오프셋 성분의 부호를 상기 스위치 소자의 동작 주기마다 바꾸는 역률 보상 회로.
   
8. 제7항에 있어서, 상기 제어부는,
   상기 클럭 신호를 출력하는 위상 변환 회로; 및
   상기 전압 펄스 신호와 상기 클럭 신호에 기초하여 제어 전압을 생성하는 제어 신호 생성 회로; 를 포함하는 역률 보상 회로.
   
9. 제8항에 있어서, 상기 제어 신호 생성 회로는,
   상기 클럭 신호와 상기 전압 펄스 신호의 위상 차로부터 상기 제어 신호의 레벨을 결정하는 역률 보상 회로.
   
10. 제9항에 있어서, 상기 제어 신호 생성 회로는,
    상기 서브 회로에 포함되는 인덕터의 전류로부터 생성되는 전압 펄스 신호의 위상이 상기 클럭 신호의 위상보다 빠르면, 상기 제어 신호의 레벨을 높이고,
    상기 서브 회로에 포함되는 인덕터의 전류로부터 생성되는 전압 펄스 신호의 위상이 상기 클럭 신호의 위상보다 느리면, 상기 제어 신호의 레벨을 낮추는 역률 보상 회로.
    
11. 제8항에 있어서, 상기 검출 회로부는,
    영점 교차 방법을 이용하여 상기 전압 펄스 신호를 생성하는 역률 보상 회로.
    
12. 제7항에 있어서, 상기 구동 회로부는,
    상기 제어 신호로부터 고정된 기울기를 갖는 제1 램프 전압과 가변 기울기를 갖는 제2 램프 전압을 생성하는 램프 생성부;
    상기 제1 램프 전압 및 상기 제2 램프 전압을 소정의 기준 전압과 비교하는 비교 회로부; 및
    상기 비교 회로부의 출력 및 상기 전압 펄스 신호에 기초하여 상기 주 회로와 상기 서브 회로 각각에 포함되는 스위치에 대한 구동 신호를 생성하는 플립-플롭(Flip-Flop); 을 포함하는 역률 보상 회로.
    
13. 제12항에 있어서, 상기 비교 회로부는,
    상기 주 회로 및 상기 서브 회로 중 적어도 하나의 출력 전압을 밴드 갭 레퍼런스(BGR) 전압과 비교하여 상기 기준 전압을 생성하는 역률 보상 회로.

Images