KR101418453B1 - 적층 콘덴서 - Google Patents
적층 콘덴서 Download PDFInfo
- Publication number
- KR101418453B1 KR101418453B1 KR1020130066366A KR20130066366A KR101418453B1 KR 101418453 B1 KR101418453 B1 KR 101418453B1 KR 1020130066366 A KR1020130066366 A KR 1020130066366A KR 20130066366 A KR20130066366 A KR 20130066366A KR 101418453 B1 KR101418453 B1 KR 101418453B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- dimension
- external electrode
- electrode
- gap dimension
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 161
- 230000001681 protective effect Effects 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 238000009736 wetting Methods 0.000 claims description 3
- 230000005534 acoustic noise Effects 0.000 abstract description 20
- 238000013461 design Methods 0.000 abstract description 10
- 238000007747 plating Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910001252 Pd alloy Inorganic materials 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000008602 contraction Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- -1 rare earth compound Chemical class 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
적층 콘덴서에 있어서, 회로설계에 높은 자유도를 얻으면서 어쿠스틱 노이즈를 저감할 수 있다.
복수의 유전체층을 적층하여 이루어지는 여섯 개의 면을 가지는 직방체 형상을 이루고, 실장면인 제1 면, 상기 제1 면에 대향하는 제2 면, 제1 면과 제2 면에 직교하여 서로 대향하는 제3 면과 제4 면, 제1 면에서 제4 면에 직교하여 서로 대향하는 제5 면과 제6 면을 가지는 적층체(10)와, 적층체(10)의 내부에서 유전체층을 끼고 서로 대향하는 용량부(11a, 12a)와, 용량부(11a, 12a)로부터 적층체(10)의 적어도 하나의 면으로 인출된 인출부(11b, 12b)를 가지는 복수의 콘덴서 전극(11, 12)과, 적층체(10)의 적어도 하나의 면에 배치되고, 인출부(11b, 12b)에 각각 접속된 제1 외부전극(15) 및 제2 외부전극(16)을 포함한 적층 콘덴서. 제1 면에서 용량부(11a, 12a)까지의 갭 치수를 G1, 제2 면에서 용량부(11a, 12a)까지의 갭 치수를 G2로 했을 때, G1>G2이다.
복수의 유전체층을 적층하여 이루어지는 여섯 개의 면을 가지는 직방체 형상을 이루고, 실장면인 제1 면, 상기 제1 면에 대향하는 제2 면, 제1 면과 제2 면에 직교하여 서로 대향하는 제3 면과 제4 면, 제1 면에서 제4 면에 직교하여 서로 대향하는 제5 면과 제6 면을 가지는 적층체(10)와, 적층체(10)의 내부에서 유전체층을 끼고 서로 대향하는 용량부(11a, 12a)와, 용량부(11a, 12a)로부터 적층체(10)의 적어도 하나의 면으로 인출된 인출부(11b, 12b)를 가지는 복수의 콘덴서 전극(11, 12)과, 적층체(10)의 적어도 하나의 면에 배치되고, 인출부(11b, 12b)에 각각 접속된 제1 외부전극(15) 및 제2 외부전극(16)을 포함한 적층 콘덴서. 제1 면에서 용량부(11a, 12a)까지의 갭 치수를 G1, 제2 면에서 용량부(11a, 12a)까지의 갭 치수를 G2로 했을 때, G1>G2이다.
Description
본 발명은 적층 콘덴서, 특히 복수의 유전체층을 적층하여 이루어지는 적층체에 복수의 콘덴서 전극을 유전체층을 통해 서로 대향하여 배치하고, 적층체의 표면에 각 콘덴서 전극과 접속한 외부전극을 마련한 적층 콘덴서에 관한 것이다.
유전체층과 콘덴서 전극이 적층되어 이루어지는 적층 콘덴서에서는, 전압을 인가하면 용량부에서 전왜(電歪) 현상이 발생하여 적층체가 신축한다. 최근, 적층 콘덴서의 소형화·박층화의 진전에 따라 유전체에 대한 인가 전계가 강해져, 전왜 현상을 무시할 수 없게 되었다. 기판에 탑재(납땜)된 적층 콘덴서에 리플을 포함하는 전압, 교류 전압 또는 교류 성분이 중첩된 직류 전압이 인가되면, 적층체의 신축이 기판에 전파되어 기판이 진동하고, 그 진동수가 가청역인 20Hz∼20kHz가 되면 인간의 귀에 인식된다. 이 현상은 '어쿠스틱 노이즈(acoustic noise)'라고도 하며, 특히 텔레비전, 노트북, 휴대전화기 등에서 문제가 되고 있다.
이러한 「어쿠스틱 노이즈」를 방지·저감하기 위해 종래 여러 제안이 이루어졌다. 예를 들면, 특허문헌 1에는 회로기판의 표면과 이면에 각각 동등 사양의 세라믹 콘덴서를 면 대칭이 되도록 배치하는 것을 제안하고 있다. 이 기술에서는, 한쪽 콘덴서에서 회로기판에 전달한 진동과 다른쪽 콘덴서에서 회로기판에 전달한 진동이 서로 상쇄되어, 가청음의 발생을 저감한다.
그러나, 특허문헌 1에 기재된 실장형태에서는 동등 사양인 두 개의 콘덴서를 회로기판의 표리면에 실장할 필요가 있으므로, 회로설계의 자유도가 감쇄된다는 문제점이 있었다.
본 발명의 목적은 회로설계에 있어서 높은 자유도를 얻으면서 어쿠스틱 노이즈를 저감할 수 있는 적층 콘덴서를 제공하는 것에 있다.
본 발명의 일 형태인 적층 콘덴서는, 복수의 유전체층을 적층하여 이루어지는 여섯 개의 면을 가지는 직방체 형상을 이루고, 실장면인 제1 면, 상기 제1 면에 대향하는 제2 면, 제1 면과 제2 면에 직교하여 서로 대향하는 제3 면과 제4 면, 제1 면에서 제4 면에 직교하여 서로 대향하는 제5 면과 제6 면을 가지는 적층체와, 상기 적층체의 내부에서 상기 유전체층을 끼고 서로 대향하는 용량부와, 상기 용량부로부터 상기 적층체의 적어도 하나의 면으로 인출된 인출부를 가지는 복수의 콘덴서 전극과, 상기 적층체의 적어도 하나의 면에 배치되고, 상기 인출부에 각각 접속된 제1 외부전극 및 제2 외부전극을 포함하고, 제1 면에서 상기 용량부까지의 갭 치수를 G1, 제2 면에서 상기 용량부까지의 갭 치수를 G2로 했을 때, G1>G2인 것을 특징으로 한다.
상기 적층 콘덴서에서는, 제1 면에서 용량부까지의 갭 치수(G1)를 제2 면에서 용량부까지의 갭 치수(G2)보다도 크게 했기 때문에, 콘덴서 전극이 서로 대향하는 용량부에서 발생하는 전왜 현상에 기인하는 적층체의 신축이 적층 콘덴서가 실장되는 기판에 전달되기 어려워져, 어쿠스틱 노이즈가 저감된다.
본 발명에 의하면, 단일 적층 콘덴서만으로 적층체의 신축이 기판에 전달되는 것을 억제할 수 있어, 회로설계에 있어서 높은 자유도를 얻으면서 어쿠스틱 노이즈를 저감할 수 있다.
도 1은 본 발명에 관한 적층 콘덴서에서의 적층체를 나타내는 사시도이다.
도 2는 제1 실시예인 적층 콘덴서를 나타내며, (A)는 (B)의 A-A 단면도, (B)는 (A)의 B-B 단면도, (C)는 콘덴서 전극의 사시도이다.
도 3은 제1 실시예인 적층 콘덴서를 회로기판상에 실장한 상태를 나타내는 단면도이다.
도 4는 제2 실시예인 적층 콘덴서를 나타내며, (A)는 (B)의 A-A 단면도, (B)는 (A)의 B-B 단면도, (C)는 콘덴서 전극의 사시도이다.
도 5는 제2 실시예인 적층 콘덴서를 회로기판상에 실장한 상태를 나타내는 단면도이다.
도 6은 제3 실시예인 적층 콘덴서를 나타내며, (A)는 (B)의 A-A 단면도, (B)는 (C)의 B-B 단면도, (C)는 (B)의 C-C 단면도, (D)은 콘덴서 전극의 사시도이다.
도 7은 제4 실시예인 적층 콘덴서를 나타내며, (A)는 (B)의 A-A 단면도, (B)는 (A)의 B-B 단면도, (C)는 (B)의 C-C 단면도이다.
도 8은 제5 실시예인 적층 콘덴서의 적층체를 나타내며, (A)는 (B)의 A-A 단면도, (B)는 (A)의 B-B 단면도로서 실장상태를 나타내고, (C)는 (B)의 C-C 단면도이다.
도 9는 제6 실시예인 적층 콘덴서를 나타내며, (A)는 (B)의 A-A 단면도, (B)는 (A)의 B-B 단면도로서 실장상태를 나타내고, (C)는 (B)의 C-C 단면도이다.
도 10은 제7 실시예인 적층 콘덴서를 나타내며, (A)는 (B)의 A-A 단면도, (B)는 (A)의 B-B 단면도로서 실장상태를 나타내고, (C)는 (B)의 C-C 단면도이다.
도 11은 제7 실시예인 적층 콘덴서의 변형예를 나타내는 실장상태에서의 단면도이다.
도 12는 제8 실시예인 적층 콘덴서를 나타내며, (A)는 (B)의 A-A 단면도, (B)는 (A)의 B-B 단면도로서 실장상태를 나타내고, (C)는 (B)의 C-C 단면도이다.
도 13은 음압 레벨의 측정장치의 구성도이다.
도 2는 제1 실시예인 적층 콘덴서를 나타내며, (A)는 (B)의 A-A 단면도, (B)는 (A)의 B-B 단면도, (C)는 콘덴서 전극의 사시도이다.
도 3은 제1 실시예인 적층 콘덴서를 회로기판상에 실장한 상태를 나타내는 단면도이다.
도 4는 제2 실시예인 적층 콘덴서를 나타내며, (A)는 (B)의 A-A 단면도, (B)는 (A)의 B-B 단면도, (C)는 콘덴서 전극의 사시도이다.
도 5는 제2 실시예인 적층 콘덴서를 회로기판상에 실장한 상태를 나타내는 단면도이다.
도 6은 제3 실시예인 적층 콘덴서를 나타내며, (A)는 (B)의 A-A 단면도, (B)는 (C)의 B-B 단면도, (C)는 (B)의 C-C 단면도, (D)은 콘덴서 전극의 사시도이다.
도 7은 제4 실시예인 적층 콘덴서를 나타내며, (A)는 (B)의 A-A 단면도, (B)는 (A)의 B-B 단면도, (C)는 (B)의 C-C 단면도이다.
도 8은 제5 실시예인 적층 콘덴서의 적층체를 나타내며, (A)는 (B)의 A-A 단면도, (B)는 (A)의 B-B 단면도로서 실장상태를 나타내고, (C)는 (B)의 C-C 단면도이다.
도 9는 제6 실시예인 적층 콘덴서를 나타내며, (A)는 (B)의 A-A 단면도, (B)는 (A)의 B-B 단면도로서 실장상태를 나타내고, (C)는 (B)의 C-C 단면도이다.
도 10은 제7 실시예인 적층 콘덴서를 나타내며, (A)는 (B)의 A-A 단면도, (B)는 (A)의 B-B 단면도로서 실장상태를 나타내고, (C)는 (B)의 C-C 단면도이다.
도 11은 제7 실시예인 적층 콘덴서의 변형예를 나타내는 실장상태에서의 단면도이다.
도 12는 제8 실시예인 적층 콘덴서를 나타내며, (A)는 (B)의 A-A 단면도, (B)는 (A)의 B-B 단면도로서 실장상태를 나타내고, (C)는 (B)의 C-C 단면도이다.
도 13은 음압 레벨의 측정장치의 구성도이다.
이하, 본 발명에 관한 적층 콘덴서의 실시예에 대해 첨부 도면을 참조하여 설명한다. 또한, 각 도면에서는 같은 부재, 부분에 대해서는 공통 부호를 붙이고, 중복하는 설명은 생략한다.
(적층체의 6면의 정의, 도 1 참조)
적층 콘덴서를 구성하는 적층체(10)는 도 1에 나타내는 바와 같이, 복수의 유전체층을 적층하여 이루어지는 여섯 개의 면을 가지는 직방체 형상을 이룬다. 본 명세서에서는, 실장면(하면)을 제1 면(1), 제1 면에 대향하는 상면을 제2 면(2), 제1 면(1)과 제2 면(2)에 직교하여 서로 대향하는 정면측을 제3 면(3), 배면측을 제4 면(4), 제1 면(1)에서 제4 면(4)에 직교하여 서로 대향하는 좌측을 제5 면(5), 우측을 제6 면(6)이라 정의한다
또, 제1 면(1)과 제2 면(2)을 잇는 방향의 치수를 T, 제3 면(3)과 제4 면(4)을 잇는 방향의 치수를 W, 제5 면(5)과 제6 면(6)을 잇는 방향의 치수를 L로 한다. 또한, 여기에서의 각종 치수에는 외부전극의 두께를 포함한다.
(제1 실시예, 도 2 및 도 3 참조)
제1 실시예인 적층 콘덴서(1A)는 적층체(10)의 내부에 유전체층을 끼고 서로 대향하는 복수의 제1 및 제2 콘덴서 전극(11, 12)을 배치하고, 제1 및 제2 외부전극(15, 16)을 마련한 것으로, 종래부터 주지의 적층공법에 따라 제조된다. 콘덴서 전극(11, 12)은 제1 면 및 제2 면에 대해 수직으로 배치되어 있다. 제1 외부전극(15)은 제1 면에서 제5 면의 일부(하부)에 걸쳐 형성되고, 제2 외부전극(16)은 제1 면에서 제6 면의 일부(하부)에 걸쳐 형성되어 있다. 제5 면 및 제6 면에 형성되는 제1 및 제2 외부전극(15, 16)은 제1 면에서 후술하는 용량부(11a, 12a)까지의 갭 치수(G1)보다 작게 형성되는 것이 바람직하다.
제1 및 제2 콘덴서 전극(11, 12)은 서로 대향하는 용량부(11a, 12a)와, 상기 용량부(11a, 12a)로부터 적층체(10)의 제1 면에서 제5 면의 하부 또는 제6 면의 하부로 인출된 인출부(11b, 12b)를 가지고 있다. 제1 콘덴서 전극(11)의 인출부(11b)가 제1 외부전극(15)과 접속되고, 제2 콘덴서 전극(12)의 인출부(12b)가 제2 외부전극(16)과 접속되어 있다. 그리고, 용량부(11a, 12a)가 유전체층을 끼고 대향하는 영역이 용량영역(CA)으로서 기능한다.
적층 콘덴서(1A)에 있어서, 제1 면에서 용량부(11a, 12a)까지의 갭 치수를 G1, 제2 면에서 용량부까지의 갭 치수를 G2로 했을 때, G1>G2의 관계로 설정되어 있다. G1-G2은 적어도 10㎛인 것이 바람직하다.
보다 상세하게는, 높이 치수(T)와 폭 치수(W)는 T>W의 관계를 만족하는 것이 바람직하다. 또, 길이 치수(L)와 폭 치수(W)는 L>W의 관계를 만족하는 것이 바람직하다. 적층체(10)의 모서리부나 능선부는 둥글게 되어 있는 것이 바람직하다.
유전체층으로는 BaTiO3, CaTiO3, SrTiO3, CaZrO3 등을 주성분으로 하는 유전체 세라믹을 알맞게 이용할 수 있다. 이들 주성분에 Mn 화합물, Mg 화합물, Si 화합물, Co 화합물, Ni 화합물, 희토류 화합물 등의 부성분을 첨가한 것을 이용해도 된다. 용량영역(CA)에서의 유전체층의 두께는 0.5∼10㎛인 것이 바람직하다.
제1 및 제2 콘덴서 전극(11, 12)으로는 Ni, Cu, Ag, Pd, Ag-Pd 합금, Au 등을 알맞게 이용할 수 있고, 그 두께는 0.3∼2.0㎛인 것이 바람직하다.
외부전극(15, 16)은 하지층과 그 위에 형성되는 도금층으로 구성되는 것이 바람직하다. 하지층으로는 Cu, Ni, Ag, Pd, Ag-Pd 합금, Au 등을 알맞게 이용할 수 있고, 도전성 페이스트를 베이킹 등 하여 형성된다. 또한, 하지층은 적층체(10)의 표면에 도금에 의해 직접적으로 형성되어 있어도 된다. 도금층으로는 Cu, Ni, Ag, Pd, Ag-Pd 합금, Au 등을 알맞게 이용할 수 있고, 복수층으로 형성되어 있어도 된다. 바람직하게는 Ni 도금 및 Sn 도금의 2층 구조이다. 외부전극(15, 16)은 도전성 수지층을 포함하고 있어도 된다.
상기 구성으로 이루어지는 적층 콘덴서(1A)는 도 3에 나타내는 바와 같이, 프린트 회로기판(50) 상에 실장된다. 프린트 회로기판(50)은 유리 에폭시 기판이 알맞게 이용되고, 적층 콘덴서(1A)를 위한 도시하지 않은 회로가 형성되어 있다.
적층 콘덴서(1A)는 프린트 회로기판(50) 상에 형성된 제1 및 제2 랜드(51, 52)에 땝남(55)을 통해 실장된다. 즉, 랜드(51, 52) 상에 도포한 땜납 페이스트를 리플로우 노(reflow furnace)에서 가열함으로써, 땜납 페이스트가 젖어 퍼져서 랜드(51, 52)가 외부전극(15, 16)과 각각 접합된다. 이 경우, 적층 콘덴서(1A)는 콘덴서 전극(11, 12)이 프린트 회로기판(50)의 표면에 대해 수직이 되는 방향으로 실장된다. 땜납 페이스트로는 Sn-Pb 공정 땜납이나 Sn-Ag-Cu 등의 납 프리 땜납을 알맞게 이용할 수 있다. 땜납 대신에 도전성 접착제 등을 이용해도 된다.
적층 콘덴서(1A)에서는, 제1 면에서 용량부(11a, 12a)까지의 갭 치수(G1)를 제2 면에서 용량부(11a, 12a)까지의 갭 치수(G2)보다도 크게 했기 때문에, 콘덴서 전극(11, 12)이 서로 대향하는 용량부(11a, 12a)에서 발생하는 전왜 현상에 기인하는 적층체(10)의 신축이 프린트 회로기판(50)에 전달되기 어려워져, 어쿠스틱 노이즈가 저감된다. 이하, 이러한 효과를 확인하기 위해 실시된 실험에 대해 설명한다.
표 1에 나타내는 사이즈 설계로 이루어지는 시료 1∼12을 제작했다.
각 시료의 사이즈는 이하와 같다.
적층체의 외형 치수: 표 1과 같음
용량: 22㎌
유전체 재료: BaTiO3을 주성분으로 하는 세라믹
용량부의 유전체층 두께: 0.94㎛
콘덴서 전극 재료: Ni
콘덴서 전극 두께: 0.58㎛
콘덴서 전극 매수: 498
외부전극 재료: Cu/Ni/Sn(도금에 의해 형성)
외부전극 두께: 13㎛
회로기판의 표면에서 외부전극까지의 갭 치수: 50㎛
외부전극의 높이: 필릿 높이 X-50㎛(필릿 높이 X에는 상기 갭 치수 50㎛을 포함)
필릿 높이 X: 표 1과 같음
갭 치수 G1: 표 1과 같음
갭 치수 G2: 표 1과 같음
제작한 시료의 각 치수는 이하와 같이 측정했다. 길이 치수(L)는 제5 면 및 제6 면 각각의 중앙부의 간격을 측정한 20개의 평균치이다. 폭 치수(W)는 제3 면 및 제4 면 각각의 중앙부의 간격을 측정한 20개의 평균치이다. 높이 치수(T)는 외부전극 형성영역에서 제1 면 및 제2 면의 간격을 측정한 20개의 평균치이다. 이들 치수는, 후술하는 음압 레벨을 측정하는 시료와 같은 제조 로트의 시료를 마이크로미터로 측정했다.
필릿 높이(X)에 대해서는, 제1 및 제2 외부전극(15, 16)의 각각에서의 프린트 회로기판(50)의 표면에서 각각의 필릿의 정점까지의 간격을 측정하여 그 평균치를 구하고, 또, 3개분의 평균치로 했다. 필릿 높이의 측정은, 후술하는 음압 레벨을 측정한 후의 시료의 제3 면에서 연마하여 노출한 폭방향 중앙부의 단면을 금속 현미경으로 관찰함으로써 실시했다.
다음으로, 후술하는 음압 레벨을 측정하는 시료와 같은 제조 로트의 다른 3개의 각 시료에 대해 제5 면에서 연마하고, 길이방향 중앙부분의 단면을 노출시켰다.
갭 치수(G1)에 대해서는, 제1 콘덴서 전극(11)의 용량부(11a)에서 제1 면까지의 갭 치수(G1a), 제2 콘덴서 전극(12)의 용량부(12a)에서 제1 면까지의 갭 치수(G1b)를 각각 측정하고, 그 중 큰 값을 G1로 했다. 갭 치수(G2)에 대해서는, 제1 콘덴서 전극(11)의 용량부(11a)에서 제2 면까지의 갭 치수(G2a), 제2 콘덴서 전극(12)의 용량부(12a)에서 제2 면까지의 갭 치수(G2b)를 각각 측정하고, 그 중 큰 값을 G2로 했다.
갭 치수(G1a, G1b, G2a, G2b)를 측정할 때는, 폭방향의 최좌측 층, 중앙 층, 최우측 층의 3점에 있어서, 제1 및 제2 콘덴서 전극(11, 12)에서 제1 면 및 제 2면까지의 갭 치수를 측정하고, 그 평균치로 했다. 이렇게 1개의 시료마다 구한 G1, G2에 대해 3개분의 평균치를 구하여 각 시료의 갭 치수(G1, G2)로 했다. 또한, 제1 및 제2 콘덴서 전극(11, 12)이 짝수 개인 경우에는, 중앙에 가장 가까운 층을 중앙층으로 했다.
시료 1∼12마다 3개의 콘덴서에 대해 음압 레벨을 측정하고, 그 평균치를 음압으로 했다. 도 13에 음압 레벨의 측정장치(71)를 나타낸다. 시료 1∼12의 각각을 무향상자(73) 안에 설치하고, 시료(콘덴서 1)에 대해 2.9kHz의 주파수 및 1Vpp의 전압을 가지는 교류 전압을 인가했다. 그리고, 그때 발생하는 어쿠스틱 노이즈를 집음 마이크(74)로 집음하고, 집음계(76) 및 FFT 애널라이저(78)(가부시키가이샤 오노측기 제품 CF-5220)로 집음된 음의 음압 레벨을 측정했다. 집음 마이크(74)는 프린트 회로기판(50)으로부터 3㎜만큼 거리를 두고 설치했다. 프린트 회로기판(50)은 100㎜×40㎜, 두께 1.6㎜의 사이즈이고, 2.9kHz에서 공진한다.
실험 결과를 표 1에 음압(dB)으로 나타낸다. G1=G2로 설정된 시료 1, 4, 7, 10에 비해 갭 치수(G1)를 크게 설정할수록 어쿠스틱 노이즈가 저감되는 것이 확인되었다. G1-G2은 적어도 10㎛ 이상인 것이 바람직하다.
또, 제1 및 제2 외부전극(15, 16)의 높이 치수는 제1 면에서 상기 용량부(11a, 12a)까지의 갭 치수(G1)보다도 작은 것이 바람직하다. 이 경우, 제5 면 또는 제6 면에서 봐서, 신축이 큰 영역인 용량영역(CA)에 필릿이 형성되어 있지 않으므로 진동의 전달이 저감된다. 그 결과, 어쿠스틱 노이즈가 저감된다.
또한, 본 명세서에서 음압억제 효과 실험은 제1 실시예 및 이하에 설명하는 제8 실시예에 관해서만 설명하고 있지만, 다른 실시예에서도 같은 실험을 추시(追試)하는 것은 당업자에게 있어 용이하다.
(제2 실시예, 도 4 및 도 5 참조)
제2 실시예인 적층 콘덴서(1B)는 도 4에 나타내는 바와 같이, 제1 및 제2 콘덴서 전극(11, 12)의 인출부(11b, 12b)를 적층체(10)의 제1 면에만 인출한 것이며, 제1 및 제2 외부전극(15, 16)은 제1 면에만 형성되어 있다. 이 적층 콘덴서(1B)의 실장상태는 도 5에 나타내는 대로이며, 제1 및 제2 외부전극(15, 16)이 제1 및 제2 랜드(51, 52)에 땝남(55)을 통해 접속된다. 이때, 제1 및 제2 외부전극(15, 16)이 제1 면에만 형성되어 있기 때문에, 땝남(55)은 제5 면 및 제6 면에는 거의 발라지지 않는다(필릿리스). 이러한 제2 실시예의 적층 콘덴서(1B)에 의하면, 적층체(10)의 진동이 회로기판(50)에 전해지기 어려워져, 상기 제1 실시예의 적층 콘덴서(1A)에 비해 어쿠스틱 노이즈를 저감할 수 있다.
본 적층 콘덴서(1B)에 있어서도 갭 치수(G1)는 갭 치수(G2)보다도 크게 설정되어 있고, 그 작용 효과는 상기 제1 실시예에서 설명한 것과 마찬가지이다.
(제3 실시예, 도 6 참조)
제3 실시예인 적층 콘덴서(1C)는 도 6에 나타내는 바와 같이, 제1 콘덴서 전극(11)의 용량부(11a)에서의 높이 치수는, 제2 콘덴서 전극(12)의 용량부(12a)에서의 높이 치수에 비해 크면서 용량부(11a, 12a)가 서로 인출부(11b, 12b)에 겹치지 않도록 짧게 했다. 또, 인출부(11b, 12b)가 적층체(10)의 제1 면에만 인출되고, 제1 및 제2 외부전극(15, 16)이 적층체(10)의 제1 면에만 형성되어 있는 점 및 회로기판(50)에 대한 실장형태는 상기 제2 실시예와 마찬가지이다.
본 적층 콘덴서(1C)에 있어서도 갭 치수(G1)는 갭 치수(G2)보다도 크게 설정되어 있고, 그 작용 효과는 상기 제1 실시예에서 설명한 것과 마찬가지이다. 특히, 본 제3 실시예에서는 용량부(11a, 12a)의 높이 치수에 차를 둠으로써, 예를 들면 적층체(10) 제조시에 제1 콘덴서 전극(11) 또는 제2 콘덴서 전극(12)에 적층 편차가 발생했다고 해도, 용량부(11a, 12a)의 대향 면적(용량치)이 변화되는 일은 없다.
제3 면에서 봐서, 제1 콘덴서 전극(11)의 용량부(11a)가 제2 콘덴서 전극(12)의 용량부(12a)와 겹치지 않는 영역은 적어도 제1 면측(실장면측)에 마련되어 있는 것이 바람직하다. 제1 및 제2 콘덴서 전극(11, 12)이 겹친 영역과 제1 및 제2 콘덴서 전극(11, 12)이 존재하지 않는 영역의 두께 차에 의해 적층체(10)의 소체 형상에 있어서 급격한 단차가 발생하여, 실장시에 적층 콘덴서의 자세가 불안정해지기 쉽다. 특히, 높이 치수(T)와 폭 치수(W)의 관계가 T>W인 경우, 실장시의 적층 콘덴서의 자세 불안정성이 증가한다. 그러나, 실장면측에 적층방향에 있어서 제1 콘덴서 전극(11)이 제2 콘덴서 전극(12)과 겹치지 않는 영역을 마련함으로써 상기 단차가 완화되어, T>W인 경우라도 실장시의 자세가 안정되기 쉬워진다.
또한, 제1 콘덴서 전극(11)이 실장면측에서 적층방향으로 제2 콘덴서 전극(12)과 겹치지 않는 영역을 마련하면서 실장면과 반대측(제2 면측)에서 제1 및 제2 콘덴서 전극(11, 12)의 가장자리부를 높이방향으로 실질적으로 맞추는 것이 용량 증가의 관점에서 바람직하다.
(제4 실시예, 도 7 참조)
제4 실시예인 적층 콘덴서(1D)는 도 7에 나타내는 바와 같이, 제1 및 제2 콘덴서 전극(11, 12)을 적층체(10)의 제1 면 및 제2 면에 대해 수평으로 배치한 것이다. 제1 콘덴서 전극(11)은 비어홀 도체(13)를 통해 서로 접속되면서 비어홀 도체(13)가 인출부로서 제1 외부전극(15)에 접속되어 있다. 제2 콘덴서 전극(12)은 비어홀 도체(14)를 통해 서로 접속되면서 비어홀 도체(14)가 인출부로서 제2 외부전극(16)에 접속되어 있다. 제1 및 제2 외부전극(15, 16)이 적층체(10)의 제1 면에만 형성되어 있는 점 및 회로기판(50)에 대한 실장형태는 상기 제2 실시예와 마찬가지이다.
본 적층 콘덴서(1D)에 있어서도 갭 치수(G1)는 갭 치수(G2)보다도 크게 설정되어 있고, 그 작용 효과는 상기 제1 실시예에서 설명한 것과 마찬가지이다. 제1 및 제2 콘덴서 전극(11, 12)이 적층체(10)의 제1 면 및 제2 면에 대해 수직으로 배치된 경우에 비해 본 제4 실시예처럼 수평으로 배치된 경우는, 적층체(10)의 제1 면의 변형이 작기 때문에 어쿠스틱 노이즈를 저감할 수 있다.
또한, 본 적층 콘덴서(1D)에 있어서도 상기 제1 실시예와 같이, 제1 외부전극(15)은 제1 면에서 제5 면의 일부(하부)에 걸쳐 형성되고, 제2 외부전극(16)은 제1 면에서 제6 면의 일부(하부)에 걸쳐 형성되어 있어도 된다. 이 경우, 제5 면 및 제 6면에 형성되는 제1 및 제2 외부전극(15, 16)은 제1 면에서 제1 면에 가장 가까운 콘덴서 전극(11 또는 12)까지의 갭 치수(G1)보다 작게 형성되는 것이 바람직하다.
(제5 실시예, 도 8 참조)
제5 실시예인 적층 콘덴서(1E)는 도 8에 나타내는 바와 같이, 제1 콘덴서 전극(11)을 적층체(10)의 제5 면으로 인출하여 제1 외부전극(15)에 접속하고, 제2 콘덴서 전극(12)을 제6 면으로 인출하여 제2 외부전극(16)에 접속한 것이다. 제1 외부전극(15)은 제5 면에서 제1 면 및 제2 면에 걸쳐 형성되고, 제2 외부전극(16)은 제6 면에서 제1 면 및 제2 면에 걸쳐 형성되어 있다. 실장형태는 도 8(B)에 나타내는 바와 같이, 프린트 회로기판(50) 상의 랜드(51, 52)에 대해 제1 면측에서만 땝남(55)을 통해 접속되는 필릿리스이다. 또한, 제5 면 및 제6 면에 땜납 필릿을 형성하도록 접속해도 된다.
본 적층 콘덴서(1E)에 있어서도 갭 치수(G1)는 갭 치수(G2)보다도 크게 설정되어 있고, 그 작용 효과는 상기 제1 실시예에서 설명한 것과 마찬가지이다.
(제6 실시예, 도 9 참조)
제6 실시예인 적층 콘덴서(1F)는 도 9에 나타내는 바와 같이, 제1 콘덴서 전극(11)을 적층체(10)의 제5 면으로 인출하여 제1 외부전극(15)에 접속하고, 제2 콘덴서 전극(12)을 제6 면으로 인출하여 제2 외부전극(16)에 접속한 것이다. 제1 외부전극(15)은 제5 면에서 제1 면 및 제2 면에 걸쳐 형성되고, 제2 외부전극(16)은 제6 면에서 제1 면 및 제2 면에 걸쳐 형성되어 있다. 또, 제1 및 제2 외부전극(15, 16)의 표면에는 도금층(17, 18)이 마련되어 있다. 실장형태는 도 9(B)에 나타내는 바와 같이, 프린트 회로기판(50) 상의 랜드(51, 52)에 대해 제5 면 및 제6 면에 땜납 필릿을 형성하도록 접속해 있다. 또한, 제1 면측에서만 땝남(55)을 통해 접속되는 필릿리스이어도 된다.
본 적층 콘덴서(1F)에 있어서도 갭 치수(G1)는 갭 치수(G2)보다도 크게 설정되어 있고, 그 작용 효과는 상기 제1 실시예에서 설명한 것과 마찬가지이다. 특히, 본 제6 실시예에서는, 또한, 제1 콘덴서 전극(11)의 용량부(11a)에서의 높이방향의 치수는 제2 콘덴서 전극(12)의 용량부(12a)에서의 높이방향의 치수에 비해 크게 설정되어 있다. 이로써, 적층체(10) 제조시에 제1 콘덴서 전극(11) 또는 제2 콘덴서 전극(12)에 적층 편차가 발생했다고 해도, 용량부(11a, 12a)의 대향 면적(용량치)이 변화되는 일은 없다.
제3 면에서 봐서, 제1 콘덴서 전극(11)의 용량부(11a)가 제2 콘덴서 전극(12)의 용량부(12a)와 겹치지 않는 영역은 적어도 제1 면측(실장면측)에 마련되어 있는 것이 바람직하다. 제1 및 제2 콘덴서 전극(11, 12)이 겹친 영역과 제1 및 제2 콘덴서 전극(11, 12)이 존재하지 않는 영역의 두께 차에 의해, 적층체(10)의 소체 형상에 있어서 급격한 단차가 발생하여 실장시에 적층 콘덴서의 자세가 불안정해지기 쉽다. 특히, 높이 치수(T)와 폭 치수(W)의 관계가 T>W인 경우, 실장시의 적층 콘덴서의 자세 불안정성이 증가한다. 그러나, 실장면측에 적층방향에 있어서 제1 콘덴서 전극(11)이 제2 콘덴서 전극(12)과 겹치지 않는 영역을 마련함으로써 상기 단차가 완화되어, T>W인 경우라도 실장시의 자세가 안정되기 쉬워진다.
또한, 제1 콘덴서 전극(11)이 실장면측에서 적층방향으로 제2 콘덴서 전극(12)과 겹치지 않는 영역을 마련하면서 실장면과 반대측(제2 면측)에서 제1 및 제2 콘덴서 전극(11, 12)의 가장자리부를 높이방향으로 실질적으로 맞추는 것이 용량 증가의 관점에서 바람직하다.
(제7 실시예, 도 10 참조)
제7 실시예인 적층 콘덴서(1G)는 도 10에 나타내는 바와 같이, 제1 콘덴서 전극(11)을 적층체(10)의 제5 면으로 인출하여 제1 외부전극(15)에 접속하고, 제2 콘덴서 전극(12)을 제6 면으로 인출하여 제2 외부전극(16)에 접속한 것이다. 제1 외부전극(15)은 제 5면에서 제1 면 및 제2 면에 걸쳐 형성되고, 제2 외부전극(16)은 제6 면에서 제1 면 및 제2 면에 걸쳐 형성되어 있다. 또, 제1 및 제2 외부전극(15, 16)의 표면에는 도금층(17, 18)이 마련되어 있다. 실장형태는 도 10(B)에 나타내는 바와 같이, 프린트 회로기판(50) 상의 랜드(51, 52)에 대해 제5 면 및 제6 면에 땜납 필릿을 형성하도록 접속해 있다. 또한, 제1 면측에서만 땝남(55)을 통해 접속되는 필릿리스이어도 된다.
본 제7 실시예에서는, 또한, 제1 및 제2 외부전극(15, 16)의 표면에 도금층(17, 18)을 통해 땝남(55)의 젖음을 규제하기 위한 제1 및 제2 보호막(21, 22)이 각각 마련되어 있다. 제1 및 제2 보호막(21, 22)은 적어도 제1 및 제2 외부전극(15, 16)의 표면 중앙부에 마련되어 있고, 제1 및 제2 외부전극(15, 16)의 제1 면측(실장면측) 및 제2 면측에는 마련되어 있지 않다. 이렇게, 제1 및 제2 외부전극(15, 16)의 일부가 제1 면상에서 외부로 노출되어 있음으로써, 랜드(51, 52)와의 땜납 접속을 저해하는 일은 없다.
상기 보호막(21, 22)은 수지 레지스트막을 알맞게 이용할 수 있다. 수지 레지스트막이라면, 도포나 부착으로 용이하게 마련할 수 있다. 보호막(21, 22)으로는 수지 레지스트막 대신에 산화 금속막이나 유리막 등도 이용하는 것이 가능하다. 산화 금속막을 이용하는 경우에는, 금속막에 레이저를 조사하는 등에 의해 형성할 수 있다. 유리막을 이용하는 경우에는, 후막(厚膜) 상의 도금층(17, 18)을 부분적으로 벗겨서 후막을 노출시키면 된다. 여기에서, 후막이란 유리 성분을 포함하는 도전성 페이스트를 베이킹함으로써 형성된 막을 의미하고, 유리 성분을 포함하는 도전성 페이스트를 베이킹하면, 후막의 외표면에 유리막이 형성된다. 또한, 도금층(17, 18)은 보호막(21, 22)을 마련한 후에 제1 및 제2 외부전극(15, 16)의 노출면에 마련해도 된다.
본 적층 콘덴서(1G)에 있어서도 갭 치수(G1)는 갭 치수(G2)보다도 크게 설정되어 있고, 그 작용 효과는 상기 제1 실시예에서 설명한 것과 마찬가지이다. 특히, 본 제7 실시예에서는, 또한, 땝남(55)의 젖음이 보호막(21, 22)에 대해 규제되기 때문에 필릿의 형성이 낮게 억제되고, 회로기판(50)의 어쿠스틱 노이즈를 보다 저감할 수 있다.
또한, 제1 외부전극(15)이 보호막(21)으로부터 노출되는 영역의 제5 면을 따른 높이방향의 치수 및 제2 외부전극(16)이 보호막(22)으로부터 노출되는 영역의 제6 면을 따른 높이방향의 치수는, 제1 면에서 상기 용량부(11a, 12a)까지의 갭 치수(G1)보다도 작은 것이 바람직하다. 이 경우, 제5 면 및 제6 면에서 봐서, 전압인가 시의 신축이 큰 영역인 용량영역(CA)에까지 필릿이 젖는 일이 없으므로, 회로기판(50)에 대한 진동의 전달이 보다 억제된다. 그 결과, 회로기판(50)의 어쿠스틱 노이즈가 보다 저감된다.
또한, 보호막(21, 22)은 적층체(10)의 제3 면 또는 제4 면에 형성된 제1 및 제2 외부전극(15, 16)의 표면에 마련되어 있어도 된다. 예를 들면, 보호막(21)은 제3 면에서 제5 면을 지나 제4 면에 걸치며, 제1 면을 따라 띠형상으로 형성되고, 보호막(22)은 제3 면에서 제6 면을 지나 제4 면에 걸치며, 제1 면을 따라 띠형상으로 형성되어도 된다. 이 경우, 제3 면과 제4 면에 형성된 제1 및 제2 외부전극(15, 16)에 땝남(55)이 젖는 것을 억제하여, 어쿠스틱 노이즈가 보다 저감된다.
또, 보호막(21, 22)은 적층체(10)의 제3 면에서 제5 면, 제4 면, 제6 면에 걸쳐 적층 콘덴서를 둘러싸도록 띠형상으로 주회하여 형성되어 있어도 된다. 즉, 보호막(21, 22)은 외부전극(15, 16)의 표면뿐 아니라 제3 면과 제4 면에서 노출되는 적층체(10)의 표면에도 형성되어 있다. 이 경우, 보호막(21, 22)이 적층 콘덴서를 둘러싸도록 제3 면과 제4 면에 형성되어 있기 때문에, 보호막(21, 22)이 벗겨지는 것을 억제하여 어쿠스틱 노이즈를 보다 확실하게 저감시킬 수 있다.
(제7 실시예의 변형예, 도 11 참조)
상기 제7 실시예에서, 보호막(21, 22)은 외부전극(15, 16)의 제5 면측 및 제6 면측의 전체 면 혹은 제2 면측의 전체 면에 마련되어 있어도 된다. 이러한 변형예를 도 11에 나타낸다. 여기에서는, 보호막(2)3을 적층체(10)의 제5 면측 및 제6 면측으로부터 제2 면의 전체 면에 걸쳐 일체적으로 마련하고 있다.
(제8 실시예, 도 12 참조)
제8 실시예인 적층 콘덴서(1H)는 도 12에 나타내는 바와 같이, 제1 및 제2 콘덴서 전극(11, 12)을 적층체(10)의 제1 면 및 제2 면에 대해 수평으로 배치한 것이다. 제1 콘덴서 전극(11)은 적층체(10)의 제5 면으로 인출하여 제1 외부전극(15)에 접속되고, 제2 콘덴서 전극(12)은 제6 면으로 인출하여 제2 외부전극(16)에 접속되어 있다. 제1 외부전극(15)은 제5 면에서 제1 면 및 제2 면에 걸쳐 형성되고, 제2 외부전극(16)은 제6 면에서 제1 면 및 제2 면에 걸쳐 형성되어 있다. 제1 및 제2 외부전극(15, 16)의 표면에는 도금층(17, 18)이 마련되어 있다.
이러한 구조의 적층 콘덴서(1H)를 이하의 표 2에 나타내는 사이즈로 28종류(시료 13∼40) 제작했다. 그리고, 시료 13∼40의 각각을 무향상자(73)(도 13 참조) 안에 설치하고, 시료(적층 콘덴서 1H)에 대해 0.5, 2.9, 4.8kHz의 3수준의 교류 전압을 인가했다. 그리고, 그때 발생하는 어쿠스틱 노이즈를 집음 마이크(74)로 집음하고, 집음계(76) 및 FFT 애널라이저(78)(가부시키가이샤 오노측기 제품 CF-5220)로 집음된 음의 음압 레벨을 측정했다. 그 결과를 표 2에 나타낸다.
제1 실시예에서 나타냈을 때와 마찬가지로, 시료 13∼40에서도 갭 치수(G1)를 갭 치수(G2)보다 크게 한 경우, 어쿠스틱 노이즈를 저감할 수 있었다. 그러나, 길이 치수(L)와 폭 치수(W)의 비(L/W)가 1.8인 시료 13∼19의 경우, 음압 레벨을 최소로 할 수 있는 갭 치수(G1)가 교류 전압의 주파수에 따라 다르다. 한편, 비(L/W)가 1.10, 1.06인 시료 20∼33에서는, 음압 레벨을 최소로 할 수 있는 갭 치수(G1)와 최소로부터 2번째로 할 수 있는 갭 치수(G1)의 범위가 교류 전압의 주파수에 의존하는 일 없이 동일하다. 또한, 비(L/W)가 1.0인 시료 34∼40에서는 음압 레벨을 최소로 할 수 있는 갭 치수(G1)가 교류 전압의 주파수에 의존하는 일 없이 동일하다.
즉, 길이 치수(L)와 폭 치수(W)의 비(L/W)가 1.1보다 클 경우는, 인가하는 교류전압의 주파수마다 갭 치수(G1)의 설계를 변경할 필요가 발생하는 일이 있다. 그러나, 비(L/W)가 1.1 이하인 경우는, 인가하는 교류 전압의 주파수에 따라 갭 치수(G1)의 설계를 변경할 필요가 없어진다. 즉, 치수(L)와 치수(W)의 비(L/W)가 1.1 이하인 경우는, 갭 치수(G1)의 설계를 간략화할 수 있다. 즉, 치수(L)와 치수(W)의 비(L/W)가 1.0에 가까울수록 교류 전압의 주파수에 관계없이 같은 갭 치수(G1)로 최소의 음압 레벨에 가까워진다.
또, 치수의 대칭성에 의해 L/W가 1.0 이하인 경우도 마찬가지로, 치수(L)와 치수(W)의 비(L/W)가 0.9 이상인 경우는 갭 치수(G1)의 설계를 간략화할 수 있고, 치수(L)와 치수(W)의 비(L/W)가 1.0에 가까울수록 교류 전압의 주파수에 관계없이 같은 갭 치수(G1)로 최소의 음압 레벨에 가까워진다.
(다른 실시형태)
또한, 본 발명에 관한 적층 콘덴서는 상기 실시예에 한정하는 것이 아니라 그 요지의 범위 내에서 여러 가지로 변경할 수 있다.
특히, 적층체나 콘덴서 전극의 세부 형상은 임의이다. 콘덴서의 용량도 임의이지만, 통상은 1㎌ 이상의 용량인 콘덴서가 어쿠스틱 노이즈를 초래하는 것이 알려져 있다.
이상과 같이 본 발명은 적층 콘덴서에 유용하며, 특히 회로설계에 있어서 높은 자유도를 얻으면서 어쿠스틱 노이즈를 저감할 수 있는 점에서 우수하다.
1A∼1H…적층 콘덴서
10…적층체
11, 12…콘덴서 전극
11a, 12a…용량부
11b, 12b…인출부
15, 16…외부전극
21, 22, 23…보호막
50…프린트 회로기판
G1, G2…갭 치수
10…적층체
11, 12…콘덴서 전극
11a, 12a…용량부
11b, 12b…인출부
15, 16…외부전극
21, 22, 23…보호막
50…프린트 회로기판
G1, G2…갭 치수
Claims (12)
- 복수의 유전체층을 적층하여 이루어지는 여섯 개의 면을 가지는 직방체 형상을 이루고, 실장면인 제1 면, 상기 제1 면에 대향하는 제2 면, 제1 면과 제2 면에 직교하여 서로 대향하는 제3 면과 제4 면, 제1 면에서 제4 면에 직교하여 서로 대향하는 제5 면과 제6 면을 가지는 적층체와,
상기 적층체의 내부에서 상기 유전체층을 끼고 서로 대향하는 용량부와, 상기 용량부로부터 상기 적층체의 적어도 하나의 면으로 인출된 인출부를 가지는 복수의 콘덴서 전극과,
상기 적층체의 적어도 하나의 면에 배치되고, 상기 인출부에 각각 접속된 제1 외부전극 및 제2 외부전극을 포함하고,
제1 면에서 상기 용량부까지의 갭 치수를 G1, 제2 면에서 상기 용량부까지의 갭 치수를 G2로 했을 때, G1>G2인 것을 특징으로 하는 적층 콘덴서. - 제1항에 있어서,
제1 면과 제2 면을 잇는 방향의 치수를 T, 제3 면과 제4 면을 잇는 방향의 치수를 W로 했을 때, T>W인 것을 특징으로 하는 적층 콘덴서. - 제1항에 있어서,
상기 콘덴서 전극은 제1 면 및 제2 면에 대해 수직으로 배치되어 있는 것을 특징으로 하는 적층 콘덴서. - 제3항에 있어서,
상기 유전체층 및 상기 콘덴서 전극은 제3 면과 제4 면을 잇는 방향으로 적층되어 있는 것을 특징으로 하는 적층 콘덴서. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 제1 외부전극은 제1 면에서 제5 면에 걸쳐 형성되고, 상기 제2 외부전극은 제1 면에서 제6 면에 걸쳐 형성되어 있고,
제1 외부전극의 제5 면을 따른 높이 치수 및 제2 외부전극의 제6 면을 따른 높이 치수는, 제1 면에서 상기 용량부까지의 갭 치수(G1)보다도 작은 것을 특징으로 하는 적층 콘덴서. - 제3항에 있어서,
제1 면과 제2 면을 잇는 방향을 높이방향으로 했을 때, 상기 제1 외부전극과 접속하는 콘덴서 전극의 상기 용량부의 높이방향의 치수는, 상기 제2 외부전극과 접속하는 콘덴서 전극의 상기 용량부의 높이방향의 치수보다도 큰 것을 특징으로 하는 적층 콘덴서. - 제6항에 있어서,
제3 면에서 봐서, 상기 제1 외부전극과 접속하는 콘덴서 전극의 상기 용량부와 상기 제2 외부전극과 접속하는 콘덴서 전극의 상기 용량부가 서로 겹치지 않는 영역은 적어도 제1 면측에 있는 것을 특징으로 하는 적층 콘덴서. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 제1 외부전극은 제1 면에서 제5 면에 걸쳐 형성되고, 상기 제2 외부전극은 제1 면에서 제6 면에 걸쳐 형성되어 있고,
적어도 제5 면상의 상기 제1 외부전극의 표면 중앙부에 땜납 젖음을 규제하는 제1 보호막이 마련되고, 적어도 제6 면상의 상기 제2 외부전극의 표면 중앙부에 땜납 젖음을 규제하는 제2 보호막이 마련되어 있고,
제1 면상에서 상기 제1 외부전극 및 상기 제2 외부전극의 적어도 일부가 각각 외부로 노출되어 있는 것을 특징으로 하는 적층 콘덴서. - 제8항에 있어서,
상기 제1 외부전극이 노출되는 영역의 제5 면을 따른 높이방향의 치수 및 상기 제2 외부전극이 노출되는 영역의 제6 면을 따른 높이방향의 치수는, 제1 면에서 상기 용량부까지의 갭 치수(G1)보다도 작은 것을 특징으로 하는 적층 콘덴서. - 제1항 또는 제2항에 있어서,
상기 콘덴서 전극은 제1 면 및 제2 면에 대해 수평으로 배치되어 있는 것을 특징으로 하는 적층 콘덴서. - 제10항에 있어서,
제3 면과 제4 면을 잇는 방향의 치수를 W, 제5 면과 제6 면을 잇는 방향의 치수를 L로 했을 때, 0.9≤L/W≤1.1인 것을 특징으로 하는 적층 콘덴서. - 제1항 내지 제4항 중 어느 한 항에 있어서,
G1-G2은 적어도 10㎛ 이상인 것을 특징으로 하는 적층 콘덴서.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012133215 | 2012-06-12 | ||
JPJP-P-2012-133215 | 2012-06-12 | ||
JPJP-P-2013-054027 | 2013-03-15 | ||
JP2013054027A JP5853976B2 (ja) | 2012-06-12 | 2013-03-15 | 積層コンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130139181A KR20130139181A (ko) | 2013-12-20 |
KR101418453B1 true KR101418453B1 (ko) | 2014-07-10 |
Family
ID=49829792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130066366A KR101418453B1 (ko) | 2012-06-12 | 2013-06-11 | 적층 콘덴서 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR101418453B1 (ko) |
CN (1) | CN103489639B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101859098B1 (ko) * | 2015-12-03 | 2018-05-17 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101462925B1 (ko) | 2013-11-15 | 2014-11-19 | 현대자동차주식회사 | 오르간 타입 전자식 자동변속레버 |
KR102029498B1 (ko) * | 2014-11-07 | 2019-10-07 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
JP6747057B2 (ja) * | 2016-05-24 | 2020-08-26 | Tdk株式会社 | 積層セラミックコンデンサ |
KR102494323B1 (ko) * | 2016-07-21 | 2023-02-01 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
CN109683072A (zh) * | 2019-01-11 | 2019-04-26 | 华中科技大学 | 一种用于交直流复合电压下的金属化膜自愈装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06215978A (ja) * | 1993-01-21 | 1994-08-05 | Murata Mfg Co Ltd | 積層型コンデンサ |
JP2009027148A (ja) | 2007-06-18 | 2009-02-05 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
KR101058697B1 (ko) | 2010-12-21 | 2011-08-22 | 삼성전기주식회사 | 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법 |
KR20130006800A (ko) * | 2011-06-23 | 2013-01-18 | 삼성전기주식회사 | 칩 타입 적층 커패시터 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100920614B1 (ko) * | 2007-02-05 | 2009-10-08 | 삼성전기주식회사 | 적층형 칩 커패시터 |
JP5267268B2 (ja) * | 2009-03-26 | 2013-08-21 | Tdk株式会社 | 薄膜コンデンサ及びその製造方法 |
TWI467610B (zh) * | 2009-07-23 | 2015-01-01 | Ind Tech Res Inst | 電容結構 |
JP5293971B2 (ja) * | 2009-09-30 | 2013-09-18 | 株式会社村田製作所 | 積層セラミック電子部品、および積層セラミック電子部品の製造方法 |
JP5853976B2 (ja) * | 2012-06-12 | 2016-02-09 | 株式会社村田製作所 | 積層コンデンサ |
-
2013
- 2013-06-08 CN CN201310227286.2A patent/CN103489639B/zh active Active
- 2013-06-11 KR KR1020130066366A patent/KR101418453B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06215978A (ja) * | 1993-01-21 | 1994-08-05 | Murata Mfg Co Ltd | 積層型コンデンサ |
JP2009027148A (ja) | 2007-06-18 | 2009-02-05 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
KR101058697B1 (ko) | 2010-12-21 | 2011-08-22 | 삼성전기주식회사 | 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법 |
KR20130006800A (ko) * | 2011-06-23 | 2013-01-18 | 삼성전기주식회사 | 칩 타입 적층 커패시터 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101859098B1 (ko) * | 2015-12-03 | 2018-05-17 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품 |
US10312024B2 (en) | 2015-12-03 | 2019-06-04 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
Also Published As
Publication number | Publication date |
---|---|
CN103489639A (zh) | 2014-01-01 |
KR20130139181A (ko) | 2013-12-20 |
CN103489639B (zh) | 2016-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6036979B2 (ja) | 積層コンデンサ | |
JP6395002B2 (ja) | 積層セラミックキャパシタの回路基板実装構造 | |
JP5899699B2 (ja) | 積層型コンデンサ | |
KR101933412B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
KR101418453B1 (ko) | 적층 콘덴서 | |
KR101475294B1 (ko) | 전자부품 | |
KR101862422B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
KR101601822B1 (ko) | 적층 콘덴서 | |
KR101823174B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
KR20140128931A (ko) | 실장 구조 | |
KR101973418B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
KR20140038876A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP2015008270A (ja) | セラミック電子部品 | |
US10629372B2 (en) | Laminated electronic component and mounting structure thereof | |
KR20130139193A (ko) | 실장구조 및 실장방법 | |
JP2020047908A (ja) | 電子部品 | |
KR20150006622A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
KR20160044249A (ko) | 칩 전자부품 및 그 실장 기판 | |
KR20120106598A (ko) | 전자부품 | |
KR20160035490A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP2013102232A (ja) | 電子部品 | |
JP2014120754A (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
KR101452074B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP2009059888A (ja) | 積層セラミックコンデンサ | |
KR20180008832A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170623 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190620 Year of fee payment: 6 |