KR101411821B1 - 플랙서블 패턴 형성 방법 - Google Patents

플랙서블 패턴 형성 방법 Download PDF

Info

Publication number
KR101411821B1
KR101411821B1 KR1020120116012A KR20120116012A KR101411821B1 KR 101411821 B1 KR101411821 B1 KR 101411821B1 KR 1020120116012 A KR1020120116012 A KR 1020120116012A KR 20120116012 A KR20120116012 A KR 20120116012A KR 101411821 B1 KR101411821 B1 KR 101411821B1
Authority
KR
South Korea
Prior art keywords
substrate
circuit pattern
plasma treatment
carbon
nano
Prior art date
Application number
KR1020120116012A
Other languages
English (en)
Other versions
KR20140049782A (ko
Inventor
한준현
박상진
문명운
Original Assignee
한국과학기술연구원
충남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원, 충남대학교산학협력단 filed Critical 한국과학기술연구원
Priority to KR1020120116012A priority Critical patent/KR101411821B1/ko
Publication of KR20140049782A publication Critical patent/KR20140049782A/ko
Application granted granted Critical
Publication of KR101411821B1 publication Critical patent/KR101411821B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/092—Particle beam, e.g. using an electron beam or an ion beam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 기판에 회로 패턴을 형성하는 방법에 관한 것으로, 구체적으로는 플라즈마 처리로 기판의 표면을 개질한 후 무전해 도금으로 회로 패턴을 형성하는 방법에 관한 것이다. 이러한 본 발명은 전도성이 우수한 회로 패턴을 간단하게 형성시킬 수 있다.

Description

플랙서블 패턴 형성 방법{FLEXIBLE PATTERN FORMING METHOD}
본 발명은 기판에 회로 패턴을 형성시키는 방법에 관한 것이다.
최근, 스마트폰과 디스플레이 제품의 공급 및 수요가 크게 늘면서 플랙서블 회로기판(FPCB)이 장착된 전자기기의 관심이 급증하고 있다. 플렉서블 회로기판은 주로 폴리이미드 필름을 기재로 하며, 폴리이미드 필름 상에 구리 막을 코팅한 후 원하는 회로패턴으로 에칭하는 과정을 거쳐 회로 패턴을 형성시킨다.
그런데, 상기와 같이 회로 패턴을 형성시킬 경우 구리막 코팅공정, 감광재 도포공정, 노광/현상공정 및 에칭공정 등을 거쳐야 하기 때문에 패턴 형성 과정이 복잡하고, 다량의 구리막이 제거됨에 따라 구리의 손실도 크기 때문에 비경제적이다. 또한, 노광/현상공정 및 에칭공정은 화학약품이 사용되기 때문에 친환경적이지 못한 문제점도 있다.
따라서, 상기한 문제점을 해결하기 위해 에칭공정을 사용하지 않는 잉크젯 프린팅법이 제안된바 있다. 잉크젯 프린팅법은 전도성 잉크를 이용하여 기판 상에 원하는 회로 패턴을 직접 인쇄하는 방법이다.
그러나, 잉크젯 프린팅법은 인쇄 시 잉크가 번지거나 퍼지는 현상이 발생하여 미세한 회로 패턴을 형성시키기 어려운 문제점이 있다. 또한, 인쇄 후 표면 조도가 불균일하여 다층인쇄가 어려우며, 인쇄 시 잉크의 전이량이 적을 경우 인쇄두께가 얇아 전도성이 떨어지는 문제점도 있고 잉크도포 후 잉크 내 전도성 금속의 소결을 위해 추가적으로 열처리를 해주어야만 한다.
대한민국 공개특허공보 제2006-0017686호
본 발명은 상기한 문제점을 해결하기 위해, 전도성이 우수한 미세 회로 패턴을 경제적으로 형성시킬 수 있는 패턴 형성 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기 패턴 형성 방법으로 회로 패턴이 형성된 기판을 제공하는 것도 목적으로 한다.
상기한 목적을 달성하기 위해 본 발명은, a) 폴리머 기판을 1차 플라즈마 처리 또는 이온빔 처리하여 나노크기의 요철을 형성하는 단계; b) 상기 나노크기의 요철이 형성된 기판을 무전해 도금하기 위해 전처리하는 단계; c) 상기 전처리된 기판에 회로 패턴 형태의 마스크를 올려 놓고, 나머지 비회로 패턴 형성 부분을 소수성 탄소로 코팅하여 소수성 코팅층을 형성하는 단계; 및 d) 상기 소수성 코팅층이 형성된 기판을 무전해 도금하여 회로 패턴을 형성하는 단계를 포함하는 패턴 형성 방법을 제공한다.
또한, 본 발명은 a′) 폴리머 기판에 비회로 패턴 형태의 마스크를 올려놓고, 나머지 회로 패턴 형성 부분을 1차 플라즈마 처리 또는 이온빔 처리하여 나노크기의 요철을 형성하는 단계; b′) 상기 나노크기의 요철이 형성된 기판을 무전해 도금하기 위해 전처리하는 단계; c′) 상기 전처리된 기판에 회로 패턴 형태의 마스크를 올려 놓고, 나머지 비회로 패턴 형성 부분을 소수성 탄소로 코팅하여 소수성 코팅층을 형성하는 단계; 및 d′) 상기 소수성 코팅층이 형성된 기판을 무전해 도금하여 회로 패턴을 형성하는 단계를 포함하는 패턴 형성 방법과,
a″) 폴리머 기판에 회로 패턴 형태의 마스크를 올려놓고, 나머지 비회로 패턴 형성 부분을 1차 플라즈마 처리 또는 이온빔 처리하여 나노크기의 요철을 형성하는 단계; b″) 상기 나노크기의 요철이 형성된 기판을 무전해 도금하기 위해 전처리하는 단계; c″) 상기 전처리된 기판에 회로 패턴 형태의 마스크를 올려 놓고, 나머지 비회로 패턴 형성 부분을 소수성 탄소로 코팅하여 소수성 코팅층을 형성하는 단계; 및 d″) 상기 소수성 코팅층이 형성된 기판을 무전해 도금하여 회로 패턴을 형성하는 단계를 포함하는 패턴 형성 방법도 제공한다.
여기서, 상기 비회로 패턴 형성 부분이란 회로 패턴이 형성되지 않는 부분으로 정의될 수 있다.
또, 상기 기판이 친수성을 가질 때 수접촉각 범위는 10°이상 내지 90°미만으로 정의될 수 있으며, 상기 기판이 초친수성을 가질 때 수접촉각 범위는 0°이상 내지 10°미만으로 정의될 수 있다. 또한, 상기 기판이 소수성을 가질 때 수접촉각의 범위는 90°내지 180°로 정의될 수 있다.
또, 상기 소수성 탄소는 소수성을 띠는 탄소 혹은 탄소 화합물로 정의될 수 있다.
한편, 본 발명은 상기 패턴 형성 방법으로 회로 패턴이 형성된 기판을 제공한다.
본 발명은 폴리머 기판을 플라즈마 처리하여 표면 개질한 후 무전해 도금하는 간단한 방법으로 회로 패턴을 형성하기 때문에 경제적으로 회로 패턴을 형성할 수 있다. 또한, 에칭공정이 없어 환경오염을 줄일 수 있으며, 열처리 공정이 요구되는 잉크젯 프린팅법을 사용하지 않고 더욱 미세한 회로 패턴을 형성할 수 있다.
도 1 내지 도 3은 본 발명의 회로 패턴 형성 방법의 일례들을 단계적으로 도시한 것이다.
도 4는 본 발명의 회로 패턴 형성 방법 중 나노구조의 요철이 형성된 기판을 확인한 것이다.
도 5는 본 발명의 회로 패턴 형성 방법에 따른 기판의 수접촉각을 확인한 것이다.
도 6은 본 발명의 회로 패턴 형성 방법에 의해 회로 패턴이 형성된 기판을 나타낸 것이다.
도 7은 본 발명의 회로 패턴 형성 방법에 따른 기판의 수접촉각을 확인한 것이다.
도 8은 본 발명의 회로 패턴 형성 방법에 의해 회로 패턴이 형성된 기판을 나타낸 것이다.
이하, 본 발명을 설명한다.
본 발명은 폴리머 기판의 일면을 전체적으로 플라즈마 처리하여 나노크기의 요철을 형성하거나, 기판의 일면을 부분적으로 플라즈마 처리하여 나노크기의 요철을 형성하는 과정을 통해 회로 패턴을 형성할 수 있는데, 이에 대해 도면을 참조하여 상세히 설명하면 다음과 같다.
1. 제 1 패턴 형성 방법
a) 나노크기의 요철 형성
먼저, 폴리머 재질 기판(10)의 일면을 1차 플라즈마(plasma) 처리 또는 이온빔(ion beam) 처리하여 나노크기의 요철을 형성한다(도 1의 (a) 참조). 이와 같이 기판(10)에 나노크기의 요철을 형성하면, 평면일 경우보다 표면에너지가 증가하여 추후 기판(10) 상에 도포되는 물질(예를 들어, 전처리 공정에서의 예민화 처리 및 활성화 처리에 의해 결합되는 주석이온 및 팔라듐이온)의 결합력을 높일 수 있다.
상기 나노크기의 요철을 형성하기 위해 사용되는 1차 플라즈마 처리 또는 이온빔 처리방법은 당업계에 공지된 것이라면 특별히 한정되지 않는데, 그 중에서도 산소(O2), 수소(H2), 물(H2O), 질소(N2), 아르곤(Ar), 사불화탄소(CF4) 육불화황(SF6), 일산화탄소(CO) 및 암모니아(NH3)로 이루어진 군에서 선택된 1종 이상의 전구체를 이용한 1차 플라즈마 처리로 나노크기의 요철을 형성하는 것이 바람직하다.
특히, 산소(O2), 수소(H2), 물(H2O), 질소(N2), 아르곤(Ar), 일산화탄소(CO) 및 암모니아(NH3)로 이루어진 군에서 선택된 1종 이상의 전구체를 이용하는 것이 더욱 바람직하다. 이와 같은 전구체를 이용한 1차 플라즈마 처리로 기판(10)에 나노크기의 요철을 형성하면 기판(10) 표면에 나노크기의 요철이 형성됨과 동시에 친수성 표면을 얻을 수 있어 효율적이기 때문이다. 즉, 산소(O2), 수소(H2), 물(H2O), 질소(N2), 아르곤(Ar), 일산화탄소(CO) 및 암모니아(NH3)로 이루어진 군에서 선택된 1종 이상의 전구체를 이용한 1차 플라즈마 처리로 기판(10)에 나노크기의 요철을 형성하면 기판(10)은 90°미만의 수접촉각(water contact angle)을 가져 친수성을 띠게 되는데, 이와 같이 기판(10)이 친수성을 띨 경우 무전해 도금을 위한 전처리 공정에서의 젖음성을 향상시킬 수 있기 때문이다. 여기서, 1차 플라즈마 처리는 기판(10)의 표면조도 및 친수성을 더 높이기 위해 산소를 전구체로 사용하는 것이 가장 바람직하다.
상기 기판(10)을 1차 플라즈마 처리하는 시간, 압력 및 전압 조건은 특별히 한정되지 않으나, 나노크기의 요철 구조가 뚜렷이 형성될 수 있도록 시간은 1 내지 60분으로, 압력은 1 내지 100mTorr로, 전압은 -100 내지 -1000V로 하는 것이 바람직하다. 이외에, 기판(10)에 형성되는 요철 구조의 폭은 1 내지 100㎚이고, 높이는 1 내지 200㎚인 것이 바람직하다(하나의 요철을 기준으로 함).
한편, 1차 플라즈마 처리에 의해 나노크기의 요철이 형성됨과 동시에 친수성을 띠는 기판(10)의 수접촉각을 더 낮춰 기판(10)이 초친수성을 띠도록 산소(O2), 수소(H2), 물(H2O), 질소(N2), 아르곤(Ar), 일산화탄소(CO) 및 암모니아(NH3)로 이루어진 군에서 선택된 1종 이상으로 2차 플라즈마 처리하는 단계를 더 포함하는 것이 바람직하다. 기판(10)이 친수성을 넘어 초친수성을 띨 경우 무전해 도금을 위한 전처리 과정뿐만 아니라 무전해 도금 과정에서의 젖음성도 향상시킬 수 있기 때문이다. 여기서, 기판(10)을 2차 플라즈마 처리하는 시간은 1 내지 20초인 것이 바람직하며, 압력 및 전압 조건은 상기 1차 플라즈마 처리와 동일하다.
상기 기판(10)으로 사용되는 폴리머는 특별히 한정되지 않으나, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리스티렌(PS), 폴리카보네이트(PC), 아크릴로니트릴 부타디엔 스티렌(ABS), 폴리이미드(PI), 폴리디메틸실록산(PDMS) 및 폴리프로필렌 설파이드(PPS)로 이루어진 군에서 선택될 수 있다.
b) 전처리 공정
1차 플라즈마 처리에 의해 나노크기의 요철이 형성된 기판(10)을 무전해 도금하기 위해 전처리한다. 즉, 도금 용액에 포함된 금속 이온이 기판(10)에 잘 결합될 수 있도록 기판(10)을 전처리하는 것이다. 이러한 전처리는 기판(10)을 예민화 처리 및 활성화 처리하는 과정을 통해 이루어진다. 여기서, 예민화 처리 및 활성화 처리 방법은 특별히 한정되지 않으나, 염화주석(SnCl2) 용액에 기판(10)을 투입하여 요철 구조가 형성된 기판(10)에 주석이온(Sn2 +)을 결합시켜 예민화 처리한 후 이를 염화팔라듐(PdCl2) 용액에 투입하여 주석이온(Sn2 +)에 팔라듐이온(Pd2+)을 결합시켜 활성화 처리하는 방법을 들 수 있다(도 1 의 (b) 참조).
이와 같이 전처리 공정은 염화주석(SnCl2) 또는 염화팔라듐(PdCl2)이 용해된 수용액에서 이루어지는데, 본 발명은 기판(10)에 나노크기의 요철을 형성하고 친수성을 부여한 후 전처리하기 때문에 수용액에서 이루어지는 전처리 공정의 젖음성(주석이온(Sn2 +) 및/또는 팔라듐이온(Pd2+)의 결합력을 높임)을 향상시킬 수 있다. 한편, 전처리 공정은 하기에서 설명할 소수성 코팅층(20)이 형성된 이후 수행될 수도 있다.
c) 소수성 코팅층 형성
상기 전처리된 기판(10)에 회로 패턴 형태의 마스크를 올려놓고, 나머지 비회로 패턴 형성 부분을 소수성 탄소로 코팅하여 소수성 코팅층(20)을 형성한다(도 1의 (c) 참조). 즉. 회로 패턴이 형성되지 않을 부분이 소수성을 띠도록 소수성 탄소로 코팅하는 것이다. 이와 같이 회로 패턴이 형성되지 않는 부분을 선택하여 소수성 코팅층(20)을 형성하면 회로 패턴이 형성될 부분만 남아 추후 무전해 도금으로 회로 패턴을 형성할 수 있다.
여기서, 소수성 탄소를 코팅하여 소수성 코팅층(20)을 형성하는 방법은 특별히 한정되지 않으나, 플라즈마 처리 또는 이온빔 처리를 이용할 수 있다. 상기 플라즈마 처리로 소수성 탄소를 코팅하기 위해 사용되는 전구체는 특별히 한정되지 않으나, 사불화탄소(CF4), 메탄(CH4), 아세틸렌(C2H2), 헥사플로오로에탄(C2F6) 및 에틸렌(C2H4)으로 이루어진 군에서 선택된 1종 이상을 들 수 있다. 이때, 소수성 코팅층(20)이 소수성 탄소 중에서도 불소화된 다이아몬드 라이크 카본(Fluorinated Diamond Like Carbon)으로 이루어질 수 있도록 아세틸렌과 사불화탄소의 혼합가스(C2H2+CF4), 아세틸렌과 헥사플로오로에탄의 혼합가스(C2H2+C2F6) 및 메탄과 사불화탄소의 혼합가스(CH4+CF4)로 이루어진 군에서 선택된 전구체를 이용한 플라즈마 처리로 소수성 코팅층(20)을 형성하는 것이 바람직하다.
즉, 사불화탄소(CF4), 메탄(CH4), 아세틸렌(C2H2), 헥사플로오로에탄(C2F6) 및 에틸렌(C2H4)으로 이루어진 군에서 선택된 1종 이상의 전구체를 이용하여 회로 패턴 형태의 마스크가 올려진 기판(10)을 플라즈마 처리할 경우 소수성 탄소가 기판(10)에 증착되어 소수성 코팅층(20)을 형성하게 되는데, 소수성 탄소 중에서도 불소화된 다이아몬드 라이크 카본이 증착될 수 있도록 아세틸렌과 사불화탄소의 혼합가스(C2H2+CF4), 아세틸렌과 헥사플로오로에탄의 혼합가스(C2H2+C2F6) 및 메탄과 사불화탄소의 혼합가스(CH4+CF4)로 이루어진 군에서 선택된 전구체를 이용하는 것이다. 이와 같이 소수성 코팅층(20)이 불소화된 다이아몬드 라이크 카본으로 이루어질 경우 더 높은 소수성을 띠게 되어 무전해 도금 시 비회로 패턴 형성 부분에 금속 이온이 결합되는 것을 최소화할 수 있다. 즉, 비회로 패턴 형성 부분에 소수성 코팅층(20)이 형성되면 비회로 패턴 형성 부분은 비활성화되기(구체적으로, 금속 이온이 결합되는 팔라듐 이온(Pd2 +)이 노출되어 있지 않음) 때문에 금속 이온의 결합을 막을 수 있는 것으로, 이로 인해 깨끗하고 정확한 회로 패턴을 형성할 수 있다.
d) 무전해 도금
소수성 코팅층(20)이 형성된 기판(10)을 무전해 도금하여 회로 패턴(30)을 형성한다(도 1의 (d) 참조). 상기 소수성 코팅층(20)이 형성된 기판(10)은 회로 패턴 형성 부분만이 노출되어 있으며, 이때, 노출된 부분은 예민화 및 활성화 처리되어 있어 무전해 도금할 경우 도금 용액에 포함되어 있는 금속 이온이 노출된 부분에 결합하여 회로 패턴(30)을 형성하게 된다.
여기서, 무전해 도금을 위해 사용되는 금속은 전도성을 띠는 것이라면 특별히 한정되지 않으나 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 주석(Sn) 및 코발트(Co)로 이루어진 군에서 선택된 1종 이상을 사용할 수 있다.
2. 제 2 패턴 형성 방법
a′) 나노크기의 요철을 회로 패턴 부분에 형성
폴리머 기판(10′)에 비회로 패턴 형태의 마스크를 올려놓고, 나머지 회로 패턴 형성 부분을 1차 플라즈마 처리 또는 이온빔 처리하여 나노크기의 요철을 형성한다(도 2의 (a′) 참조). 상기 나노크기의 요철을 형성하기 위해 사용되는 1차 플라즈마 처리 또는 이온빔 처리방법은 당업계에 공지된 것이라면 특별히 한정되지 않는데, 그 중에서도 산소(O2), 수소(H2), 물(H2O), 질소(N2), 아르곤(Ar), 사불화탄소(CF4) 육불화황(SF6), 일산화탄소(CO) 및 암모니아(NH3)로 이루어진 군에서 선택된 1종 이상의 전구체를 이용한 1차 플라즈마 처리를 사용하여 나노크기의 요철을 형성하는 것이 바람직하다.
특히, 산소(O2), 수소(H2), 물(H2O), 질소(N2), 아르곤(Ar), 일산화탄소(CO) 및 암모니아(NH3)로 이루어진 군에서 선택된 1종 이상의 전구체를 이용하는 것이 더욱 바람직하다. 이와 같은 전구체를 이용한 1차 플라즈마 처리로 기판(10′)의 회로 패턴 형성 부분에 나노크기의 요철을 형성하면 기판(10′) 표면에 나노크기의 요철이 형성됨과 동시에 친수성 표면을 얻을 수 있어 효율적이기 때문이다. 즉, 산소(O2), 수소(H2), 물(H2O), 질소(N2), 아르곤(Ar), 일산화탄소(CO) 및 암모니아(NH3)로 이루어진 군에서 선택된 1종 이상의 전구체를 이용한 1차 플라즈마 처리로 기판(10′)의 회로 패턴 형성 부분에 나노크기의 요철을 형성하면 기판(10′)의 회로 패턴 형성 부분은 90°미만의 수접촉각(water contact angle)을 가져 친수성을 띠게 되는데, 이와 같이 기판(10′)의 회로 패턴 형성 부분이 친수성을 띨 경우 무전해 도금을 위한 전처리 공정에서의 젖음성을 향상시킬 수 있기 때문이다. 여기서, 1차 플라즈마 처리는 기판(10′)의 회로 패턴 형성 부분의 표면조도 및 친수성을 더 높이기 위해 산소를 전구체로 사용하는 것이 가장 바람직하다.
상기 기판(10′)의 회로 패턴 형성 부분을 1차 플라즈마 처리하는 시간, 압력 및 전압 조건은 특별히 한정되지 않으나, 나노크기의 요철 구조가 뚜렷이 형성될 수 있도록 시간은 1 내지 60분으로, 압력은 1 내지 100mTorr로, 전압은 -100 내지 -1000V로 하는 것이 바람직하다. 이외에, 기판(10′)의 회로 패턴 형성 부분에 형성되는 요철 구조의 폭은 1 내지 100㎚이고, 높이는 1 내지 200㎚인 것이 바람직하다(하나의 요철을 기준으로 함).
한편, 1차 플라즈마 처리에 의해 나노크기의 요철이 형성됨과 동시에 친수성을 띠는 기판(10′)의 회로 패턴 형성 부분의 수접촉각을 더 낮춰 회로 패턴 형성 부분이 초친수성을 띠도록 2차 플라즈마 처리하는 단계를 더 포함하는 것이 바람직하다. 즉, 기판(10′)에 비회로 패턴 형태의 마스크를 올려놓고, 나머지 회로 패턴 형성 부분을 산소(O2), 수소(H2), 물(H2O), 질소(N2), 아르곤(Ar), 일산화탄소(CO) 및 암모니아(NH3)로 이루어진 군에서 선택된 1종 이상으로 2차 플라즈마 처리하는 것이다. 이와 같이 기판(10′)의 회로 패턴 형성 부분이 친수성을 넘어 초친수성을 띨 경우 무전해 도금을 위한 전처리 과정뿐만 아니라 무전해 도금 과정에서의 젖음성도 향상시킬 수 있다. 여기서, 기판(10′)의 회로 패턴 형성 부분을 2차 플라즈마 처리하는 시간은 1 내지 20초인 것이 바람직하며, 압력 및 전압 조건은 상기 1차 플라즈마 처리와 동일하다.
상기 기판(10′)으로 사용되는 폴리머는 특별히 한정되지 않으나, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리스티렌(PS), 폴리카보네이트(PC), 아크릴로니트릴 부타디엔 스티렌(ABS), 폴리이미드(PI), 폴리디메틸실록산(PDMS) 및 폴리프로필렌 설파이드(PPS)로 이루어진 군에서 선택될 수 있다.
b′) 전처리 공정
1차 플라즈마 처리에 의해 회로 패턴 형성 부분에 나노크기의 요철이 형성된 기판(10′)을 무전해 도금하기 위해 전처리한다. 즉, 도금 용액에 포함된 금속 이온이 기판(10′)에 잘 결합될 수 있도록 기판(10′)을 전처리하는 것이다. 이러한 전처리는 기판(10′)을 예민화 처리 및 활성화 처리하는 과정을 통해 이루어진다. 여기서, 예민화 처리 및 활성화 처리 방법은 특별히 한정되지 않으나, 염화주석(SnCl2) 용액에 기판(10′)을 투입하여 부분적으로 요철 구조가 형성된 기판(10′)에 주석이온(Sn2 +)을 결합시켜 예민화 처리한 후 이를 염화팔라듐(PdCl2) 용액에 투입하여 주석이온(Sn2 +)에 팔라듐이온(Pd2+)을 결합시켜 활성화 처리하는 방법을 들 수 있다(도 2의 (b′) 참조).
이와 같이 전처리 공정은 염화주석(SnCl2) 또는 염화팔라듐(PdCl2)이 용해된 수용액에서 이루어지는데, 본 발명은 기판(10′)의 회로 패턴 형성 부분에 나노크기의 요철을 형성하고 친수성을 부여한 후 전처리하기 때문에 수용액에서 이루어지는 전처리 공정의 젖음성(주석이온(Sn2 +) 및/또는 팔라듐이온(Pd2+)의 결합력을 높임)을 향상시킬 수 있다. 한편, 전처리 공정은 하기에서 설명할 소수성 코팅층(20′)이 형성된 이후 수행될 수도 있다.
c′) 소수성 코팅층 형성
상기 전처리된 기판(10′)에 회로 패턴 형태의 마스크를 올려놓고, 나머지 비회로 패턴 형성 부분을 소수성 탄소로 코팅하여 소수성 코팅층(20′)을 형성한다(도 2의 (c′) 참조). 즉. 회로 패턴이 형성되지 않을 부분이 소수성을 띠도록 소수성 탄소로 코팅하는 것이다. 이와 같이 회로 패턴이 형성되지 않는 부분을 선택하여 소수성 코팅층(20′)을 형성하면 회로 패턴이 형성될 부분만 남아 추후 무전해 도금으로 회로 패턴을 형성할 수 있다.
여기서, 소수성 탄소를 코팅하여 소수성 코팅층(20′)을 형성하는 방법은 특별히 한정되지 않으나, 플라즈마 처리 또는 이온빔 처리를 이용할 수 있다. 상기 플라즈마 처리로 소수성 탄소를 코팅하기 위해 사용되는 전구체는 특별히 한정되지 않으나, 사불화탄소(CF4), 메탄(CH4), 아세틸렌(C2H2), 헥사플로오로에탄(C2F6) 및 에틸렌(C2H4)으로 이루어진 군에서 선택된 1종 이상을 들 수 있다. 이때, 소수성 코팅층(20′)이 소수성 탄소 중에서도 불소화된 다이아몬드 라이크 카본(Fluorinated Diamond Like Carbon)으로 이루어질 수 있도록 아세틸렌과 사불화탄소의 혼합가스(C2H2+CF4), 아세틸렌과 헥사플로오로에탄의 혼합가스(C2H2+C2F6) 및 메탄과 사불화탄소의 혼합가스(CH4+CF4)로 이루어진 군에서 선택된 전구체를 이용한 플라즈마 처리로 소수성 코팅층(20′)을 형성하는 것이 바람직하다.
즉, 사불화탄소(CF4), 메탄(CH4), 아세틸렌(C2H2), 헥사플로오로에탄(C2F6) 및 에틸렌(C2H4)으로 이루어진 군에서 선택된 1종 이상의 전구체를 이용하여 회로 패턴 형태의 마스크가 올려진 기판(10′)을 플라즈마 처리할 경우 소수성 탄소가 기판(10′)에 증착되어 소수성 코팅층(20′)을 형성하게 되는데, 소수성 탄소 중에서도 불소화된 다이아몬드 라이크 카본이 증착될 수 있도록 아세틸렌과 사불화탄소의 혼합가스(C2H2+CF4), 아세틸렌과 헥사플로오로에탄의 혼합가스(C2H2+C2F6) 및 메탄과 사불화탄소의 혼합가스(CH4+CF4)로 이루어진 군에서 선택된 전구체를 사용하는 것이다. 이와 같이 소수성 코팅층(20′)이 불소화된 다이아몬드 라이크 카본으로 이루어질 경우 더 높은 소수성을 띠게 되어 무전해 도금 시 비회로 패턴 형성 부분에 금속 이온이 결합되는 것을 최소화할 수 있다. 즉, 비회로 패턴 형성 부분에 소수성 코팅층(20′)이 형성되면 비회로 패턴 형성 부분은 비활성화되기(구체적으로, 금속 이온이 결합되는 팔라듐 이온(Pd2 +)이 노출되어 있지 않음) 때문에 금속 이온의 결합을 막을 수 있는 것으로, 이로 인해 깨끗하고 정확한 회로 패턴을 형성할 수 있다.
d′) 무전해 도금
소수성 코팅층(20′)이 형성된 기판(10′)을 무전해 도금하여 회로 패턴(30′)을 형성한다(도 2의 (d′) 참조). 상기 소수성 코팅층(20′)이 형성된 기판(10′)은 회로 패턴 형성 부분만이 노출되어 있으며, 이때, 노출된 부분은 예민화 및 활성화 처리되어 있어 무전해 도금할 경우 도금 용액에 포함되어 있는 금속 이온이 노출된 부분에 결합하여 회로 패턴(30′)을 형성하게 된다.
여기서, 무전해 도금을 위해 사용되는 금속은 전도성을 띠는 것이라면 특별히 한정되지 않으나 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 주석(Sn) 및 코발트(Co)로 이루어진 군에서 1종 이상을 선택하여 사용할 수 있다.
3. 제 3 패턴 형성 방법
a″) 나노크기의 요철을 비회로 패턴 부분에 형성
폴리머 기판(10″)에 회로 패턴 형태의 마스크를 올려놓고, 나머지 비회로 패턴 형성 부분을 1차 플라즈마 처리 또는 이온빔 처리하여 나노크기의 요철을 형성한다(도 3의 (a″) 참조). 상기 나노크기의 요철을 형성하기 위해 사용되는 1차 플라즈마 처리 또는 이온빔 처리방법은 당업계에 공지된 것이라면 특별히 한정되지 않는데, 그 중에서도 산소(O2), 수소(H2), 물(H2O), 질소(N2), 아르곤(Ar), 사불화탄소(CF4), 육불화황(SF6), 일산화탄소(CO) 및 암모니아(NH3)로 이루어진 군에서 선택된 1종 이상의 전구체를 이용한 1차 플라즈마 처리를 사용하여 나노크기의 요철을 형성하는 것이 바람직하다.
특히, 산소(O2), 수소(H2), 물(H2O), 질소(N2), 아르곤(Ar), 일산화탄소(CO) 및 암모니아(NH3)로 이루어진 군에서 선택된 1종 이상의 전구체를 이용하는 것이 더욱 바람직하다. 이와 같은 전구체를 이용한 1차 플라즈마 처리로 기판(10″)에 나노크기의 요철을 형성하면 기판(10″) 표면에 나노크기의 요철이 형성됨과 동시에 친수성 표면을 얻을 수 있어 효율적이기 때문이다. 즉, 산소(O2), 수소(H2), 물(H2O), 질소(N2), 아르곤(Ar), 일산화탄소(CO) 및 암모니아(NH3)로 이루어진 군에서 선택된 1종 이상의 전구체를 이용한 1차 플라즈마 처리로 기판(10″)의 비회로 패턴 형성 부분에 나노크기의 요철을 형성하면 기판(10″)의 비회로 패턴 형성 부분에 표면조도가 높은 나노크기의 요철을 형성할 수 있기 때문이다.
상기 기판(10″)의 비회로 패턴 형성 부분을 1차 플라즈마 처리하는 시간, 압력 및 전압 조건은 특별히 한정되지 않으나, 나노크기의 요철 구조가 뚜렷이 형성될 수 있도록 시간은 1 내지 60분으로, 압력은 1 내지 100mTorr로, 전압은 -100 내지 -1000V로 하는 것이 바람직하다. 이외에, 기판(10″)의 비회로 패턴 형성 부분에 형성되는 요철 구조의 폭은 1 내지 100㎚이고, 높이는 1 내지 200㎚인 것이 바람직하다(하나의 요철을 기준으로 함).
한편, 비회로 패턴 형성 부분에 나노크기의 요철이 형성된 기판(10″) 상에 비회로 패턴 형성 부분과 일치하는 마스크를 올려놓고, 나머지 회로 패턴 형성 부분을 2차 플라즈마 처리하는 단계를 더 포함할 수 있다. 즉, 회로 패턴 형성 부분이 친수성을 띨 수 있도록 기판(10″)에 비회로 패턴 형태의 마스크를 올려놓고, 나머지 회로 패턴 형성 부분을 산소(O2), 수소(H2), 물(H2O), 질소(N2), 아르곤(Ar), 일산화탄소(CO) 및 암모니아(NH3)로 이루어진 군에서 선택된 1종 이상으로 2차 플라즈마 처리하는 것이다. 이와 같이 기판(10″)의 회로 패턴 형성 부분이 친수성을 띨 경우 무전해 도금을 위한 전처리 과정의 젖음성을 향상시킬 수 있다. 여기서, 기판(10″)의 회로 패턴 형성 부분을 2차 플라즈마 처리하는 시간은 1 내지 20초인 것이 바람직하며, 압력 및 전압 조건은 상기 1차 플라즈마 처리와 동일하다.
상기 기판(10″)으로 사용되는 폴리머는 특별히 한정되지 않으나, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리스티렌(PS), 폴리카보네이트(PC), 아크릴로니트릴 부타디엔 스티렌(ABS), 폴리이미드(PI), 폴리디메틸실록산(PDMS) 및 폴리프로필렌 설파이드(PPS)로 이루어진 군에서 선택될 수 있다.
b″) 전처리 공정
1차 플라즈마 처리에 의해 비회로 패턴 형성 부분에 나노크기의 요철이 형성된 기판(10″)을 무전해 도금하기 위해 전처리한다. 즉, 도금 용액에 포함된 금속 이온이 기판(10″)에 잘 결합될 수 있도록 기판(10″)을 전처리하는 것이다. 이러한 전처리는 기판(10″)을 예민화 처리 및 활성화 처리하는 과정을 통해 이루어진다. 여기서, 예민화 처리 및 활성화 처리 방법은 특별히 한정되지 않으나, 염화주석(SnCl2) 용액에 기판(10″)을 투입하여 부분적으로 요철 구조가 형성된 기판(10″)에 주석이온(Sn2 +)을 결합시켜 예민화 처리한 후 이를 염화팔라듐(PdCl2) 용액에 투입하여 주석이온(Sn2 +)에 팔라듐이온(Pd2+)을 결합시켜 활성화 처리하는 방법을 들 수 있다(도 3의 (b″) 참조).
이와 같이 전처리 공정은 염화주석(SnCl2) 또는 염화팔라듐(PdCl2)이 용해된 수용액에서 이루어지는데, 본 발명은 기판(10″)의 회로 패턴 형성 부분에 친수성을 부여한 후 전처리하기 때문에 수용액에서 이루어지는 전처리 공정의 젖음성(주석이온(Sn2 +) 및/또는 팔라듐이온(Pd2+)의 결합력을 높임)을 향상시킬 수 있다. 한편, 전처리 공정은 하기에서 설명할 소수성 코팅층(20″)이 형성된 이후 수행될 수도 있다.
c″) 소수성 코팅층 형성
상기 전처리된 기판(10″)에 회로 패턴 형태의 마스크를 올려놓고, 나머지 비회로 패턴 형성 부분을 소수성 탄소로 코팅하여 소수성 코팅층(20″)을 형성한다(도 3의 (c″) 참조). 즉. 회로 패턴이 형성되지 않을 부분이 소수성을 띠도록 소수성 탄소로 코팅하는 것이다. 이와 같이 회로 패턴이 형성되지 않는 부분을 선택하여 소수성 코팅층(20″)을 형성하면 회로 패턴이 형성될 부분만 남아 추후 무전해 도금으로 회로 패턴을 형성할 수 있다.
여기서, 소수성 탄소를 코팅하여 소수성 코팅층(20″)을 형성하는 방법은 특별히 한정되지 않으나, 플라즈마 처리 또는 이온빔 처리를 이용할 수 있다. 상기 플라즈마 처리로 소수성 탄소를 코팅하기 위해 사용되는 전구체는 특별히 한정되지 않으나, 사불화탄소(CF4), 메탄(CH4), 아세틸렌(C2H2), 헥사플로오로에탄(C2F6) 및 에틸렌(C2H4)으로 이루어진 군에서 선택된 1종 이상을 들 수 있다. 이때, 소수성 코팅층(20″)이 소수성 탄소 중에서도 불소화된 다이아몬드 라이크 카본(Fluorinated Diamond Like Carbon)으로 이루어질 수 있도록 아세틸렌과 사불화탄소의 혼합가스(C2H2+CF4), 아세틸렌과 헥사플로오로에탄의 혼합가스(C2H2+C2F6) 및 메탄과 사불화탄소의 혼합가스(CH4+CF4)로 이루어진 군에서 선택된 전구체를 이용한 플라즈마 처리로 소수성 코팅층(20″)을 형성하는 것이 바람직하다.
즉, 사불화탄소(CF4), 메탄(CH4), 아세틸렌(C2H2), 헥사플로오로에탄(C2F6) 및 에틸렌(C2H4)으로 이루어진 군에서 선택된 1종 이상의 전구체를 이용하여 회로 패턴 형태의 마스크가 올려진 기판(10″)을 플라즈마 처리할 경우 소수성 탄소가 기판(10″)에 증착되어 소수성 코팅층(20″)을 형성하게 되는데, 소수성 탄소 중에서도 불소화된 다이아몬드 라이크 카본이 증착될 수 있도록 아세틸렌과 사불화탄소의 혼합가스(C2H2+CF4), 아세틸렌과 헥사플로오로에탄의 혼합가스(C2H2+C2F6) 및 메탄과 사불화탄소의 혼합가스(CH4+CF4)로 이루어진 군에서 선택된 전구체를 사용하는 것이다. 이와 같이 소수성 코팅층(20″)이 불소화된 다이아몬드 라이크 카본으로 이루어질 경우 더 높은 소수성을 띠게 되어 무전해 도금 시 비회로 패턴 형성 부분에 금속 이온이 결합되는 것을 최소화할 수 있다. 즉, 비회로 패턴 형성 부분에 소수성 코팅층(20″)이 형성되면 비회로 패턴 형성 부분은 비활성화되기(구체적으로, 금속 이온이 결합되는 팔라듐 이온(Pd2 +)이 노출되어 있지 않음) 때문에 금속 이온의 결합을 막을 수 있는 것으로, 이로 인해 깨끗하고 정확한 회로 패턴을 형성할 수 있다.
d″) 무전해 도금
소수성 코팅층(20″)이 형성된 기판(10″)을 무전해 도금하여 회로 패턴(30″)을 형성한다(도 3의 (d″) 참조). 상기 소수성 코팅층(20″)이 형성된 기판(10″)은 회로 패턴 형성 부분만이 노출되어 있으며, 이때, 노출된 부분은 예민화 및 활성화 처리되어 있어 무전해 도금할 경우 도금 용액에 포함되어 있는 금속 이온이 노출된 부분에 결합하여 회로 패턴(30″)을 형성하게 된다.
여기서, 무전해 도금을 위해 사용되는 금속은 전도성을 띠는 것이라면 특별히 한정되지 않으나 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 주석(Sn) 및 코발트(Co)로 이루어진 군에서 1종 이상을 선택하여 사용할 수 있다.
4. 기판
본 발명은 상기 제1 내지 제3 패턴 형성 방법을 이용하여 회로 패턴이 형성된 기판을 제공한다. 상기 제1 내지 제3 패턴 형성 방법은 회로 패턴이 형성되지 않을 부분에 소수성 코팅층을 형성한 후 무전해 도금으로 회로 패턴을 형성하기 때문에 전도성 금속의 낭비를 최소화하면서도 미세하고 정확한 회로 패턴을 형성할 수 있다. 따라서, 이러한 방법으로 회로 패턴이 형성된 본 발명의 기판은 우수한 전도성을 나타낼 수 있으며, 미세회로기판이 필요한 분야에 유용하게 활용될 수 있다. 구체적으로 본 발명의 기판은 플렉서블 회로기판이다.
이하, 본 발명을 실시예에 의해 상세히 설명하기로 한다. 그러나 이들 실시예는 본 발명을 구체적으로 설명하기 위한 것으로서, 본 발명의 범위가 이들 실시예에 한정되는 것은 아니다.
[ 실시예 1]
폴리에틸렌테레프탈레이트(PET) 재질의 기판 위 전체를 산소 플라즈마로 처리하여 나노크기의 요철을 형성하였다. 이때, 플라즈마 처리는 13.56MHz로 Plasma assisted etching 방식을 이용하여 30분 동안 10mTorr 및 -400V에서 이루어졌다. 플라즈마 처리된 기판을 주사전자현미경으로 관찰한 결과, 나노크기의 요철이 형성된 것을 확인할 수 있었다(도 4 참조).
나노크기의 요철이 형성된 기판에 추가적으로 산소 플라즈마를 10초 동안 처리하여 기판에 초친수성을 부여하였다. 기판에 초친수성이 부여되었는지 여부를 물방울 젖음성 실험으로 확인할 결과 초친수성 처리에 의해 기판의 수접촉각이 측정할 수 없을 정도로 매우 작은 것을 확인할 수 있었다. 즉, 도 5의 A는 아무런 처리가 되지 않는 기판에 물방울을 떨어뜨린 것이고, 도 5의 B는 초친수성이 부여된 기판에 물방울을 떨어뜨린 것으로, 도 5의 B를 보면 물방울이 기판에 완전히 퍼져있는 것을 확인할 수 있다.
다음으로, 염화주석(SnCl2), 염산(HCl) 및 증류수를 함유하는 용액에 기판을 투입하여 예민화 처리한 후 염화팔라듐(PdCl2), 염산(Hcl) 및 증류수를 함유하는 용액에 투입하여 활성화 처리하였다. 예민화 처리 및 활성화 처리된 기판에 회로 패턴 형태의 마스크를 올려놓고 플라즈마 공정으로 불소화된 다이아몬드 라이크 카본을 코팅하여 소수성 코팅층을 형성하였다. 구체적으로, 13.56 MHz로 Plasma assisted chemical vapor deposition (PACVD) 방식을 이용하였으며, C2H2+CF4 혼합 가스를 전구체(precursor)로서 사용하여 플라즈마를 형성한 후 10초 동안 0.49Pa 및 -400V에서 불소화된 다이아몬드 라이크 카본를 코팅하였다.
소수성 코팅층이 형성된 기판을 도금 용액에 투입하여 무전해 도금함으로써 회로 패턴을 형성하였다. 이때, 도금 용액으로는 황산구리(CuSO4)와 EDTA(ethylendiamine tetra acetic acid), 포르말린(formalin), 수산화나트륨(NaOH) 및 증류수가 혼합된 것을 사용하였다.
무전해 도금을 통해 회로 패턴이 형성된 기판을 광학현미경으로 확인한 결과 회로 패턴이 뚜렷하게 형성된 것을 확인할 수 있었다(도 6 참조)
[ 실시예 2]
폴리에틸렌테레프탈레이트(PET) 재질의 기판 위에 회로 패턴 형성 부분과 일치하는 형태의 마스크를 올려놓고 플라즈마 처리하여 기판의 비회로 패턴 형성 부분에 나노구조의 요철을 형성하였다.
부분적으로 나노구조의 요철이 형성된 기판을 상기 실시예 1과 동일한 조건으로 예민화 처리 및 활성화 처리한 후 나노구조의 요철이 형성된 부분에 플라즈마 공정으로 불소화된 다이아몬드 라이크 카본을 코팅하여 소수성 코팅층을 형성시켰다. 나노구조 요철 상에 소수성 코팅층이 형성된 기판에 물방울 젖음성 실험을 한 결과 소수성 코팅층에 의해 기판의 수접촉각이 100°이상을 나타내는 것을 확인할 수 있었다(도 7 참조).
이후 상기 실시예 1과 동일한 조건으로 무전해 도금하여 회로 패턴을 형성하였다. 무전해 도금을 통해 회로 패턴이 형성된 기판을 광학현미경으로 확인한 결과 회로 패턴이 뚜렷하게 형성된 것을 확인할 수 있었다(도 8 참조).
[ 비교예 1]
시판되는 동판(무산소동, 순도 99.99%)을 실시예 1과 동일한 크기로 준비하였다.
[ 비교예 2]
나노크기의 요철형성시키는 과정 및 친수성을 부가하는 과정을 제외하고는 상기 실시예 1과 동일한 과정을 거쳐 기판에 회로 패턴을 형성시켰다.
[ 실험예 1] 전기전도도 평가
4 point probe를 이용하여 실시예 1에 따라 회로 패턴이 형성된 기판과 비교예의 동판의 전기비저항(resistivity)을 측정하였으며, 그 결과를 하기 표 1에 나타내었다.
실시예 1 비교예
전기비저항 6.33 x10-8Ωm 4.74 x10-7Ωm
상기 표 1을 보면, 본 발명에 따른 방법으로 회로 패턴이 형성된 실시예 1의 기판이 비교예의 기판보다 전기전도도가 우수한 것을 확인할 수 있다.
[ 실험예 2] 접착력 평가
실시예 1에 따라 회로 패턴이 형성된 기판과 비교예 2의 기판을 폭 15mm, 길이 100mm 크기로 절단한 후 90도 peel tester(MTS사)를 이용하여 peel 강도를 측정하였으며, 그 결과를 하기 표 2에 나타내었다.
실시예 1 비교예 2
peel 강도 0.13N/mm 측정안됨
상기 표 2를 보면, 본 발명에 따른 방법으로 회로 패턴이 형성된 실시예 1은 구리 회로 패턴과 폴리머 기판 간의 접착력(결합력)이 우수한 것을 확인할 수 있다. 반면에, 나노크기의 요철 및 초친수성 처리가 되지 않은 비교예 2는 peel 강도를 측정할 수 없을 정도로 구리 회로 패턴이 폴리머 기판에 접착되지 않음을 확인할 수 있다. 이러한 점은 기판에 나노크기의 요철을 형성시킴에 따라 구리 회로 패턴과 기판의 접착력이 향상됨을 뒷받침하는 것이다.
10, 10′, 10″: 기판
20, 20′, 20″: 소수성 코팅층
30, 30′, 30″: 회로 패턴

Claims (15)

  1. a) 폴리머 기판을 1차 플라즈마 처리 또는 이온빔 처리하여 나노크기의 요철을 형성하는 단계;
    b) 상기 나노크기의 요철이 형성된 기판을 무전해 도금하기 위해 전처리하는 단계;
    c) 상기 전처리된 기판에 회로 패턴 형태의 마스크를 올려놓고, 나머지 비회로 패턴 형성 부분을 소수성 탄소로 코팅하여 소수성 코팅층을 형성하는 단계; 및
    d) 상기 소수성 코팅층이 형성된 기판을 무전해 도금하여 회로 패턴을 형성하는 단계를 포함하고,
    상기 b) 단계는 상기 나노크기의 요철이 형성된 기판에 주석이온과 팔라듐이온을 결합시켜 기판을 전처리하는 것을 특징으로 하는 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 a) 단계의 기판은 1차 플라즈마 처리에 의해 나노크기의 요철이 형성되며, 상기 1차 플라즈마 처리는 산소, 수소, 물, 질소, 아르곤, 일산화탄소 및 암모니아로 이루어진 군에서 선택된 1종 이상을 이용하고,
    상기 1차 플라즈마 처리에 의해 상기 기판은 90°미만의 수접촉각을 가져 친수성을 띠는 것을 특징으로 하는 패턴 형성 방법.
  3. 제2항에 있어서,
    상기 a) 단계는, 1차 플라즈마 처리된 기판의 수접촉각을 더 낮추기 위해 산소, 수소, 물, 질소, 아르곤, 일산화탄소 및 암모니아로 이루어진 군에서 선택된 1종 이상으로 2차 플라즈마 처리하는 단계를 더 포함하는 것을 특징으로 하는 패턴 형성 방법.
  4. 제3항에 있어서,
    상기 1차 플라즈마 처리 시간은 1 내지 60분이며, 상기 2차 플라즈마 처리 시간은 1 내지 20초인 것을 특징으로 하는 패턴 형성 방법.
  5. 제3항에 있어서,
    상기 1차 플라즈마 처리와 상기 2차 플라즈마 처리의 압력은 1 내지 100mTorr이고, 전압은 -100 내지 -1000V인 것을 특징으로 하는 패턴 형성 방법.
  6. 제1항에 있어서,
    상기 c) 단계의 소수성 탄소는 플라즈마 처리 또는 이온빔 처리에 의해 기판에 코팅되는 것을 특징으로 하는 패턴 형성 방법.
  7. 제6항에 있어서,
    상기 c) 단계의 소수성 탄소는 불소화된 다이아몬드 라이크 카본이며,
    상기 불소화된 다이아몬드 라이크 카본은 아세틸렌과 사불화탄소의 혼합가스, 아세틸렌과 헥사플로오로에탄의 혼합가스 및 메탄과 사불화탄소의 혼합가스로 이루어진 군에서 선택된 전구체를 이용한 플라즈마 처리에 의해 코팅되는 것을 특징으로 하는 패턴 형성 방법.
  8. a′) 폴리머 기판에 비회로 패턴 형태의 마스크를 올려놓고, 나머지 회로 패턴 형성 부분을 1차 플라즈마 처리 또는 이온빔 처리하여 나노크기의 요철을 형성하는 단계;
    b′) 상기 나노크기의 요철이 형성된 기판을 무전해 도금하기 위해 전처리하는 단계;
    c′) 상기 전처리된 기판에 회로 패턴 형태의 마스크를 올려놓고, 나머지 비회로 패턴 형성 부분을 소수성 탄소로 코팅하여 소수성 코팅층을 형성하는 단계; 및
    d′) 상기 소수성 코팅층이 형성된 기판을 무전해 도금하여 회로 패턴을 형성하는 단계를 포함하고,
    상기 b′) 단계는 상기 나노크기의 요철이 형성된 기판에 주석이온과 팔라듐이온을 결합시켜 기판을 전처리하는 것을 특징으로 하는 패턴 형성 방법.
  9. 제8항에 있어서,
    상기 a′) 단계의 기판은 1차 플라즈마 처리에 의해 회로 패턴 형성 부분에 나노크기의 요철이 형성되며, 상기 1차 플라즈마 처리는 산소, 수소, 물, 질소, 아르곤, 일산화탄소 및 암모니아로 이루어진 군에서 선택된 1종 이상을 이용하고,
    상기 1차 플라즈마 처리에 의해 상기 기판의 회로 패턴 형성 부분은 90°미만의 수접촉각을 가져 친수성을 띠는 것을 특징으로 하는 패턴 형성 방법.
  10. 제9항에 있어서,
    상기 a′) 단계는, 상기 기판의 회로 패턴 형성 부분의 수접촉각을 더 낮추기 위해 기판에 비회로 패턴 형태의 마스크를 올려놓고, 나머지 회로 패턴 형성 부분을 산소, 수소, 물, 질소, 아르곤, 일산화탄소 및 암모니아로 이루어진 군에서 선택된 1종 이상으로 2차 플라즈마 처리하는 단계를 더 포함하는 것을 특징으로 하는 패턴 형성 방법.
  11. 제8항에 있어서,
    상기 c′) 단계의 소수성 탄소는 불소화된 다이아몬드 라이크 카본이며,
    상기 불소화된 다이아몬드 라이크 카본은 아세틸렌과 사불화탄소의 혼합가스, 아세틸렌과 헥사플로오로에탄의 혼합가스 및 메탄과 사불화탄소의 혼합가스로 이루어진 군에서 선택된 전구체를 이용한 플라즈마 처리에 의해 코팅되는 것을 특징으로 하는 패턴 형성 방법.
  12. a″) 폴리머 기판에 회로 패턴 형태의 마스크를 올려놓고, 나머지 비회로 패턴 형성 부분을 1차 플라즈마 처리 또는 이온빔 처리하여 나노크기의 요철을 형성하는 단계;
    b″) 상기 나노크기의 요철이 형성된 기판을 무전해 도금하기 위해 전처리하는 단계;
    c″) 상기 전처리된 기판에 회로 패턴 형태의 마스크를 올려놓고, 나머지 비회로 패턴 형성 부분을 소수성 탄소로 코팅하여 소수성 코팅층을 형성하는 단계; 및
    d″) 상기 소수성 코팅층이 형성된 기판을 무전해 도금하여 회로 패턴을 형성하는 단계를 포함하고,
    상기 b″) 단계는 상기 나노크기의 요철이 형성된 기판에 주석이온과 팔라듐이온을 결합시켜 기판을 전처리하는 것을 특징으로 하는 패턴 형성 방법.
  13. 제12항에 있어서,
    상기 a″) 단계는,
    상기 기판에 비회로 패턴 형태의 마스크를 올려놓고, 나머지 회로 패턴 형성 부분을 산소, 수소, 물, 질소, 아르곤, 일산화탄소 및 암모니아로 이루어진 군에서 선택된 1종 이상으로 2차 플라즈마 처리하는 단계를 더 포함하며,
    상기 2차 플라즈마 처리에 의해 상기 회로 패턴 형성 부분은 90°미만의 수접촉각을 가져 친수성을 띠는 것을 특징으로 하는 패턴 형성 방법.
  14. 제12항에 있어서,
    상기 c″) 단계의 소수성 탄소는 불소화된 다이아몬드 라이크 카본이며,
    상기 불소화된 다이아몬드 라이크 카본은 아세틸렌과 사불화탄소의 혼합가스, 아세틸렌과 헥사플로오로에탄의 혼합가스 및 메탄과 사불화탄소의 혼합가스로 이루어진 군에서 선택된 전구체를 이용한 플라즈마 처리에 의해 코팅되는 것을 특징으로 하는 패턴 형성 방법.
  15. 제1항 내지 제14항 중 어느 한 항의 패턴 형성 방법으로 회로 패턴이 형성된 기판.
KR1020120116012A 2012-10-18 2012-10-18 플랙서블 패턴 형성 방법 KR101411821B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120116012A KR101411821B1 (ko) 2012-10-18 2012-10-18 플랙서블 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120116012A KR101411821B1 (ko) 2012-10-18 2012-10-18 플랙서블 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20140049782A KR20140049782A (ko) 2014-04-28
KR101411821B1 true KR101411821B1 (ko) 2014-06-24

Family

ID=50655224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120116012A KR101411821B1 (ko) 2012-10-18 2012-10-18 플랙서블 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR101411821B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101631923B1 (ko) * 2015-10-27 2016-06-20 국방과학연구소 전도성 잉크와 대기압 플라즈마 젯을 이용한 다양한 패턴의 유연 플라즈마 전극 제작 방법
CN107371338B (zh) * 2016-05-13 2019-08-20 苏州卫鹏机电科技有限公司 一种超薄金属层的印刷线路板的制备方法
KR102459020B1 (ko) * 2020-05-29 2022-10-27 한국기계연구원 나노 구조를 이용한 소수성-친수성 복합 패턴 구조체

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071437A (ko) * 2001-03-06 2002-09-12 유승균 고분자 소재 표면의 금속피막 도금방법 및 이를 이용한전자파 차폐방법
JP2008078310A (ja) 2006-09-20 2008-04-03 Toppan Printing Co Ltd 導電性パターンの形成方法、配線板の製造方法及び配線板
KR20090014151A (ko) * 2006-05-30 2009-02-06 파나소닉 주식회사 상압 플라즈마 생성방법, 플라즈마 처리방법과 이를 이용한부품 실장방법, 및 이들 방법을 이용한 장치
KR20090108863A (ko) * 2008-04-14 2009-10-19 주성엔지니어링(주) 박막 패턴 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071437A (ko) * 2001-03-06 2002-09-12 유승균 고분자 소재 표면의 금속피막 도금방법 및 이를 이용한전자파 차폐방법
KR20090014151A (ko) * 2006-05-30 2009-02-06 파나소닉 주식회사 상압 플라즈마 생성방법, 플라즈마 처리방법과 이를 이용한부품 실장방법, 및 이들 방법을 이용한 장치
JP2008078310A (ja) 2006-09-20 2008-04-03 Toppan Printing Co Ltd 導電性パターンの形成方法、配線板の製造方法及び配線板
KR20090108863A (ko) * 2008-04-14 2009-10-19 주성엔지니어링(주) 박막 패턴 형성 방법

Also Published As

Publication number Publication date
KR20140049782A (ko) 2014-04-28

Similar Documents

Publication Publication Date Title
CA2426648C (en) Plating method of metal film on the surface of polymer
Lu Improvement of copper plating adhesion on silane modified PET film by ultrasonic-assisted electroless deposition
KR100765363B1 (ko) 도전성 입자의 제조 방법
JP5135575B2 (ja) 機能性分子接着剤と分子接着性樹脂表面とその作成法並びに樹脂めっき製品もしくはプリント配線板の製造法
JP2014103419A (ja) 高分子基材上に付着金属のパターンを形成する方法
KR101371088B1 (ko) 무전해도금을 이용한 금속 박막의 제조 방법 및 이에 따라 제조된 박막 소자
KR20140027920A (ko) 피도금층 형성용 조성물, 금속막을 갖는 적층체의 제조 방법
KR101468074B1 (ko) 직접 도금에 의한 도전성 박막소재 및 이의 제조방법
TWI627885B (zh) Method for producing three-dimensional conductive pattern structure and material for three-dimensional molding used there
KR20090079913A (ko) 금속막이 부착된 기판의 제작 방법, 금속막이 부착된 기판, 금속 패턴 재료의 제작 방법, 금속 패턴 재료
Park et al. Copper circuit patterning on polymer using selective surface modification and electroless plating
JP2010185128A (ja) めっき用感光性樹脂組成物、積層体、それを用いた表面金属膜材料の作製方法、表面金属膜材料、金属パターン材料の作製方法、金属パターン材料、及び配線基板
KR101607519B1 (ko) 플라즈마와 금속 물질을 이용한 회로 패턴 형성 방법
KR101411821B1 (ko) 플랙서블 패턴 형성 방법
US20100051329A1 (en) Printed circuit board and method of manufacturing the same
JP4647954B2 (ja) フレキシブルプリント配線板用積層体の製造方法
JP4862508B2 (ja) 導体パターン形成方法
Wang et al. Direct surface in-situ activation for electroless deposition of robust conductive copper patterns on polyimide film
KR101180366B1 (ko) 회로기판 및 그 제조방법
KR102097539B1 (ko) 메탈 메쉬가 형성된 디스플레이 소자 및 그 제조방법
JP2009007613A (ja) ポリイミド樹脂基材への金属薄膜パターン形成方法、金属薄膜回路パターン形成方法、金属薄膜基板、及び金属薄膜回路基板
JP7453632B1 (ja) 転写用積層体およびその製造方法
TWI629375B (zh) 製備高透光率軟性導電基材的方法及該導電基材
JP2008274390A (ja) 金属膜付基板の作製方法、金属膜付基板、金属パターン材料の作製方法、金属パターン材料
CN1630458A (zh) 以喷墨法形成金属导线图案的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180615

Year of fee payment: 5