KR101607519B1 - 플라즈마와 금속 물질을 이용한 회로 패턴 형성 방법 - Google Patents

플라즈마와 금속 물질을 이용한 회로 패턴 형성 방법 Download PDF

Info

Publication number
KR101607519B1
KR101607519B1 KR1020140160939A KR20140160939A KR101607519B1 KR 101607519 B1 KR101607519 B1 KR 101607519B1 KR 1020140160939 A KR1020140160939 A KR 1020140160939A KR 20140160939 A KR20140160939 A KR 20140160939A KR 101607519 B1 KR101607519 B1 KR 101607519B1
Authority
KR
South Korea
Prior art keywords
substrate
metal
metal material
forming
circuit pattern
Prior art date
Application number
KR1020140160939A
Other languages
English (en)
Inventor
한준현
박상진
문명운
Original Assignee
충남대학교산학협력단
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충남대학교산학협력단, 한국과학기술연구원 filed Critical 충남대학교산학협력단
Priority to KR1020140160939A priority Critical patent/KR101607519B1/ko
Application granted granted Critical
Publication of KR101607519B1 publication Critical patent/KR101607519B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 회로 패턴 형성 방법에 관한 것으로, 기판 위에 마스크를 배치하고, 마스크 주변에 촉매금속이나 도전성 금속과 같은 금속 물질(Ag, Pt, Pd, Ir)을 설치하는 단계; 플라즈마를 이용하여 마스크에 의해 노출된 기판의 표면에 금속물질 미립자가 부착된 나노 크기의 요철 구조를 형성하는 단계; 금속 물질 미립자가 부착된 나노 크기의 요철 구조가 형성된 기판에 무전해 도금 혹은 전기 도금을 행하여 금속 회로 패턴을 형성하는 단계를 포함하는 회로 패턴 형성 방법을 개시한다.
본 발명에 따른 회로 패턴 형성 방법은 무전해 도금이나 전기 도금을 실시하기 위해 일반적으로 행하여지는 전처리 과정(민감화 처리, 활성화처리, 혹은 전극층 형성단계)을 필요로 하지 않기 때문에 공정이 단순하고 경제적이며, 회로 패턴을 형성하기 위한 에칭 공정이 필요 없어 친환경적이며, 플라즈마 처리시 형성되는 나노 크기의 요철 구조에 의해 도금층과 폴리머 기판 사이에 우수한 접착력을 얻을 수 있다.

Description

플라즈마와 금속 물질을 이용한 회로 패턴 형성 방법{METHOD FOR FORMING CIRCUIT PATTERN USING PLASMA AND METAL MATERIAL}
본 발명은 회로 패턴을 형성하는 방법에 관한 것으로, 보다 상세하게는 플라즈마에 의한 선택적 표면처리 및 금속 물질을 이용하여 기판에 도전성 회로 패턴을 형성하는 방법에 관한 것이다.
FPCB(flexible printed circuit board)는 유연성 폴리머를 기판으로 사용하여 만든 굴곡성을 가진 인쇄 회로 기판을 일컫는다. 이러한 FPCB는 3차원 설계가 가능하고, 제품의 경량화 및 소형화를 가능하게 하며, 반복적인 굽힘 변형에 대한 높은 내구성으로 인해 단선이 생기지 않아 제품의 결함률이 낮고, 연속 생산이 가능한 장점이 있으며, 이 때문에 카메라, 컴퓨터, 모바일폰, TFT LCD(thin film transistor liquid crystal display), 위성장비, 군사장비 및 의료기기 등 각종 전자기기에 널리 사용되고 있다.
하지만, 기존의 FPCB 제조공정은 폴리머 필름 전면에 구리 막을 코팅한 후 원하는 회로 패턴으로 에칭(etching)하는 과정을 거쳐 회로 패턴을 형성하기 때문에, 다량의 유해한 화학약품이 사용되고, 에칭에 의해 손실되는 구리의 양이 많아, 비경제적이고 환경친화적이지 않은 단점을 갖는다.
이러한 종래의 FPCB 제조공정의 단점을 개선하기 위해, 팔라듐 촉매잉크를 이용하여 직접적으로 기판에 금속 패턴을 형성하는 잉크젯(ink jet) 인쇄방법에 관한 연구가 진행되고 있으나, 공정이 복잡하고, 전구체 역할을 하는 화합물의 가격이 비싸며 보관에 어려움이 따르는 단점이 있다. 또한, 잉크젯 인쇄방식의 경우, 잉크가 번지거나 퍼지는 현상이 발생하여 미세한 회로 패턴을 형성시키기 어려우며, 잉크의 표면장력 및 점도뿐만 아니라 기판의 표면에 의해서도 패턴의 형상과 특성이 영향을 많이 받기 때문에 기판에 대한 추가적인 표면처리과정이 필수적으로 요구된다.
본 발명은 기판과 금속 도금층 사이의 접착력을 증가시키기 위한 표면 구조 형성 처리와, 무전해 도금 혹은 전기 도금을 위한 금속 물질의 부착 및 패턴 형성 처리 과정을 한 번의 간단한 공정으로 수행할 수 있는 회로 패턴 형성 방법을 제공하는 것을 목적으로 한다.
본 발명이 해결하고자 하는 다른 과제는 무전해 도금 혹은 전기 도금을 행하기 위한 별도의 전처리 과정 및 리소그라피(lithography) 공정 없이도 우수한 접착력을 가진 회로 패턴을 형성할 수 있는 회로 패턴 형성 방법을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급된 과제로 제한되지 않는다. 언급되지 않은 다른 기술적 과제들은 이하의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 측면에 따른 회로 패턴 형성 방법은 a) 기판상에 마스크를 위치시키고, 마스크 주변에 촉매금속 및 도전성 금속 중 적어도 하나를 포함하는 금속 물질을 설치하는 단계; b) 플라즈마 처리에 의해 기판상에 금속 물질의 미립자가 부착된 요철 구조를 갖는 패턴을 형성하는 단계; 및 c) 플라즈마 처리된 기판을 무전해 도금 또는 전기 도금하여 도전성 회로 패턴을 형성하는 단계를 포함한다.
상기 기판은 폴리에스테르, 폴리아미드, 폴리올레핀, 폴리이미드, 폴리비닐 알코올, 셀룰로스, 폴리메틸 메타크릴레이트, 폴리염화비닐 및 이들의 공중합체 중 적어도 하나를 포함할 수 있다.
상기 금속 물질은 무전해 도금 혹은 전기 도금에 사용되는 도금액의 금속 이온을 환원시키는 금속을 포함할 수 있다.
상기 금속 물질은 은(Ag), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 이들의 화합물 및 혼합물 중 적어도 하나를 포함할 수 있다.
상기 a) 단계에서 마스크 주변에 금속 물질을 설치하는 방법으로, 금속 물질을 마스크 위에 코팅하는 방법, 금속 물질이 포함된 금속판을 마스크와 기판 아래에 배치하는 방법, 금속 물질로 마스크를 만드는 방법, 금속 물질이 포함된 합금으로 마스크를 만드는 방법, 금속 물질이 포함된 금속판을 마스크 주위에 띠 형태로 두르는 방법, 금속 물질이 포함된 금속판을 플라즈마 발생 소스 주위에 설치하는 방법, 금속 물질이 포함된 금속판을 진공챔버 벽에 붙이는 방법 중 적어도 하나를 포함할 수 있다.
상기 b) 단계에서, 플라즈마 처리를 행하여 마스크에 의해 노출된 기판의 표면에 나노 크기의 요철 구조를 형성하고, 요철 구조의 팁 부분에 금속 물질의 입자를 부착시킬 수 있다.
상기 b) 단계에서, 플라즈마 처리는 산소, 수소, 물, 질소, 아르곤, 사불화탄소, 육불화황, 일산화탄소 및 암모니아로 이루어진 군에서 선택된 1종 이상을 이용할 수 있다.
상기 b) 단계에서, 플라즈마 처리 시간은 1 내지 120분이고, 플라즈마 처리의 압력은 1 내지 100mTorr이고, 전압은 -100 내지 -1000V일 수 있다.
상기 b) 단계에서 기판에 형성되는 요철 구조의 요철 하나의 폭은 1 내지 100nm이고, 높이는 10 내지 1000nm일 수 있다.
상기 c) 단계에서, 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 주석(Sn), 코발트(Co), 이들의 화합물 및 혼합물로 이루어진 군에서 선택된 1종 이상의 도전성 물질을 포함하는 도금액을 사용하여 무전해 도금 또는 전기 도금을 수행할 수 있다.
본 발명의 실시 예에 의하면, 기판과 금속 도금층 사이의 접착력을 증가시키기 위한 표면 구조 형성 처리와, 무전해 도금 혹은 전기 도금을 위한 금속 물질의 부착 및 패턴 형성 처리 과정을 한 번의 간단한 공정으로 수행하여 회로 패턴을 형성할 수 있다.
또한, 본 발명의 실시 예에 의하면, 무전해 도금 혹은 전기 도금을 행하기 위한 별도의 전처리 과정 및 리소그라피(lithography) 공정 없이도 우수한 접착력을 가진 회로 패턴을 형성할 수 있다.
또한, 본 발명의 실시 예에 의하면, 플라즈마에 의해 기판의 패턴 부분에 선택적으로 표면개질 처리를 행하는 동시에, 기판 주변에 설치된 촉매금속 혹은 도전성 금속이 기판의 패턴 부분에 형성된 요철의 팁에 증착되도록 하여, 기판의 표면개질 후 민감화처리, 활성화 처리, 혹은 전극층 형성단계와 같은 전처리 과정 없이 직접적으로 무전해 도금 혹은 전기 도금하는 간단한 방법에 의하여 경제적이고 친환경적으로 회로 패턴을 형성할 수 있다.
또한, 본 발명의 실시 예에 의하면, 플라즈마 처리에 의하여 폴리머 기판 표면에 나노 크기의 요철 구조가 형성되도록 하여, 별도의 타이층(tie layer)을 사용하지 않고도 폴리머 기지와 금속 코팅층 사이의 접착력이 우수한 미세 회로 패턴을 형성할 수 있다.
본 발명의 효과는 상술한 효과들로 제한되지 않는다. 언급되지 않은 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다.
도 1은 본 발명의 실시 예에 따른 회로 패턴 형성 방법을 보여주는 흐름도이다.
도 2 및 도 3은 본 발명의 일 실시 예에 따른 회로 패턴 형성 방법을 설명하기 위한 도면이다.
도 4는 도 1에 도시된 단계 S11에서 마스크 주변에 금속 물질을 설치하는 방법의 다른 실시 예를 설명하기 위한 단면도이다.
도 5는 도 1에 도시된 단계 S11에서 마스크 주변에 금속 물질을 설치하는 방법의 또 다른 실시 예를 설명하기 위한 평면도이다.
도 6은 도 1에 도시된 단계 S12에 따라 기판의 표면에 나노 크기 요철을 갖는 패턴이 형성되는 것을 보여주는 도면이다.
도 7은 선택적 플라즈마 처리된 기판을 보여주는 도면이다.
도 8은 도 7에 도시된 'A'부의 확대도로서, 선택적 플라즈마에 의해 기판상의 요철 팁 부분에 금속 물질 미립자가 입혀진 것을 보여주는 도면이다.
도 9는 본 발명의 일 실시 예를 통해 제작된 플렉서블 구리 회로 패턴을 보여주는 사진이다.
본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술하는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되지 않으며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 갖는다. 공지된 구성에 대한 일반적인 설명은 본 발명의 요지를 흐리지 않기 위해 생략될 수 있다. 본 발명의 이해를 돕기 위하여, 도면에서 일부 구성은 다소 과장되거나 축소되어 도시될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다", "가지다" 또는 "구비하다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 본 명세서에서 '~상에' 형성(혹은 위치, 설치)되는 것은 어떤 물질 위에 다른 물질이 직접 형성되는 것은 물론, 또 다른 물질이 개재되어 형성되는 것을 포함한다.
본 발명의 실시 예에 따른 회로 패턴 형성 방법은 기판상에 마스크를 위치시키고, 마스크 주변에 촉매금속 및 도전성 금속 중 적어도 하나를 포함하는 금속 물질을 설치하는 단계; 플라즈마 처리에 의해 기판상에 금속 물질의 미립자가 부착된 요철 구조를 갖는 패턴을 형성하는 단계; 및 기판을 무전해 도금 또는 전기 도금하여 도전성 회로 패턴을 형성하는 단계를 포함한다. 촉매금속은 무전해 도금시 무전해 도금액의 금속 이온을 환원시켜 기판상에 회로 패턴을 형성할 수 있는 금속으로 이루어지고, 도전성 금속은 전기 도금시 전기 도금액의 금속 이온을 환원시켜 기판상에 회로 패턴을 형성할 수 있는 금속으로 이루어질 수 있다.
본 발명의 실시 예에 의하면, 플라즈마(plasma)와 금속 물질(촉매금속이나 도전성 금속)을 이용하여, 무전해 도금이나 전기 도금의 전처리 과정 없이 금속 회로 패턴을 형성할 수 있다. 즉, 본 발명의 실시 예에 의하면, 플라즈마에 의해 기판의 패턴 부분을 선택적으로 표면개질하여 패턴 부분에 나노 크기의 요철 구조를 형성하는 동시에, 표면개질 과정에서 기판상의 패턴의 요철 구조 팁(tip) 부분에 촉매금속 혹은 도전성 금속이 증착되도록 하여, 기판의 표면개질 후 민감화처리, 활성화 처리와 같은 전처리 과정 없이 기판을 무전해 도금 혹은 전기 도금하는 간단한 방법에 의해 기판과 금속 도금층 간의 접착 강도가 우수한 금속 회로 패턴을 에칭 공정 없이 직접적으로 제작할 수 있다.
또한, 본 발명의 실시 예에 의하면, 폴리머 기판에 대해 무전해 도금이나 전기 도금을 실시하기 위해 일반적으로 행하여지는 전처리 과정(민감화 처리, 활성화처리, 혹은 전극층 형성단계)을 필요로 하지 않으므로, 공정이 단순하고 경제적이며, 회로 패턴을 형성하기 위한 화학적 에칭 공정이 필요 없어 친환경적이며, 장수명의 플렉서블 회로 패턴 기판을 제공할 수 있다. 또한, 본 발명의 실시 예에 의하면, 플라즈마 처리에 의해 기판 표면에 나노 크기의 요철 구조를 형성하여 별도의 타이층(tie layer)을 사용하지 않고도 폴리머 기지와 금속 코팅층 사이의 접착력이 우수한 미세 회로 패턴을 형성할 수 있다.
도 1은 본 발명의 실시 예에 따른 회로 패턴 형성 방법을 보여주는 흐름도이다. 도 1을 참조하면, 본 발명의 실시 예에 따른 회로 패턴 형성 방법은 기판상에 마스크를 위치시키고, 마스크 주변에 촉매금속 및 도전성 금속 중의 적어도 하나를 포함하는 금속 물질을 설치하는 단계(S11); 플라즈마 처리에 의해 기판 표면에 나노 크기의 금속물질 미립자가 부착된 요철 구조를 갖는 패턴을 형성하는 단계(S12); 및 마스크 패턴에 따라 선택적으로 플라즈마 표면처리된 기판을 무전해 도금 또는 전기 도금하여 도전성 금속 회로 패턴을 형성하는 단계(S13)를 포함한다.
도 2 및 도 3은 본 발명의 일 실시 예에 따른 회로 패턴 형성 방법을 설명하기 위한 도면이다. 도 1 내지 도 3을 참조하면, 단계 S11에서, 플라즈마 처리 스테이지(10) 상에 기판(20)을 위치시키고, 기판(20) 상에 마스크(30)를 위치시키고, 마스크(30) 주변에 촉매금속 및 도전성 금속 중의 적어도 하나를 포함하는 금속 물질(40)을 설치한다. 예시적으로, 기판(20)은 PE-CVD(Plasma Enhanced Chemical Vapor Deposition) 설비의 진공챔버 내에 구비된 플라즈마 처리 스테이지(10) 상에 배치될 수 있다.
예시적으로, 기판(20)은 플렉서블 특성을 갖는 폴리머(polymer) 기판으로 제공될 수 있다. 기판(20)으로 사용되는 폴리머 물질은 예를 들어, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에테르설폰(PES) 혹은 코폴리에스테르(Copolyesters)와 같은 폴리에스테르(Polyester), 나일론6(Nylon6), 나일론66(Nylon66) 혹은 아라미드(Aramide)와 같은 폴리아미드(Polyamide), 폴리에틸렌(PE) 혹은 폴리프로필렌(PP)과 같은 폴리올레핀(Polyolefine), 폴리이미드(Polyimide), 폴리비닐 알코올(Poly vinyl alcohol), 셀룰로스(Cellulose), 폴리메틸 메타크릴레이트(Poly methyl methacrylate), 폴리염화비닐(Poly vinyl chloride), 폴리스티렌(PS), 폴리카보네이트(PC), 아크릴로니트릴 부타디엔 스티렌(ABS), 폴리디메틸실록산(PDMS), 폴리프로필렌 설파이드(PPS), 및 이들의 공중합체 중 적어도 하나를 포함할 수 있으나, 반드시 열거된 물질로 한정되지는 않는다.
마스크(30)는 예시적으로 스테인리스강, 석영 등과 같은 물질을 사용하여 제작될 수 있다. 마스크(30)에서 식각된 부분은 회로 패턴이 형성될 영역이다. 금속 물질(40)로는 은(Ag), 백금(Pt), 팔라듐(Pd), 이리듐(Ir) 및 이들의 화합물 혹은 혼합물과 같은 촉매금속, 혹은 도전성 금속과 같이, 무전해 도금 혹은 전기 도금시 도금액의 금속 이온(예를 들어, 구리 이온)에 대한 환원력이 큰 물질이 사용될 수 있다.
도 3은 도 1에 도시된 단계 S11에서 마스크(30) 주변에 금속 물질(40)을 설치하는 방법의 일 실시 예를 설명하기 위한 단면도이다. 일 실시 예로, 도 3에 도시된 바와 같이, 회로 모양을 갖도록 제작된 마스크(30) 위에 촉매금속 또는 도전성 금속을 코팅하는 것에 의해, 마스크(30) 주변에 금속 물질(40)을 설치할 수 있다. 본 발명의 변형된 실시 예에 의하면, 촉매금속이나 도전성 금속, 혹은 이들의 합금으로 마스크(30)를 만드는 것에 의하여, 마스크(30) 주변에 금속 물질(40)을 설치하는 것도 가능하다.
도 4는 도 1에 도시된 단계 S11에서 마스크(30) 주변에 금속 물질(40)을 설치하는 방법의 다른 실시 예를 설명하기 위한 단면도이다. 도 4에 도시된 바와 같이, 촉매금속이나 이의 합금을 포함하는 촉매금속판 혹은 도전성 금속이나 이의 합금을 포함하는 도전성 금속판을 만들어, 마스크(30) 패턴이 놓여져 있는 기판(20) 아래에 배치하는 방식으로 마스크(30) 주변에 금속 물질(40)을 설치하는 것도 가능하다.
도 5는 도 1에 도시된 단계 S11에서 마스크(30) 주변에 금속 물질(40)을 설치하는 방법의 또 다른 실시 예를 설명하기 위한 평면도이다. 도 5에 도시된 바와 같이, 촉매금속이나 이의 합금을 포함하는 촉매금속판 혹은 도전성 금속이나 이의 합금을 포함하는 도전성 금속판을 마스크(30) 주위에 띠 형태로 두르는 방법에 의하여, 마스크(30) 주변에 금속 물질(40)을 설치하는 것도 가능하다.
도시되지 않은 다른 방법으로, 촉매금속이나 이의 합금을 포함하는 촉매금속판 혹은 도전성 금속이나 이의 합금을 포함하는 도전성 금속판을 플라즈마 처리를 위한 진공 챔버 내부의 마스크(30) 주변, 기판(20) 주변 혹은 플라즈마 발생 소스 주변에 설치하거나, 진공 챔버 벽체에 붙이는 등의 방법이 채용될 수도 있다. 주변에 금속 물질(40)이 설치되도록 마스크(30)를 기판(20) 위에 배치한 후, 플라즈마 처리 단계(S12)를 수행한다.
단계 S12에서, 플라즈마 처리에 의해 기판(20)의 표면에서 마스크(30)에 의해 노출된 패턴 부분에는 나노 크기의 요철 구조가 형성되며, 요철 구조의 팁(tip) 부분에 플라즈마에 의해 여기된 금속 물질(촉매금속이나 도전성 금속)의 입자가 부착된다. 플라즈마 처리 방법은 기판(20) 표면에 나노 크기의 요철을 형성할 수 있는 것이기만 하면 특별히 한정되지 않으며, 예를 들어, PE-CVD(Plasma Enhanced Chemical Vapor Deposition)에 의해 플라즈마 처리를 행할 수 있다.
예컨대, 산소(O2), 수소(H2), 물(H2O), 질소(N2), 아르곤(Ar), 사불화탄소(CF4), 육불화황(SF6), 일산화탄소(CO) 및 암모니아(NH3)로 이루어진 군에서 선택된 1종 이상의 전구체를 이용한 플라즈마 처리에 의하여 기판(20) 상에 나노 크기의 요철 구조를 형성하고, 요철 구조의 팁 부분에 금속 물질 미립자를 형성할 수 있다.
기판(20)을 플라즈마 처리하는 시간, 압력 및 전압 조건은 특별히 한정되지 않으나, 패턴 부분에 나노 크기의 요철 구조가 뚜렷이 형성될 수 있도록, 플라즈마 처리 시간은 1 내지 120분으로, 플라즈마 처리의 압력은 1 내지 100mTorr로, 전압은 -100 내지 -1000V로 하는 것이 바람직하다. 하나의 요철을 기준으로, 기판(20)의 표면에 형성되는 요철 구조의 폭은 1 내지 100nm, 높이는 10nm 내지 1000nm인 것이 바람직하다. 요철 구조의 높이/폭 비는 1 내지 100인 것이 바람직하다. 이는 요철 구조의 높이/폭 비가 1 미만이면 나노 구조의 단면적이 낮아져 접합력이 감소되고, 요철 구조의 높이/폭 비가 100 초과시 오히려 구조가 끊어지기 쉽기 때문이다.
도 6은 도 1에 도시된 단계 S12를 수행하여 마스크(30)에 의해 노출된 기판(20)의 표면에 나노 크기 요철 구조를 갖는 패턴을 형성하고, 패턴의 요철 구조 위에 금속 물질의 미립자를 코팅하는 것을 보여주는 도면이다. 도 6을 참조하면, 플라즈마 처리에 의하여 마스크(30) 패턴에 의해 노출된 기판(20)의 표면에 나노 크기의 요철 구조를 갖는 패턴이 형성된다. 이때, 마스크(30) 위에 코팅된 촉매 금속 또는 도전성 금속은 플라즈마의 영향을 받아 여기되고, 여기된 금속 물질은 마스크(30) 패턴에 의해 노출된 기판(20) 위에 코팅되어, 금속 물질 미립자가 나노 크기의 요철 팁(tip) 위에 올라가게 된다.
도 7은 도 1에 도시된 단계 S12에 의하여 선택적으로 플라즈마 처리된 기판을 보여주는 도면이고, 도 8은 도 7에 도시된 'A'부의 확대도로서, 선택적 플라즈마에 의해 기판상의 요철 구조(60) 팁 부분에 금속 물질 미립자(70)가 입혀진 것을 보여주는 도면이다. 마스크(30)에 의해 노출된 기판(20)의 패턴(50) 부분에 금속 물질의 미립자(70)가 올라간 요철 구조(60) 팁 부분은 더 이상 플라즈마에 의하여 에칭되지 않고, 요철 구조(60) 팁 주위의 기판(20)만 에칭됨으로써 요철 구조(60)의 높이가 증가하게 된다. 이에 따라, 마스크(30)에 의해 노출된 기판(20)의 패턴(50) 부분에 높이/폭 비(aspect ratio)가 큰 나노 크기의 요철 구조가 형성될 수 있다.
다시 도 1을 참조하면, 단계 S12의 플라즈마 처리에 의해 선택적으로 표면개질된 기판(20)의 패턴 부분에 나노 크기의 요철 구조가 형성되는 동시에 형성된 요철 구조 팁에 금속 물질의 미립자가 입혀지면, 기판(20)을 마스크 패턴을 제거한 상태에서 무전해 도금 혹은 전기 도금하여 금속 물질의 미립자가 부착된 요철 구조를 갖는 패턴 상에 도전성 회로 패턴을 형성한다(S13). 기판(20)은 회로 패턴의 모양대로 금속 물질 미립자가 입혀진 나노 크기의 요철 구조로 되어 있으므로, 무전해 도금 혹은 전기 도금 공정에 의해, 도금 용액에 포함되어 있는 금속 이온이 금속 물질의 미립자가 형성된 부분과 결합하여 회로 패턴을 형성하게 된다.
이때, 회로로 사용되는 금속은 구리, 은, 금 등과 같이 전도성 금속으로, 무전해 도금 혹은 전기 도금이 가능한 모든 금속이 사용될 수 있다. 무전해 도금 혹은 전기 도금을 위해 사용되는 금속은 전도성을 띄는 것이라면 특별히 한정되지 않으나, 예시적으로 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 주석(Sn) 및 코발트(Co)로 이루어진 군에서 선택된 1종 이상이 사용될 수 있다.
본 발명의 실시 예에 의하면, 앞서 언급된 과정을 통해 금속 회로 패턴이 형성된 기판이 제공된다. 본 발명의 실시 예에 따른 회로 패턴 형성 방법은 플라즈마 처리에 의한 기판의 선택적 표면개질 과정에서 동시에 표면개질된 패턴 부분에 금속 물질 미립자의 증착을 유도하여, 기판의 나노 크기 요철 구조 위에 금속 물질 원자가 증착된 구조를 형성함으로써, 무전해 도금이나 전기 도금을 위한 별도의 전처리 과정 없이도 전도성 금속의 무전해 도금이나 전기 도금에 의해 직접적으로 회로 패턴을 형성할 수 있어 공정이 단순하며, 전도성 금속의 낭비를 최소화하면서도 미세하고 정확하게 회로 패턴을 형성할 수 있다. 또한, 플라즈마 처리에 의해 나노 크기의 요철 구조를 형성하여 기판과 도금층 간의 접착력이 우수한 회로 패턴을 얻을 수 있다. 따라서, 본 발명의 실시 예에 따라 회로 패턴 기판을 제조시 생산 원가가 저렴하며, 친환경적이며, 우수한 회로 패턴 접착력을 얻을 수 있으며, 미세 회로 기판이 필요한 분야에 유용하게 활용될 수 있다.
[실시예 1]
PE-CVD 스테이지 위에 은 시트(sheet)를 배치하고, 그 위에 폴리에틸렌테레프탈레이트(PET) 재질의 기판을 올려놓은 후, 그 위에 SUS로 제작된 마스크를 올려놓고 산소 플라즈마를 이용해 마스크의 노출된 부분을 표면개질처리하였다. 이때, 플라즈마 처리는 플라즈마 식각(Plasma assisted etching) 방식에 의해 13.56MHz RF 전원 하에서 30분 동안 10mTorr 압력, -400V 전압 조건으로 이루어졌다. 선택적으로 표면 개질 처리된 기판을 도금 용액에 투입하여 무전해 도금함으로써 회로 패턴을 형성하였다. 이때, 도금 용액으로는 황산구리(CuSO4)와 EDTA(ethylendiamine tetra acetic acid), 포르말린(formalin), 수산화나트륨(NaOH) 및 증류수가 혼합된 것을 사용하였다.
도 9는 본 발명의 일 실시 예를 통해 제작된 플렉서블 구리 회로 패턴을 보여주는 사진이다. 무전해 도금을 통해 회로 패턴이 형성된 기판을 확인한 결과 회로 패턴이 뚜렷하게 형성된 것을 확인할 수 있었으며, 전기비저항은 6.3×10-5Ωm로 측정되었다.
이상의 실시 예들은 본 발명의 이해를 돕기 위하여 제시된 것으로, 본 발명의 범위를 제한하지 않으며, 이로부터 다양한 변형 가능한 실시 예들도 본 발명의 범위에 속하는 것임을 이해하여야 한다. 본 발명의 기술적 보호범위는 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명의 기술적 보호범위는 특허청구범위의 문언적 기재 그 자체로 한정되는 것이 아니라 실질적으로는 기술적 가치가 균등한 범주의 발명에 대하여까지 미치는 것임을 이해하여야 한다.

Claims (10)

  1. a) 기판상에 마스크 패턴을 위치시키고, 상기 마스크 패턴 주변에 촉매금속 및 도전성 금속 중 적어도 하나를 포함하는 금속 물질을 설치하는 단계;
    b) 플라즈마 처리에 의해, 상기 마스크 패턴에 의해 노출된 기판상에 상기 금속 물질의 미립자가 부착된 요철 구조를 갖는 패턴을 형성하는 단계; 및
    c) 플라즈마 처리된 기판을 상기 마스크 패턴을 제거한 상태에서 무전해 도금 또는 전기 도금하여 상기 금속 물질의 미립자가 부착된 요철 구조를 갖는 패턴 상에 도전성 회로 패턴을 형성하는 단계를 포함하는 회로 패턴 형성 방법.
  2. 제1 항에 있어서,
    상기 기판은 폴리에스테르, 폴리아미드, 폴리올레핀, 폴리이미드, 폴리비닐 알코올, 셀룰로스, 폴리메틸 메타크릴레이트, 폴리염화비닐 및 이들의 공중합체 중 적어도 하나를 포함하는 회로 패턴 형성 방법.
  3. 제1 항에 있어서,
    상기 금속 물질은 무전해 도금 혹은 전기 도금을 위해 사용되는 도금액의 금속 이온을 환원시키는 금속을 포함하는 회로 패턴 형성 방법.
  4. 제1 항에 있어서,
    상기 금속 물질은 은(Ag), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 이들의 화합물 및 혼합물 중 적어도 하나를 포함하는 회로 패턴 형성 방법.
  5. 제1 항에 있어서,
    상기 a) 단계에서 상기 마스크 패턴 주변에 금속 물질을 설치하는 방법으로, 금속 물질을 상기 마스크 패턴 위에 코팅하는 방법, 금속 물질이 포함된 금속판을 상기 마스크 패턴이 놓여져 있는 기판 아래에 배치하는 방법, 금속 물질로 상기 마스크 패턴을 만드는 방법, 금속 물질이 포함된 합금으로 상기 마스크 패턴을 만드는 방법, 금속 물질이 포함된 금속판을 상기 마스크 패턴 주위에 띠 형태로 두르는 방법, 금속 물질이 포함된 금속판을 플라즈마 발생 소스 주위에 설치하는 방법, 금속 물질이 포함된 금속판을 진공챔버 벽에 붙이는 방법 중 적어도 하나를 포함하는 회로 패턴 형성 방법.
  6. 제1 항에 있어서,
    상기 b) 단계에서, 상기 마스크 패턴을 기판 위에 올려놓은 상태에서 플라즈마 처리를 행하여 상기 마스크 패턴에 의해 노출된 기판의 표면에 나노 크기의 상기 요철 구조를 형성하고, 상기 요철 구조의 팁 부분에 금속 물질의 입자를 부착시키는 회로 패턴 형성 방법.
  7. 제1 항에 있어서,
    상기 b) 단계에서, 플라즈마 처리는 산소, 수소, 물, 질소, 아르곤, 사불화탄소, 육불화황, 일산화탄소 및 암모니아로 이루어진 군에서 선택된 1종 이상을 이용하는 회로 패턴 형성 방법.
  8. 제1 항에 있어서,
    상기 b) 단계에서, 플라즈마 처리 시간은 1 내지 120분이고, 플라즈마 처리의 압력은 1 내지 100mTorr이고, 전압은 -100 내지 -1000V인 회로 패턴 형성 방법.
  9. 제1 항에 있어서,
    상기 b) 단계에서 기판에 형성되는 요철 구조의 요철 하나의 폭은 1 내지 100nm이고, 높이는 10 내지 1000nm인 회로 패턴 형성 방법.
  10. 제1 항에 있어서,
    상기 c) 단계에서, 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 주석(Sn), 코발트(Co), 이들의 화합물 및 혼합물로 이루어진 군에서 선택된 1종 이상의 도전성 물질을 포함하는 도금액을 사용하여 무전해 도금 또는 전기 도금을 수행하는 회로 패턴 형성 방법.
KR1020140160939A 2014-11-18 2014-11-18 플라즈마와 금속 물질을 이용한 회로 패턴 형성 방법 KR101607519B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140160939A KR101607519B1 (ko) 2014-11-18 2014-11-18 플라즈마와 금속 물질을 이용한 회로 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140160939A KR101607519B1 (ko) 2014-11-18 2014-11-18 플라즈마와 금속 물질을 이용한 회로 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR101607519B1 true KR101607519B1 (ko) 2016-03-31

Family

ID=55652251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140160939A KR101607519B1 (ko) 2014-11-18 2014-11-18 플라즈마와 금속 물질을 이용한 회로 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR101607519B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190088650A (ko) * 2018-01-19 2019-07-29 한국과학기술원 나노패턴의 분해능 제어를 위한 용액기반의 전기화학적 미세제어 증착 방법
KR20220134193A (ko) 2021-03-26 2022-10-05 한국생산기술연구원 금속산화물을 이용한 선택적 금속 패턴 형성 방법
KR20220134190A (ko) 2021-03-26 2022-10-05 한국생산기술연구원 수용성 고분자를 이용한 선택적 금속 패턴 형성 방법
KR20230075945A (ko) 2021-11-23 2023-05-31 한국생산기술연구원 잉크젯 프린팅과 레이저 조사 공정을 활용한 밀착성이 향상된 선택적 금속 도금 패턴 제조방법
KR20230075946A (ko) 2021-11-23 2023-05-31 한국생산기술연구원 잉크젯 프린팅을 활용한 밀착성이 향상된 선택적 금속 패턴 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308497A (ja) 2000-04-27 2001-11-02 Sankyo Kasei Co Ltd 立体回路基板の製造方法及び立体回路基板
JP2009530502A (ja) 2006-03-22 2009-08-27 マクダーミッド インコーポレーテッド ポリイミド基板及びそれを使用するプリント基板の製造方法
JP2014127476A (ja) 2012-12-25 2014-07-07 Fujikura Ltd 回路基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308497A (ja) 2000-04-27 2001-11-02 Sankyo Kasei Co Ltd 立体回路基板の製造方法及び立体回路基板
JP2009530502A (ja) 2006-03-22 2009-08-27 マクダーミッド インコーポレーテッド ポリイミド基板及びそれを使用するプリント基板の製造方法
JP2014127476A (ja) 2012-12-25 2014-07-07 Fujikura Ltd 回路基板の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190088650A (ko) * 2018-01-19 2019-07-29 한국과학기술원 나노패턴의 분해능 제어를 위한 용액기반의 전기화학적 미세제어 증착 방법
KR102105881B1 (ko) * 2018-01-19 2020-04-29 한국과학기술원 나노패턴의 분해능 제어를 위한 용액기반의 전기화학적 미세제어 증착 방법
KR20220134193A (ko) 2021-03-26 2022-10-05 한국생산기술연구원 금속산화물을 이용한 선택적 금속 패턴 형성 방법
KR20220134190A (ko) 2021-03-26 2022-10-05 한국생산기술연구원 수용성 고분자를 이용한 선택적 금속 패턴 형성 방법
KR20230075945A (ko) 2021-11-23 2023-05-31 한국생산기술연구원 잉크젯 프린팅과 레이저 조사 공정을 활용한 밀착성이 향상된 선택적 금속 도금 패턴 제조방법
KR20230075946A (ko) 2021-11-23 2023-05-31 한국생산기술연구원 잉크젯 프린팅을 활용한 밀착성이 향상된 선택적 금속 패턴 형성 방법

Similar Documents

Publication Publication Date Title
KR101607519B1 (ko) 플라즈마와 금속 물질을 이용한 회로 패턴 형성 방법
KR100765363B1 (ko) 도전성 입자의 제조 방법
US7578048B2 (en) Patterns of conductive objects on a substrate coated with inorganic compounds and method of producing thereof
US20080095988A1 (en) Methods of patterning a deposit metal on a polymeric substrate
US20150125596A1 (en) Ink composition for manufacture of high resolution conducting patterns
US20090165296A1 (en) Patterns of conductive objects on a substrate and method of producing thereof
WO2012137923A1 (ja) グラフェンを主成分とする透明導電膜を備えた転写シートとその製造方法、透明導電物
US20070153488A1 (en) Multi-Layer Printed Circuit Board and Method for Fabricating the Same
US20110292622A1 (en) Method for electric circuit deposition
US20150107474A1 (en) High resolution conductive patterns having low variance through optimization of catalyst concentration
US9754704B2 (en) Making thin-film multi-layer micro-wire structure
JP6667531B2 (ja) 電子物品および電子物品の製造方法
KR101796525B1 (ko) 터치스크린패널의 제조방법 및 이로부터 제조된 터치스크린패널
KR101411821B1 (ko) 플랙서블 패턴 형성 방법
US9288901B2 (en) Thin-film multi-layer micro-wire structure
CN101570854A (zh) 图案化金属氧化物层的制作方法
KR20150035346A (ko) 투명전극 및 그의 제조방법
WO2019188206A1 (ja) 導電性フィルム、タッチパネルセンサー、タッチパネル
TWI375278B (en) Method of enabling selective area plating on a substrate
KR102275806B1 (ko) 터치 패널 및 그 형성 방법
KR102097539B1 (ko) 메탈 메쉬가 형성된 디스플레이 소자 및 그 제조방법
CN111326290B (zh) 透明导电膜的制造方法
KR20140108770A (ko) 레이저와 인쇄방식이 하이브리드된 플렉서블 기판 및 이의 제조 방법
KR20200073957A (ko) 투명전도막의 제조방법
JP2020077695A (ja) 導電性積層体およびその利用

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190322

Year of fee payment: 4