KR101389854B1 - 전원 제어 회로 - Google Patents

전원 제어 회로 Download PDF

Info

Publication number
KR101389854B1
KR101389854B1 KR1020120061462A KR20120061462A KR101389854B1 KR 101389854 B1 KR101389854 B1 KR 101389854B1 KR 1020120061462 A KR1020120061462 A KR 1020120061462A KR 20120061462 A KR20120061462 A KR 20120061462A KR 101389854 B1 KR101389854 B1 KR 101389854B1
Authority
KR
South Korea
Prior art keywords
voltage
mode
output voltage
power supply
amplifier
Prior art date
Application number
KR1020120061462A
Other languages
English (en)
Other versions
KR20120136307A (ko
Inventor
히데요 하루하나
타카유키 요시다
히데카즈 오노
타츠야 키시이
Original Assignee
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마하 가부시키가이샤 filed Critical 야마하 가부시키가이샤
Publication of KR20120136307A publication Critical patent/KR20120136307A/ko
Application granted granted Critical
Publication of KR101389854B1 publication Critical patent/KR101389854B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0244—Stepped control
    • H03F1/0255—Stepped control by using a signal derived from the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/507—A switch being used for switching on or off a supply or supplying circuit in an IC-block amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/511—Many discrete supply voltages or currents or voltage levels can be chosen by a control signal in an IC-block amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

전원 제어 회로는 증폭부의 출력 전압에 따라 증폭부의 현재 전원 전압을 현재 전원 전압보다 높은 고전원 전압으로 스위칭하기 위한 모드 업을 수행하고, 증폭부의 출력 전압의 크기가 소정의 시간 이상 역치 전압보다 작은 경우에 증폭부의 전원 전압을 현재 전원보다 낮은 저전원 전압으로 스위칭하기 위한 모드 다운을 수행하는 모드 제어 유닛, 및 모드 업이 수행될 때의 증폭부의 출력 전압에 의거해서 역치 전압을 설정하는 역치 설정 유닛을 포함한다.

Description

전원 제어 회로{POWER SUPPLY CONTROL CIRCUIT}
본 발명은 G급 증폭기의 전원 전압을 제어하기 위해 바람직하게 사용되는 전원 제어 회로에 관한 것이다.
증폭기는 부하에 흐르는 부하 전류를 승산한 전력, 및 증폭기에 제공되는 전원 전압과 증폭기로부터 부하로 공급되는 출력 전압 사이의 차분을 소비한다. 증폭기 및 부하를 포함한 전체 장치의 전력 소비를 감소시키기 위해 증폭기 자체에 생기는 전력 소비는 가능한 한 작게 억제되어야 한다. 그러한 요구를 만족하는 증폭기로서, 입력 신호 또는 출력 신호의 진폭에 따라 증폭 동작을 위한 전원 전압이 스위칭되는 G급 증폭기가 알려져 있다(예를 들어, 일본 특허 공개 2000-223966호 공보).
도 5는 이러한 종류의 G급 증폭기의 구성 예를 나타내는 회로도이다. 이 예에서, G급 증폭기는 증폭부(1), 차지 펌프(2), 및 전원 제어 회로(3)를 갖는다. 여기서, 증폭부(1)는 헤드폰 증폭기와 같은 전력 증폭기이며, 입력 전압(VIN)을 증폭해서 스피커와 같은 부하(1A)를 구동하는 출력 전압(VOUT)을 발생한다. 차지 펌프(2)는 소정의 전원 전압을 승압해서 정전원 전압(+VB) 및 부전원 전압(-VB)을 발생하고, 전압을 증폭부(1)에 공급하는 전원이다. 차지 펌프(2)의 승압 모드는 소정의 크기의 정전원 전압 및 부전원 전압(+VDD, -VDD)이 정전원 전압 및 부전원 전압(+VB, -VB)으로 발생되는 미들 파워 모드, 및 크기의 정전원 전압 및 부전원 전압(+VDD/2, -VDD/2)이 미들 파워 모드의 반인 로우 파워 모드를 포함한다. 전원 제어 회로(3)는 증폭부(1)의 출력 전압(VOUT), 및 증폭부(1)에 대한 정전원 전압 및 부전원 전압(+VB, -VB)을 감시하고, 감시 결과에 의거해서 차지 펌프(2)의 승압 모드가 로우 파워 모드로부터 미들 파워 모드로 스위칭되는 모드 업(mode up), 또는 승압 모드가 미들 파워 모드로부터 로우 파워 모드로 스위칭되는 모드 다운을 실행한다.
전원 제어 회로(3)가 더 상세히 설명될 것이다. 차지 펌프(2)가 로우 파워 모드에서 동작하고 있는 상태에 있어서, 증폭부(1)의 출력 전압(VOUT)의 피크값과 정전원 전압 및 부전원 전압(+VB, -VB)은 소정의 제한값을 초과해서 서로 접근한 경우에 전원 제어 회로(3)는 파형 왜곡이 출력 전압(VOUT)에서 발생되는 것을 회피하기 위해 차지 펌프(2)의 모드를 로우 파워 모드로부터 미들 파워 모드로 변경시킨다(모드 업). 차지 펌프(2)가 미들 파워 모드에서 동작하고 있는 상태에 있어서, 증폭부(1)의 출력 전압(VOUT)의 절대값이 소정의 역치 전압보다 작은 상태가 소정의 시간 이상 계속된 경우에 전원 제어 회로(3)는 증폭부(1)의 전력 소비 자체를 감소시키기 위해 차지 펌프(2)의 모드를 미들 파워 모드로부터 로우 파워 모드로 변경시킨다(모드 다운). 상술한 바와 같이, 차지 펌프(2)로부터 증폭부(1)로 공급되는 정전원 전압 및 부전원 전압(+VB, -VB)의 크기는 증폭부(1)의 출력 전압(VOUT)의 크기에 따라 스위칭된다. 그러므로, 증폭부(1) 자체의 전력 소비는 파형 왜곡이 증폭부(1)의 출력 전압(VOUT)에서 발생되는 것을 회피하면서 저감될 수 있다.
상술한 관련 G급 증폭기에 있어서, 모드 다운의 조건이 루스한 경우, 구체적으로는 출력 전압(VOUT)의 절대값이 소정의 역치 전압보다 작은 상태가 소정의 시간 이상 계속된 조건 하에 모드 다운이 수행될 때 역치 전압이 높은 경우에 모드 다운은 모드 업 후에 쉽게 수행되고, 모드 업 및 모드 다운이 교대로 반복되는 현상이 발생한다. 그러한 모드 스위칭이 빈번히 발생할 때 노이지는 증폭부(1)의 출력 전압(VOUT)에서 빈번히 생성된다. 그러므로, 관련 기술에서, G급 증폭기를 구성하는 요소 중에서의 제조 분산, 부하(1A)의 부하 전류의 범위 등을 고려할지라도, 모드 다운의 조건은 상술의 빈번한 모드 스위칭이 최악의 조건에 있어서도 발생되지 않도록 충분히 엄격하게 설정된다. 그것은 출력 전압(VOUT)의 절대값이 소정의 역치 전압보다 작은 상태가 소정의 시간 이상 계속된 조건 하에 모드 다운이 수행될 때 역치 전압이 낮은 것을 의미한다. 그러나, 모드 다운의 엄격한 조건 때문에, 이하의 문제가 발생한다. 증폭부(1)의 출력 전압(VOUT)의 절대값이 미들 파워 모드에 있어서 저하되고, 로우 파워 모드로의 스위칭이 문제가 되지 않음에도 불구하고, 모드 다운은 장시간 수행되지 않음으로써 쓸데없는 전력 소비가 발생한다는 문제점을 야기시킨다.
본 발명은 이상과 같은 사정을 감안하여 행해졌다. 본 발명의 목적은 모드 다운이 G급 증폭기의 제조 분산, 부하의 크기 등에 따라 최적 조건 하에 수행될 수 있고, 쓸데없는 전력 소비가 발생되는 것으로부터 억제될 수 있는 전원 제어 회로를 제공하는 것이다.
본 발명은,
증폭부의 출력 전압에 따라 증폭부의 현재 전원 전압을 현재 전원 전압보다 높은 고전원 전압으로 스위칭하기 위한 모드 업을 수행하고, 증폭부의 출력 전압의 크기가 소정의 시간 이상 역치 전압보다 작은 경우에 증폭부의 전원 전압을 현재 전원보다 낮은 저전원 전압으로 스위칭하기 위한 모드 다운을 수행하는 모드 제어 유닛; 및
모드 업이 수행될 때의 증폭부의 출력 전압에 의거해서 역치 전압을 설정하는 역치 설정 유닛을 구비한 전원 제어 회로를 포함한다.
본 발명에 따르면, 역치 전압은 모드 업이 수행될 때의 증폭부의 출력 전압에 의거해서 설정되고, 증폭부의 출력 전압의 크기가 소정의 시간 이상 역치 전압보다 작은 경우에 모드 다운이 수행된다. 그러므로, 모드 다운은 모드 업 및 모드 다운의 반복이 회피될 수 있고, 쓸데없는 전력 소비가 발생되는 것으로부터 억제될 수 있는 최적 조건 하에 수행될 수 있다.
본 발명의 상술한 목적 및 장점은 첨부 도면을 참조하여 그 바람직한 예시적 실시형태를 상세히 설명함으로써 더 분명해질 것이다.
도 1은 본 발명의 일실시형태에 의한 전원 제어 회로의 구성을 나타내는 회로도이다.
도 2는 모드 다운에 관한 판정의 조건이 동실시형태에서 임시로 고정된 경우의 제 1 동작 예를 나타내는 타이밍 차트이다.
도 3은 모드 다운에 관한 판정에 사용되는 역치 전압이 동실시형태에서 임시로 고정된 경우의 제 2 동작 예를 나타내는 타이밍 차트이다.
도 4는 모드 다운에 관한 판정에 사용되는 역치 전압이 동실시형태에서 모드 업 시의 증폭부의 출력 전압에 의거해서 제어된 경우의 동작 예를 나타내는 타이밍 차트이다.
도 5는 G급 증폭기의 구성 예를 나타내는 회로도이다.
이하, 본 발명의 실시형태는 도면을 참조하여 설명될 것이다.
도 1은 본 발명의 실시형태에 따른 전원 제어 회로(3A)의 구성을 나타내는 회로도이다. 유사하게도 도 5의 상술한 전원 제어 회로(3)에 있어서, 전원 제어 회로(3A)는 전원 전압(+VB, -VB)을 증폭부(1)에 공급하는 차지 펌프(2)의 승압 모드를 제어한다. 도 1에서, 전원 제어 회로(3A)의 기능의 이해를 용이하게 하기 위해 도 5의 증폭부(1) 및 부하(1A)는 전원 제어 회로(3A)와 함께 도시되어 있다.
도 1에 도시된 전원 제어 회로(3A)에 있어서, 모드 제어부(301)는 증폭부(1)의 출력 전압(VOUT)과, 도 5의 증폭부(1)에 대한 정전원 전압 및 부전원 전압(+VB, -VB)을 감시하고, 감시 결과에 의거해서 도 5의 차지 펌프(2)의 승압 모드를 지정하는 모드 지정 신호를 발생하는 회로이다.
특히, 차지 펌프(2)가 로우 파워 모드에서 동작하고 있는 경우에 다음의 모드 업 조건 1 내지 4 중 하나가 만족된 것이 검출될 때 모드 제어부(301)는 차지 펌프(2)를 미들 파워 모드로 천이시키는 모드 지정 신호를 출력함으로써 모드 업을 수행한다.
모드 업 조건 1: 정전원 전압(+VB)이 역치 전압(Vupp1)보다 낮은 것;
모드 업 조건 2: 정전원 전압(+VB)에 대한 출력 전압(VOUT)의 마진(차분)|+VB - VOUT|이 역치 전압(Vupp2)보다 작은 것;
모드 업 조건 3: 부전원 전압(-VB)은 역치 전압(Vupm1)보다 높은 것;
모드 업 조건 4: 부전원 전압(-VB)에 대한 출력 전압(VOUT)의 마진(차분)|-VB - VOUT|이 역치 전압(Vupm2)보다 작은 것.
증폭부(1)가 정의 출력 전압(VOUT)을 출력하는 경우에 모드 업 조건 1 및 2가 만족되는 가능성이 있다. 증폭부(1)가 부의 출력 전압(VOUT)을 출력하는 경우에 모드 업 조건 3 및 4가 만족되는 가능성이 있다.
차지 펌프(2)가 미들 파워 모드에서 동작하고 있을 경우에 다음의 모드 다운 조건이 만족되는 것이 검출될 때 모드 제어부(301)는 차지 펌프(2)를 로우 파워 모드로 천이시키는 모드 지정 신호를 출력함으로써 모드 다운을 수행한다.
모드 다운 조건: 출력 전압(VOUT)의 절대값은 소정의 시간 이상 계속해서 소정의 역치 전압(Vdwn)보다는 낮은 것.
도 1을 참조하면, 콤퍼레이터(311)는 정전원 전압(+VB)과 도시되지 않은 기준 전압원으로부터 공급되는 역치 전압(Vupp1)을 비교함으로써 모드 업 조건 1이 만족되는지의 여부를 판정하고, 모드 업 조건 1이 만족되는 경우에 모드 업 신호(MU1)를 액티브 레벨에 설정한다. 정전원 전압(+VB)에 대해 직렬 접속된 저항(312) 및 정전류원(313)과, 콤퍼레이터(314)는 모드 업 조건 2가 만족되는 경우에 모드 업 신호(MU2)를 액티브 레벨에 설정하는 회로를 구성한다. 특히, 본 실시형태에서, 저항(312)의 저항값 및 정전류원(313)의 전류값은 역치 전압(Vupp2)에 대응하는 전압 강하가 저항(312)에 발생하도록 결정된다. 증폭부(1)의 출력 전압(VOUT)과 저항(312) 및 정전류원(313)의 노드의 전압(+VB - Vupp2)이 VOUT > +VB - Vupp2인 경우, 즉 Vupp2 > |+VB - VOUT| 및 모드 업 조건 2가 만족되는 경우 콤퍼레이터(314)는 모드 업 신호(MU2)를 액티브 레벨에 설정한다.
콤퍼레이터(321)는 부전원 전압(-VB)과 도시되지 않은 기준 전압원으로부터 공급되는 역치 전압(Vupm1)을 비교함으로써 모드 업 조건 3이 만족되는지의 여부를 판정하고, 모드 업 조건 3이 만족되는 경우에 모드 업 신호(MU3)를 액티 레벨에 설정한다. 부전원 전압(-VB)에 대해 직렬 접속된 저항(322) 및 정전류원(323)과, 콤퍼레이터(324)는 모드 업 조건 4가 만족되는 경우에 모드 업 신호(MU4)를 액티브 레벨에 설정하는 회로를 구성한다. 특히, 본 실시형태에서, 저항(322)의 저항값 및 정전류원(323)의 전류값은 역치 전압(Vupm2)에 대응하는 전압 강하가 저항(322)에 발생하도록 결정된다. 증폭부(1)의 출력 전압(VOUT)과 저항(322) 및 정전류원(323)의 노드의 전압(-VB + Vupm2) 사이의 관계가 VOUT < -VB + Vupm2인 경우, 즉 Vupm2 > |-VB - VOUT|로 되어 모드 업 조건 4가 만족되는 경우 콤퍼레이터(324)는 모드 업 신호(MU4)를 액티브 레벨에 설정한다.
차지 펌프(2)가 로우 파워 모드에서 동작하고 있는 경우에 상술한 모드 업 신호(MU1, MU2, MU3, MU4) 중 하나가 액티브 레벨에 설정될 때 모드 제어부(301)는 차지 펌프(2)의 승압 모드를 미들 파워 모드에 스위칭하는 모드 지정 신호를 출력한다.
출력 전압(VOUT)의 진폭이 증가될 때 출력 전압(VOUT)에서 파형 왜곡을 야기시키는 위험을 확실히 그리고 신속히 검출하기 위해 모드 업 신호(MU1, MU3)를 발생하는 회로(모드 업 조건 1 및 3에 관한 판정을 수행하는 회로)는 모드 업 신호(MU2, MU4)를 발생하는 회로(모드 업 조건 2 및 4에 관한 판정을 수행하는 회로)에 더하여 배치된다.
축차 비교형 A/D 변환기(330)는 상술한 모드 다운 조건이 만족되는지의 여부의 판정에 사용되는 역치 전압(+Vdwn, -Vdwn)을 생성하기 위해 배치되는 회로이다. 출력 전압(VOUT)이 역치 전압(+Vdwn)보다 낮은 경우에 콤퍼레이터(331)는 전압 검출 신호(VD1)를 액티브 레벨에 설정하고, 출력 전압(VOUT)이 역치 전압(-Vdwn)보다 높은 경우에 콤퍼레이터(332)는 전압 검출 신호(VD2)를 액티브 레벨에 설정한다. 전압 검출 신호(VD1, VD2) 둘 다가 액티브 레벨에 있을 때 출력 전압(VOUT)의 절대값은 역치 전압|Vdwn|보다 작다.
차지 펌프(2)가 미들 파워 모드에 동작하고 있는 상태에 있어서, 전압 검출 신호(VD1, VD2) 둘 다가 소정의 시간 이상 액티브 레벨에서 유지될 때 모드 제어부(301)는 차지 펌프(2)의 승압 모드를 로우 파워 모드에 스위칭하는 모드 지정 신호를 출력한다.
본 실시형태는 축차 비교형 A/D 변환기(330)가 모드 업 시에 있어서의 증폭부(1)의 출력 전압(VOUT)에 의거해서 모드 다운에 대한 조건을 구성하는 역치 전압(+Vdwn, -Vdwn)을 설정하는 역치 설정 유닛으로 기능하는 것에 특징이 있다. 이하, 축차 비교형 A/D 변환기(330)의 구성이 설명될 것이다.
축차 비교형 A/D 변환기(330)는 모드 제어부(301)의 제어 하에 모드 업 시에 있어서의 증폭부(1)의 출력 전압(VOUT)을 샘플 홀드해서 전압을 2진 코드로 변환하고, 2진 코드를 사용함으로써 모드 업 시의 증폭부(1)의 출력 전압(VOUT)보다 약간 작은 값을 갖는 역치 전압(+Vdwn, -Vdwn)을 발생하는 회로이다.
도시된 바와 같이, 축차 비교형 A/D 변환기(330)는 D/A 변환기(340), 데이터 갱신부(350), 스위치(361 내지 365), 커패시터(371, 372), 및 콤퍼레이터(380)를 갖는다.
D/A 컨버터(340)는 데이터 갱신부(350)로부터 출력되는 N 비트(N은 2 이상의 정수) 2진 코드를 동일 절대값을 갖는 아날로그 형태의 역치 전압(+Vdwn, -Vdwn)으로 변환하고, 역치 전압을 출력하는 회로이다. D/A 변환기(340)의 내부 구성이 후술될 것이다.
스위치(361, 362, 363)는 D/A 변환기(340)가 역치 전압(+Vdwn)을 출력하는 노드, D/A 변환기가 역치 전압(-Vdwn)을 출력하는 노드, 및 증폭부(1)가 출력 전압(VOUT)을 출력하는 노드와, 커패시터(371)의 한쪽 전극 사이에 각각 삽입되어 있다. 커패시터(371)의 다른 쪽 전극은 콤퍼레이터(380)의 비반전 입력 단자에 접속되고, 스위치(364)를 통해 접지되어 있다. 커패시터(372)의 한쪽 전극이 접지되어 있다. 커패시터(372)의 다른 쪽 전극은 콤퍼레이터(380)의 반전 입력 단자에 접속되고, 스위치(365)를 통해 접지되어 있다.
스위치(361 내지 365)의 ON/OFF 상태는 모드 제어부(301)에 의해 스위칭된다. 특히, 로우 파워 모드에서, 모드 제어부(301)는 스위치(361, 362)를 OFF 상태로, 스위치(363, 364)를 ON 상태로 설정해서 증폭부(1)의 출력 전압(VOUT)을 커패시터(371)에 인가하고, 0 V를 커패시터(372)에 인가한다(샘플 동작).
상술한 모드 업 신호(MU1, MU2, MU3, MU4) 중 하나가 액티브 레벨에 설정될 때, 모드 제어부(301)는 차지 펌프(2)의 승압 모드를 미들 파워 모드로 스위칭하는 모드 업, 및 또한 이하의 제어를 수행한다.
우선, 모드 제어부(301)는 스위치(363, 364, 365)를 OFF 상태에 설정함으로써 커패시터(371)에 모드 업 시에 있어서의 증폭부(1)의 출력 전압(VOUT)을 홀드시켜, 커패시터(372)에 0 V를 홀드시킨다.
모드 업 신호(MU1 또는 MU2)가 액티브 레벨에 설정되고, 모드 업이 수행되는 경우에(즉, 증폭부(1)가 정의 출력 전압(VOUT)을 출력할 때 모드 업이 수행되는 경우에), 모드 제어부(301)는 스위치(361)를 OFF 상태로부터 ON 상태로 스위칭하고, D/A 변환기(340)로부터 출력되는 역치 전압(+Vdwn)을 커패시터(371)의 한쪽 전극에 제공하며, 데이터 갱신부(350)에 N 비트 2진 코드의 갱신 제어의 개시를 지시한다. 그 결과, 콤퍼레이터(380)의 비반전 입력 단자에 인가되는 입력 전압은 +Vdwn - VOUT이다. 소정의 알고리즘에 따라, 콤퍼레이터(380)의 출력 신호에 의거해서, 데이터 갱신부(350)는 콤퍼레이터(380)의 비반전 입력 단자에 인가되는 입력 전압이 0 V가 되도록(즉, D/A 변환기(340)로부터 출력되는 역치 전압(+Vdwn)의 절대값이 커패시터(371)에서 유지된 출력 전압(VOUT)의 것과 일치하도록) 2진 코드의 갱신을 제어한다. 2진 코드의 갱신 제어의 내용은 잘 알려진 축차 비교형 A/D 변환기에 사용되는 것과 마찬가지이다.
대조에 의해, 모드 업 신호(MU3 또는 MU4)가 액티브 레벨에 설정되고, 모드 업이 수행되는 경우에(즉, 증폭부(1)가 부의 출력 전압(VOUT)을 출력할 때 모드 업이 수행되는 경우에), 모드 제어부(301)는 스위치(362)를 OFF 상태로부터 ON 상태로 스위칭하고, D/A 변환기(340)로부터 출력되는 역치 전압(-Vdwn)을 커패시터(371)의 한쪽 전극에 제공하며, 데이터 갱신부(350)에 N 비트 2진 코드의 갱신 제어의 개시를 지시한다. 그 결과, 콤퍼레이터(380)의 비반전 입력 단자에 인가되는 입력 전압은 -Vdwn - VOUT이다. 소정의 알고리즘에 따라, 콤퍼레이터(380)의 출력 신호에 의거해서 데이터 갱신부(350)는 콤퍼레이터(380)의 비반전 입력 단자에 인가되는 입력 전압이 0 V가 되도록(즉, D/A 변환기(340)로부터 출력되는 역치 전압(-Vdwn)의 절대값이 커패시터(371)에서 유지된 출력 전압(VOUT)의 것과 일치하도록) 2진 코드의 갱신을 제어한다.
2진 코드의 갱신 제어가 종료되고, 절대값이 커패시터(371)에서 유지된 출력 전압(VOUT)과 같은 역치 전압(+Vdwn, -Vdwn)이 D/A 변환기(340)로부터 출력된 후에, 데이터 갱신부(350)는 2진 코드를 소정값까지 감소시킨다. 그 결과, D/A 변환기(340)로부터 콤퍼레이터(331, 332)로 공급되는 역치 전압(+Vdwn, -Vdwn)의 절대값은 모드 업 시의 증폭부(1)의 출력 전압(VOUT)보다 약간 작다.
이어서, D/A 변환기(340)의 구성이 설명될 것이다. D/A 변환기(340)에 있어서, 전원 전압(+VA)은 P 채널 MOSFET(Metal Oxide Semiconductor Field Effect transistors, 이하 MOSFET는 트랜지스터로 지칭된다)(341, 342, 343)의 소스에 인가되고, 트랜지스터의 게이트는 P 채널 트랜지스터(341)의 드레인에 접속된다. 전원 전압(+VA)은 정전원 전압 및 부전원 전압(+VB, -VB)을 생성하기 위해 차지 펌프(2)에 의해 이용된다.
가변 전류원(344)은 P 채널 트랜지스터(341)의 드레인과 접지선 사이에 삽입되어 있다. 가변 전류원(344)은 예를 들어 각각 전류값이 2-kㆍIO(k = 1 to N)인 N개의 정전류원; 및 데이터 갱신부(350)로부터 출력되는 N 비트 2진 코드의 비트에 따라, 정전류원 각각이 P 채널 트랜지스터(341)의 드레인에 접속되는지의 여부를 스위칭하는 N개의 스위치에 의해 구성된다. 기준 전류값(IO)는 예를 들어 가변 전류원(344)의 출력 전류의 최대값으로부터 변환된 소정의 전류값이다. 가변 전류원(344)의 출력 전류는 P 채널 트랜지스터(341)로 흐른다.
부전원 전압(-VB)은 N 채널 트랜지스터(345, 346)의 소스에 제공되고, 게이트는 N 채널 트랜지스터(345)의 드레인에 접속된다. N 채널 트랜지스터(345)의 드레인이 P 채널 트랜지스터(342)의 드레인에 접속되고, P 채널 트랜지스터(342)의 드레인 전류가 N 채널 트랜지스터(345)로 흐른다.
P 채널 트랜지스터(342, 343)는 P 채널 트랜지스터(341)와 함께 커런트 미러를 구성한다. N 채널 트랜지스터(346)는 N 채널 트랜지스터(345)와 함께 커런트 미러를 구성한다. 본 실시형태에서, P 채널 트랜지스터(341 내지 343) 및 N 채널 트랜지스터(345, 346)의 트랜지스터 사이즈는 가변 전류원(344)의 출력 전류에 비례하고, 동일한 정도를 갖는 드레인 전류가 P 채널 트랜지스터(343) 및 N 채널 트랜지스터(346)로 흐르도록 결정된다.
동일 저항값의 저항(347, 348)은 P 채널 트랜지스터(343)의 드레인과 N 채널 트랜지스터(346)의 드레인 사이에 삽입된다. 저항(347, 348)의 공통 노드가 접지되어 있다. P 채널 트랜지스터(343)의 드레인의 전압은 역치 전압(+Vdwn)으로서 출력되고, N 채널 트랜지스터(346)의 드레인의 전압은 역치 전압(-Vdwn)으로서 출력된다.
여기서, 가변 전류원(344)의 출력 전류에 비례하고, 동일한 정도를 갖는 드레인 전류는 P 채널 트랜지스터(343) 및 N 채널 트랜지스터(346)로 흐르므로, 데이터 갱신부(350)로부터 출력되는 2진 코드에 의해 지시되는 값에 비례하고 동일 절대값을 갖는 역치 전압(+Vdwn, -Vdwn)이 얻어진다.
상술한 것에서, D/A 변환기(340)의 구성이 상세히 설명되었다.
도 2 및 3은 본 실시형태에서 역치 전압(+Vdwn, -Vdwn)이 제어되지 않는 것이 아니라 고정되는 것으로 가정된 경우의 동작 예를 나타내는 타이밍 차트이다. 도 2는 부하(1A)의 부하 저항값이 작은 경우의 동작 예를 도시하고, 도 3은 부하(1A)의 부하 저항값이 큰 경우를 도시한다. 도 4는 본 실시형태에서 역치 전압(+Vdwn, -Vdwn)이 모드 업 시의 출력 전압(VOUT)에 의거해서 가변 제어되는 경우의 동작 예를 나타내는 타이밍 차트이다. 이하, 실시형태의 기능 및 효과는 도면을 참조하여 설명될 것이다.
증폭부(1)가 정의 출력 전압(VOUT)을 출력할 때 부하 전류는 차지 펌프(2)의 정전원 전압(+VB)의 출력 단자로부터 증폭부(1) 및 부하(1A)를 통해 접지선으로 흐른다. 이 경우에, 출력 전압(VOUT)의 절대값이 증가될 때 부하 전류가 커지고, 차지 펌프(2)의 출력 임피던스의 전압 강하가 커져서 증폭부(1)에 인가되는 정전원 전압(+VB)이 저하된다. 증폭부(1)가 부의 출력 전압(VOUT)을 출력할 때 부하 전류는 접지선으로부터 부하(1A) 및 증폭부(1)를 통해 차지 펌프(2)의 부전원 전압(-VB)의 출력 단자로 흐른다. 이 경우에, 출력 전압(VOUT)의 절대값이 증가될 때, 부하 전류가 커지므로 증폭부(1)에 인가되는 부전원 전압(-VB)이 상승된다. 도 2 내지 4는 증폭부(1)가 접지 전위 0V를 중심해서 스윙하는 정현파 출력 전압(VOUT)을 출력할 경우에 정의 출력 전압(VOUT)의 절대값의 증가에 따라 정전원 전압(+VB)이 증가하고, 부의 출력 전압(VOUT)의 절대값의 증가에 따라 부전원 전압(-VB)이 저하되는 방식을 도시한다.
증폭부(1)가 정의 출력 전압(VOUT)을 출력할 때, 정전원 전압(+VB)에 부하 전류를 승산한 전력이 전력이 증폭부(1) 및 부하(1A)에 의해 소비된다. 증폭부(1)가 부의 출력 전압(VOUT)을 출력할 때 부전원 전압(-VB)에 부하 전류를 승산한 전력이 증폭부(1) 및 부하(1A)에 의해 소비된다. 도 3 및 4는 증폭부(1) 및 부하(1A)의 전력 소비의 파형을 도시한다.
로우 파워 모드에 있어서 증폭부(1)의 출력 전압(VOUT)의 진폭이 증가될 때, 정의 출력 전압(VOUT)의 피크값과 정전원 전압(+VB) 사이의 마진(차분), 또는 부의 출력 전압(VOUT)의 피크값과 부전원 전압(-VB) 사이의 마진이 손실되고, 왜곡은 출력 전압(VOUT)의 파형에서 발생한다. 본 실시형태에서, 모드 업 조건 1 내지 4 중 하나가 만족될 때, 그 결과 모드 제어부(301)는 파형 왜곡이 출력 전압(VOUT)에서 발생하는 것을 회피하기 위해 차지 펌프(2)가 로우 파워 모드로부터 미들 파워 모드로 스위칭되는 모드 업을 수행한다. 도 2 내지 4에 도시된 동작 예에서는, 로우 파워 모드에 있어서, 출력 전압(VOUT)과 부전원 전압(-VB) 사이의 마진(차분)이 역치 전압(Vupm2)보다 작아서, 모드 업 조건 4가 만족되고, 로우 파워 모드로부터 미들 파워 모드로 스위칭하는 모드 업이 수행된다.
미들 파워 모드에서, 증폭부(1)에 인가되는 정전원 전압 및 부전원 전압(+VB, -VB)의 절대값은 로우 파워 모드의 2배이므로, 파형 왜곡이 출력 전압(VOUT)에서 발생하는 것을 회피하는 것이 가능하다. 그러나, 미들 파워 모드에서, 증폭부(1)의 전력 소비가 커진다. 출력 전압(VOUT)의 진폭이 저하되는 경우에 그리고 로우 파워 모드에 대한 스위칭이 수행될지라도, 파형 왜곡이 출력 전압(VOUT)에서 발생되지 않으므로 전체 G급 증폭기의 전력 소비를 억제하기 위해 지연없이 로우 파워 모드에 대한 스위칭을 수행하는 것이 바람직하다. 도 2 및 3의 예에서, 미들 파워 모드에 있어서, 그 결과 증폭부(1)의 출력 전압(VOUT)이 고정된 역치 전압(+Vdwn, -Vdwn)과 비교되고, 출력 전압(VOUT)이 소정의 시간 이상 +Vdwn으로부터 -Vdwn으로의 범위 내에 있는 값을 유지하는 경우에 차지 펌프(2)가 미들 파워 모드로부터 로우 파워 모드로 스위칭되는 모드 다운이 수행된다.
차지 펌프(2)로부터 증폭부(1)로 제공되는 정전원 전압 및 부전원 전압(+VB, -VB)과, 증폭부(1)의 출력 전압(VOUT) 사이의 이하의 관계가 있다. 우선, 차지 펌프(2)를 구성하는 소자 중에서의 제조 분산, 차지 펌프(2)에 대한 전원 전압의 변동, 및 온도에 의해 발생되는 영향 때문에, 차지 펌프(2) 내의 스위치의 ON 저항값이 커지는 경우에 증폭부(1)의 출력 전압(VOUT)의 진폭이 작고, 부하 전류가 작을 때에도 차지 펌프(2)로부터 출력되는 정전원 전압 및 부전원 전압(+VB, -VB)의 절대값이 크게 저하된다. 증폭부(1)의 출력 전압(VOUT)의 진폭이 작을 때 그 결과 모드 업 조건 1 내지 4 중 하나가 만족되고, 모드 업이 수행된다. 대조에 의해, 차지 펌프(2) 내의 스위치의 ON 저항값이 작은 경우에 증폭부(1)의 출력 전압(VOUT)의 진폭이 크고, 부하 전류가 커질 때에도 차지 펌프(2)로부터 출력되는 정전원 전압 및 부전원 전압(+VB, -VB)의 절대값의 저하는 작다. 증폭부(1)의 출력 전압(VOUT)의 진폭은 차지 펌프(2) 내의 스위치의 ON 저항값이 커지는 경우와 비교해서 커질 때까지 모드 업 조건 중 어느 하나가 만족되지 않고, 모드 업이 수행되지 않는다.
차지 펌프(2)로부터 증폭부(1)로 제공되는 정전원 전압 및 부전원 전압(+VB, -VB)과, 증폭부(1)의 출력 전압(VOUT) 사이의 관계는 증폭부(1)에 접속된 부하(1A)에도 의존한다. 도 2에 도시된 예에서, 부하(1A)의 부하 저항값이 작다. 증폭부(1)의 출력 전압(VOUT)의 진폭이 작을 때에도, 그 결과 큰 부하 전류는 증폭부(1)를 통해 부하(1A)로 흐르고, 차지 펌프(2)로부터 출력되는 정전원 전압 및 부전원 전압(+VB, -VB)의 절대값이 크게 저하된다. 증폭부(1)의 출력 전압(VOUT)의 진폭이 작을 때, 그 결과 모드 업 조건 1 내지 4 중 하나가 만족되고, 모드 업이 수행된다. 대조에 의해, 도 3에 도시된 예에서와 같이, 부하(1A)의 부하 저항값이 큰 경우에 증폭부(1)의 출력 전압(VOUT)의 진폭이 커질 때에도 큰 부하 전류는 부하(1A)로 흐르지 않고, 차지 펌프(2)로부터 출력되는 정전원 전압 및 부전원 전압(+VB, -VB)의 절대값의 저하는 작다. 증폭부(1)의 출력 전압(VOUT)의 진폭은 부하(1A)의 부하 저항값이 작은 경우와 비교해서 커질 때까지, 모드 업 조건 중 어느 하나가 만족되지 않고, 모드 업이 수행되지 않는다.
상술한 바와 같이, 모드 업 조건 중 하나가 만족될 때 증폭부(1)의 출력 전압(VOUT)의 진폭은 차지 펌프(2)를 구성하는 소자 중에서의 제조 분산, 차지 펌프(2)에 대한 전원 전압의 변동, 온도, 및 부하(1A)의 부하 저항값에 의존한다.
모드 다운에 관한 판정에 사용되는 역치 전압(Vdwn)이 커질 때 그 결과 차지 펌프(2)를 구성하는 소자 중에서의 제조 분산, 차지 펌프(2)에 대한 전원 전압의 변동, 온도, 또는 부하(1A)의 부하 저항값에 따라 모드 다운 후의 정전원 전압 및 부전원 전압(+VB, -VB), 또는 전압과 증폭부(1)의 출력 전압(VOUT) 사이의 관계는 모드 업 조건 1 내지 4 중 하나를 만족하고, 모드 업이 수행된다. 이 경우, G급 증폭기에서, 모드 업 및 모드 다운은 차지 펌프(2)에 교대로 반복되고, 모드 업 시의 또는 모드 다운 시의 정전원 전압 및 부전원 전압(+VB, -VB)의 급격한 변경은 부하(1A)인 헤드폰에 송신되어 노이즈로서 출력된다.
그러한 문제점이 발생되는 것을 회피하기 위해서는 모드 다운에 관한 판정에 사용되는 역치 전압(Vdwn)은 모드 업 조건 1 내지 4 중 하나가 모드 다운 후에 있어서 만족되지 않도록, 차지 펌프(2)를 구성하는 소자 중에서의 제조 분산, 차지 펌프(2)에 대한 전원 전압의 변동, 온도, 및 부하(1A)의 부하 저항값과 같은 모든 요소를 고려해서 충분히 낮은 전압에 설정되어야 한다.
모드 다운에 관한 판정에 사용되는 역치 전압(Vdwn)이 낮은 전압에 설정되면, 모드 다운이 수행될 때에도 출력 전압(VOUT)의 피크값과 전원 전압 사이의 마진(차분)이 있기 때문에 파형 왜곡이 출력 전압(VOUT)에서 발생되지 않을지라도, 모드 다운은 수행되지 않고, 미들 파워 모드의 연속 시간이 쓸데없이 길어짐으로써 전력 소비가 증가된다는 문제를 야기시키는 상태가 발생한다.
도 2 및 4의 비교로부터 명백해지는 바와 같이, 예를 들어 부하(1A)의 부하 저항값이 작은 경우에 모드 업에서 발생되는 출력 전압(VOUT)의 진폭(도 2)보다 부하(1A)의 부하 저항값이 큰 경우에 모드 업에서 발생되는 출력 전압(VOUT)의 진폭(도 3)이 커진다. 상술한 모드 업 및 모드 다운 반복이 발생되는 것을 회피하기 위해서는, 그 결과 역치 전압(+Vdwn, -Vdwn)은 부하(1A)의 부하 저항값이 작은 경우에 모드 업에서 발생되는 출력 전압(VOUT)의 진폭(도 2)보다 약간 작은 절대값을 갖는 것으로 설정되는 것이 생각된다. 모드 다운은 역치 전압(+Vdwn, -Vdwn)이 이와 같이 설정되고, 증폭부(1)의 출력 전압(VOUT)이 소정의 시간 이상 +Vdwn으로부터 -Vdwn으로의 범위 내에서 전압값을 유지하는 경우에 수행될 때, 부하(1A)의 부하 저항값이 작은 경우, 및 부하(1A)의 부하 저항값이 큰 경우 둘 다에 있어서 모드 업이 모드 다운 직후에 수행되는 현상이 발생으로부터 회피될 수 있다.
그러나, 부하(1A)의 부하 저항값이 큰 경우에(도 3) 역치 전압(+Vdwn, -Vdwn)이 이와 같이 설정될 때 이하의 현상이 발생한다. 증폭부(1)의 출력 전압(VOUT)의 진폭이 모드 업 시의 출력 전압(VOUT)의 진폭보다 충분히 작고, 모드 다운이 수행될 때에도 상술한 모드 업 및 모드 다운의 반복이 발생하지 않는 상태가 달성될지라도, 모드 다운이 수행되지 않고, 큰 전력이 쓸데없이 소비되는 시간(L)이 발생한다.
그러므로, 본 실시형태에서, 이하의 절차가 수행된다. 도 4에 예시된 바와 같이, 모드 업 시의 증폭부(1)의 출력 전압(VOUT)이 얻어지고, 모드 업 시의 출력 전압(VOUT)의 진폭보다 약간 작은 절대값을 갖는 역치 전압(+Vdwn, -Vdwn)이 설정되며, 미들 파워 모드에 있어서 출력 전압(VOUT)이 소정의 시간 이상 +Vdwn으로부터 -Vdwn으로의 범위 내에서 전압값을 유지하는 경우에 미들 파워 모드로부터 로우 파워 모드로의 모드 다운이 수행된다.
본 실시형태에 의하면, 모드 업에서 발생되는 출력 전압(VOUT)은 차지 펌프(2)를 구성하는 소자 중에서의 제조 분산, 차지 펌프(2)에 대한 전원 전압의 변동, 온도, 및 부하(1A)의 부하 저항값에 의해 발생되는 영향 때문에 발생될지라도, 모드 업 시의 출력 전압(VOUT)에 대응하는 적당한 역치 전압(+Vdwn, -Vdwn)은 모드 다운에 관한 판정을 위해 설정된다. 그러므로, 본 실시형태에 의하면, 모드 업 및 모드 다운의 반복을 회피하면서, 모드 다운에 관한 판정을 위해 적당한 역치 전압(+Vdwn, -Vdwn)이 설정될 수 있고, 미들 파워 모드가 쓸데없이 연속되는 상태가 회피될 수 있으며, 전력 소비가 저감될 수 있다.
본 발명의 실시형태가 설명되었을지라도, 다른 실시형태가 본 발명의 범위 내에서 가능할 수 있다. 예를 들어, 이하의 실시형태가 사용될 수 있다.
(1) 상술한 실시형태에 있어서, 2개의승압 모드, 또는 로우 파워 모드 및 미들 파워 모드를 갖는 차지 펌프는 G급 증폭기의 전원으로서 사용된다. 그러나, 본 발명의 전원 제어 회로는 3개 이상의 승압 모드를 갖는 차지 펌프가 전원으로서 사용되는 G급 증폭기에 적용될 수 있다. 차지 펌프가 로우 파워 모드, 미들 파워 모드, 및 하이 파워 모드를 갖는 경우에 예를 들어 전원 제어 회로는 로우 파워 모드로부터 미들 파워 모드로의 모드 업 시의 증폭부의 출력 전압에 의거해서 미들 파워 모드로부터 로우 파워 모드로의 모드 다운의 조건으로서 기능하는 역치 전압을 설정할 수 있다. 또한, 전원 제어 회로는 미들 파워 모드로부터 하이 파워 모드로의 모드 업 시의 증폭부의 출력 전압에 기초해서 하이 파워 모드로부터 미들 파워 모드로의 모드 다운의 조건으로서 기능하는 역치 전압을 설정할 수 있다.
(2) 상술한 실시형태에 있어서, 모드 업 조건 1 내지 4 중 하나가 만족될 때, 모드 업이 수행된다. 대안으로, 모드 업 조건 1 및 3이 생략될 수 있고, 모드 업 조건 2 및 4 중 하나가 만족될 때, 모드 업이 수행될 수 있다. 대안으로, 모드 업 조건 2 및 4가 생략될 수 있으며, 모드 업 조건 1 및 3 중 하나가 만족될 때, 모드 업이 수행될 수 있다.
(3) 상술한 실시형태에 있어서, 차지 펌프(2)에 의해 발생되는 전원 전압(+VB, -VB)은 증폭부(1)의 출력 전압(VOUT)에 의거해서 스위칭된다. 대안으로, 예를 들어, 로우 파워 모드용의 정전원 전압(+VB1 = +VDD/2) 및 부전원 전압(-VB1 = -VDD/2), 및 미들 파워 모드용의 정전원 전압(+VB2 = +VDD) 및 부전원 전압(-VB2 = -VDD)을 발생하는 차지 펌프가 배치될 수 있으며, 정전원 전압 및 부전원 전압(+VB1, -VB1) 세트, 또는 정전원 전압 및 부전원 전압(+VB2, -VB2) 세트가 증폭부(1)에 공급되는지의 스위칭은 증폭부(1)의 출력 전압(VOUT)에 의거해서 수행될 수 있다.
(4) 상술한 실시형태에 있어서, 차지 펌프는 증폭부(1)의 전원으로서 이용된다. 대안으로, 차지 펌프 이외의 전원이 이용될 수 있다.
1: 증폭부 1A: 부하
2: 차지 펌프 3, 3A: 전원 제어 회로,
311, 314, 321, 324, 331, 332, 380: 콤퍼레이터
312, 322, 347, 348: 저항, 313, 323: 정전류원
330: 축차 비교형 A/D 변환기 340: D/A 변환기
350: 데이터 갱신부 361 내지 365: 스위치
371, 372: 커패시터 341 내지 343: P 채널 트랜지스터
345, 346: N 채널 트랜지스터 344: 가변 전류원
301: 모드 제어부

Claims (7)

  1. 증폭부의 출력 전압 또는 전원 전압에 따라 상기 증폭부의 현재 전원 전압을 상기 현재 전원 전압보다 높은 고전원 전압으로 스위칭하기 위한 모드 업을 수행하고, 상기 증폭부의 출력 전압의 크기가 소정의 시간 이상 역치 전압보다 작은 경우에 상기 증폭부의 전원 전압을 상기 현재 전원보다 낮은 저전원 전압으로 스위칭하기 위한 모드 다운을 수행하는 모드 제어 유닛; 및
    상기 모드 업이 수행될 때의 상기 증폭부의 출력 전압을 유지하고, 이 유지한 출력 전압에 의거해서 상기 역치 전압을 설정하는 역치 설정 유닛을 포함하는 것을 특징으로 하는 전원 제어 회로.
  2. 제 1 항에 있어서,
    상기 증폭부는 정전원 전압 및 부전원 전압의 공급을 수용하고, 정의 출력 전압 및 부의 출력 전압을 상기 출력 전압으로서 출력하며;
    상기 증폭부의 출력 전압은 상기 출력 전압과 상기 정전원 전압 또는 상기 부전원 전압 사이의 차분이 소정의 제한값보다 작아지도록 상기 정전원 전압 또는 상기 부전원 전압에 접근한 경우에 상기 모드 제어 유닛은 상기 모드 업을 수행하는 것을 특징으로 하는 전원 제어 회로.
  3. 제 1 항에 있어서,
    상기 증폭부는 정전원 전압 및 부전원 전압의 공급을 수용하고, 정의 출력 전압 및 부의 출력 전압을 상기 출력 전압으로서 출력하며;
    상기 정전원 전압이 소정의 상부 임계값보다 작거나 상기 부전원 전압이 소정의 하부 임계값보다 큰 경우에 상기 모드 제어 유닛은 상기 모드 업을 수행하는 것을 특징으로 하는 전원 제어 회로.
  4. 제 1 항에 있어서,
    상기 증폭부는 정전원 전압 및 부전원 전압의 공급을 수용하고, 정의 출력 전압 및 부의 출력 전압을 상기 출력 전압으로서 출력하며;
    상기 증폭부의 출력 전압은 상기 출력 전압과 상기 정전원 전압 또는 상기 부전원 전압 사이의 차분이 소정의 제한값보다 작아지도록 상기 정전원 전압 또는 상기 부전원 전압에 접근한 경우에 또는 상기 정전원 전압 또는 상기 부전원 전압의 절대값이 소정값보다 작은 경우에 상기 모드 제어 유닛은 상기 모드 업을 수행하는 것을 특징으로 하는 전원 제어 회로.
  5. 제 1 항에 있어서,
    상기 역치 설정 유닛은 상기 모드 업이 수행될 때의 상기 증폭부의 출력 전압보다 소정량만큼 절대값이 작은 전압을 상기 역치 전압으로서 설정하는 것을 특징으로 하는 전원 제어 회로.
  6. 제 5 항에 있어서,
    상기 역치 설정 유닛은 상기 모드 제어 유닛으로부터의 신호에 따라 상기 모드 업이 수행될 때의 상기 증폭부의 출력 전압을 샘플 홀드하고, 상기 홀드된 출력 전압을 2진 코드로 변환하고, 상기 모드 업이 상기 2진 코드를 이용함으로써 수행될 때의 상기 증폭부의 출력 전압보다 상기 소정량만큼 절대값이 작은 전압을 발생시켜 상기 발생된 출력 전압을 상기 역치 전압으로서 설정하는 것을 특징으로 하는 전원 제어 회로.
  7. 제 6 항에 있어서,
    상기 역치 설정 유닛은,
    상기 2진 코드를 아날로그 형태의 상기 역치 전압으로 변환하고 상기 역치 전압을 출력하는 디지털 아날로그 변환기,
    상기 모드 제어 유닛의 제어 하에 각각 온 또는 오프되는 복수의 스위치,
    상기 복수의 스위치에 의해 상기 디지털 아날로그 변환기의 출력 및 상기 증폭부의 출력 중 하나에 선택적으로 접속되는 커패시터,
    상기 커패시터에 접속된 입력 단자를 갖는 콤퍼레이터, 및
    상기 디지털 아날로그 변환기로부터 출력되는 상기 역치 전압이 상기 커패시터에서 유지된 출력 전압과 일치하도록 상기 2진 코드의 갱신을 제어하는 데이터 갱신부를 포함하며;
    상기 데이터 갱신부는 상기 2진 코드의 갱신 처리가 종료되고 상기 갱신된 2진 코드에 의거한 상기 역치 전압이 디지털 아날로그 변환기로부터 출력된 후에 상기 2진 코드를 소정값까지 감소시키는 것을 특징으로 하는 전원 제어 회로.
KR1020120061462A 2011-06-08 2012-06-08 전원 제어 회로 KR101389854B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-127964 2011-06-08
JP2011127964A JP5445517B2 (ja) 2011-06-08 2011-06-08 電源制御回路

Publications (2)

Publication Number Publication Date
KR20120136307A KR20120136307A (ko) 2012-12-18
KR101389854B1 true KR101389854B1 (ko) 2014-04-29

Family

ID=47292637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120061462A KR101389854B1 (ko) 2011-06-08 2012-06-08 전원 제어 회로

Country Status (4)

Country Link
US (1) US8786370B2 (ko)
JP (1) JP5445517B2 (ko)
KR (1) KR101389854B1 (ko)
CN (1) CN102820855B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104731141B (zh) * 2013-12-24 2017-01-25 北京北方微电子基地设备工艺研究中心有限责任公司 静电卡盘电源电压控制的方法及***
CN106899270B (zh) * 2017-04-13 2023-04-28 成都信息工程大学 一种动态监测电路
CN107026618B (zh) * 2017-04-13 2023-05-02 成都信息工程大学 高效率放大器及控制其电源的方法
CN107040218B (zh) * 2017-04-13 2023-05-16 成都信息工程大学 一种cap-free放大器
CN107070410B (zh) * 2017-04-13 2023-04-28 成都信息工程大学 一种动态电源放大器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111615A (ja) * 1994-10-07 1996-04-30 Aiwa Co Ltd 電力増幅回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935207B2 (ja) * 1979-07-27 1984-08-27 ヤマハ株式会社 電力増幅器
US5396194A (en) * 1993-11-19 1995-03-07 Carver Corporation Audio frequency power amplifiers
JPH10335944A (ja) * 1997-05-30 1998-12-18 Sanyo Electric Co Ltd 電源回路
DE69935198T2 (de) 1999-01-29 2007-10-31 Alcatel Lucent Leistungsverstärkervorrichtung
US7808324B1 (en) * 2009-03-17 2010-10-05 Cirrus Logic, Inc. Operating environment and process position selected charge-pump operating mode in an audio power amplifier integrated circuit
JP5333112B2 (ja) * 2009-09-18 2013-11-06 ヤマハ株式会社 電力増幅回路
US8436683B2 (en) * 2010-11-29 2013-05-07 Robert Gehrke High efficiency audio amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111615A (ja) * 1994-10-07 1996-04-30 Aiwa Co Ltd 電力増幅回路

Also Published As

Publication number Publication date
US20120313610A1 (en) 2012-12-13
US8786370B2 (en) 2014-07-22
JP5445517B2 (ja) 2014-03-19
JP2012257005A (ja) 2012-12-27
KR20120136307A (ko) 2012-12-18
CN102820855A (zh) 2012-12-12
CN102820855B (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
US8823343B2 (en) Power amplifying circuit, DC-DC converter, peak holding circuit, and output voltage control circuit including the peak holding circuit
US8164388B2 (en) Amplifying apparatus
KR100967028B1 (ko) 전류원을 이용한 소프트 스타트를 갖는 레귤레이터
TWI437404B (zh) Voltage regulator
KR101389854B1 (ko) 전원 제어 회로
JP5405891B2 (ja) 電源装置、制御回路、電源装置の制御方法
CN107623495B (zh) 低噪声电路
JP2014086073A (ja) 低電圧降下レギュレータ
JP2010213114A (ja) Ｄ級増幅回路
JP2015141463A (ja) ボルテージレギュレータ
JP7295852B2 (ja) スイッチング増幅器出力における電流測定
JP2011003055A (ja) 出力装置
KR20130036554A (ko) 레귤레이터 및 고전압 발생기
JP2018128868A (ja) 電源装置
JP2019062647A (ja) 電源装置
JP4461842B2 (ja) スイッチングレギュレータ及びスイッチングレギュレータの制御方法
JP2010130136A (ja) オーディオ信号処理回路およびチャージポンプ回路の制御方法
WO2016059965A1 (ja) 変圧装置
JP6848936B2 (ja) スイッチング素子の駆動回路
JP4346015B2 (ja) 高速コンパレータおよびそれを用いたｄｃ／ｄｃコンバータ
US8395437B2 (en) Charge pump circuit and semiconductor integrated circuit
CN112311332B (zh) 具有高电源抑制比的信号放大电路及其中的驱动电路
US7479833B2 (en) Dynamic biasing amplifier apparatus, dynamic biasing apparatus and method
JP2008085588A (ja) 受光回路
JP2007318723A (ja) 電力増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee