JP2014086073A - 低電圧降下レギュレータ - Google Patents

Abstract

【課題】本発明は、低電圧降下レギュレータに関する。
【解決手段】本発明の低電圧降下レギュレータは、入力電源を変換して基準電圧を生成する基準電圧生成部と、上記基準電圧及びフィードバック電圧を比較してゲート信号を出力する増幅部と、上記ゲート信号が印加されるゲートをそれぞれ有する第１トランジスタと第２トランジスタとを含むパストランジスタアレイ部と、上記パストランジスタアレイ部のスイッチング動作によって上記フィードバック電圧及び出力電圧を検出する電圧検出部と、上記基準電圧及び上記入力電源によって上記第１トランジスタ及び第２トランジスタのうちいずれか一つのトランジスタに印加されるゲート信号を遮断する制御部と、を含むことができる。
【選択図】図２

Description

本発明は、低電圧降下レギュレータに関する。

電圧レギュレータは多様な電子機器に適用される回路で、その一例としてＤＣ電圧レギュレータは、可変的なＤＣ電圧から整流された出力電圧を生成する静的回路と連携して具現されることができる。このとき、出力電圧は入力電圧及び出力負荷電流の変化に対して一定に維持されなければならない。特に、産業分野のアプリケーションで広く用いられる電圧レギュレータの一種類に低電圧降下（Ｌｏｗ Ｄｒｏｐ−Ｏｕｔ）レギュレータがあり、電源電圧に対して低い電圧降下が行われて調停された電圧を出力する。

可変入力電源を有する低電圧降下レギュレータを設計する場合、入力電源の可変範囲において最も大きい電圧で動作できるパストランジスタを選択する。但し、最も大きい電圧で動作できるように設計されたパストランジスタは、低い電圧で動作するように設計されたパストランジスタに比べてオン抵抗及びターンオン電圧が高いため、入力電源が最も低い電圧で動作する場合に低電圧レギュレータの正常的な出力電圧を得ることができないという問題点がある。

これを解決するために、パストランジスタの幅に対する長さ（Ｗ／Ｌ）の比率を増加させる方案が用いられるが、この場合、寄生インピーダンスが増加するという問題点がある。

下記先行技術文において特許文献１は、四端子ＳＯＩ−ＭＥＳＦＥＴを元にした低電圧降下レギュレータに係る発明で、演算増幅器、パストランジスタ、分圧抵抗などを含み、パストランジスタとしてＳＯＩ−ＭＥＳＦＥＴを用いることを特徴とする。但し、特許文献１は複数のパストランジスタを開示せず、特に、複数のパストランジスタのうち入力電源の可変範囲において信頼性のある動作ができるパストランジスタを選択する内容を開示していない。

米国特許公開公報 ＵＳ ２０１１／０２８５４５６

本発明の課題は、上述した従来技術の問題点を補完するためのもので、複数のパストランジスタのうち可変される入力電源の電圧において信頼性のある動作ができるパストランジスタを選択することができる低電圧降下レギュレータを提供することにある。

本発明の第１技術的な側面によると、入力電源を変換して基準電圧を生成する基準電圧生成部と、上記基準電圧及びフィードバック電圧を比較してゲート信号を出力する増幅部、上記ゲート信号が印加されるゲートをそれぞれ有する第１トランジスタ及び第２トランジスタを含むパストランジスタアレイ部、上記パストランジスタアレイ部のスイッチング動作によって上記フィードバック電圧及び出力電圧を検出する電圧検出部と、上記基準電圧及び上記入力電源によって上記第１トランジスタ及び第２トランジスタのうちいずれか一つのトランジスタに印加されるゲート信号を遮断する制御部と、を含む低電圧降下レギュレータを提案する。

また、上記第１トランジスタ及び第２トランジスタそれぞれは、上記入力電源と連結されるソースと、上記電圧検出部と連結されるドレインと、を有するＰ−ＭＯＳＦＥＴを含む低電圧降下レギュレータを提案する。

また、上記パストランジスタアレイ部は、上記第１トランジスタのゲートと上記増幅部の出力端とを連結する第１スイッチと、上記第２トランジスタのゲートと上記増幅部の出力端とを連結する第２スイッチと、をさらに含む低電圧降下レギュレータを提案する。

また、上記制御部は、上記基準電圧及び上記入力電源を比較して出力した第１信号と、上記第１信号を反転した第２信号と、を生成する低電圧降下レギュレータを提案する。

また、上記制御部は、上記基準電圧及び上記入力電源を比較して上記第１信号を出力する比較器と、上記第１信号を反転して上記第２信号を出力する反転器と、を含む低電圧降下レギュレータを提案する。

また、上記比較器は、上記基準電圧が入力される反転端と、上記入力電源が入力される非反転端と、上記第１信号を出力する出力端と、を含む低電圧降下レギュレータを提案する。

また、上記制御部は、上記基準電圧及び上記入力電源を比較して出力した第１信号と、上記第１信号を反転した第２信号と、を生成し、上記第１信号及び上記第２信号それぞれは、第１スイッチ及び第２スイッチのうち異なる一つのスイッチに伝達される低電圧降下レギュレータを提案する。

また、上記第１スイッチ及び上記第２スイッチは異なるオン／オフタイミングによってスイッチング動作する低電圧降下レギュレータを提案する。

また、上記電圧検出部は、上記パストランジスタアレイ部と連結される一端を含む第１抵抗と、上記第１抵抗の他端と連結される一端及び接地と連結される他端を含む第２抵抗と、を含む低電圧降下レギュレータを提案する。

また、上記電圧検出部は、上記第１抵抗及び第２抵抗の抵抗比によって上記フィードバック電圧を検出し、上記第１抵抗及び第２抵抗の全体抵抗値によって上記出力電圧を検出する低電圧降下レギュレータを提案する。

本発明の第２技術的な側面によると、入力電源を変換して基準電圧を生成する基準電圧生成部と、上記基準電圧及びフィードバック電圧を比較してゲート信号を出力する増幅部と、上記増幅部の出力端と一端が連結される第１スイッチ、上記増幅部の出力端と一端が連結される第２スイッチ、上記第１スイッチの他端と連結されるゲートを有する第１トランジスタ、上記第２スイッチの他端と連結されるゲートを有する第２トランジスタ、上記第１スイッチ及び第１トランジスタの連結ノードと上記入力電源の入力端とを連結する第３スイッチ、上記第２スイッチ及び第２トランジスタの連結ノードと上記入力電源の入力端とを連結する第４スイッチを含むパストランジスタアレイ部と、上記パストランジスタアレイ部のスイッチング動作によって上記フィードバック電圧及び出力電圧を検出する電圧検出部と、上記基準電圧及び上記入力電源によって上記第１スイッチ、第２スイッチ、第３スイッチ及び第４スイッチのスイッチング動作を制御する制御部と、を含む低電圧降下レギュレータを提案する。

また、上記第１トランジスタ及び上記第２トランジスタそれぞれは、上記入力電源と連結されるソースと、上記電圧検出部と連結されるドレインと、を有するＰ−ＭＯＳＦＥＴを含む低電圧降下レギュレータを提案する。

また、上記制御部は、上記基準電圧及び上記入力電源を比較して出力した第１信号と、上記第１信号を反転した第２信号と、を生成する低電圧降下レギュレータを提案する。

また、上記制御部は、上記基準電圧及び上記入力電源を比較して上記第１信号を出力する比較器と、上記第１信号を反転して上記第２信号を出力する反転器と、を含む低電圧降下レギュレータを提案する。

また、上記比較器は、上記基準電圧が入力される反転端と、上記入力電源が入力される非反転端と、上記第１信号を出力する出力端と、を含む低電圧降下レギュレータを提案する。

また、上記制御部は、上記基準電圧及び上記入力電源を比較して出力した第１信号と、上記第１信号を反転した第２信号と、を生成し、上記第１信号及び上記第２信号は、上記第１スイッチと上記第４スイッチとを含む第１スイッチ部及び上記第２スイッチと上記第３スイッチとを含む第２スイッチ部のうち異なるスイッチ部に伝達される低電圧降下レギュレータを提案する。

また、上記第１スイッチ及び上記第２スイッチは異なるオン／オフタイミングによってスイッチング動作し、上記第３スイッチ及び上記第４スイッチは異なるオン／オフタイミングによってスイッチング動作する低電圧降下レギュレータを提案する。

また、上記電圧検出部は、上記パストランジスタアレイ部と連結される一端を含む第１抵抗と、上記第１抵抗の他端と連結される一端及び接地と連結される他端を含む第２抵抗と、を含む低電圧降下レギュレータを提案する。

また、上記電圧検出部は、上記第１抵抗及び第２抵抗の抵抗比によって上記フィードバック電圧を検出し、上記第１抵抗及び第２抵抗の全体抵抗値によって上記出力電圧を検出する低電圧降下レギュレータを提案する。

本発明によると、複数のパストランジスタのうち可変される入力電源の電圧において信頼性のある動作ができるパストランジスタを選択することで、入力電源の可変範囲からレギュレータの正常的な出力を得ることができる。

また、パストランジスタの幅に対する長さ（Ｗ／Ｌ）の比率を増加させる場合に比べて寄生インピーダンスを減らすことができる。

本発明の一実施形態による低電圧降下レギュレータを示すブロック図である。 本発明の一実施形態による低電圧降下レギュレータを示す回路図である。 図２の低電圧降下レギュレータにおける一実施形態である制御部を示す回路図である。 本発明の一実施形態による低電圧降下レギュレータを示す回路図である。 図４の低電圧降下レギュレータにおける一実施形態である制御部を示す回路図である。

以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

図１は、本発明の一実施形態による低電圧降下レギュレータを示すブロック図である。図１を参照すると、本発明の低電圧降下レギュレータは、基準電圧（Ｖｒｅｆ）生成部１００と、増幅部２００と、パストランジスタアレイ部３００と、電圧検出部４００と、制御部５００と、を含むことができる。

基準電圧（Ｖｒｅｆ）生成部１００は、入力電源の電圧Ｖｉｎを変換して基準電圧Ｖｒｅｆを生成することができる。生成された基準電圧Ｖｒｅｆは、増幅部２００の反転端及び制御部５００に提供されることができる。

増幅部２００は、基準電圧Ｖｒｅｆとフィードバック電圧との差電圧を増幅してゲート信号を出力することができる。具体的には、基準電圧Ｖｒｅｆが反転端に印加され、フィードバック電圧が非反転端に印加されることができる。出力されたゲート信号は、パストランジスタアレイ部３００に提供されることにより、パストランジスタアレイ部３００に含まれる各パストランジスタのスイッチングを制御することができる。

パストランジスタアレイ部３００は、ゲート信号が印加されてスイッチング動作する複数のパストランジスタを含むことができる。パストランジスタがターンオンされると、ゲート信号の電圧及びパストランジスタのソースに印加される入力電源の電圧Ｖｉｎサイズによる電流流れが生成されることができる。また、パストランジスタがターンオフされると、パストランジスタにおいて電流流れが遮断されることができる。

電圧検出部４００は、パストランジスタアレイ部３００のスイッチング動作によって生成される電流を電圧として検出することができる。具体的には、電圧検出部４００は、直列連結される第１抵抗Ｒ１及び第２抵抗Ｒ２を含むことができ、第１抵抗Ｒ１及び第２抵抗Ｒ２の抵抗比によって増幅部２００に提供するフィードバック電圧を検出することができる。また、第１抵抗Ｒ１及び第２抵抗Ｒ２の全体抵抗値、即ち、第１抵抗Ｒ１及び第２抵抗Ｒ２の合抵抗値によって低電圧降下レギュレータの出力電圧Ｖｏｕｔを検出することができる。

具体的には、電圧検出部４００は、パストランジスタアレイ部３００と連結される一端を含む第１抵抗Ｒ１と、第１抵抗Ｒ１の他端と連結される一端と接地と連結される他端とを含む第２抵抗Ｒ２と、を含んで構成されることができる。このとき、低電圧降下レギュレータの出力端子は、パストランジスタアレイ部３００と第１抵抗との間のノードに連結されることができ、増幅部２００の非反転端は、第１抵抗と第２抵抗との間のノードに連結されることができる。

制御部５００は、基準電圧Ｖｒｅｆ及び入力電源の電圧Ｖｉｎを比較することで、パストランジスタアレイ部３００に含まれる複数のパストランジスタに印加されるゲート信号の遮断有無を決定することができる。また、パストランジスタアレイ部３００に含まれる複数のパストランジスタのうちターンオフされるトランジスタを選択することができる。

図２は、本発明の一実施形態による低電圧降下レギュレータを示す回路図である。図２の基準電圧（Ｖｒｅｆ）生成部１００、増幅部２００、電圧検出部４００の動作は、図１において上述した基準電圧（Ｖｒｅｆ）生成部１００、増幅部２００、電圧検出部４００の動作と同一であるために省略する。

パストランジスタアレイ部３００は、第１トランジスタＴＲ１及び第２トランジスタＴＲ２を含むことができ、第１トランジスタＴＲ１及び第２トランジスタＴＲ２それぞれは、増幅部２００の出力端から出力されるゲート信号が印加されるゲートを備えることができる。図面では第１トランジスタＴＲ１及び第２トランジスタＴＲ２をＰ−ＭＯＳＦＥＴに示したが、これは一実施形態に過ぎない。本発明は、これに限定されず、Ｎ−ＭＯＳＦＥＴに具現してもよい。

また、パストランジスタアレイ部３００は、増幅部２００の出力端と第１トランジスタＴＲ１のゲートとを連結する第１スイッチＳＷ１と、増幅部２００の出力端と第２トランジスタＴＲ２のゲートとを連結する第２スイッチＳＷ２と、を含むことができる。第１スイッチＳＷ１及び第２スイッチＳＷ２のオン／オフスイッチング動作は、制御部５００によって制御されることができる。

図３は、図２の低電圧降下レギュレータの一構成要素である制御部５００の一実施形態を示す回路図である。

制御部５００は、基準電圧Ｖｒｅｆ及び入力電源の電圧Ｖｉｎを比較して第１信号を出力し、第１信号を反転した第２信号を出力することができる。具体的には、制御部５００は、基準電圧Ｖｒｅｆ及び入力電源の電圧Ｖｉｎを比較して第１信号を出力する比較器５１０と、第１信号を反転して第２信号を出力する反転器５２０と、を含むことができる。

このとき、比較器５１０から出力される第１信号及び反転器５２０から出力される第２信号それぞれは、第１スイッチＳＷ１及び第２スイッチＳＷ２のうち異なる一つのスイッチに伝達されることができる。具体的には、第１信号が第１スイッチＳＷ１に伝達されると、第２信号は第２スイッチＳＷ２に伝達されることができ、第１信号が第２スイッチＳＷ２に伝達されると、第２信号は第１スイッチＳＷ１に伝達されることができる。第１信号がハイまたはロー信号であると、第２信号はローまたはハイ信号であるため、第１信号及び第２信号によってそれぞれ制御される第１スイッチＳＷ１及び第２スイッチＳＷ２は異なるオン／オフタイミングによってスイッチング動作することができる。

本発明の一構成要素である制御部５００の一実施形態において、比較器５１０は、基準電圧Ｖｒｅｆが入力される反転端と、入力電源の電圧Ｖｉｎが入力される非反転端と、第１信号を出力する出力端と、を含むことができる。

このとき、入力電源の電圧Ｖｉｎが基準電圧Ｖｒｅｆより高いと、比較器５１０はハイ信号を出力することができ、反転器５２０はロー信号を出力することができる。また、比較器５１０から出力されるハイ信号である第１信号が第１スイッチＳＷ１に伝達され、反転器５２０から出力されるロー信号である第２信号が第２スイッチＳＷ２に伝達されることができる。第１信号は第１スイッチＳＷ１をオン動作するように制御することができ、第２信号は第２スイッチＳＷ２をオフするように制御することができる。

これにより、第１トランジスタＴＲ１のゲートには増幅部２００から出力されるゲート信号が印加されることができ、第２トランジスタＴＲ２のゲートには増幅部２００から出力されるゲート信号が印加されることができないため、第１トランジスタＴＲ１がパストランジスタとして動作することができる。

このとき、パストランジスタとして動作する第１トランジスタＴＲ１は、入力電源の電圧Ｖｉｎが基準電圧Ｖｒｅｆより高いと、パストランジスタとして動作するためのトランジスタ特性を有することが好ましい。

これに反し、入力電源の電圧Ｖｉｎが基準電圧Ｖｒｅｆより低いと、第１信号はロー信号、第２信号はハイ信号であるため、第１スイッチＳＷ１はオフ動作し、第２スイッチＳＷ２はオン動作することができる。このとき、パストランジスタとして動作する第２トランジスタＴＲ２は、入力電源の電圧が基準電圧Ｖｒｅｆより低いと、パストランジスタとして動作するためのトランジスタ特性を有することが好ましい。

即ち、入力電源の電圧Ｖｉｎが可変されると、これを基準電圧Ｖｒｅｆと比較してさらに適したトランジスタ特性を有するパストランジスタを選択することができる。

図４は、本発明の一実施形態による低電圧降下レギュレータを示す回路図である。図５の基準電圧（Ｖｒｅｆ）生成部１００、増幅部２００、電圧検出部４００の動作は、図１において上述した基準電圧（Ｖｒｅｆ）生成部１００、増幅部２００、電圧検出部４００の動作と同一であるために省略する。

パストランジスタアレイ部３００は、増幅部２００の出力端と一端が連結される第１スイッチＳＷ１と、増幅部２００の出力端と一端が連結される第２スイッチＳＷ２と、第１スイッチＳＷ１の他端と連結されるゲートを有する第１トランジスタＴＲ１と、第２スイッチＳＷ２の他端と連結されるゲートを有する第２トランジスタＴＲ２と、第１スイッチＳＷ１と第１トランジスタＴＲ１との連結ノードと入力電源の入力端とを連結する第３スイッチＳＷ３と、上記第２スイッチＳＷ２と第２トランジスタＴＲ２との連結ノードと入力電源の入力端とを連結する第４スイッチＳＷ４と、を含むことができる。図面では第１トランジスタＴＲ１及び第２トランジスタＴＲ２をＰ−ＭＯＳＦＥＴに示したが、これは一実施形態に過ぎず、Ｎ−ＭＯＳＦＥＴに具現してもよい。

図５は、図４の低電圧降下レギュレータの一構成要素である制御部５００の一実施形態を示す回路図であり、制御部５００の具体的な説明は省略し、図３の制御部５００との差異点を中心に説明する。

制御部５００の比較器５１０から出力される第１信号及び反転器５２０から出力される第２信号は、それぞれ第１スイッチＳＷ１と第４スイッチＳＷ４とを備える第１スイッチ部及び第２スイッチＳＷ２と第３スイッチＳＷ３とを備える第２スイッチ部のうち異なる一つのスイッチ部に伝達されることができる。

本発明の一構成要素である制御部５００の一実施形態において、比較器５１０は、基準電圧Ｖｒｅｆが入力される反転端と、入力電源の電圧Ｖｉｎが入力される非反転端と、第１信号を出力する出力端と、を含むことができる。

このとき、入力電源の電圧Ｖｉｎが基準電圧Ｖｒｅｆより高いと、比較器５１０はハイ信号を出力することができ、反転器５２０はロー信号を出力することができる。比較器５１０から出力されるハイ信号である第１信号が第１スイッチＳＷ１及び第４スイッチＳＷ４に伝達され、反転器５２０から出力されるロー信号である第２信号が第２スイッチＳＷ２及び第３スイッチＳＷ３に伝達されることができる。第１信号は第１スイッチＳＷ１及び第４スイッチＳＷ４をオン動作するように制御することができ、第２信号は第２スイッチＳＷ２及び第３スイッチＳＷ３をオフするように制御することができる。

これにより、第２スイッチＳＷ２がオフ動作するため、増幅部２００から出力されるゲート信号が第２トランジスタＴＲ２に印加されることができない。本発明の一実施形態において、第１トランジスタＴＲ１及び第２トランジスタＴＲ２がＰ−ＭＯＳＦＥＴであると、第４スイッチＳＷ４がオン動作することから、第２トランジスタＴＲ２のゲートにはハイ信号である入力電源の電圧Ｖｉｎが印加されて第２トランジスタＴＲ２がターンオフされるために動作しない。その結果、第１トランジスタＴＲ１がパストランジスタとして動作することができる。

このとき、パストランジスタとして動作する第１トランジスタＴＲ１は、入力電源の電圧Ｖｉｎが基準電圧Ｖｒｅｆより高いと、パストランジスタとして動作するためのトランジスタ特性を有することが好ましい。

これに反し、入力電源の電圧Ｖｉｎが基準電圧Ｖｒｅｆより低いと、第２トランジスタＴＲ２がパストランジスタとして動作することができる。このとき、パストランジスタとして動作する第２トランジスタＴＲ２は、入力電源の電圧が基準電圧Ｖｒｅｆより低いと、パストランジスタとして動作するためのトランジスタ特性を有することが好ましい。

即ち、入力電源の電圧Ｖｉｎが可変されると、これを基準電圧Ｖｒｅｆと比較することで、さらに適したトランジスタ特性を有するパストランジスタを選択することができる。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。

１００ 基準電圧生成部
２００ 増幅部
３００ パストランジスタアレイ部
ＴＲ１ 第１パストランジスタ
ＴＲ２ 第２パストランジスタ
ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ
ＳＷ３ 第３スイッチ
ＳＷ４ 第４スイッチ
４００ 電圧検出部
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
５００ 制御部
５１０ 比較器
５２０ 反転器

Claims (19)

1. 入力電源の電圧を変換して基準電圧を生成する基準電圧生成部と、
   前記基準電圧及びフィードバック電圧を比較してゲート信号を出力する増幅部と、
   前記ゲート信号が印加されるゲートをそれぞれ有する第１トランジスタ及び第２トランジスタを含むパストランジスタアレイ部と、
   前記パストランジスタアレイ部のスイッチング動作によって前記フィードバック電圧及び低電圧降下レギュレータからの出力電圧を検出する電圧検出部と、
   前記基準電圧及び前記入力電源の電圧によって前記第１トランジスタ及び第２トランジスタのうちいずれか一つのトランジスタに印加されるゲート信号を遮断する制御部と
   を含む、低電圧降下レギュレータ。
2. 前記第１トランジスタ及び前記第２トランジスタそれぞれは、
   前記入力電源と連結されるソースと、前記電圧検出部と連結されるドレインと、を有するＰ−ＭＯＳＦＥＴを含む、請求項１に記載の低電圧降下レギュレータ。
3. 前記パストランジスタアレイ部は、
   前記第１トランジスタのゲートと前記増幅部の出力端とを連結する第１スイッチと、
   前記第２トランジスタのゲートと前記増幅部の出力端とを連結する第２スイッチと、をさらに含む、請求項１または２に記載の低電圧降下レギュレータ。
4. 前記制御部は、
   前記基準電圧及び前記入力電源の電圧を比較して出力した第１信号と、前記第１信号を反転した第２信号と、を生成する、請求項１から３の何れか１項に記載の低電圧降下レギュレータ。
5. 前記制御部は、
   前記基準電圧及び前記入力電源の電圧を比較して前記第１信号を出力する比較器と、
   前記第１信号を反転して前記第２信号を出力する反転器と、を含む、請求項４に記載の低電圧降下レギュレータ。
6. 前記比較器は、
   前記基準電圧が入力される反転端と、
   前記入力電源が入力される非反転端と、
   前記第１信号を出力する出力端と、を含む、請求項５に記載の低電圧降下レギュレータ。
7. 前記制御部は、
   前記基準電圧及び前記入力電源の電圧を比較して出力した第１信号と前記第１信号を反転した第２信号とを生成し、
   前記第１信号は、前記第１スイッチ及び前記第２スイッチの一方に伝達され、前記第２信号は、前記第１スイッチ及び前記第２スイッチの他方に伝達される、請求項３に記載の低電圧降下レギュレータ。
8. 前記第１スイッチ及び前記第２スイッチは、異なるオン／オフタイミングによってスイッチング動作する、請求項７に記載の低電圧降下レギュレータ。
9. 前記電圧検出部は、
   前記パストランジスタアレイ部と連結される一端を含む第１抵抗と、
   前記第１抵抗の他端と連結される一端及び接地と連結される他端を含む第２抵抗と、を含む、請求項１から８の何れか１項に記載の低電圧降下レギュレータ。
10. 前記電圧検出部は、
    前記第１抵抗及び前記第２抵抗の抵抗比によって前記フィードバック電圧を検出し、
    前記第１抵抗及び前記第２抵抗の全体抵抗値によって前記出力電圧を検出する、請求項９に記載の低電圧降下レギュレータ。
11. 入力電源の電圧を変換して基準電圧を生成する基準電圧生成部と、
    前記基準電圧及びフィードバック電圧を比較してゲート信号を出力する増幅部と、
    前記増幅部の出力端と一端が連結される第１スイッチ、前記増幅部の出力端と一端が連結される第２スイッチ、前記第１スイッチの他端と連結されるゲートを有する第１トランジスタ、前記第２スイッチの他端と連結されるゲートを有する第２トランジスタ、前記第１スイッチと第１トランジスタとの連結ノードと前記入力電源の入力端とを連結する第３スイッチ、前記第２スイッチと第２トランジスタとの連結ノードと前記入力電源の入力端とを連結する第４スイッチを含むパストランジスタアレイ部と、
    前記パストランジスタアレイ部のスイッチング動作によって前記フィードバック電圧及び低電圧降下レギュレータからの出力電圧を検出する電圧検出部と、
    前記基準電圧及び前記入力電源の電圧によって前記第１スイッチ、第２スイッチ、第３スイッチ及び第４スイッチのスイッチング動作を制御する制御部と
    を含む、低電圧降下レギュレータ。
12. 前記第１トランジスタ及び前記第２トランジスタそれぞれは、
    前記入力電源と連結されるソースと、前記電圧検出部と連結されるドレインと、を有するＰ−ＭＯＳＦＥＴを含む、請求項１１に記載の低電圧降下レギュレータ。
13. 前記制御部は、
    前記基準電圧及び前記入力電源の電圧を比較して出力した第１信号と、前記第１信号を反転した第２信号と、を生成する、請求項１１または１２に記載の低電圧降下レギュレータ。
14. 前記制御部は、
    前記基準電圧及び前記入力電源の電圧を比較して前記第１信号を出力する比較器と、
    前記第１信号を反転して前記第２信号を出力する反転器と、を含む、請求項１３に記載の低電圧降下レギュレータ。
15. 前記比較器は、
    前記基準電圧が入力される反転端と、
    前記入力電源が入力される非反転端と、
    前記第１信号を出力する出力端と、を含む、請求項１４に記載の低電圧降下レギュレータ。
16. 前記制御部は、
    前記基準電圧及び前記入力電源の電圧を比較して出力した第１信号と、前記第１信号を反転した第２信号と、を生成し、
    前記第１信号は、前記第１スイッチと前記第４スイッチとを含む第１スイッチ部及び前記第２スイッチと前記第３スイッチとを含む第２スイッチ部の一方に伝達され、前記第２信号は、前記第１スイッチと前記第４スイッチとを含む第１スイッチ部及び前記第２スイッチと前記第３スイッチとを含む第２スイッチ部の他方に伝達される、請求項１１または１２に記載の低電圧降下レギュレータ。
17. 前記第１スイッチ及び前記第２スイッチは異なるオン／オフタイミングによってスイッチング動作し、前記第３スイッチ及び前記第４スイッチは異なるオン／オフタイミングによってスイッチング動作する、請求項１１から１３の何れか１項に記載の低電圧降下レギュレータ。
18. 前記電圧検出部は、
    前記パストランジスタアレイ部と連結される一端を含む第１抵抗と、
    前記第１抵抗の他端と連結される一端及び接地と連結される他端を含む第２抵抗と、を含む、請求項１１から１７の何れか１項に記載の低電圧降下レギュレータ。
19. 前記電圧検出部は、
    前記第１抵抗及び前記第２抵抗の抵抗比によって前記フィードバック電圧を検出し、
    前記第１抵抗及び前記第２抵抗の全体抵抗値によって前記出力電圧を検出する、請求項１８に記載の低電圧降下レギュレータ。

Images