以下、図面を参照し、この発明の実施の形態を説明する。
図1は、この発明の一実施形態である電力増幅回路の構成を示す回路図である。この電力増幅回路は、電源回路としてのチャージポンプ1と、負荷駆動部2と、出力状態検出部3とを有している。ここで、チャージポンプ1は、負荷駆動部2に供給する正および負の各電源電圧を発生する電源回路である。負荷駆動部2は、チャージポンプ1から正および負の電源電圧の供給を受け、図示しない前段回路から与えられる入力信号AMPIを増幅し、出力信号AMPOとして負荷(図示略)に与えるアンプである。出力状態検出部3は、負荷駆動部2の出力状態を監視し、負荷駆動部2に供給される電源電圧に対して負荷駆動部2の出力信号AMPOのレベルが所定限度を越えて接近したか否かを示す出力状態検出信号DETOを出力する回路である。
図示のように、チャージポンプ1は、制御部10と、スイッチ回路20と、端子CPVDD、CP、GND、CNおよびCPVSSを有している。そして、端子CPVDDは負荷駆動部2の正電源端子に接続され、端子CPVSSは負荷駆動部2の負電源端子に接続される。また、端子GNDは接地され、端子CPVDDと接地線との間には出力用キャパシタC1が、端子CPVSSと接地線との間には出力用キャパシタC2が、端子CPおよびCN間にはフライングキャパシタC3が介挿される。出力用キャパシタC1、出力用キャパシタC2およびフライングキャパシタC3は、理想的には同じ容量値を有している。なお、以下では、説明の便宜のため、端子CPVDDに発生する電圧を電圧CPVDD、端子CPに発生する電圧を電圧CP、端子GNDに発生する電圧を電圧GND、端子CNに発生する電圧を電圧CN、端子CPVSSに発生する電圧を電圧CPVSSというように表記する場合がある。
スイッチ回路20は、Pチャネルの電界効果トランジスタ(以下、単にトランジスタという)P1〜P5と、NチャネルトランジスタN1〜N3とを有する。ここで、PチャネルトランジスタP1は電源HPVDDおよび端子CP間に、PチャネルトランジスタP2は電源HPVDDおよび端子CPVDD間に、PチャネルトランジスタP3は端子CPVDDおよび端子CP間に、PチャネルトランジスタP4は端子CPVDDおよびCN間に各々介挿され、PチャネルトランジスタP5は電源SPVDDおよび端子CP間に介挿されている。電源HPVDDの電圧値は例えば1.8Vである。また、電源SPVDDの電圧値は、電源HPVDDの電圧値よりも大きく、例えば3.6Vである。NチャネルトランジスタN1は端子CPおよび端子GND間に、NチャネルトランジスタN2は端子CNおよび端子GND間に、NチャネルトランジスタN3は端子CNおよび端子CPVSS間に各々介挿されている。
本実施形態におけるチャージポンプ1は、動作モードとして、高電圧出力モードと、低電圧出力モードと、中継モードと、ハイパワーモードとを有している。
高電圧出力モードは、電源電圧HPVDDと同じ大きさの正の電圧CPVDD(=HPVDD)と負の電圧CPVSS(=−HPVDD)を端子CPVDDおよびCPVSSから出力する動作モードである。低電圧出力モードは、電源電圧HPVDDの1/2の大きさの正の電圧CPVDD(=HPVDD/2)と負の電圧CPVSS(=−HPVDD/2)を端子CPVDDおよびCPVSSから出力する動作モードである。中継モードは、高電圧出力モードから低電圧出力モードへの遷移をスムーズに行わせるために設けられた動作モードである。高電圧出力モード、低電圧出力モードおよび中継モードでは、電源HPVDDのみを使用し、電源SPVDDは使用しない。ハイパワーモードは、電源電圧HPVDDと同じ大きさの正の電圧CPVDD(=HPVDD)と任意の大きさの負の電圧CPVSSを端子CPVDDおよびCPVSSから出力する動作モードである。このハイパワーモードでは、電源HPVDDに加えて電源SPVDDを使用し、電源電圧SPVDD以内の範囲内において、電源電圧HPVDDよりも大きな電圧値の負の電圧CPVSSを発生可能である。
制御部10は、以上の各動作モード間の遷移の制御および各動作モードでのスイッチ回路20の制御を行う回路である。この制御部10は、所定周波数のクロックCLKに同期し、PチャネルトランジスタP1〜P5およびNチャネルトランジスタN1〜N3の各ゲートに与えるゲート電圧を動作モード毎に定められた手順に従って切り換えることにより、上述した各動作モードを実現する。なお、高電圧出力モード、低電圧出力モードおよび中継モードを実現するためのスイッチ回路20の制御の詳細については後述する。また、ハイパワーモードは、本発明の特徴との関係が希薄であるため、その詳細については説明を省略する。
本実施形態では、負荷駆動部2の出力状態に基づいて低電圧出力モードおよび高電圧出力モード間の遷移が行われるようになっている。出力状態検出部3は、このモード遷移の契機となる情報を発生する回路である。さらに詳述すると、出力状態検出部3は、負荷駆動部2の出力状態を監視し、負荷駆動部2に供給される電源電圧(具体的には正の電源電圧CPVDDおよび負の電源電圧CPVSS)に対して負荷駆動部2の出力信号AMPOのレベルが所定限度を越えて接近したか否かを示す出力状態検出信号DETOを出力する回路である。
図2(a)〜(c)は、この出力状態検出部3の各種の構成例を示す回路図である。図2(a)に示す出力状態検出部3Aにおいて、抵抗31および定電流源32は、各々の共通接続点から基準レベルREFPを発生する回路を構成している。ここで、抵抗31は、電源CPVDDと定電流源32との間に介挿されており、定電流源32の電流が流れる。従って、定電流源32の電流値をI0、抵抗31の抵抗値をR0とした場合、抵抗31および定電流源32の共通接続点から得られる基準レベルREFPは、CPVDD−I0・R0となる。また、抵抗33および定電流源34は、各々の共通接続点から基準レベルREFMを発生する回路を構成している。ここで、抵抗33は、電源CPVSSと定電流源34との間に介挿されており、定電流源34の電流が流れる。従って、定電流源34の電流値を定電流源32と同様にI0、抵抗33の抵抗値を抵抗31と同様にR0とした場合、抵抗33および定電流源34の共通接続点から得られる基準レベルREFMは、CPVSS+I0・R0となる。コンパレータ35は、負荷駆動部2の出力信号AMPOが基準レベルREFPより高い場合にHレベル、それ以外の場合にLレベルとなる信号を出力する。コンパレータ36は、負荷駆動部2の出力信号AMPOが基準レベルREFMより低い場合にHレベル、それ以外の場合にLレベルとなる信号を出力する。ORゲート37は、コンパレータ35および36の各出力信号の両方がLレベルである場合には出力状態検出信号DETOをLレベルとし、コンパレータ35および36の各出力信号の少なくとも一方がHレベルである場合に出力状態検出信号DETOをHレベルとする。従って、出力状態検出信号DETOは、負荷駆動部2の出力信号AMPOが基準レベルREFPと基準レベルREFMの間の範囲内に収まっているときはLレベルとなり、出力信号AMPOが一定限度を越えて電源電圧CPVDDまたはCPVSSに接近したとき、具体的には出力信号AMPOが基準レベルREFPよりも高くなったとき、または基準レベルREFMよりも低くなったときにHレベルとなる。
図2(b)に示す出力状態検出部3Bは、図2(a)に示す出力状態検出部3Aにおいて基準レベルREFPおよびREFMを発生する回路の変更を行ったものである。コンパレータ35、36およびORゲート37からなる部分の回路構成は図2(a)に示すものと同じである。出力状態検出部3Bにおいて、基準レベルREFPおよびREFMを発生する回路は、同じ抵抗値を有する抵抗41、42および43と、Nチャネルトランジスタ44と、オペアンプ45とにより構成されている。ここで、抵抗41、42および43は、バンドギャップリファレンス回路のような一定の基準レベルREFVを発生する電圧源と、Nチャネルトランジスタ44のドレインとの間に直列に介挿されている。Nチャネルトランジスタ44は、ソースが電源CPVSSに接続されている。オペアンプ45は、正相入力端子(+端子)が接地されており、逆相入力端子(−端子)が抵抗42および43の共通接続点に接続されている。この構成によれば、抵抗42および43の共通接続点を介してオペアンプ45への負帰還が行われ、オペアンプ45は、抵抗42および43の共通接続点の電位が接地電位となるようにNチャネルトランジスタ44に対してゲート電圧の出力を行う。このため、抵抗41および42の共通接続点から得られる基準レベルREFPはREFV/2となり、Nチャネルトランジスタ44のドレインから得られる基準レベルREFMは−REFV/2となる。
図2(c)に示す出力状態検出部3Cは、負荷駆動部2の出力段のトランジスタに流れる電流を検出し、その検出結果に基づいて出力状態検出信号DETOを出力する回路である。図2(c)に示す例において、負荷駆動部2は、電源CPVDDおよびCPVSS間に直列に介挿されたPチャネルトランジスタ21およびNチャネルトランジスタ22を有しており、これらの両トランジスタのドレイン同士の接続点から出力信号AMPOを出力する。そして、負荷駆動部2では、Pチャネルトランジスタ21に与えるゲート電圧を調整し、Pチャネルトランジスタ21に流すドレイン電流を増加させることにより出力信号AMPOを上昇させ、Nチャネルトランジスタ22に与えるゲート電圧を調整し、Nチャネルトランジスタ22に流すドレイン電流を増加させることにより出力信号AMPOを低下させる。図2(c)に示す出力状態検出部3Cでは、この負荷駆動部2のPチャネルトランジスタ21およびNチャネルトランジスタ22に各々流れるドレイン電流を検出し、その検出結果に基づいて、負荷駆動部2の出力信号AMPOが電源電圧CPVDDおよびCPVSSに一定限度を越えて接近したか否かを判定する。さらに詳述すると次の通りである。
まず、Pチャネルトランジスタ51は、ソースが電源電圧CPVDDに固定され、ゲートには負荷駆動部2のPチャネルトランジスタ21に与えられるものと同じゲート電圧が与えられるようになっており、Pチャネルトランジスタ21とともにカレントミラーを構成している。従って、Pチャネルトランジスタ51にはPチャネルトランジスタ21のドレイン電流のk1倍(k1はPチャネルトランジスタ21のトランジスタサイズとPチャネルトランジスタ51のトランジスタサイズの比により定まる係数)のドレイン電流が流れる。このPチャネルトランジスタ51のドレインには定電流源52が接続されている。この定電流源52の電流値は、負荷駆動部2の出力信号AMPOのレベルがある上限レベル(図2(a)または(b)における基準レベルREFPに相当するレベル)となるときのPチャネルトランジスタ21のドレイン電流値をk1倍した値となっている。従って、負荷駆動部2の出力信号AMPOのレベルが上限レベルよりも低い場合には、Pチャネルトランジスタ51のドレイン電流値は定電流源52の電流値よりも小さくなり、Pチャネルトランジスタ51のドレイン電圧は、電源電圧CPVDDから大きく低下した電圧値であるLレベルとなる。一方、負荷駆動部2の出力信号AMPOのレベルが上限レベルよりも高い場合には、Pチャネルトランジスタ51のドレイン電流値は定電流源52の電流値よりも大きくなり、Pチャネルトランジスタ51のドレイン電圧は、電源電圧CPVDDに近い電圧値であるHレベルとなる。このPチャネルトランジスタ51のドレイン電圧は、インバータ55および56を介してORゲート58に与えられる。
次に、Nチャネルトランジスタ53は、ソースが電源電圧CPVSSに固定され、ゲートには負荷駆動部2のNチャネルトランジスタ22に与えられるものと同じゲート電圧が与えられるようになっており、Nチャネルトランジスタ22とともにカレントミラーを構成している。従って、Nチャネルトランジスタ53にはNチャネルトランジスタ22のドレイン電流のk2倍(k2はNチャネルトランジスタ22のトランジスタサイズとNチャネルトランジスタ53のトランジスタサイズの比により定まる係数)のドレイン電流が流れる。このNチャネルトランジスタ53のドレインには定電流源54が接続されている。この定電流源54の電流値は、負荷駆動部2の出力信号AMPOのレベルがある下限レベル(図2(a)または(b)における基準レベルREFMに相当するレベル)となるときのNチャネルトランジスタ22のドレイン電流値をk2倍した値となっている。従って、負荷駆動部2の出力信号AMPOのレベルが下限レベルよりも高い場合には、Nチャネルトランジスタ53のドレイン電流値は定電流源54の電流値よりも小さくなり、Nチャネルトランジスタ53のドレイン電圧は、電源電圧CPVSSから大きく上昇した電圧値であるHレベルとなる。一方、負荷駆動部2の出力信号AMPOのレベルが下限レベルよりも低い場合には、Nチャネルトランジスタ53のドレイン電流値は定電流源54の電流値よりも大きくなり、Nチャネルトランジスタ53のドレイン電圧は、電源電圧CPVSSに近い電圧値であるLレベルとなる。このNチャネルトランジスタ53のドレイン電圧は、インバータ57を介することによりレベル反転され、ORゲート58に与えられる。
ORゲート58は、インバータ56および57の各出力信号が両方ともLレベルの場合に出力状態検出信号DETOをLレベルとし、インバータ56および57の各出力信号の少なくとも一方がHレベルの場合、すなわち、負荷駆動部2の出力信号AMPOのレベルが上限レベルよりも高いか下限レベルよりも低い場合に出力状態検出信号DETOをHレベルとする。
次にチャージポンプ1の各動作モードの詳細について説明する。図3は高電圧出力モードにおけるチャージポンプ1の状態の遷移を示す図である。図3に示すように、高電圧出力モードにおいて、チャージポンプ1は、クロックCLKに同期して、チャージ動作(図3(a)参照)と、フライング動作(図3(c)参照)を交互に繰り返す。
まず、チャージ動作(図3(a)参照)において、制御部10は、スイッチ回路20のPチャネルトランジスタP1、P2およびNチャネルトランジスタN2をONとし、それ以外のトランジスタをOFFとする。この結果、図示のように、電源HPVDD→PチャネルトランジスタP2→出力用キャパシタC1→接地線という経路を介して出力用キャパシタC1の充電が行われ、出力用キャパシタC1に電源電圧HPVDDが印加される。また、図示のように、電源HPVDD→PチャネルトランジスタP1→フライングキャパシタC3→NチャネルトランジスタN2→接地線という経路を介してフライングキャパシタC3の充電が行われ、フライングキャパシタC3に電源電圧HPVDDが印加される。この場合において、フライングキャパシタC3は、端子CP側の電極に正の電荷が、端子CN側の電極に負の電荷が充電された状態となっている。
チャージ動作(図3(a)参照)が一定期間行われると、その後、フライング動作(図3(c)参照)が一定期間行われる。このフライング動作(図3(c)参照)において、制御部10は、スイッチ回路20のPチャネルトランジスタP2、NチャネルトランジスタN1およびN3をONとし、それ以外のトランジスタをOFFとする。この結果、図示のように、電源HPVDD→PチャネルトランジスタP2→出力用キャパシタC1→接地線という経路を介して出力用キャパシタC1の充電が行われ、出力用キャパシタC1に電源電圧HPVDDが印加される。また、図示のように、接地線→NチャネルトランジスタN1→フライングキャパシタC3→NチャネルトランジスタN3→出力用キャパシタC2→接地線という経路が形成される。そして、フライングキャパシタC3は、正の電荷が充電された端子CP側の電極をNチャネルトランジスタN1を介して接地させ、負の電荷が充電された端子CN側の電極をNチャネルトランジスタN3を介して端子CPVSSに接続させ、出力用キャパシタC2と並列接続される。このようにして、フライングキャパシタC3の充電電圧HPVDDが逆極性となって出力用キャパシタC2に印加され、出力用キャパシタC2の充電電圧CPVSSが−HPVDDとなる。
以後、同様に、チャージ動作とフライング動作が繰り返され、端子CPVDDから負荷駆動部2の正電源端子に電源電圧CPVDD=HPVDDが、端子CPVSSから負荷駆動部2の負電源端子に電源電圧CPVSS=−HPVDDが供給される。
図4は低電圧出力モードにおけるチャージポンプ1の状態の遷移を示す図である。図4に示すように、低電圧出力モードにおいて、チャージポンプ1は、クロックCLKに同期して、チャージ動作(図4(a)参照)と、平滑化動作(図4(b)参照)と、フライング動作(図4(c)参照)を順次かつ巡回的に繰り返す。
まず、チャージ動作(図4(a)参照)において、制御部10は、スイッチ回路20のPチャネルトランジスタP1およびP4をONとし、それ以外のトランジスタをOFFとする。この結果、図示のように、電源HPVDD→PチャネルトランジスタP1→フライングキャパシタC3→PチャネルトランジスタP4→出力用キャパシタC1→接地線という経路が形成される。そして、このように電源HPVDDおよび接地線間にフライングキャパシタC3および出力用キャパシタC1を直列接続した状態で、フライングキャパシタC3および出力用キャパシタC1の充電が行われる。この場合、フライングキャパシタC3および出力用キャパシタC1は、電源HPVDDおよび接地線間にいわば縦積された状態であり、各々HPVDD/2ずつ電圧が印加される。この場合において、フライングキャパシタC3は、端子CP側の電極に正の電荷が、端子CN側の電極に負の電荷が充電された状態となっている。
チャージ動作(図4(a)参照)が一定期間行われると、その後、平滑化動作(図4(b)参照)が一定期間行われる。この平滑化動作(図4(b)参照)において、制御部10は、スイッチ回路20のPチャネルトランジスタP3、NチャネルトランジスタN2をONとし、それ以外のトランジスタをOFFとする。この結果、図示のように、接地線→NチャネルトランジスタN2→フライングキャパシタC3→PチャネルトランジスタP3→出力用キャパシタC1→接地線という経路が形成される。これにより、フライングキャパシタC3は、負の電荷が充電された端子CN側の電極をNチャネルトランジスタN2を介して接地させ、正の電荷が充電された端子CP側の電極をPチャネルトランジスタP3を介して端子CPVDDに接続させ、出力用キャパシタC1と並列接続される。この結果、出力用キャパシタC1の充電電圧とフライングキャパシタC3の充電電圧が同じになり、出力用キャパシタC1の充電電圧CPVDDがHPVDD/2となる。
平滑化動作(図4(b)参照)が一定期間行われると、その後、フライング動作(図4(c)参照)が一定期間行われる。このフライング動作(図4(c)参照)において、制御部10は、スイッチ回路20のNチャネルトランジスタN1およびN3をONとし、それ以外のトランジスタをOFFとする。この結果、図示のように、接地線→NチャネルトランジスタN1→フライングキャパシタC3→NチャネルトランジスタN3→出力用キャパシタC2→接地線という経路が形成される。これにより、フライングキャパシタC3は、正の電荷が充電された端子CP側の電極をNチャネルトランジスタN1を介して接地させ、負の電荷が充電された端子CN側の電極をNチャネルトランジスタN3を介して端子CPVSSに接続させ、出力用キャパシタC2と並列接続される。このようにして、フライングキャパシタC3の充電電圧HPVDD/2が逆極性となって出力用キャパシタC2に印加され、出力用キャパシタC2の充電電圧CPVSSが−HPVDD/2となる。
以後、同様に、チャージ動作、平滑化動作、フライング動作が順次かつ巡回的に繰り返され、端子CPVDDから負荷駆動部2の正電源端子に電源電圧CPVDD=HPVDD/2が、端子CPVSSから負荷駆動部2の負電源端子に電源電圧CPVSS=−HPVDD/2が供給される。
図5は中継モードにおけるチャージポンプ1の状態の遷移を示す図である。図5に示すように、中継モードにおいて、チャージポンプ1は、クロックCLKに同期して、オールOFF動作(図5(a)参照)と、平滑化動作(図5(b)参照)と、フライング動作(図5(c)参照)を順次かつ巡回的に繰り返す。
まず、オールOFF動作(図5(a)参照)において、制御部10は、スイッチ回路20の全てのトランジスタをOFFとする。このオールOFF動作が持続する間、フライングキャパシタC3は、同じ充電電圧を維持する。出力用キャパシタC1およびC2は、負荷駆動部2の正電源端子および負電源端子に各々接続されている。このため、出力用キャパシタC1およびC2の各充電電荷は負荷駆動部2によって消費され、出力用キャパシタC1およびC2の各充電電圧の大きさは徐々に低下する。
オールOFF動作(図5(a)参照)が一定期間行われると、その後、平滑化動作(図5(b)参照)が一定期間行われる。この平滑化動作(図5(b)参照)において、制御部10は、低電圧出力モードの平滑化動作の場合と同様、スイッチ回路20のPチャネルトランジスタP3、NチャネルトランジスタN2をONとし、それ以外のトランジスタをOFFとする。この結果、出力用キャパシタC1の充電電圧とフライングキャパシタC3の充電電圧が同じになる。
平滑化動作(図5(b)参照)が一定期間行われると、その後、フライング動作(図5(c)参照)が一定期間行われる。このフライング動作(図5(c)参照)において、制御部10は、低電圧出力モードのフライング動作の場合と同様、スイッチ回路20のNチャネルトランジスタN1およびN3をONとし、それ以外のトランジスタをOFFとする。この結果、端子CP側の電極を接地させた状態でフライングキャパシタC3が出力用キャパシタC2に並列接続され、出力用キャパシタC2の充電電圧は、フライングキャパシタC3の充電電圧と同じ大きさの負の電圧となる。
以後、同様に、チャージ動作、平滑化動作、フライング動作が順次かつ巡回的に繰り返される。この間、出力用キャパシタC1の充電電荷および出力用キャパシタC2の充電電荷は負荷駆動部2によって消費されるため、出力用キャパシタC1およびC2並びにフライングキャパシタC3の各充電電圧は互いに同じ電圧値になりつつ次第に低下してゆく。
図6は、本実施形態におけるチャージポンプ1のモード間遷移の態様を示す図である。本実施形態において、出力状態検出部3が出力する出力状態検出信号DETOのLレベルからHレベルへの変化は、チャージポンプ1に対する昇圧指令となる。また、出力状態検出信号DETOのHレベルからLレベルへの変化は、チャージポンプ1に対する降圧指令となる。チャージポンプ1のモード間遷移は、このような昇圧指令または降圧指令としての出力状態検出信号DETOの変化をトリガとして行われる。まず、チャージポンプ1が低電圧出力モードで動作している場合において、負荷駆動部2に供給される電源電圧CPVDDおよびCPVSSに対して負荷駆動部2の出力信号AMPOのレベルが所定限度を越えて接近し、出力状態検出信号DETOがHレベルになったとする。この場合、制御部10は、チャージポンプ1の動作モードを低電圧出力モードから高電圧出力モードへ直ちに遷移させる。この場合において、モード遷移前の出力用キャパシタC1およびC2並びにフライングキャパシタC3の充電電圧はHPVDD/2程度であるので、チャージポンプ1の動作モードを低電圧出力モードから高電圧出力モードへ直ちに遷移させても何ら問題は生じない。
一方、チャージポンプ1が高電圧出力モードで動作している場合において、出力信号AMPOの振幅が小さくなり、負荷駆動部2に供給される電源電圧CPVDDおよびCPVSSに対して負荷駆動部2の出力信号AMPOのレベルが所定限度を越えて接近した状態でなくなり、出力状態検出信号DETOがLレベルになったとする。ここで、高電圧出力モードでの動作中、出力用キャパシタC1およびC2並びにフライングキャパシタC3の各充電電圧はHPVDD程度の電圧となっている。従って、出力状態検出信号DETOがLレベルになったことに反応して、チャージポンプ1を高電圧出力モードから低電圧出力モードに即座に遷移させると、低電圧出力モードのチャージ動作では、電源HPVDDおよび接地線間にフライングキャパシタC3および出力用キャパシタC1が縦積された状態となり(図4(a)参照)、この縦積されたフライングキャパシタC3および出力用キャパシタC1の全体としての充電電圧が2HPVDD付近の電圧となるため、チャージポンプ1の動作に異常を来たす恐れがある。
そこで、本実施形態において、制御部10は、出力状態検出信号DETOがLレベルになった場合に、チャージポンプ1の動作モードを高電圧出力モードから中継モードに遷移させ、例えば出力用キャパシタC1の充電電圧CPVDDを監視する。この中継モードでは、出力用キャパシタC1およびC2の充電電荷を負荷駆動部2に消費させつつ、オールOFF動作と平滑化動作とフライング動作が繰り返されるため(図5(a)〜(c)参照)、出力用キャパシタC1およびC2並びにフライングキャパシタC3の各充電電圧は互いに同じ電圧になりつつ徐々に低下してゆく。そして、制御部10は、出力状態検出信号DETOがLレベルである状態において、出力用キャパシタC1の充電電圧CPVDDが十分に低い電圧、より具体的にはαHPVDD以下になったとき、チャージポンプ1の動作モードを高電圧出力モードから低電圧出力モードに遷移させる。
本実施形態において、αは0.55である。αを0.55としたのは、次の理由による。まず、図1に示す電力増幅回路は、低濃度のP型不純物がドープされたP型半導体基板上に形成されており、この電力増幅回路において各Pチャネルトランジスタは、P型半導体基板に低濃度のN型不純物をドープすることにより形成された孤立領域であるNウェルに形成されている。そして、高電圧出力モード、低電圧出力モードおよび中継モードでの動作時、図1に示すPチャネルトランジスタP1、P2、P3およびP4の各々が属する各Nウェルには、電源電圧HPVDDが与えられるようになっている。高電圧出力モードから中継モードを介して低電圧出力モードへと遷移する場合、遷移後の低電圧出力モードのチャージ動作では、電源HPVDDおよび接地線間にフライングキャパシタC3および出力用キャパシタC1が縦積された状態となる。この縦積されたフライングキャパシタC3および出力用キャパシタC1の両端間電圧が電源電圧HPVDDよりも所定電圧以上高いと、PチャネルトランジスタP1のドレインとPチャネルトランジスタP1が属するNウェルとの間に介在する寄生ダイオードに電流が流れ、チャージポンプ1の動作に異常を来たす恐れがある。しかしながら、本実施形態では、出力用キャパシタC1およびC2並びにフライングキャパシタC3の各充電電圧がαHPVDD=0.55HPVDD以下となったときに、中継モードから低電圧出力モードへの遷移を行わせる。このため、低電圧出力モードのチャージ動作において、縦積されたフライングキャパシタC3および出力用キャパシタC1の両端間電圧は1.1HPVDDとなり、HPVDD=1.8Vとすると、電源電圧HPVDDからの超過分は0.1HPVDD=0.18V程度となる。この程度の電圧超過であれば、上述した寄生ダイオードがONする恐れがなく、チャージポンプ1の動作に異常を来たすことはない。以上が、αを0.55とした理由である。
以上の他、本実施形態において高電圧出力モードから低電圧出力モードへの遷移時に中継モードを経由させることには次の利点がある。すなわち、安定したモード間遷移が実現されるという利点である。例えば、負荷駆動部2の出力信号AMPOの振幅がゆっくりと増加するような場合、高電圧出力モードから低電圧出力モードへの遷移時に中継モードを経由させないと次のような不都合が生じる。まず、負荷駆動部2に供給される電源電圧に対して出力信号AMPが一定の限度を越えて接近すると、出力状態検出信号DETOがHレベルとなり、これによりチャージポンプ2が低電圧出力モードから高電圧出力モードに遷移する。ここで、出力状態検出部3として例えば図2(a)に示す出力状態検出部3Aを採用した場合、低電圧出力モードから高電圧出力モードへの遷移に伴って基準レベルREFPの上昇と基準レベルREFMの低下が生じ、出力信号AMPOの振幅の増加がゆっくりであると、Hレベルとなった出力状態検出信号DETOが直ちにLレベルに戻る。このため、高電圧出力モードから低電圧出力モードへの遷移時に中継モードを経由させないとすると、この出力状態検出信号DETOのLレベルへの変化に応答して、直ちに動作モードを低電圧出力モードに遷移させることとなる。しかし、低電圧出力モードに戻ると、それに連動して基準レベルREFPの低下と基準レベルREFMの上昇が生じるため、出力状態検出信号DETOは再びHレベルとなり、低電圧出力モードから高電圧出力モードへの遷移が起こる。このように、負荷駆動部2の出力信号AMPOの振幅がゆっくりと増加するような場合には、低電圧出力モードと高電圧出力モードとの間のモード間遷移が頻発する恐れがある。
しかしながら、本実施形態では、例えば負荷駆動部2の出力信号AMPOの振幅がゆっくりと増加して、低電圧出力モードから高電圧出力モードへの遷移があった場合において、その後、出力状態検出信号DETOがHレベルからLレベルとなった場合に、高電圧出力モードから中継モードへと遷移させる。そして、中継モードでの動作中、出力状態検出信号DETOが再びHレベルとなれば、動作モードは中継モードから高電圧出力モードへと戻る。このように本実施形態では、負荷駆動部2の出力信号AMPOの振幅がゆっくりと増加するような場合に、低電圧出力モードと高電圧出力モードとの間のモード間遷移が頻発するのを防止し、チャージポンプ1の動作およびチャージポンプ1からの給電を受ける負荷駆動部2の動作を安定させることができる。
以上説明したように、本実施形態による電力増幅回路は、負荷駆動部の出力状態を監視し、負荷駆動部に供給される電源電圧に対して負荷駆動部の出力信号のレベルが所定限度を越えて接近したことを検知したときに、負荷駆動部に供給する電源電圧をより高い電源電圧に切り換える構成としたので、入力信号に基づいて電源電圧の切り換えを行う構成等に比べて設計が容易であり、安定して適切なタイミングでの電源電圧の切り換えを行うことができる。
また、本実施形態によれば、電源回路として、高電圧出力モードと、低電圧出力モードと、中継モードを有するチャージポンプを採用し、チャージポンプの制御部は、低電圧出力モードでの動作時、負荷駆動部の出力信号のレベルが電源電圧に対して所定限度を越えて接近したことを検知したときには、チャージポンプの動作モードを低電圧出力モードから高電圧出力モードへ直ちに遷移させ、負荷駆動部の出力信号のレベルが電源電圧に対して所定限度を越えて接近していないことを検知したときには、チャージポンプの動作モードを高電圧出力モードから中継モードへと遷移させ、その後、低電圧出力モードへと遷移させるようにしたので、高電圧出力モードでの動作時において第1および第2の出力用キャパシタ並びにフライングキャパシタに充電された電荷を中継モードでの動作を経ることにより減らすことができ、低電圧出力モードへの遷移後に、チャージ動作において、直列接続されたフライングキャパシタおよび第1の出力用キャパシタの両端の電圧が異常に大きくなるのを防止し、円滑なモード間遷移を実現することができる。
また、本実施形態によれば、負荷駆動部の出力信号のレベルが電源電圧に対して所定限度を越えて接近していないことを検知したとき、高電圧出力モードから中継モードへと遷移させ、その後、低電圧出力モードへと遷移させるようにしているので、例えば負荷駆動部の出力信号のレベルの上昇速度が遅いような場合に、低電圧出力モードおよび高電圧出力モード間のモード間遷移が頻発するという異常の発生を防止し、チャージポンプおよび負荷駆動部の動作を安定化することができる。
また、本実施形態において、中継モードでは、平滑化動作が繰り返される。従って、負荷駆動部の出力信号のレベルが電源電圧に対して所定限度を越えて接近していないことを検知し、高電圧出力モードから中継モードへと遷移させた場合、この中継モードでは、第1および第2の出力用キャパシタ並びにフライングキャパシタの各充電電圧は、互いに大きさを同じくしながら次第に低下してゆく。従って、中継モードから低電圧出力モードへの遷移のタイミングを得るために、第1の出力用キャパシタ、第2の出力用キャパシタまたはフライングキャパシタのうち1つのキャパシタの充電電圧のみを監視すればよく、キャパシタの充電電圧を監視する回路が1個のみで済むという利点がある。
<他の実施形態>
以上、この発明の実施形態を説明したが、この発明には、他にも各種の実施形態が考えられる。例えば次の通りである。
(1)中継モードにおいては、オールOFF動作を省略し、平滑化動作とフライング動作を交互に繰り返すようにしてもよい。
(2)上記実施形態では、中継モードにおいて、第1の出力用キャパシタC1の充電電圧CPVDDを監視対象とし、電圧CPVDDがαHPVDD以下になったときに低電圧出力モードへの遷移を行わせるようにしたが、第2の出力用キャパシタC2またはフライングキャパシタC3の充電電圧を監視対象としてもよい。
(3)上記実施形態において、出力状態検出信号DETOがLレベルのまま中継モードが所定時間以上継続したときに、中継モードから低電圧出力モードへの遷移を行わせるようにしてもよい。中継モードへの遷移後の経過時間と第1の出力用キャパシタC1、第2の出力用キャパシタC2およびフライングキャパシタC3の各充電電圧との関係が安定している場合には、このような簡便な方法でも上記実施形態と同様な効果が得られる。
(4)上記実施形態において、電源回路であるチャージポンプ1は、接地レベル(端子GNDのレベル)を中心に正の電源電圧CPVDDおよび負の電源電圧CPVSSを発生したが、接地レベルでない他の基準レベルを中心に正の電源電圧CPVDDおよび負の電源電圧CPVSSを発生させる構成としてもよい。
(5)上記実施形態において、電源回路であるチャージポンプ1は、正の入力電源HPVDD、SPVDDを利用して、正の電源電圧CPVDDおよび負の電源電圧CPVSSを発生したが、負の入力電源を利用して、正の電源電圧CPVDDおよび負の電源電圧CPVSSを発生する構成としてもよい。
(6)上記実施形態では、スイッチ回路20を構成するスイッチング素子として、電界効果トランジスタを利用したが、バイポーラトランジスタ等の他の種類のスイッチング素子を利用してもよい。
(7)上記実施形態では、電源回路としてチャージポンプを採用したが、出力電圧の切り換えが可能なものであれば、他の種類の電源回路でもよい。
(8)上記実施形態において、電源回路であるチャージポンプ1は、2種類の電源電圧のうちの1種類の電源電圧を選択して発生して、負荷駆動部2に供給したが、常に電源回路が2種類の電源電圧を発生し、負荷駆動部2の出力状態に基づいて、2種類の電源電圧のうちの一方を選択して負荷駆動部2に供給する構成としてもよい。