JP2011066453A - 半導体発光素子及び半導体発光装置 - Google Patents
半導体発光素子及び半導体発光装置 Download PDFInfo
- Publication number
- JP2011066453A JP2011066453A JP2010290849A JP2010290849A JP2011066453A JP 2011066453 A JP2011066453 A JP 2011066453A JP 2010290849 A JP2010290849 A JP 2010290849A JP 2010290849 A JP2010290849 A JP 2010290849A JP 2011066453 A JP2011066453 A JP 2011066453A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor light
- substrate
- semiconductor
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
【課題】活性層から放出される光の取り出し効率を改善した半導体発光素子及び半導体発光装置を提供する。
【解決手段】第1及び第2の主面を有し、第1の波長帯の光に対する透光性を有する基板と、前記基板の前記第1の主面上に設けられ、前記第1の波長帯の光を放出する活性層を含み、表面の少なくとも一部に第1の粗面が形成された、半導体積層構造と、前記第1の粗面の上に設けられた誘電体膜と、前記誘電体膜の上に設けられたボンディング・パッドと、前記半導体積層構造の上に設けられ、前記半導体積層構造及び前記ボンディング・パッドと電気的に接続された細線電極部と、前記基板の前記第2の主面上に設けられた第2の電極と、を備えたことを特徴とする半導体発光素子を提供する。
【選択図】図18
【解決手段】第1及び第2の主面を有し、第1の波長帯の光に対する透光性を有する基板と、前記基板の前記第1の主面上に設けられ、前記第1の波長帯の光を放出する活性層を含み、表面の少なくとも一部に第1の粗面が形成された、半導体積層構造と、前記第1の粗面の上に設けられた誘電体膜と、前記誘電体膜の上に設けられたボンディング・パッドと、前記半導体積層構造の上に設けられ、前記半導体積層構造及び前記ボンディング・パッドと電気的に接続された細線電極部と、前記基板の前記第2の主面上に設けられた第2の電極と、を備えたことを特徴とする半導体発光素子を提供する。
【選択図】図18
Description
本発明は、半導体発光素子及び半導体発光装置に関し、特に、活性層から放出される光の取り出し効率を改善した半導体発光素子及び半導体発光装置に関する。
LED(light emitting diode)やLD(laser diode)などの半導体発光素子は、各種の発光波長が得られ、小型で発光効率が高く、寿命も長いことから、表示装置、照明装置、通信装置、センサなどに広く利用されている。
これら半導体発光素子では、GaAsやサファイアなどからなる基板上に、n型クラッド層、活性層、p型クラッド層などを含む半導体多層膜がエピタキシャル成長により直接成長、あるいは異種基板との貼り合せ等の方法で形成され、さらにn型層、p型層のそれぞれに電極が形成されている。(例えば、特許文献1及び2)
これら半導体発光素子では、GaAsやサファイアなどからなる基板上に、n型クラッド層、活性層、p型クラッド層などを含む半導体多層膜がエピタキシャル成長により直接成長、あるいは異種基板との貼り合せ等の方法で形成され、さらにn型層、p型層のそれぞれに電極が形成されている。(例えば、特許文献1及び2)
しかし、このような半導体発光素子の場合、活性層から放出された光の取り出し効率が必ずしも十分に高くはなかった。
すなわち、活性層から下方に放出された光は、基板の下に設けられた電極に入射する。しかし、電極との接触部の近傍において、基板には電極材料との合金化領域が形成されているため、活性層から放出された光は吸収されやすくなり、チップ内部で損失が生ずるという問題がある。
すなわち、活性層から下方に放出された光は、基板の下に設けられた電極に入射する。しかし、電極との接触部の近傍において、基板には電極材料との合金化領域が形成されているため、活性層から放出された光は吸収されやすくなり、チップ内部で損失が生ずるという問題がある。
また、下側の電極により反射された光は、活性層を通過する際に、光吸収により減衰し、反射光を十分に活かせないという問題もある。
また一方、チップ側面などで全反射が生じやすいという問題もある。すなわち、このようなLEDは、通常は、ヘキ開やダイシングによって6つの平滑な面を持った直方体状に加工され、モールド樹脂などにより覆われる。ところが、半導体結晶の高い屈折率(3.5程度)とモールド樹脂の低い屈折率(1.5程度)との大きな相違により、これらの界面で全反射が起こりやすくなる。このため、チップ内部で発光した光がチップ外部に取り出される確率が低下する。
光取り出し効率の低下に対する改善策として、ウェットエッチング等により表面を粗面化して凹凸を形成する方法(例えば、特許文献2)がある。しかし、実装部材の上にマウントされたチップ内の底面方向への発光を取り出すには、表面を粗面化しても効果がない。
本発明は、活性層から放出される光の取り出し効率を改善した半導体発光素子及び半導体発光装置を提供することを目的とする。
上記課題を解決するために、本発明の一態様によれば、第1及び第2の主面を有し、第1の波長帯の光に対する透光性を有する基板と、前記基板の前記第1の主面上に設けられ、前記第1の波長帯の光を放出する活性層を含み、表面の少なくとも一部に第1の粗面が形成された、半導体積層構造と、前記第1の粗面の上に設けられた誘電体膜と、前記誘電体膜の上に設けられたボンディング・パッドと、前記半導体積層構造の上に設けられ、前記半導体積層構造及び前記ボンディング・パッドと電気的に接続された細線電極部と、前記基板の前記第2の主面上に設けられた第2の電極と、を備えたことを特徴とする半導体発光素子が提供される。
また、本発明のさらに他の一態様によれば、実装部材と、前記実装部材にマウントされた上記のいずれかの半導体発光素子と、を備え、前記実装部材は、前記半導体発光素子の前記基板の側面から放出される光を反射する反射部を有することを特徴とする半導体発光装置が提供される。
以下、図面を参照しつつ本発明の実施の形態について説明する。
(第1の実施の形態)
図1は、本発明の第1の実施の形態にかかる半導体発光素子の断面構造を例示する模式図である。
すなわち、本具体例の半導体発光素子は、基板1の上に、クラッド層2、活性層3、クラッド層4、電流拡散層5がこの順に積層された構造を有する。電流拡散層5の上には図示しないコンタクト層を介して電極7が設けられている。一方、基板1の裏面側の一部には電極8が形成され、残余の部分は凹凸状の粗面9とされその表面に反射膜10が被着されている。
図1は、本発明の第1の実施の形態にかかる半導体発光素子の断面構造を例示する模式図である。
すなわち、本具体例の半導体発光素子は、基板1の上に、クラッド層2、活性層3、クラッド層4、電流拡散層5がこの順に積層された構造を有する。電流拡散層5の上には図示しないコンタクト層を介して電極7が設けられている。一方、基板1の裏面側の一部には電極8が形成され、残余の部分は凹凸状の粗面9とされその表面に反射膜10が被着されている。
基板1は、活性層3から放出される光に対して透光性を有する。例えば、基板1はp型GaPからなり、クラッド層2はp型InAlP、活性層3はInGaAlP、クラッド層4はn型InAlP、電流拡散層5はn型InGaAlPにより形成できる。この場合、電流拡散層5と電極7との間に設けるコンタクト層としては、n型GaAsを用いることができる。
GaP基板1の上にInGaAlP系化合物半導体層を直接エピタキシャル成長させることは困難であるので、一旦、GaAs基板の上にInGaAlP系化合物半導体の積層構造6をエピタキシャル成長させ、その上にウェーハ接着技術によってp型GaP基板1を貼り合わせ、GaAs基板をエッチングなどによって除去することによって、本具体例の積層構造を形成できる。
また、反射膜10としては、例えば金(Au)などの金属や、誘電体などを用いることができる。この時、例えば、酸化シリコンや窒化シリコンなどを用い、その屈折率と厚みとの関係から反射率が極大となる、いわゆる「HR(High Reflectance:高反射率)コート」を用いてもよい。またさらに、反射膜10として、互いに屈折率が異なる2種類の半導体層を交互に積層させたDBR(Distributed Bragg Reflector:分布ブラッグ反射鏡)を用いてもよい。
本実施形態においては、基板1の裏面に粗面9と反射膜10とを設けることにより、活性層3から下方に放出された光の取り出し効率を改善できる。
図2は、活性層3から放出された光の取り出し経路を例示する模式図である。
活性層3から放出された光は、同図に矢印で表したように、粗面9と反射膜10によって基板1の側面1Sの方向に散乱される。散乱された光は、基板1の側面1Sに対して比較的小さな角度(側面1Sに対して垂直に近い角度)で入射するので、側面1Sにおいて全反射されることなく外部に放出される。前述したように、このような半導体発光素子は、通常は屈折率が1.5程度の透光性樹脂により封止されるため、チップ内部から放出された光は半導体層と樹脂との界面において全反射されやすい。これに対して、本実施形態においては、粗面9と反射膜10とによって光を散乱させ、基板1の側面1Sに対して小さな角度で入射させることができるので、全反射されることなく光を外部に取り出すことができる。
図2は、活性層3から放出された光の取り出し経路を例示する模式図である。
活性層3から放出された光は、同図に矢印で表したように、粗面9と反射膜10によって基板1の側面1Sの方向に散乱される。散乱された光は、基板1の側面1Sに対して比較的小さな角度(側面1Sに対して垂直に近い角度)で入射するので、側面1Sにおいて全反射されることなく外部に放出される。前述したように、このような半導体発光素子は、通常は屈折率が1.5程度の透光性樹脂により封止されるため、チップ内部から放出された光は半導体層と樹脂との界面において全反射されやすい。これに対して、本実施形態においては、粗面9と反射膜10とによって光を散乱させ、基板1の側面1Sに対して小さな角度で入射させることができるので、全反射されることなく光を外部に取り出すことができる。
また仮に、基板1の裏面に粗面9を設けずに平坦な反射膜を設けた場合、活性層3から下方に放出された光はこの反射膜により上方に向けて反射される。しかし、この場合には反射された光が活性層3を通過するため、再吸収により損失が生ずる。これに対して、本実施形態においては粗面9を設けることにより光を側面1Sの方向に散乱させ、吸収による損失を抑制できる。
また仮に、基板1の裏面の全面に電極8を形成した場合、基板1と電極8との界面に合金化領域が形成され、活性層3から放出された光が吸収され損失が生ずる。これに対して、本実施形態によれば、粗面9の上には合金化領域は存在せず、粗面9と反射膜10とにより高い効率で光を反射させることができる。その結果として、吸収による損失を抑制できる。
次に、本実施形態をInGaAlP系発光素子に適用した場合を例に挙げて、その製造方法について説明する。
図3及び図4は、本実施形態の半導体発光素子の製造工程の一部を表す工程断面図である。
まず、図3(a)に表したように、n型GaAs基板92の上に、InAlPエッチング停止層94、GaAsコンタクト層26、InGaAlP電流拡散層5、n型InAlPクラッド層4、InGaAlP活性層3、p型InAlPクラッド層2、InGaP接着層34、InAlPカバー層96を成長させる。n型GaAs基板92としては、例えば、直径3インチ、厚さ350μm、シリコン(Si)ドープでキャリア濃度は約1×1018/cm3 の鏡面仕上げのものを用いることができる。
図3及び図4は、本実施形態の半導体発光素子の製造工程の一部を表す工程断面図である。
まず、図3(a)に表したように、n型GaAs基板92の上に、InAlPエッチング停止層94、GaAsコンタクト層26、InGaAlP電流拡散層5、n型InAlPクラッド層4、InGaAlP活性層3、p型InAlPクラッド層2、InGaP接着層34、InAlPカバー層96を成長させる。n型GaAs基板92としては、例えば、直径3インチ、厚さ350μm、シリコン(Si)ドープでキャリア濃度は約1×1018/cm3 の鏡面仕上げのものを用いることができる。
エッチング停止層94の厚みは、0.2μmとすることができる。GaAsコンタクト層26は、厚さ0.02μmで、キャリア濃度は1×1018/cm3である。InGaAlP電流拡散層5は、InGaAlPからなり、厚さ1.5μmとすることができる。n型クラッド層4は、InAlPからなり、厚さ0.6μmとすることができる。活性層3は、InGaAlPからなり、厚さ0.4μmとすることができる。p型クラッド層2は、InAlPからなり、厚さ0.6μmとすることができる。InGaP接着層34の厚さは0.1μmで、InAlPカバー層96の厚さは0.15μmとすることができる。
次に、このエピタキシャルウェーハを界面活性剤で洗浄し、容積比でアンモニア1、過酸化水素水15の混合液に浸漬し、GaAs基板92の裏面側をエッチングして、エピタキシャルウェーハの裏面に付着したエピタキシャル成長の際の反応生成物などを除去する。
次に、エピタキシャルウェーハを再度界面活性剤で洗浄した後、リン酸で最表面のInAlPカバー層96を除去し、InGaP接着層34を露出させる。
しかる後に、図3(b)に表したように、GaP基板1を貼り合わせる。以下、直接接着の工程について説明する。
GaP基板1としては、例えば、直径3インチ、厚さ300μm、p型の鏡面仕上げの(100)方位のものを用いることができる。接着界面の電気抵抗を下げるために、GaP基板1の表面に高濃度層を形成してもよい。直接接着の前処理として、GaP基板1を界面活性剤で洗浄し、希弗酸に浸漬して表面の自然酸化膜を除去し、水洗をした後スピナで乾燥させる。また、エピタキシャルウェーハは、表面のカバー層96を除去した後、GaP基板1と同じく酸化膜除去のため希弗酸処理を行い、水洗とスピナ乾燥を行なう。これらの前処理は、すべてクリンルーム内の清浄な雰囲気下で行うことが望ましい。
次に、前処理を終えたエピタキシャルウェーハを、InGaP接着層34を上向きに置き、その上にGaP基板1を、鏡面が下向きになるように乗せ、室温で密着させる。
次に、直接接着の最終工程として、室温で密着しているウェーハを石英ボートに立てて並べ、拡散炉内に入れ熱処理を行う。熱処理温度は800℃、時間は1時間、雰囲気は水素を10%含むアルゴンとすることができる。この熱処理により、GaP基板1とInGaP接着層34とが一体化し、接着が完了する。
次に、図3(c)に表したように、エピタキシャルウェーハのGaAs基板92を除去する。すなわち、接着したウェーハをアンモニアと過酸化水素水の混合液に浸漬し、GaAs基板92を選択的にエッチングする。このエッチングは、InAlPエッチング停止層94で停止する。次いで、70℃のリン酸でエッチングを行い、InAlPエッチング停止層94を選択的に除去する。
以上の工程により、GaP透明基板1とInGaAlP系半導体の積層構造6とが接合されたLED用接着基板が得られる。
次に、図4(a)に表したように、GaAsコンタクト層26の上にn側電極7を形成し、GaP基板1の裏面にp側電極8を形成する。
また、GaAsコンタクト層26による吸収を防ぐため、n側電極7の周囲のコンタクト層26はエッチングにより除去する。
次に、図4(a)に表したように、GaAsコンタクト層26の上にn側電極7を形成し、GaP基板1の裏面にp側電極8を形成する。
また、GaAsコンタクト層26による吸収を防ぐため、n側電極7の周囲のコンタクト層26はエッチングにより除去する。
n側電極7としては、例えば、コンタクト層26の側から順に、AuGe(250nm)/Mo(150nm)/AuGe(250nm)/Au(300nm)なる積層構造とすることができる。また、p側電極8としては、例えば、金(Au)に5%の亜鉛(Zn)を含む金属を用いることができる。なお、このようなp側電極8の表面に、さらにAu(100nm)を介してAuSn(1000nm)などの共晶ハンダ層を設けてもよい。
次に、図4(b)に表したように基板1の裏面に粗面9を形成する。
まず、n側電極7の上及びp側電極8の上にそれぞれ保護膜11を形成する。保護膜11の材料としては、例えば、レジストや酸化シリコン、窒化シリコンなどを用いることができる。
まず、n側電極7の上及びp側電極8の上にそれぞれ保護膜11を形成する。保護膜11の材料としては、例えば、レジストや酸化シリコン、窒化シリコンなどを用いることができる。
しかる後に、p側電極8の周囲に露出したGaP基板1の裏面をエッチングして粗面9を形成する。エッチング条件としては、例えば、濃フッ酸に10分間程度浸漬する方法を用いることができる。
図5は、この方法によりGaP基板1の裏面に形成した粗面9を表す電子顕微鏡写真である。フッ酸エッチングにより、基板1の裏面は、幅及び高さが概ね1マイクロメータ前後の角錐により覆われている。このような角錐の集合体からなる粗面9により、活性層3から下方に放出される光に対して高い散乱効果が得られる。
この後、図4(c)に表したように、粗面9の上に反射膜10を被着する。
具体的には、例えば、金(Au)を真空蒸着により堆積して反射膜10を形成できる。その後、ウェーハの両面に設けた保護膜11を除去し、ダイシングなどの方法によりチップを分離すると本実施形態の半導体発光素子が得られる。
具体的には、例えば、金(Au)を真空蒸着により堆積して反射膜10を形成できる。その後、ウェーハの両面に設けた保護膜11を除去し、ダイシングなどの方法によりチップを分離すると本実施形態の半導体発光素子が得られる。
なお、反射膜10の材料として金属を用いる場合、基板1と合金化すると反射率が低下し損失が生ずる。そこで、n側電極7及びp側電極8の接触抵抗を下げるために熱処理(シンター)が必要とされる場合には、この熱処理を施した後に、反射膜10を形成するとよい。
また一方、反射膜10の材料としてオーミック金属を用いることもできる。すなわち、基板1と合金化することによる光の吸収があまり大きくない場合には、反射膜10の材料としてオーミック金属を用いてもよい。
以上説明したように、本実施形態においては、GaP基板1の裏面をフッ酸でエッチングすることにより、高い散乱効果が得られる粗面9を形成し、光の取り出し効率を改善することができる。
図6乃至図9は、本実施形態における基板1の裏面の形態を例示する模式図である。
すなわち、p側電極8は、図6に表したように基板1の裏面の中心付近において円形状に形成してもよく、図7に表したように正方形状に形成してもよい。また、図8に表したように、p側電極8を複数のパターンに分割して設けてもよい。複数のパターンに分割すると、電流の集中を緩和でき、活性層3に均一に電流を注入して幅広い領域で発光させることができる。
すなわち、p側電極8は、図6に表したように基板1の裏面の中心付近において円形状に形成してもよく、図7に表したように正方形状に形成してもよい。また、図8に表したように、p側電極8を複数のパターンに分割して設けてもよい。複数のパターンに分割すると、電流の集中を緩和でき、活性層3に均一に電流を注入して幅広い領域で発光させることができる。
また一方、図9に表したように、基板1の裏面の中心付近に第1のパターン8Aを設け、周囲に延伸する細線状の第2のパターン8Bに接続してもよい。このようにしても、活性層3に対して電流を均一に注入して幅広い領域で発光させることができる。
図6乃至図9に表したものは一例に過ぎず、例えば、p側電極8のパターン形状は、多角形状や楕円形状あるいはその他各種の形状としてもよい。また、その数や配置についても同様であり、各種の変型例も本発明の範囲に包含される。
図10は、本実施形態の変型例にかかる半導体発光素子を表す模式断面図である。同図については、図1乃至図9に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
本変型例においては、基板1の側面1Sがテーパ状に傾斜し、基板1が角錐台状に形成されている。そして、側面1Sには粗面9が形成されている。さらに、基板1の底面、すなわちp側電極8が設けられた下面から側面1Sの途中までの領域において、粗面9の表面に反射膜10が設けられている。
本変型例においては、基板1の側面1Sがテーパ状に傾斜し、基板1が角錐台状に形成されている。そして、側面1Sには粗面9が形成されている。さらに、基板1の底面、すなわちp側電極8が設けられた下面から側面1Sの途中までの領域において、粗面9の表面に反射膜10が設けられている。
反射膜10が設けられていない粗面9は、光の取り出し効率を上げる作用を有する。
図11は、粗面9における光の取り出しを説明するための模式図である。
すなわち、基板1の側面1Sに錐状の粗面9が形成されている場合、基板1の内部を矢印Aの方向に進行した光は、粗面9の表面において臨界角よりも大きい角度で入射すると矢印Bの方向に全反射される。しかし、この反射光が対向する粗面9に入射した時には、その入射角度は臨界角よりも小さくなり、基板1から外部に取り出すことができる。このように、基板1内を進む光が粗面9の凸部に入射すると、全反射を繰り返した後に矢印Cで表したように外部に取り出すことができる。
図11は、粗面9における光の取り出しを説明するための模式図である。
すなわち、基板1の側面1Sに錐状の粗面9が形成されている場合、基板1の内部を矢印Aの方向に進行した光は、粗面9の表面において臨界角よりも大きい角度で入射すると矢印Bの方向に全反射される。しかし、この反射光が対向する粗面9に入射した時には、その入射角度は臨界角よりも小さくなり、基板1から外部に取り出すことができる。このように、基板1内を進む光が粗面9の凸部に入射すると、全反射を繰り返した後に矢印Cで表したように外部に取り出すことができる。
図12は、本変型例における光の取り出し経路を例示した模式図である。
図11に関して前述したように、反射膜10が設けられていない粗面9においては高い効率で光を外部に取り出すことができる。
一方、この半導体発光素子を銀ペーストや半田などの接着剤30によりマウントした状態において、図示したように接着剤30がチップの側面に這い上がることがある。このように接着剤30が這い上がった部分においては、光を取り出すことができない。これに対して、本変型例においては、チップのマウント面の近傍では、粗面9に反射膜10を被着することにより、光の取り出しを促進できる。すなわち、接着剤30が這い上がる領域においては、チップ内部の光を反射膜10により反射させ、外部に取り出すことを可能としている。その結果として、光の取り出し効率を改善できる。
図11に関して前述したように、反射膜10が設けられていない粗面9においては高い効率で光を外部に取り出すことができる。
一方、この半導体発光素子を銀ペーストや半田などの接着剤30によりマウントした状態において、図示したように接着剤30がチップの側面に這い上がることがある。このように接着剤30が這い上がった部分においては、光を取り出すことができない。これに対して、本変型例においては、チップのマウント面の近傍では、粗面9に反射膜10を被着することにより、光の取り出しを促進できる。すなわち、接着剤30が這い上がる領域においては、チップ内部の光を反射膜10により反射させ、外部に取り出すことを可能としている。その結果として、光の取り出し効率を改善できる。
本変型例における基板1の側面1Sのテーパは、例えば、ダイシングにより形成できる。すなわち、断面がV字状のダイシング・ブレードを用いて基板1を裏面側からダイシングすることにより、V字状の溝を形成できる。または、エッチングによりV字状の溝を形成することも可能である。このようにして形成したV字状の溝に沿ってチップを分離することにより、テーパ状の側面1Sが得られる。またこの時、V字状の溝を形成した状態、あるいはチップに分離した後に、図4(b)に関して前述したような粗面化の処理を施すことにより、粗面9を形成できる。
図13は、本実施形態の他の変型例にかかる半導体発光素子を表す模式図である。
すなわち、本変型例においては、基板1の下方のみがテーパ状に加工されている。そして、基板1の側面1Sには粗面9が形成されている。またさらに、テーパ状の部分においては、粗面9の上に反射膜10が被着されている。
このようにすると、接着剤30の這い上がりによる光の遮蔽を防ぐことができると同時に、反射膜10により反射された光が矢印Aで例示したように、垂直な側面1Sに入射されやすくなる。その結果として、光の取り出し効率をさらに上げることが可能となる。
すなわち、本変型例においては、基板1の下方のみがテーパ状に加工されている。そして、基板1の側面1Sには粗面9が形成されている。またさらに、テーパ状の部分においては、粗面9の上に反射膜10が被着されている。
このようにすると、接着剤30の這い上がりによる光の遮蔽を防ぐことができると同時に、反射膜10により反射された光が矢印Aで例示したように、垂直な側面1Sに入射されやすくなる。その結果として、光の取り出し効率をさらに上げることが可能となる。
なお、本変型例の半導体発光素子を製造するには、断面がV字状のダイシング・ブレードやエッチングなどを用いて基板1の裏面にV字状の溝を形成する際に、溝の深さを調節すればよい。V字状の溝を形成した後に、スクライブあるいは厚みの薄いダイシング・ブレードにて残余の部分を切り離す。こうすると、V字状の溝の側面がテーパ部となり、残余の部分が垂直な側面となる。
(第2の実施の形態)
次に、本発明の第2の実施の形態として、チップ裏面に凹部を有する半導体発光素子について説明する。
図14は、本実施形態の半導体発光素子を実装部材にマウントした状態の断面構造を例示する模式図である。
すなわち、本実施形態の半導体発光素子も、基板1と、半導体積層構造6と、を有する。半導体積層構造6は、活性層やクラッド層などを適宜含み、電極7及び8を介して電流を注入することにより発光を生ずる。この半導体発光素子は、リードフレームや実装基板などの実装部材28に接着剤30によってマウントされている。
次に、本発明の第2の実施の形態として、チップ裏面に凹部を有する半導体発光素子について説明する。
図14は、本実施形態の半導体発光素子を実装部材にマウントした状態の断面構造を例示する模式図である。
すなわち、本実施形態の半導体発光素子も、基板1と、半導体積層構造6と、を有する。半導体積層構造6は、活性層やクラッド層などを適宜含み、電極7及び8を介して電流を注入することにより発光を生ずる。この半導体発光素子は、リードフレームや実装基板などの実装部材28に接着剤30によってマウントされている。
そして、本実施形態においては、半導体発光素子の裏面に錐状の凹部20が基板の側面15とオーバーラップしないように設けられている。凹部20は、角錐状であってもよく、円錐状であってもよい。電極8はこの凹部の例えば中央付近に設けられている。このような凹部20を設けることにより、光の取り出し効率を上げることができる。以下、この点について、比較例と対比しつつ説明する。
すなわち、比較例として、半導体発光素子の裏面は平坦に形成され、その中心付近に電極が設けられたものを考える。ところが、このような半導体発光素子を実装部材にマウントする場合、銀ペーストや半田などの接着剤が素子の周囲にはみ出して、素子の側面に這い上がることがある。従って、接着剤が這い上がった部分においては光の取り出しができない。また一方、活性層から下方に放出された光は素子の平坦な裏面により反射され、この反射光は活性層において吸収されるために損失が生ずる。
これに対して、本実施形態においては、半導体発光素子の裏面に錐状の凹部20を設けることにより、図14に表したように、活性層から放出された光を基板の側面1Sに向けて反射させ、活性層を介することなく外部に取り出すことができる。つまり、活性層の吸収による損失を抑制できる。
さらにまた、凹部20が余剰の接着剤30を吸収するため、接着剤30の素子の側面1Sへの這い上がりを抑制できる。従って、凹部20において側面1Sに向けて反射された光は、接着剤30に遮られることなく外部に取り出される。
さらにまた、凹部20が余剰の接着剤30を吸収するため、接着剤30の素子の側面1Sへの這い上がりを抑制できる。従って、凹部20において側面1Sに向けて反射された光は、接着剤30に遮られることなく外部に取り出される。
本実施形態の半導体発光素子における凹部20の側面は、素子のマウント面に対して、例えば、25度乃至45度程度の傾斜角度を有する。このような凹部20は、例えば、ドライエッチングやレーザ加工などにより形成できる。
図15及び図16は、ドライエッチングにより形成するプロセスを例示する工程断面図である。
すなわち、まず、図15(a)に表したように、凹部を形成すべき基板1の裏面上にレジストなどの比較的柔軟な材料からなるマスク層40を形成する。
図15及び図16は、ドライエッチングにより形成するプロセスを例示する工程断面図である。
すなわち、まず、図15(a)に表したように、凹部を形成すべき基板1の裏面上にレジストなどの比較的柔軟な材料からなるマスク層40を形成する。
次に、図15(b)に表したように、プレス42をマスク層40に圧接させる。ここで、プレス42には、形成すべき凹部20に対応した突起42Pが形成されている。
このようにプレスを圧接すると、図15(c)に表したように、マスク層40に突起42Pに対応した凹部44が形成される。
このようにプレスを圧接すると、図15(c)に表したように、マスク層40に突起42Pに対応した凹部44が形成される。
次に、図16(a)に表したように、イオンミリングやRIE(reactive ion etching)などの異方性エッチングによりマスク層40の上方からエッチングする。すると、マスク層40がエッチングされ、そのパターンが下地の基板1に転写される。図16(b)に表したようにマスク層40のエッチングが進行し、図16(c)に表したようにマスク層40が完全にエッチングされた時、下地の基板1の表面に凹部20が形成されている。
また、以上説明したプロセスとは別に、例えば、レーザ加工により基板1の裏面に凹部20を形成することも可能である。この場合には、基板1の裏面にレーザを走査させながら照射し、所定量ずつ順次エッチングする。レーザの走査範囲を徐々に縮小させることより、錐状の凹部20を形成できる。
図17は、本実施形態の変型例にかかる半導体発光素子を表す模式断面図である。
本変型例においては、凹部20のうちで電極8が形成されていない部分に反射膜10が被着されている。反射膜10は、第1実施形態に関して前述した各種のものを用いることが可能である。
本変型例においては、凹部20のうちで電極8が形成されていない部分に反射膜10が被着されている。反射膜10は、第1実施形態に関して前述した各種のものを用いることが可能である。
反射膜10を設けることにより、凹部20における光の反射率をさらに上げることができる。その結果として、活性層から下方に放出された光を高い効率で反射させ、側面1Sを介して取り出すことができる。
さらに、本実施形態において、図11に関して前述したような粗面を側面1Sに設けてもよい。
さらに、本実施形態において、図11に関して前述したような粗面を側面1Sに設けてもよい。
(第3の実施の形態)
次に、本発明の第3の実施の形態として、ボンディング・パッドの下における光の損失を低減した半導体発光素子について説明する。
図18は、本実施形態にかかる半導体発光素子の断面構造を例示する模式図である。
また、図19は、この半導体発光素子の表面に形成された電極パターンを例示する平面図である。
これらの図面についても、図1乃至図17に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
次に、本発明の第3の実施の形態として、ボンディング・パッドの下における光の損失を低減した半導体発光素子について説明する。
図18は、本実施形態にかかる半導体発光素子の断面構造を例示する模式図である。
また、図19は、この半導体発光素子の表面に形成された電極パターンを例示する平面図である。
これらの図面についても、図1乃至図17に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
本実施形態においては、半導体積層構造6の上に形成された電極7は、ボンディング・パッド7Aと、これに接続された細線電極部7Bと、を有する。ボンディング・パッド7Aは、図示しない外部回路と接続するための金ワイヤなどを接続する部分である。一方、細線電極部7Bは、オーミックGaAs層26を介して半導体層との電気的なコンタクトを得る部分である。チップの一辺のサイズは、概ね200マイクロメータ乃至1ミリメータ程度であり、ボンディング・パッド7Aの直径は、概ね100マイクロメータ乃至150マイクロメータ程度であり、細線電極部7Bの線幅は、概ね2マイクロメータ乃至10マイクロメータ程度とすることができる。
そして、本実施形態においては、ボンディング・パッド7Aの下の半導体積層構造6の表面に粗面9が形成され、さらにその上に誘電体層50が設けられている。粗面9は、第1実施形態に関して前述したものと同様とすることができる。また、誘電体層50は、例えば、SOG(spin on glass)により形成することができる。ボンディング・パッド7Aの下をこのような構造にすると、半導体発光素子からの光の取り出し効率を改善できる。以下、この点について、比較例を参照しつつ説明する。
図20は、本発明者が本発明に至る過程で検討した半導体発光素子の模式断面図である。
本比較例の場合、半導体積層構造6の表面は平坦であり、その上に半導体からなる電流ブロック層52が設けられている。例えば、半導体積層構造が赤色光を発光するInGaAlP系化合物半導体からなる場合、電流ブロック層52としてノンドープのInGaPなどを用いることができる。電流ブロック層52は、ボンディング・パッド7Aからその下の半導体層への電流の注入を遮断する役割を有する。すなわち、ボンディング・パッド7Aの下で発光が生じても、その光はボンディング・パッド7Aに遮蔽されて外部に取り出すことが容易でない。このため、このような電流ブロック層52を設けてボンディング・パッド7Aの下を非発光領域NEとする。
ところが、この比較例の構造においては、細線電極部7Bから電流注入されて生じた発光が矢印Aで表したようにボンディング・パッド7Aの下に向かった場合、GaAsコンタクト層26により吸収されて損失が生ずるという問題がある。また、ボンディング・パッド7Aの下で反射された光は、矢印Bで表したように、対向する電極8に向かって進み、電極8の近傍に形成されている合金化領域において吸収されるため損失が生ずる。また一方、細線電極7Bの下で生じた発光は、比較的大きな入射角度で基板1の側面1Sに入射するため、側面1Sにおいて全反射されやすい。このため、光の取り出し効率が低下するという問題もある。
これに対して、本実施形態においては、まず、ボンディング・パッド7Aの下に誘電体層50を設けることにより、電流ブロック効果と反射率の増大効果が得られる。すなわち、誘電体層50は絶縁性であるので、電流を確実に遮断でき、ボンディング・パッド7Aの下での発光を確実に抑制できる。
またさらに、誘電体層50を設けることにより、活性層3から放出された光を高い効率で反射させることができる。例えば、誘電体層50の材料として酸化シリコンを用いた場合、その下のInGaAlP層の屈折率nを3.2、酸化シリコンの屈折率nを1.45とすると、これら界面における全反射の臨界角は約27度と小さくなる。つまり、活性層から放出され誘電体層50に入射した光のうちで、入射角が27度以上の光は全反射される。またこの場合、入射角が27度以下の光に対しても約14パーセントの反射が生ずる。このように、誘電体層50を設けることにより、活性層3から放出された光を高い効率で反射させることができる。
またさらに、誘電体層50を設けることにより、活性層3から放出された光を高い効率で反射させることができる。例えば、誘電体層50の材料として酸化シリコンを用いた場合、その下のInGaAlP層の屈折率nを3.2、酸化シリコンの屈折率nを1.45とすると、これら界面における全反射の臨界角は約27度と小さくなる。つまり、活性層から放出され誘電体層50に入射した光のうちで、入射角が27度以上の光は全反射される。またこの場合、入射角が27度以下の光に対しても約14パーセントの反射が生ずる。このように、誘電体層50を設けることにより、活性層3から放出された光を高い効率で反射させることができる。
さらに本実施形態によれば、半導体積層構造6の表面に粗面9を設けることにより、光を散乱させることができる。その結果として、図21に矢印Aで例示したように、ボンディング・パッド7Aの下で散乱された光を素子の側面1Sに向けて反射させ、外部に取り出すことができる。
図22は、本実施形態の変型例にかかる半導体発光素子を表す模式断面図である。
すなわち、本変形例においては、基板1の側面1Sに粗面9が設けられている。このような粗面9を設けることにより、図11に関して前述したように多重反射を利用して光の取り出し効率を上げることができる。つまり、細線電極部7Bの下において生じた発光や、ボンディング・パッド7Aの下の粗面9において散乱された光を側面1Sから高い効率で取り出すことができる。
すなわち、本変形例においては、基板1の側面1Sに粗面9が設けられている。このような粗面9を設けることにより、図11に関して前述したように多重反射を利用して光の取り出し効率を上げることができる。つまり、細線電極部7Bの下において生じた発光や、ボンディング・パッド7Aの下の粗面9において散乱された光を側面1Sから高い効率で取り出すことができる。
図23は、本実施形態の第2の変型例にかかる半導体発光素子を表す模式断面図である。 すなわち、本変形例においては、基板1の側面1Sがテーパ状に傾斜して形成されている。このようにすると、細線電極部7Bの下において生じた発光や、ボンディング・パッド7Aの下で反射された光を、側面1Sに対してより小さな入射角度で入射させることができる。その結果として、側面1Sにおける全反射を抑制し、光の取り出し効率をさらに上げることが可能となる。また、本変型例において側面1Sに、図22に表したものと同様の粗面9を設けてもよい。
(第4の実施の形態)
次に、本発明の第4の実施の形態として、ボンディング・パッドの下からの光の取り出し効率を向上させた半導体発光素子について説明する。
図24は、本実施形態の半導体発光素子の断面構造を例示する模式図である。
また、図25は、この半導体発光素子のボンディング・パッドの部分の拡大図である。これらの図面については、図1乃至図23に関して前述したものと同様の要素については、同一の符号を付して詳細な説明は省略する。
次に、本発明の第4の実施の形態として、ボンディング・パッドの下からの光の取り出し効率を向上させた半導体発光素子について説明する。
図24は、本実施形態の半導体発光素子の断面構造を例示する模式図である。
また、図25は、この半導体発光素子のボンディング・パッドの部分の拡大図である。これらの図面については、図1乃至図23に関して前述したものと同様の要素については、同一の符号を付して詳細な説明は省略する。
本実施形態においては、素子の上面に形成された電極7が、ボンディング・パッド7Cと延伸電極部7Dとにより形成されている。ただし、ボンディング・パッド7Cのパターン面積は、ここに接続される金(Au)などのワイヤの融着部80よりも小さく形成されている。例えば、直径が20マイクロメータ乃至30マイクロメータ程度の金ワイヤをボールボンディングした場合、融着部80は、直径が80マイクロメータ乃至120マイクロメータ程度の略円形となる。これに対して、本実施形態の発光素子のボンディング・パッド7Cの直径は、例えば40マイクロメータ乃至70マイクロメータ程度とする。そして、ワイヤ・ボンディングに対する強度を確保し、電流を広範囲に拡散させるために、ボンディング・パッド7Cから延伸電極部7Dを延伸させる。ボンディング・パッド7Cと延伸電極部7Dの下は、いずれも図示しないコンタクト層などを介して電流を注入できる構造とする。
図26は、融着部80の下で生じた発光の一部を延伸電極70の隙間から外部に取り出す様子を例示した模式図である。
一般に、ボンディング・パッド7Cの下で生じた発光はボンディング・パッド7Cにより遮られて外部にそのまま取り出すことができない。また、ボンディング・パッド7Cの下で半導体層に電流を注入する構造とした場合には、ボンディング・パッド7Cの下に金属と半導体との合金化領域18が形成される。この合金化領域18が発光を吸収するために損失が生ずる。従って、ボンディング・パッド7Cをワイヤの融着部80のサイズよりも大きく形成すると光の取り出し効率が低下してしまう。
一般に、ボンディング・パッド7Cの下で生じた発光はボンディング・パッド7Cにより遮られて外部にそのまま取り出すことができない。また、ボンディング・パッド7Cの下で半導体層に電流を注入する構造とした場合には、ボンディング・パッド7Cの下に金属と半導体との合金化領域18が形成される。この合金化領域18が発光を吸収するために損失が生ずる。従って、ボンディング・パッド7Cをワイヤの融着部80のサイズよりも大きく形成すると光の取り出し効率が低下してしまう。
これに対して、本実施形態によれば、ボンディング・パッド7Cのサイズをワイヤの融着部80よりも小さくすることにより、図26に表したように、融着部80の下で生じた発光の一部を、延伸電極部7Dの隙間から外部に取り出すことが可能となる。従って、本実施形態の場合、基板1は、活性層3から放出される光に対して必ずしも透明である必要はない。ただし、本実施形態は、基板1が透明の半導体発光素子に適用しても同様の効果が得られることはもちろんである。
図27は、本実施形態における電極パターンを例示する模式図である。
すなわち、 ワイヤの融着部80よりも小さなボンディング・パッド7Cが設けられ、幅の狭い延伸電極部7Fが放射状に接続されている。融着部80の下において生じた発光は、延伸電極部7Fの間から外部に取り出すことが可能である。また、さらに幅の狭い細線電極部7Eをチップの周囲まで延在させることにより、広い範囲にわたって電流を均一に注入して幅広い範囲で発光させることが可能となる。
図27は、本実施形態における電極パターンを例示する模式図である。
すなわち、 ワイヤの融着部80よりも小さなボンディング・パッド7Cが設けられ、幅の狭い延伸電極部7Fが放射状に接続されている。融着部80の下において生じた発光は、延伸電極部7Fの間から外部に取り出すことが可能である。また、さらに幅の狭い細線電極部7Eをチップの周囲まで延在させることにより、広い範囲にわたって電流を均一に注入して幅広い範囲で発光させることが可能となる。
図28は、本実施形態における電極パターンの他の具体例を表す模式図である。
すなわち、本具体例においては、融着部80の下の部分で、幅の広い延伸電極部7Dが形成され、これ以外の部分においては、幅の狭い延伸電極部7Fが形成されている。融着部80の下において延伸電極部7Dを幅広に形成することにより、ワイヤ・ボンディングに対する強度を上げることができる。つまり、ワイヤ・ボンディングの際に印加される圧力や超音波などに対して、半導体層をより確実に保護できる。また、融着部80の外側の部分において幅の狭い延伸電極部7Fと、さらに幅の狭い細線電極部7Eを形成することにより、広い範囲にわたって電流を均一に注入しつつ、発光を遮蔽せずに高い効率で取り出すことができる。
すなわち、本具体例においては、融着部80の下の部分で、幅の広い延伸電極部7Dが形成され、これ以外の部分においては、幅の狭い延伸電極部7Fが形成されている。融着部80の下において延伸電極部7Dを幅広に形成することにより、ワイヤ・ボンディングに対する強度を上げることができる。つまり、ワイヤ・ボンディングの際に印加される圧力や超音波などに対して、半導体層をより確実に保護できる。また、融着部80の外側の部分において幅の狭い延伸電極部7Fと、さらに幅の狭い細線電極部7Eを形成することにより、広い範囲にわたって電流を均一に注入しつつ、発光を遮蔽せずに高い効率で取り出すことができる。
図29(a)は、本実施形態の変型例にかかる半導体発光素子の電極7の部分を拡大した模式平面図であり、同図(b)はその模式断面図である。
すなわち、本変型例においては、融着部80の下(例えば、図27、図28において一点鎖線により表した融着部80の部分である)で、電極7(延伸電極部7D、7F、ボンディング・パッド7Cなど)が形成されていない部分の半導体層の表面に、発光に対して透光性を有する透明膜21が被覆されている。このような透明膜21を設けることにより、ワイヤ・ボンディングに対する強度を上げることができる。また、半導体発光素子を樹脂により封止する際にも、半導体層を保護することができる。またさらに、透明膜21を設けることにより、ボンディング・パッド7Cの下において生じた発光の一部をより効率的に外部に取り出すことが可能となる。すなわち、図29に矢印Aで例示したように、ボンディング・パッド7Cの下で生じた発光を透明膜21に入射させ透明膜21の表面で反射させることにより透明膜21の中を伝搬させることができる。このようにして、融着部80の下で生じた発光を透明膜21を伝搬させて取り出すことができる。
すなわち、本変型例においては、融着部80の下(例えば、図27、図28において一点鎖線により表した融着部80の部分である)で、電極7(延伸電極部7D、7F、ボンディング・パッド7Cなど)が形成されていない部分の半導体層の表面に、発光に対して透光性を有する透明膜21が被覆されている。このような透明膜21を設けることにより、ワイヤ・ボンディングに対する強度を上げることができる。また、半導体発光素子を樹脂により封止する際にも、半導体層を保護することができる。またさらに、透明膜21を設けることにより、ボンディング・パッド7Cの下において生じた発光の一部をより効率的に外部に取り出すことが可能となる。すなわち、図29に矢印Aで例示したように、ボンディング・パッド7Cの下で生じた発光を透明膜21に入射させ透明膜21の表面で反射させることにより透明膜21の中を伝搬させることができる。このようにして、融着部80の下で生じた発光を透明膜21を伝搬させて取り出すことができる。
この時、発光素子を封止する透明樹脂(屈折率は1.5程度である)よりも屈折率が小さい材料により透明膜21を形成するとよい。このような透明膜21は、例えば、SOG(Spin On Glass)法により形成することができる。SOG法を用いる場合、原料としては、例えば、無機シリケート系あるいは、メチルシロキサン系などの有機シリケート系の液体状のSOG材料をスピンコート法により、ウェーハの表面に塗布する。しかる後に、例えば、300〜400℃において熱処理を施すことにより、透明なシリコン酸化膜が得られる。このようにして得られるシリコン酸化膜の屈折率は、1.4あるいはそれ以下であり、本変型例における透明膜21として用いることができる。
また、透明膜21の厚みを電極7の厚みと同程度にすると、ワイヤ・ボンディングに対する強度を上げることができる。ただし、透明膜21の厚みが電極7よりも薄い場合であっても、光の取り出し効果は得られる。
なお、本変型例においても、第1の実施の形態に関して前述したように、透光性の基板の裏面に凹凸状の粗面を形成したり、また、第2の実施の形態に関して前述したように、透光性の基板の裏面に凹部を設けると、光の取り出し効率をさらに改善できる。
図30は、本実施形態の他の変型例にかかる半導体発光素子を表す模式断面図である。 すなわち、本変型例においては、半導体層の表面に粗面9が形成されている。粗面9を形成することにより、図11に関して前述したように多重反射を利用して光の取り出し効率を上げることができる。すなわち、融着部80の下の領域においても、それ以外の発光領域においても、活性層3から放出された光を高い効率で取り出すことが可能となる。
図31は、本実施形態のさらに他の変型例にかかる半導体発光素子を表す模式断面図である。
すなわち、本変型例は、図29に表した変型例と図30に表した変型例とを組み合わせた構造を有する。融着部80の下において、透明膜21と粗面9とを設けることにより、反射効果と散乱効果とを促進させ、融着部80の下で生じた発光をより高い効率で外部に取り出すことが可能となる。
すなわち、本変型例は、図29に表した変型例と図30に表した変型例とを組み合わせた構造を有する。融着部80の下において、透明膜21と粗面9とを設けることにより、反射効果と散乱効果とを促進させ、融着部80の下で生じた発光をより高い効率で外部に取り出すことが可能となる。
(第5の実施の形態)
次に、本発明の第5の実施の形態として、本発明の半導体発光素子を搭載した半導体発光装置について説明する。すなわち、第1乃至第4実施形態に関して前述した半導体発光素子を、リードフレームや基板などに実装することにより、高輝度の半導体発光装置が得られる。
次に、本発明の第5の実施の形態として、本発明の半導体発光素子を搭載した半導体発光装置について説明する。すなわち、第1乃至第4実施形態に関して前述した半導体発光素子を、リードフレームや基板などに実装することにより、高輝度の半導体発光装置が得られる。
図32は、本実施形態の半導体発光装置を表す模式断面図である。すなわち、本具体例の半導体発光装置は、「砲弾型」などと呼ばれる樹脂封止型の半導体発光装置である。
リード102の上部には、カップ部102Cが設けられ、半導体発光素子101は、このカップ部102Cの底面に接着剤などによりマウントされている。そして、もうひとつのリード103にワイヤ104により配線が施されている。カップ部102Cの内壁面は、光反射面102Rを構成し、半導体発光素子101から放出された光を反射して上方に取り出すことができる。本具体例においては、特に、半導体発光素子101の透明基板の側面などから放出される光を光反射面102Rにより反射させて上方に取り出すことができる。
リード102の上部には、カップ部102Cが設けられ、半導体発光素子101は、このカップ部102Cの底面に接着剤などによりマウントされている。そして、もうひとつのリード103にワイヤ104により配線が施されている。カップ部102Cの内壁面は、光反射面102Rを構成し、半導体発光素子101から放出された光を反射して上方に取り出すことができる。本具体例においては、特に、半導体発光素子101の透明基板の側面などから放出される光を光反射面102Rにより反射させて上方に取り出すことができる。
そして、カップ部102Cの周囲は、光透過性の樹脂107により封止されている。樹脂107の光取り出し面107Eは、集光曲面を形成し、半導体発光素子101から放出される光を適宜集光させて所定の配光分布が得られるようにすることができる。
図33は、半導体発光装置の他の具体例を表す模式断面図である。すなわち、本具体例においては、半導体発光素子101を封止する樹脂107は、その光軸107Cを中心軸とした回転対称であり、中心において半導体発光素子101の方向に後退し集束する形状を有する。このような形状の樹脂107を採用することにより、広角に光を分散させる配光特性が得られる。
図34は、半導体発光装置のさらに他の具体例を表す模式断面図である。すなわち、本具体例は、「表面実装型」などと称されるものであり、半導体発光素子101は、リード102の上にマウントされ、もうひとつのリード103にワイヤ104により接続されている。これらリード102、103は、第1の樹脂109にモールドされており、半導体発光素子101は、透光性を有する第2の樹脂107により封止されている。第1の樹脂109は、例えば、酸化チタンの微粒子などを分散させることにより、光反射性が高められている。そして、その内壁面109Rが光反射面として作用し、半導体発光素子101から放出された光を外部に導く。すなわち、半導体発光素子101の側面などから放出される光を上方に取り出すことができる。
図35は、半導体発光装置のさらに他の具体例を表す模式断面図である。すなわち、本具体例も、「表面実装型」などと称されるものであり、半導体発光素子101は、リード102の上にマウントされ、もうひとつのリード103にワイヤ104により接続されている。これらリード102、103の先端は、半導体発光素子101とともに、透光性を有する樹脂107にモールドされている。
図36は、半導体発光装置のさらに他の具体例を表す模式断面図である。本具体例においては、図32に関して前述したものと類似した構造が採用されているが、さらに半導体発光素子101を覆うように、蛍光体108が設けられている。蛍光体108は、半導体発光素子101から放出された光を吸収し、波長変換する役割を有する。例えば、半導体発光素子101から紫外線あるいは青色光の一次光が放出され、蛍光体108は、この一次光を吸収して赤色や緑色などの異なる波長の2次光を放出する。例えば、3種類の蛍光体を混合させ、半導体発光素子101から放出される紫外線を蛍光体108に吸収させて、青色光と緑色光と赤色光からなる白色光を放出させることもできる。
なお、蛍光体108は、半導体発光素子101の表面に塗布してもよく、あるいは樹脂107に含有させてもよい。
なお、蛍光体108は、半導体発光素子101の表面に塗布してもよく、あるいは樹脂107に含有させてもよい。
そして、図32乃至図36に表したいずれの半導体発光装置においても、第1乃至第4実施形態に関して前述した半導体発光素子を設けることにより、半導体発光素子101の上面や側面から高い効率で光を取り出して、輝度の高い半導体発光装置を提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子や半導体発光装置の構造などに関する各種の変型例も本発明の範囲に包含される。
例えば、半導体発光素子を構成する層構造の詳細などに関して当業者が適宜設計変更したものも、本発明の要旨を含む限り本発明の範囲に包含される。例えば、活性層として、InGaAlP系の他にも、GaxIn1−xAsyN1−y(0≦x≦1、0≦y<1)系や、AlGaAs系、InGaAsP系など、様々な材料を用いることもできる。同様に、クラッド層や光ガイド層などについても、様々な材料を用いることもできる。
また、光を透過させる基板を持つLED製造方法の代表例として説明したウェーハ接着は、従来より知られているAlGaAs系など厚いエピタキシャル成長で透明基板を得るLEDにも適用できる。
例えば、半導体発光素子を構成する層構造の詳細などに関して当業者が適宜設計変更したものも、本発明の要旨を含む限り本発明の範囲に包含される。例えば、活性層として、InGaAlP系の他にも、GaxIn1−xAsyN1−y(0≦x≦1、0≦y<1)系や、AlGaAs系、InGaAsP系など、様々な材料を用いることもできる。同様に、クラッド層や光ガイド層などについても、様々な材料を用いることもできる。
また、光を透過させる基板を持つLED製造方法の代表例として説明したウェーハ接着は、従来より知られているAlGaAs系など厚いエピタキシャル成長で透明基板を得るLEDにも適用できる。
また、半導体発光素子の形状やサイズについても、当業者が適宜設計変更したものも、本発明の要旨を含む限り本発明の範囲に包含される。
さらにまた、本発明の実施の形態のうちの任意のいくつかを組み合わせて得られる半導体発光素子及び半導体発光装置も、同様に本発明の範囲に属する。具体的には、例えば、本発明の第1の実施の形態と、本発明の第2〜第4の実施の形態のいずれか、とを組み合わせて得られる半導体発光素子及び半導体発光装置も、同様に本発明の範囲に属する。また例えば、第3の実施の形態と第4の実施の形態とを組み合わせてもよい。その他の技術的に可能ないかなる組合せについても、同様に本発明の範囲に包含される。
その他、本発明の実施の形態として上述した半導体発光素子及び半導体発光装置を基にして、当業者が適宜設計変更して実施しうるすべての半導体発光素子及び半導体発光装置も同様に本発明の範囲に属する。
その他、本発明の実施の形態として上述した半導体発光素子及び半導体発光装置を基にして、当業者が適宜設計変更して実施しうるすべての半導体発光素子及び半導体発光装置も同様に本発明の範囲に属する。
1 基板
1S 側面
2 クラッド層
3 活性層
4 クラッド層
5 電流拡散層
6 半導体積層構造
7,8 電極
7A、7C ボンディング・パッド
7B、7E 細線電極部
7D、7F 延伸電極部
7C ボンディング・パッド
7E 細線電極部
8A、8B 電極パターン
9 粗面
10 反射膜
11 保護膜
18 合金化領域
20 凹部
21 透明膜
26 コンタクト層
28 実装部材
30 接着剤
50 誘電体層
52 電流ブロック層
80 融着部
1S 側面
2 クラッド層
3 活性層
4 クラッド層
5 電流拡散層
6 半導体積層構造
7,8 電極
7A、7C ボンディング・パッド
7B、7E 細線電極部
7D、7F 延伸電極部
7C ボンディング・パッド
7E 細線電極部
8A、8B 電極パターン
9 粗面
10 反射膜
11 保護膜
18 合金化領域
20 凹部
21 透明膜
26 コンタクト層
28 実装部材
30 接着剤
50 誘電体層
52 電流ブロック層
80 融着部
Claims (7)
- 第1及び第2の主面を有し、第1の波長帯の光に対する透光性を有する基板と、
前記基板の前記第1の主面上に設けられ、前記第1の波長帯の光を放出する活性層を含み、表面の少なくとも一部に第1の粗面が形成された、半導体積層構造と、
前記第1の粗面の上に設けられた誘電体膜と、
前記誘電体膜の上に設けられたボンディング・パッドと、
前記半導体積層構造の上に設けられ、前記半導体積層構造及び前記ボンディング・パッドと電気的に接続された細線電極部と、
前記基板の前記第2の主面上に設けられた第2の電極と、
を備えたことを特徴とする半導体発光素子。 - 前記基板の側面は、テーパ状に傾斜していることを特徴とする請求項1記載の半導体発光素子。
- 前記基板の側面には、粗面が形成されていることを特徴とする請求項1または2に記載の半導体発光素子。
- 前記基板の側面に形成される粗面は、角錐の集合体であることを特徴とする請求項1〜3のいずれか1つに記載の半導体発光素子。
- 前記誘電体膜は、主にSOGから組成されていることを特徴とする請求項1〜4のいずれか1つに記載の半導体発光素子。
- 実装部材と、
前記実装部材にマウントされた請求項1〜5のいずれか1つに記載の半導体発光素子と、
を備え、
前記実装部材は、前記半導体発光素子の前記基板の側面から放出される光を反射する反射部を有することを特徴とする半導体発光装置。 - 前記半導体発光素子に接続されたワイヤをさらに備え、
前記半導体発光素子は、前記半導体積層構造の上に設けられ前記ワイヤの融着部に接続され且つ前記融着部よりも小なるパターンのボンディング・パッドを有することを特徴とする請求項6記載の半導体発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010290849A JP2011066453A (ja) | 2010-12-27 | 2010-12-27 | 半導体発光素子及び半導体発光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010290849A JP2011066453A (ja) | 2010-12-27 | 2010-12-27 | 半導体発光素子及び半導体発光装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005065589A Division JP2006253298A (ja) | 2005-03-09 | 2005-03-09 | 半導体発光素子及び半導体発光装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011066453A true JP2011066453A (ja) | 2011-03-31 |
Family
ID=43952285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010290849A Pending JP2011066453A (ja) | 2010-12-27 | 2010-12-27 | 半導体発光素子及び半導体発光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011066453A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015503849A (ja) * | 2012-01-10 | 2015-02-02 | コーニンクレッカ フィリップス エヌ ヴェ | 選択的な領域粗化による制御されたled光出力 |
JP5779642B2 (ja) * | 2011-03-10 | 2015-09-16 | Dowaエレクトロニクス株式会社 | 半導体発光素子およびその製造方法 |
WO2017154404A1 (ja) * | 2016-03-11 | 2017-09-14 | Dowaエレクトロニクス株式会社 | 半導体光デバイスおよびその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000196152A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | 半導体発光素子およびその製造方法 |
JP2003174191A (ja) * | 2001-06-25 | 2003-06-20 | Toshiba Corp | 半導体発光素子及びその製造方法 |
JP2004047662A (ja) * | 2002-07-11 | 2004-02-12 | Rohm Co Ltd | 半導体発光素子 |
-
2010
- 2010-12-27 JP JP2010290849A patent/JP2011066453A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000196152A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | 半導体発光素子およびその製造方法 |
JP2003174191A (ja) * | 2001-06-25 | 2003-06-20 | Toshiba Corp | 半導体発光素子及びその製造方法 |
JP2004047662A (ja) * | 2002-07-11 | 2004-02-12 | Rohm Co Ltd | 半導体発光素子 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5779642B2 (ja) * | 2011-03-10 | 2015-09-16 | Dowaエレクトロニクス株式会社 | 半導体発光素子およびその製造方法 |
US9172005B2 (en) | 2011-03-10 | 2015-10-27 | Dowa Electronics Materials Co., Ltd. | Semiconductor light emitting diode having a contact portion and a reflective portion |
JP2015503849A (ja) * | 2012-01-10 | 2015-02-02 | コーニンクレッカ フィリップス エヌ ヴェ | 選択的な領域粗化による制御されたled光出力 |
US10074772B2 (en) | 2012-01-10 | 2018-09-11 | Lumileds Llc | Controlled LED light output by selective area roughening |
WO2017154404A1 (ja) * | 2016-03-11 | 2017-09-14 | Dowaエレクトロニクス株式会社 | 半導体光デバイスおよびその製造方法 |
CN108780824A (zh) * | 2016-03-11 | 2018-11-09 | 同和电子科技有限公司 | 半导体光器件和其制造方法 |
US10658543B2 (en) | 2016-03-11 | 2020-05-19 | Dowa Electronics Materials Co., Ltd. | Semiconductor optical device and method of manufacturing the same |
CN108780824B (zh) * | 2016-03-11 | 2021-09-24 | 同和电子科技有限公司 | 半导体光器件和其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006253298A (ja) | 半導体発光素子及び半導体発光装置 | |
TWI550910B (zh) | Semiconductor light emitting device | |
JP4857596B2 (ja) | 発光素子の製造方法 | |
JP5095848B1 (ja) | 半導体発光素子 | |
US7560294B2 (en) | Light emitting element and method of making same | |
US8461618B2 (en) | Semiconductor light-emitting device and method of producing the same | |
CN107210341B (zh) | Led以及制造方法 | |
JP6419077B2 (ja) | 波長変換発光デバイス | |
US20060043399A1 (en) | Semiconductor light emitting device | |
US20060043402A1 (en) | Light emitting device and light emitting element | |
KR102607596B1 (ko) | 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지 | |
JP3737494B2 (ja) | 半導体発光素子及びその製造方法並びに半導体発光装置 | |
JP2005150675A (ja) | 半導体発光ダイオードとその製造方法 | |
JP2005327979A (ja) | 半導体発光素子および半導体発光装置 | |
JP2009059969A (ja) | 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法 | |
US8648375B2 (en) | Semiconductor light emitting device and light emitting module | |
JP5075786B2 (ja) | 発光装置及びその製造方法 | |
JP2011165799A (ja) | フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ | |
JP5933075B2 (ja) | 半導体発光素子 | |
JP2006073618A (ja) | 光学素子およびその製造方法 | |
JP2011066453A (ja) | 半導体発光素子及び半導体発光装置 | |
KR20190136826A (ko) | 반도체 소자, 반도체 소자 제조방법 및 반도체 소자 패키지 | |
JP2005347700A (ja) | 発光素子およびその製造方法 | |
KR101273481B1 (ko) | 발광소자 및 그 제조방법 | |
JP5234149B2 (ja) | 発光素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |