CN111865052A - 驱动功率开关的驱动电路及驱动方法 - Google Patents

驱动功率开关的驱动电路及驱动方法 Download PDF

Info

Publication number
CN111865052A
CN111865052A CN202010315382.2A CN202010315382A CN111865052A CN 111865052 A CN111865052 A CN 111865052A CN 202010315382 A CN202010315382 A CN 202010315382A CN 111865052 A CN111865052 A CN 111865052A
Authority
CN
China
Prior art keywords
driving
switch
period
terminal
equivalent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010315382.2A
Other languages
English (en)
Inventor
徐赏林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Priority to CN202010315382.2A priority Critical patent/CN111865052A/zh
Publication of CN111865052A publication Critical patent/CN111865052A/zh
Priority to US17/231,714 priority patent/US11581803B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0029—Circuits or arrangements for limiting the slope of switching signals, e.g. slew rate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dc-Dc Converters (AREA)

Abstract

公开了一种利用驱动信号驱动功率开关的驱动电路和驱动方法。在第一驱动时段内建立位于第一电压节点和驱动端之间第一等效导通电阻，在第二驱动时段内建立位于第二电压节点和驱动端之间第二等效导通电阻。第一等效导通电阻在驱动信号的第一个驱动周期内具有第一等效导通电阻阻值且在第二个驱动周期内具有第二等效导通电阻阻值；或者2)第二等效导通电阻在驱动信号的第一个驱动周期内具有第三等效导通电阻阻值且在第二个驱动周期内具有第四等效导通电阻阻值，其中，第一等效导通电阻阻值和第二等效导通电阻阻值不相等，第三等效导通电阻阻值和第四等效导通电阻阻值不相等。本发明提出的驱动电路和方法，可以使EMI能量分散在较宽的频率范围内，有效降低EMI所带来的影响。

Description

驱动功率开关的驱动电路及驱动方法
技术领域
本发明涉及开关电源，特别地，本发明涉及开关电源中的电磁干扰(EMI)。
背景技术
在开关电源的设计中，电磁干扰(EMI)是必须考虑的因素。一种现有的抑制EMI的方法是使用频率抖动来降低在一个窄频率段上的EMI能量。通过周期或者非周期地改变功率开关的驱动频率，EMI能量将被分散至一个较宽的频率段内，使得采用该方法的开关电源可以满足EMI标准。然而，该方法对于低频段或中频段所产生的EMI具有较好的抑制效果，但对高频段所产生的EMI的抑制作用不大。另一种现有的抑制EMI的方法是降低对开关电源中功率的驱动速度，通过使驱动信号的上升/下降沿更加平缓，可使高次谐波的EMI能量降低。该方法能够抑制高次谐波分量所产生的EMI，但其同时会使开关电源的效率降低，且在驱动速度过低的情况下，还存在使开关电源中上侧功率开关和下侧功率开关出现直通击穿的风险。
因此，需要提出一种具有EMI抑制功能的开关电源，其至少能够克服上述缺陷。
发明内容
依据本发明实施例的一个方面，提出了一种驱动开关电源中功率开关的驱动电路，驱动电路具有驱动端，驱动电路在驱动端提供驱动信号以控制功率开关的导通与关断以对电压进行转换，驱动信号具有驱动周期，驱动周期具有第一驱动时段和第二驱动时段，驱动电路包括：第一等效导通电阻，在第一驱动时段内建立，位于第一电压节点和驱动端之间；以及第二等效导通电阻，在第二驱动时段内建立，位于驱动端和第二电压节点之间；其中，1)第一等效导通电阻在驱动信号的第一个驱动周期内具有第一等效导通电阻阻值且在第二个驱动周期内具有第二等效导通电阻阻值，其中，第一等效导通电阻阻值和第二等效导通电阻阻值不相等；或者2)第二等效导通电阻在驱动信号的第一个驱动周期内具有第三等效导通电阻阻值且在第二个驱动周期内具有第四等效导通电阻阻值，其中，第三等效导通电阻阻值和第四等效导通电阻阻值不相等。
依据本发明实施例的又一个方面，提出了一种驱动开关电源中功率开关的驱动方法，开关电源通过功率开关的导通与关断对电压进行转换，驱动方法包括：提供驱动信号以控制功率开关的导通与关断，其中，驱动信号具有驱动周期，在每个驱动周期内，驱动信号具有上升沿和下降沿，且驱动信号的上升沿和下降沿分别具有上升跳变周期和下降跳变周期，且其中，驱动信号在第一个驱动周期内和第二个驱动周期内具有不同的上升跳变周期或具有不同的下降跳变周期。
依据本发明实施例的又一个方面，提出了一种开关电源，包括：功率开关和驱动电路。驱动电路具有驱动端，驱动电路在驱动端提供驱动信号以控制功率开关的导通与关断以对电压进行转换，驱动信号具有驱动周期，驱动周期具有第一驱动时段和第二驱动时段，驱动电路包括：第一等效导通电阻，在第一驱动时段内建立，位于第一电压节点和驱动端之间；以及第二等效导通电阻，在第二驱动时段内建立，位于驱动端和第二电压节点之间；其中，1)第一等效导通电阻在驱动信号的第一个驱动周期内具有第一等效导通电阻阻值且在第二个驱动周期内具有第二等效导通电阻阻值；或者2)第二等效导通电阻在驱动信号的第一个驱动周期内具有第三等效导通电阻阻值且在第二个驱动周期内具有第四等效导通电阻阻值，其中，第一等效导通电阻阻值和第二等效导通电阻阻值不相等，第三等效导通电阻阻值和第四等效导通电阻阻值不相等。
利用本发明实施例提出的可以使EMI能量分散在较宽的频率范围内，从而降低EMI频率密度，有效降低EMI所带来的影响。
附图说明
图1示出依据本发明一实施例的开关电源100。
图2示出依据本发明另一个实施例的开关电源200。
图3示出依据本发明另一个实施例的开关电源300。
图4示出依据本发明一实施例应用于图1中开关电源100的开关电源400。
图5示出现有开关电源以及图4所示开关电源400的部分波形图。
图6示出依据本发明另一个实施例的应用于图2中开关电源200的开关电源600。
图7示出现有开关电源以及图6所示开关电源600的部分波形图。
图8示出依据本发明另一个实施例的应用于图6中开关电源600的开关电源800。
图9示出现有开关电源以及图8所示开关电源800的部分波形图。
图10示出依据本发明一实施例的应用于本发明开关电源中的开关电路1000。
图11示出依据本发明一实施例的驱动功率开关M的驱动方法1100。
图12示出依据本发明一实施例的驱动功率开关M的驱动方法1200。
图13示出依据本发明一实施例的驱动功率开关M的驱动方法1300。
具体实施方式
下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和、或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。应当理解，当称元件“连接到”或“耦接”到另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。当称元件“接收”某一信号时，该元件可以是不经过其他元件而直接接收该信号，也可以是通过另一元件间接接收该信号；当称元件在某一信号“控制”下工作时，该信号可以是不经过转换直接控制该元件，也可以是经过转换后再去控制该元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
图1示出依据本发明一实施例的开关电源100。如图1所示，开关电源100包括开关电路101，开关电路101包括功率开关M，开关电源100通过功率开关M的导通与关断对电压进行转换。
开关电源100还包括驱动电路102，驱动电路102具有驱动端DR，开关电源100在驱动端DR产生驱动信号DRV，并将驱动信号DRV提供至功率开关M以控制功率开关M的导通与关断，其中，驱动信号DRV具有驱动周期，每个驱动周期具有第一驱动时段和第二驱动时段。在一个实施例中，在第一驱动时段和第二驱动时段内，驱动信号DRV分别使得功率开关M导通或关断，即驱动信号DRV在第一驱动时段内使得功率开关M导通且在第二驱动时段内使得功率开关M关断，或者驱动信号DRV在第一驱动时段使得功率开关M关断且在第二驱动时段内使得功率开关M导通。例如，在功率开关M为N型金属氧化物半导体场效应晶体管的实施例中，在第一驱动时段内，驱动信号DRV使得功率开关M导通；在第二驱动时段内，驱动信号DRV使得功率开关M关断。在另一个实施例中，第一驱动时段和第二驱动时段为驱动周期互补的两个时段。
驱动电路102包括第一等效导通电阻Rdson1和第二等效导通电阻Rdson2。第一等效导通电阻Rdson1位于第一电压节点Vsp和驱动端DR之间，在第一驱动时段内建立。第二等效导通电阻Rdson2位于驱动端DR和第二电压节点Vsn之间，在第二驱动时段内建立。第一等效导通电阻Rdson1在驱动信号DRV的第一个驱动周期T1内具有第一等效导通电阻阻值Rdson11且在驱动信号DRV的第二个驱动周期T2内具有第二等效导通电阻阻值Rdson12，其中，第一等效导通电阻阻值Rdson11和第二等效导通电阻阻值Rdson12不相等。在一个实施例中，第一个驱动周期T1和第二个驱动周期T2可以是相邻的两个驱动周期，也可以是不相邻的两个驱动周期。
在一个实施例中，在第一驱动时段内，第一电压节点Vsp和驱动端DR之间建立电通路以使该电通路上具有第一等效导通电阻Rdson1，而驱动端DR和第二电压节点Vsn之间未建立电通路，第二等效导通电阻Rdson2未建立；在第二驱动时段内，驱动端DR和第二电压节点Vsn之间建立电通路以使该电通路上具有第二等效导通电阻Rdson2，而第一电压节点Vsp和驱动端DR之间未建立电通路，第一等效导通电阻Rdson1未建立。在一个实施例中，第一电压节点Vsp和驱动端DR之间的电通路以及驱动端DR和第二电压节点Vsn之间的电通路的建立与否由和驱动信号具有相同周期和相位的控制信号来控制。
如图1所示，驱动电路102还可以接收时钟信号CLK1，时钟信号CLK1具有时钟周期，每个时钟周期包括第一时钟时段和第二时钟时段。驱动信号DRV在第一时钟时段内具有多个驱动周期，该多个驱动周期包括第一个驱动周期T1；驱动信号DRV在第二时钟时段内亦具有多个驱动周期，该多个驱动周期包括第二个驱动周期T2。在一个实施例中，该第一时钟时段和第二时钟时段为时钟周期互补的两个时段。时钟信号CLK1控制第一等效导通电阻Rdson1的大小，使得第一等效导通电阻Rdson1在第一时钟时段内具有第一等效导通电阻阻值Rdson11，在第二时钟时段内具有第二等效导通电阻阻值Rdson12。
由电路工作原理可知，在第一驱动时段内，驱动信号DRV将由第一逻辑状态(例如，低电平(0))跳变至第二逻辑状态(例如，高电平(1))，驱动信号DRV具有跳变时间τ和跳变频率f，该跳变时间τ和跳变频率f与第一等效导通电阻Rdson1相关。将第一等效导通电阻阻值Rdson11和第二等效导通电阻阻值Rdson12所对应的跳变时间τ分别用第一跳变时间值τ1和第二跳变时间值τ2表示，所对应的跳变频率f分别用第一跳变频率值f1和第二跳变频率值f2表示。则由于第一等效导通电阻阻值Rdson11和第二等效导通电阻阻值Rdson12不相等，第一跳变时间值τ1和第二跳变时间值τ2是不同的，第一跳变时间值f1和第二跳变时间值f2亦是不同的。
而在现有技术中，第一等效导通电阻Rdson1在各个驱动周期内均相同，不会变化，相应地，驱动信号DRV由第一逻辑电平(例如，低电平(0))跳变至第二逻辑电平(例如，高电平(1))的跳变时间τ以及跳变频率f在各个驱动周期内亦相同，不会变化。
由此可见，和现有技术相比，在本发明提出的开关电源100中，由于驱动信号DRV由第一逻辑状态跳变至第二逻辑状态的跳变频率f会发生变化，由驱动信号DRV的跳变所引入的EMI能量被分散至以不同的跳变频率f1和f2为中心的频率段上，从而形成在较宽的频率范围上分布的EMI能量，EMI能量的频率密度被大大降低，从而明显改善了开关电源100的EMI性能。
图2示出依据本发明另一个实施例的开关电源200。图2所示开关电源200具有和图1所示开关电源100类似的结构，不同之处在于，在图2所示的开关电源200中，第一等效导通电阻Rdson1在驱动信号DRV的各个驱动周期内具有相同的值，而第二等效导通电阻Rdson2在驱动信号DRV的第一个驱动周期T1内具有第三等效导通电阻阻值Rdson21且在驱动信号DRV的第二个驱动周期T2内具有第四等效导通电阻阻值Rdson22，其中，第三等效导通电阻阻值Rdson21和第四等效导通电阻阻值Rdson22不相等。
在一个实施例中，开关电源200中的驱动电路202还接收时钟信号CLK2，时钟信号CLK2控制第二等效导通电阻Rdson2的大小，使得第二等效导通电阻Rdson2在第一时钟时段内具有第三等效导通电阻阻值Rdson21，在第二时钟时段内具有第四等效导通电阻阻值Rdson22。
由电路工作原理可知，在第二驱动时段内，驱动信号DRV将由第二逻辑状态(例如，高电平(1))跳变至第一逻辑状态(例如，低电平(0))，其跳变时间τ和跳变频率f与第二等效导通电阻Rdson2相关。将第三等效导通电阻阻值Rdson21和第四等效导通电阻阻值Rdson22所对应的跳变时间τ分别用第三跳变时间值τ3和第四跳变时间值τ4表示，所对应的跳变频率f分别用第三跳变频率值f3和第四跳变频率值f4表示。则由于第三等效导通电阻阻值Rdson21和第四等效导通电阻阻值Rdson22不相等，第三跳变时间值τ3和第四跳变时间值τ4是不同的，第三跳变时间值f3和第四跳变时间值f4亦是不同的。
由此，和现有技术相比，在本发明提出的开关电源200中，由于驱动信号DRV由第二逻辑状态跳变至第一逻辑状态的跳变频率f会发生变化，由驱动信号DRV的跳变所引入的EMI能量被分散至以不同的跳变频率f3和f4为中心的频率段上，从而形成在较宽的频率范围上分布的EMI能量，EMI能量的频率密度被大大降低，从而明显改善了开关电源200的EMI性能。
图3示出依据本发明另一个实施例的开关电源300。图3所示开关电源300具有和图1所示开关电源100类似的结构，不同之处在于，在图3所示的开关电源300中，不仅第一等效导通电阻Rdson1在驱动信号DRV的第一个驱动周期T1内所具有的第一等效导通电阻阻值Rdson11和在驱动信号DRV的第二个驱动周期T2内所具有的第二等效导通电阻阻值Rdson12不相等，第二等效导通电阻Rdson2在驱动信号DRV的第一个驱动周期T1内所具有的第三等效导通电阻阻值Rdson21和在驱动信号DRV的第二个驱动周期T2内所具有的第四等效导通电阻阻值Rdson22亦不相等。
在一个实施例中，开关电源300中的驱动电路302不仅接收时钟信号CLK1，还接收时钟信号CLK2。时钟信号CLK1控制第一等效导通电阻Rdson1的大小，使得第一等效导通电阻Rdson1在第一时钟时段内具有第一等效导通电阻阻值Rdson11，在第二时钟时段内具有第二等效导通电阻阻值Rdson12。时钟信号CLK2控制第二等效导通电阻Rdson2的大小，使得第二等效导通电阻Rdson2在第一时钟时段内具有第三等效导通电阻阻值Rdson21，在第二时钟时段内具有第四等效导通电阻阻值Rdson22。
如此，和前述原理类似，驱动信号DRV由第一逻辑电平(例如，低电平(0))跳变至第二逻辑电平(例如，高电平(1))的跳变频率f所具有的第一跳变时间值f1和第二跳变时间值f2是不同的；驱动信号DRV由第二逻辑状态(例如，高电平(1))跳变至第一逻辑状态(例如，低电平(0))的跳变频率f所具有的第三跳变时间值f3和第四跳变时间值f4亦是不同的。
由此，和现有技术相比，在本发明提出的开关电源300中，由于驱动信号DRV的跳变频率f会发生变化，由驱动信号DRV的跳变所引入的EMI能量被分散至以不同的跳变频率f1、f2、f3和f4为中心的频率段上，从而形成在较宽的频率范围上分布的EMI能量，EMI能量的频率密度被大大降低，从而明显改善了开关电源300的EMI性能。
图4示出依据本发明一实施例应用于图1中开关电源100的开关电源400。如图4所示，开关电源400包括开关电路401，开关电路401包括功率开关M，开关电源400通过功率开关M的导通与关断对电压进行转换。
开关电源400还包括驱动电路402，驱动电路402具有驱动端DR，开关电源400在驱动端DR产生驱动信号DRV，并将驱动信号DRV提供至功率开关M以控制功率开关M的导通与关断。驱动电路402包括第一驱动开关M1、第二驱动开关M2、第三驱动开关M3和第四驱动开关M4，其中，第一驱动开关M1、第二驱动开关M2、第三驱动开关M3和第四驱动开关M4均具有第一端、第二端和控制端。第一驱动开关M1和第二驱动开关M2的第一端耦接至第一电压节点Vsp，第一驱动开关M1和第二驱动开关M2的第二端耦接至驱动端DR。第三驱动开关M3和第四驱动开关M4的第一端耦接至第二电压节点Vsn，第三驱动开关M3和第四驱动开关M4的第二端耦接至驱动端DR。第一驱动开关M1、第二驱动开关M2、第三驱动开关M3和第四驱动开关M4的控制端均接收控制信号CTRL，并在控制信号CTRL的控制下导通或关断。驱动电路402还包括第五驱动开关M5，第五驱动开关M5耦接于第一驱动开关M1的第二端和驱动端DR之间，第五驱动开关M5接收时钟信号CLK1且在时钟信号CLK1的控制下导通或关断。
在一个实施例中，第一驱动开关M1、第二驱动开关M2和第五驱动开关M5包括P型金属氧化物半导体场效应晶体管(MOSFET)，而第三驱动开关M3和第四驱动开关M4包括N型MOSFET。在另一个实施例中，驱动信号DRV的驱动周期小于时钟信号CLK1的时钟周期。在又一个实施例中，控制信号CTRL和驱动信号DRV具有相同的频率和相位。
图5示出现有开关电源以及图4所示开关电源400的部分波形图。从上至下，图5分别示出了图4所示开关电源400中的时钟信号CLK1和驱动信号DRV以及现有技术中的驱动信号DRV1。接下来，将结合图4和图5对开关电源400的工作原理进行说明。为便于描述，将第一驱动开关M1至第五驱动开关M5的导通电阻分别用符号R1～R5表示。
当控制信号CTRL控制第一驱动开关M1和第二驱动开关M2导通而控制第三驱动开关M3和第四驱动开关M4关断时，若此时时钟信号CLK1使第五驱动开关M5导通，例如，第五驱动开关M5为P型MOSFET而时钟信号CLK1此时为逻辑低电平(0)，则第一电压节点Vsp与驱动端DR之间的第一等效导通电阻Rdson1的第一等效导通电阻阻值Rdson11由第一驱动开关M1、第二驱动开关M2和第五驱动开关M5的导通电阻R1、R2和R5决定，具体为
Figure BDA0002457737930000101
若此时时钟信号CLK1使第五驱动开关M5关断，例如，第五驱动开关M5为P型MOSFET而此时时钟信号CLK1为逻辑高电平(1)，则第一电压节点Vsp与驱动端DR之间的等效导通电阻Rdson1的第二等效导通电阻阻值Rdson21和第一驱动开关M1及第五驱动开关M5的导通电阻R1及R5无关，由第二驱动开关M2的导通电阻R2决定，等于R2。
由电路工作原理可知，在第一驱动时段内，驱动信号DRV将由第一逻辑状态(例如，低电平(0))跳变至第二逻辑状态(例如，高电平(1))的跳变时间τ和等效导通电阻Rdson1相关。因此，时钟信号CLK1使第五驱动开关M5导通时，跳变时间τ具有和等效导通电阻阻值
Figure BDA0002457737930000111
相对应的第一跳变时间值τ1，跳变频率f具有和等效导通电阻阻值
Figure BDA0002457737930000112
相对应的第一跳变时间值f1；时钟信号CLK1使第五驱动开关M5关断时，跳变时间τ具有和等效导通电阻阻值R2相对应的第二跳变时间值τ2，跳变频率f具有和等效导通电阻阻值R1相对应的第二跳变时间值f2。
而在现有技术中，第一驱动开关M1和驱动端DR之间未耦接第五驱动开关M5，第一电压节点Vsp与驱动端DR之间的等效导通电阻Rdson1由第一驱动开关M1及第二驱动开关M2决定，为
Figure BDA0002457737930000113
驱动信号DRV的跳变周期τ0和跳变频率f0与该等效导通电阻阻值
Figure BDA0002457737930000114
相对应，在工作过程中不会变化。
由此可见，和现有技术相比，在本发明提出的开关电源400中，由于驱动信号DRV的跳变频率f会根据时钟信号CLK1的逻辑状态发生变化，由驱动信号DRV的跳变所引入的EMI能量被分散至以不同的跳变频率f1和f2为中心的频率段上，从而形成在较宽的频率范围上分布的EMI能量，EMI能量的频率密度被大大降低，从而明显改善了开关电源400的EMI性能。
本领域技术人员应当理解，图4给出了实现图1中驱动电路的一种实施方式，但其并不用于限制本发明，图1中的驱动电路可以是任意的由多个驱动开关串联、并联或者其组合来实现两个驱动周期内第一等效导通电阻具有不同的等效导通电阻阻值的电路。
图6示出依据本发明另一个实施例的应用于图2中开关电源200的开关电源600。图6所示开关电源600具有和图5所示开关电源500类似的结构，不同之处在于，在图6所示的开关电源600中，第一驱动开关M1的第二端和驱动端DR之间未耦接第五驱动开关M5，而第三驱动开关M3的第二端和驱动端DR之间耦接第六驱动开关M6。
这样，当控制信号CTRL控制第三驱动开关M3和第四驱动开关M4导通而控制第一驱动开关M1和第二驱动开关M2关断时，若此时时钟信号CLK2使第六驱动开关M6导通，例如，第六驱动开关M6为N型MOSFET而时钟信号CLK2此时为逻辑高电平(1)，则第二电压节点Vsn与驱动端DR之间的第二等效导通电阻Rdson2的第三等效导通电阻阻值Rdson21由第三驱动开关M3、第四驱动开关M4和第六驱动开关M6的导通电阻R3、R4和R6决定，具体为
Figure BDA0002457737930000121
若此时时钟信号CLK2使第六驱动开关M6关断，例如，第六驱动开关M6为N型MOSFET而此时时钟信号CLK2为逻辑低电平(0)，则第二电压节点Vsn与驱动端DR之间的第二等效导通电阻Rdson2的第四等效导通电阻阻值Rdson22和第三驱动开关M3及第六驱动开关M6的导通电阻R1及R6无关，由第四驱动开关M4的导通电阻R4决定，等于R4。
因此，如图7所示，时钟信号CLK2使第六驱动开关M6导通时，驱动信号DRV由第二逻辑状态(例如，高电平(1))跳变至第一逻辑状态(例如，低电平(0))的跳变时间τ具有和第三等效导通电阻阻值
Figure BDA0002457737930000122
相对应的第三跳变时间值τ3，跳变频率f具有和第三等效导通电阻阻值
Figure BDA0002457737930000123
相对应的第三跳变时间值f3；时钟信号CLK2使第六驱动开关M6关断时，跳变时间τ具有和第四等效导通电阻阻值R4相对应的第四跳变时间值τ4，相应地，跳变频率f具有和第四等效导通电阻阻值R4相对应的第四跳变时间值f4。
由此可见，和现有技术相比，在本发明提出的开关电源600中，由于驱动信号DRV的跳变频率f会根据时钟信号CLK2的逻辑状态发生变化，由驱动信号DRV的跳变所引入的EMI能量被分散至以不同的跳变频率f3和f4为中心的频率段上，从而形成在较宽的频率范围上分布的EMI能量，EMI能量的频率密度被大大降低，从而明显改善了开关电源600的EMI性能。
本领域技术人员应当理解，图6给出了实现图2中驱动电路的一种实施方式，但其并不用于限制本发明，图2中的驱动电路可以是任意的由多个驱动开关串联、并联或者其组合来实现两个驱动周期内第二等效导通电阻具有不同的等效导通电阻阻值的电路。
图8示出依据本发明另一个实施例的应用于图3中开关电源300的开关电源800。图8所示开关电源800具有和图4所示开关电源400类似的结构，不同之处在于，在图8所示的开关电源800中，除了第五驱动开关M5耦接于第一驱动开关M1的第二端和驱动端DR之间外，驱动电路801还包括耦接于第三驱动开关M3的第二端和驱动端DR之间第六驱动开关M6。在开关电源800中，第五驱动开关M5受时钟信号CLK1控制而导通或关断，第六驱动开关M6受时钟信号CLK2控制而导通或关断。在一个实施例中，时钟信号CLK1和CLK2为同一信号。而在其它实施例中，时钟信号CLK1和CLK2也可以为不同信号。
由前述原理可知，如图9所示，根据时钟信号CLK1状态的不同，驱动信号DRV由第一逻辑状态(例如，低电平(0))跳变至第二逻辑状态(例如，高电平(1))的跳变频率f具有两个不同的值f1和f2；根据时钟信号CLK2状态的不同，驱动信号DRV由第二逻辑状态(例如，高电平(1))跳变至第一逻辑状态(例如，低电平(0))的跳变频率f亦具有两个不同的值f3和f4。如此，由驱动信号DRV的跳变所引入的EMI能量被分散至以四个不同的跳变频率f1、f2、f3和f4为中心的频率段上，从而形成在较宽的频率范围上分布的EMI能量，EMI能量的频率密度被大大降低，从而明显改善了开关电源800的EMI性能。
本领域技术人员应当理解，图8给出了实现图3中驱动电路的一种实施方式，但其并不用于限制本发明，图3中的驱动电路可以是任意的由多个驱动开关串联、并联或者其组合来实现两个驱动周期内第一等效导通电阻具有不同的等效导通电阻阻值，且由多个驱动开关串联、并联或者其组合来实现两个驱动周期内第二等效导通电阻具有不同的等效导通电阻阻值的电路。
图10示出依据本发明一实施例的用作本发明实施例中的开关电路的开关电路1000。如图10所示，开关电路1000包括第一功率开关MA和第二功率开关MB。第一功率开关MA和第二功率开关MB均具有第一端、第二端和控制端。第一功率开关MA的第一端具有电压VA，第二功率开关MB的第一端耦接至第一功率开关MA的第二端，第二功率开关MB的第二端耦接至参考地GND。在一个实施例中，开关电源还包括电感L，具有第一端和第二端，其中电感L的第一端耦接至第二功率开关MB的第一端和第一功率开关MA的第二端，电感L的第二端具有电压VB。在一个实施例中，开关电路1000具有降压变换结构，用于将电压VA转换为电压VB。在另一个实施例中，开关电路101具有升压变换结构，用于将电压VB转换为电压VA。在一个实施例中，开关电路1000具有双向变换结构，可以根据电压VA和VB的大小而将电压VA转换为电压VB或将电压VB转换为电压VA。本领域技术人员应当理解，根据本发明实施例所提出的开关电源不仅适用于上述提及的降压变换结构、升压变换结构、双向变换结构，还适用于其他任何存在EMI问题的开关电路拓扑中，例如，反激变换结构、升降压变换结构等等。
在图10所示实施例中，开关电路1000接收驱动信号DRV以控制功率开关MA和MB的导通与关断。当驱动信号DRV由本发明各实施例中的驱动电路产生，用于驱动功率开关MA时，各驱动电路中的第一电压节点Vsp可以是任何适用的供电电压节点，例如，可以是自举电容输出自举电压的输出节点或者是功率开关MA的第一端等，而第二电压节点Vsn可以是功率开关MA的第二端；当驱动信号DRV用于驱动功率开关MB时，各驱动电路中的第一电压节点Vsp可以是供电电压节点，例如，可以是电路内部LDO输出节点，或者外部提供驱动电压的节点等，而第二电压节点Vsn可以是参考地GND。
图11示出依据本发明一实施例的驱动功率开关M的驱动方法1100。如图11所示，驱动方法1100包括提供驱动信号DRV以控制功率开关M的导通与关断。其中，功率开关M可以为如图10所示的降压变换结构、升压变换结构、双向变换结构或者其他任何存在EMI问题的开关电路拓扑结构(例如，反激变换结构、升降压变换结构等等)中的功率开关。
如图11所示，驱动信号DRV具有驱动周期。在每个驱动周期中，驱动信号DRV会从第一逻辑状态(例如，低电平(0))跳变至第二逻辑状态(例如，高电平(1))或者从第二逻辑状态(例如，高电平(1))跳变至第一逻辑状态(例如，低电平(0))。相应地，驱动信号DRV在从第一逻辑状态(例如，低电平(0))跳变至第二逻辑状态(例如，高电平(1))时具有上升沿R，该上升沿R持续的时间即驱动信号DRV从第一逻辑状态(例如，低电平(0))跳变至第二逻辑状态(例如，高电平(1))所用的时间为上升跳变周期；驱动信号DRV在从第二逻辑状态(例如，高电平(1))跳变至第一逻辑状态(例如，低电平(0))时具有下降沿F，该下降沿F持续的时间即驱动信号DRV从第二逻辑状态(例如，高电平(1))跳变至第一逻辑状态(例如，低电平(0))所用的时间为下降跳变周期。
继续参考图11，在图11所示的驱动方法中，驱动信号DRV在第一个驱动周期T1中的上升跳变周期为τ1，在第二个驱动周期T2中的上升跳变周期为τ2，其中，τ1和τ2不相等。在一个实施例中，第一个驱动周期T1和第二个驱动周期T2可以是相邻的两个驱动周期，也可以是不相邻的两个驱动周期。
在一个实施例中，第一个驱动周期T1处于第一时钟时段内，第二个驱动周期T2处于第二时钟时段内，驱动信号DRV在第一时钟时段和第二时钟时段内各具有多个驱动周期，驱动信号DRV在第一时钟时段内的上升沿R具有上升跳变周期τ1，在第二时钟时段内的上升沿R具有不同于上升跳变周期τ1的上升跳变周期τ2。
图11还示出现有技术中采用驱动信号DRV1来驱动功率开关M的驱动方法。在该现有的驱动方法中，驱动信号DRV1在任意两个驱动周期中具有相同上升跳变周期的上升沿R且在任意两个驱动周期中具有相同下降跳变周期的下降沿F。
如图11所示，和现有技术相比，在本发明提出的驱动方法1100中，由于驱动信号DRV的在第一个驱动周期T1和第二个驱动周期T2中的上升跳变周期τ1和τ2不相等，由驱动信号DRV的跳变所引入的EMI能量被分散至和上升跳变周期τ1和τ2相对应的不同的跳变频率为中心的频率段上，从而形成在较宽的频率范围上分布的EMI能量，EMI能量的频率密度被大大降低，从而明显改善了开关电源的EMI性能。
图12示出依据本发明一实施例的驱动功率开关M的驱动方法1200。驱动方法1200和驱动方法1100类似，所不同的在于，驱动信号DRV在第一个驱动周期T1中的下降跳变周期为τ3，在第二个驱动周期T2中的下降跳变周期为τ4，其中，τ3和τ4不相等。
在一个实施例中，第一个驱动周期T1处于第一时钟时段内，第二个驱动周期T2处于第二时钟时段内，驱动信号DRV在第一时钟时段和第二时钟时段内各具有多个驱动周期，驱动信号DRV在第一时钟时段内的下降沿F具有下降跳变周期τ3，在第二时钟时段内的下降沿F具有不同于下降跳变周期τ3的下降跳变周期τ4。
如图12所示，和现有技术相比，在本发明提出的驱动方法1200中，由于驱动信号DRV的在第一个驱动周期T1和第二个驱动周期T2中的下降跳变周期τ3和τ4不相等，由驱动信号DRV的跳变所引入的EMI能量被分散至和下降跳变周期τ3和τ4相对应的不同的跳变频率为中心的频率段上，从而形成在较宽的频率范围上分布的EMI能量，EMI能量的频率密度被大大降低，从而明显改善了开关电源的EMI性能。
图13示出依据本发明一实施例的驱动功率开关M的驱动方法1300。驱动方法1300和驱动方法1100类似，所不同的在于驱动信号DRV不仅在第一个驱动周期T1中的下降跳变周期为τ1和在第二个驱动周期T2中的下降跳变周期为τ2不相等，驱动信号DRV在第一个驱动周期T1中的下降跳变周期为τ3和在第二个驱动周期T2中的下降跳变周期为τ4亦不相等。
在一个实施例中，第一个驱动周期T1处于第一时钟时段内，第二个驱动周期T2处于第二时钟时段内，驱动信号DRV在第一时钟时段和第二时钟时段内各具有多个驱动周期，驱动信号DRV在第一时钟时段内的上升沿R具有上升跳变周期τ1，在第二时钟时段内的上升沿R具有不同于上升跳变周期τ1的上升跳变周期τ2；驱动信号DRV在第一时钟时段内的下降沿F具有下降跳变周期τ3，在第二时钟时段内的下降沿F具有不同于下降跳变周期τ3的下降跳变周期τ4。
如图13所示，和现有技术相比，在本发明提出的驱动方法1300中，由于驱动信号DRV的在第一个驱动周期T1和第二个驱动周期T2中的上升跳变周期τ1和τ2不相等且下降跳变周期τ3和τ4不相等，由驱动信号DRV的跳变所引入的EMI能量被分散至和上升跳变周期τ1和τ2以及下降跳变周期τ3和τ4相对应的不同的跳变频率为中心的频率段上，从而形成在较宽的频率范围上分布的EMI能量，EMI能量的频率密度被大大降低，从而明显改善了开关电源的EMI性能。
虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (14)

1.一种驱动开关电源中功率开关的驱动电路，驱动电路具有驱动端，驱动电路在驱动端提供驱动信号以控制功率开关的导通与关断以对电压进行转换，驱动信号具有驱动周期，驱动周期具有第一驱动时段和第二驱动时段，驱动电路包括：
第一等效导通电阻，在第一驱动时段内建立，位于第一电压节点和驱动端之间；以及
第二等效导通电阻，在第二驱动时段内建立，位于驱动端和第二电压节点之间；
其中，1)第一等效导通电阻在驱动信号的第一个驱动周期内具有第一等效导通电阻阻值且在第二个驱动周期内具有第二等效导通电阻阻值，其中，第一等效导通电阻阻值和第二等效导通电阻阻值不相等；或者2)第二等效导通电阻在驱动信号的第一个驱动周期内具有第三等效导通电阻阻值且在第二个驱动周期内具有第四等效导通电阻阻值，其中，第三等效导通电阻阻值和第四等效导通电阻阻值不相等。
2.如权利要求1所述的驱动电路，其中，驱动电路接收时钟信号，时钟信号具有时钟周期，每个时钟周期包括第一时钟时段和第二时钟时段，驱动信号在第一时钟时段内具有包括第一个驱动周期的多个驱动周期，在第二时钟时段内具有包括第二个驱动周期的多个驱动周期，时钟信号控制：1)第一等效导通电阻在第一时钟时段内具有第一等效导通电阻阻值且在第二时钟时段内具有第二等效导通电阻阻值；或者2)第二等效导通电阻在第一时钟时段内具有第三等效导通电阻阻值且在第二时钟时段内具有第四等效导通电阻阻值。
3.如权利要求1所述的驱动电路，其中，在第一驱动时段内，第一电压节点和驱动端之间建立电通路以建立第一等效导通电阻；在第二驱动时段内，驱动端和第二电压节点之间建立电通路以建立第二等效导通电阻，其中，第一等效导通电阻和第二等效导通电阻不同时建立。
4.如权利要求1所述的驱动电路，包括：
第一驱动开关和第二驱动开关，均具有第一端、第二端和控制端，其中，第一驱动开关和第二驱动开关的第一端均耦接至第一电压节点，第一驱动开关和第二驱动开关的第二端均耦接至驱动端，第一驱动开关和第二驱动开关的控制端在控制信号的控制下导通或关断；
第三驱动开关和第四驱动开关，均具有第一端、第二端和控制端，其中，第三驱动开关和第四驱动开关的第一端均耦接至第二电压节点，第三驱动开关和第四驱动开关的第二端均耦接至驱动端，第三驱动开关和第四驱动开关的控制端在控制信号的控制下导通或关断；以及
第五驱动开关，具有第一端、第二端和控制端，其中，第五驱动开关的第一端耦接至第一驱动开关或第三驱动开关的第二端，第五驱动开关的第二端耦接至驱动端，第五驱动开关的控制端在时钟信号的控制下导通或关断。
5.如权利要求4所述的驱动电路，其中，时钟信号包括第一时钟信号和第二时钟信号，第五驱动开关的控制端在第一时钟信号的控制下导通或关断，驱动电路还包括第六驱动开关，具有第一端、第二端和控制端，其中，第六驱动开关的第二端耦接至驱动端，第六驱动开关的控制端在第二时钟信号的控制下导通或关断，若第五驱动开关的第一端耦接至第一驱动开关的第二端时，第六驱动开关的第一端耦接至第三驱动开关的第二端；若第五驱动开关的第一端耦接至第三驱动开关的第二端时，第六驱动开关的第一端耦接至第一驱动开关的第二端。
6.如权利要求4所述的驱动电路，其中，驱动信号的驱动周期小于时钟信号的时钟周期。
7.如权利要求4所述的驱动电路，其中，第一驱动开关和第二驱动开关为P型金属氧化物半导体场效应晶体管，第三驱动开关和第四驱动开关为N型金属氧化物半导体场效应晶体管，若第五驱动开关的第一端耦接至第一驱动开关的第二端，则第五驱动开关为P型金属氧化物半导体场效应晶体管；若第五驱动开关的第一端耦接至第三驱动开关的第二端，则第五驱动开关为N型金属氧化物半导体场效应晶体管。
8.如权利要求4所述的驱动电路，其中，控制信号与驱动信号具有相同的周期和相位。
9.如权利要求4所述的驱动电路，当第五驱动开关的第一端耦接至第一驱动开关的第二端时，第一等效导通电阻和第一驱动开关、第二驱动开关以及第五驱动开关的导通与关断状态相关；当第五驱动开关的第一端耦接至第三驱动开关的第二端时，第二等效导通电阻和第三驱动开关、第四驱动开关以及第五驱动开关的导通与关断状态相关。
10.如权利要求1所述的驱动电路，其中，开关电源包括电感，电感具有第一端和第二端，功率开关包括第一功率开关和第二功率开关，第一功率开关和第二功率开关均具有第一端、第二端和控制端，其中，第二功率开关的第一端耦接至第一功率开关的第二端，第二功率开关的第二端耦接至第二电压节点，第二功率开关的第一端和第一功率开关的第二端耦接至电感的第一端，开关电源将第一功率开关第一端处的电压转换为电感第二端处的电压或将电感第二端处的电压转换为第一功率开关第一端处的电压。
11.一种驱动开关电源中功率开关的驱动方法，开关电源通过功率开关的导通与关断对电压进行转换，驱动方法包括：
提供驱动信号以控制功率开关的导通与关断，其中，驱动信号具有驱动周期，在每个驱动周期内，驱动信号具有上升沿和下降沿，且驱动信号的上升沿和下降沿分别具有上升跳变周期和下降跳变周期，且其中，驱动信号在第一个驱动周期内和第二个驱动周期内具有不同的上升跳变周期或具有不同的下降跳变周期。
12.如权利要求11所述的驱动方法，其中，第一个驱动周期处于第一时钟时段内，第二个驱动周期处于第二时钟时段内，驱动信号在第一时钟时段和第二时钟时段内各具有多个驱动周期，1)驱动信号在第一时钟时段内的上升沿具有第一上升跳变周期，在第二时钟时段内的上升沿具有不同于第一上升跳变周期的第二上升跳变周期；或者2)驱动信号在第一时钟时段内的下降沿具有第一下降跳变周期，在第二时钟时段内的下降沿具有不同于第一下降跳变周期的第二下降跳变周期。
13.如权利要求11所述的驱动方法，其中，功率开关为降压变换器、升压变换器、双向变换器、升降压变换器或反激变换器中的功率开关。
14.一种开关电源，包括：
功率开关；以及
如权利要求1至10中任意一项所述的驱动电路。
CN202010315382.2A 2020-04-20 2020-04-20 驱动功率开关的驱动电路及驱动方法 Pending CN111865052A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010315382.2A CN111865052A (zh) 2020-04-20 2020-04-20 驱动功率开关的驱动电路及驱动方法
US17/231,714 US11581803B2 (en) 2020-04-20 2021-04-15 Driving circuit with EMI reduction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010315382.2A CN111865052A (zh) 2020-04-20 2020-04-20 驱动功率开关的驱动电路及驱动方法

Publications (1)

Publication Number Publication Date
CN111865052A true CN111865052A (zh) 2020-10-30

Family

ID=72985643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010315382.2A Pending CN111865052A (zh) 2020-04-20 2020-04-20 驱动功率开关的驱动电路及驱动方法

Country Status (2)

Country Link
US (1) US11581803B2 (zh)
CN (1) CN111865052A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230043119A1 (en) * 2021-08-06 2023-02-09 Richtek Technology Corporation Low emi driver apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202634255U (zh) * 2012-05-10 2012-12-26 成都芯源***有限公司 同步整流电路
CN103095137A (zh) * 2011-11-01 2013-05-08 艾沃特有限公司 动态mosfet栅极驱动器
KR20180087601A (ko) * 2017-01-25 2018-08-02 엘지전자 주식회사 노이즈 저감 기능을 가지는 전력 변환 장치 및 이를 포함하는 공기 조화기
CN109412394A (zh) * 2018-11-01 2019-03-01 湖南大学 抑制igbt和mosfet电磁干扰的开环有源电压驱动电路及方法
US10284078B1 (en) * 2017-12-13 2019-05-07 Dialog Semiconductor (Uk) Limited Apparatus and method for limiting electromagnetic interferences in a switching converter
CN110957898A (zh) * 2019-12-26 2020-04-03 思瑞浦微电子科技（苏州）股份有限公司 用于dc/dc的有效控制emi的驱动电路和方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808222B2 (en) 2007-10-12 2010-10-05 Monolithic Power Systems, Inc. Method and apparatus for high performance switch mode voltage regulators
US7882482B2 (en) 2007-10-12 2011-02-01 Monolithic Power Systems, Inc. Layout schemes and apparatus for high performance DC-DC output stage
FI20085124A0 (fi) * 2008-02-12 2008-02-12 Nokia Corp Radiolähettimen tehonsyötön ohjaaminen
KR101900722B1 (ko) * 2012-07-10 2018-09-20 삼성전자주식회사 파워 모스 트랜지스터의 게이트 구동회로
US10170987B2 (en) * 2014-09-10 2019-01-01 Richtek Technology Corporation Control circuit of power converter with internal signal generator and related method
US9973182B2 (en) * 2016-09-14 2018-05-15 Qualcomm Incorporated Re-timing based clock generation and residual sideband (RSB) enhancement circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103095137A (zh) * 2011-11-01 2013-05-08 艾沃特有限公司 动态mosfet栅极驱动器
CN202634255U (zh) * 2012-05-10 2012-12-26 成都芯源***有限公司 同步整流电路
KR20180087601A (ko) * 2017-01-25 2018-08-02 엘지전자 주식회사 노이즈 저감 기능을 가지는 전력 변환 장치 및 이를 포함하는 공기 조화기
US10284078B1 (en) * 2017-12-13 2019-05-07 Dialog Semiconductor (Uk) Limited Apparatus and method for limiting electromagnetic interferences in a switching converter
CN109412394A (zh) * 2018-11-01 2019-03-01 湖南大学 抑制igbt和mosfet电磁干扰的开环有源电压驱动电路及方法
CN110957898A (zh) * 2019-12-26 2020-04-03 思瑞浦微电子科技（苏州）股份有限公司 用于dc/dc的有效控制emi的驱动电路和方法

Also Published As

Publication number Publication date
US20210328504A1 (en) 2021-10-21
US11581803B2 (en) 2023-02-14

Similar Documents

Publication Publication Date Title
US10355591B2 (en) Multilevel boost DC to DC converter circuit
US10763748B2 (en) Buck-boost DC-DC converter
CN104796171B (zh) 一种应用于soi cmos射频开关的控制电路
TWI451679B (zh) 用於調節輸出電壓的方法
JP5967871B2 (ja) 電源装置
CN101534050B (zh) 直流-直流转换器
Su et al. Component-efficient multiphase switched-capacitor DC–DC converter with configurable conversion ratios for LCD driver applications
US11936290B2 (en) Switched capacitor converter and control method
WO2009139430A1 (en) Step-down switching regulator
KR20140041108A (ko) 전원 공급 장치 및 히스테리시스 벅 컨버터
US10447161B2 (en) Inverting buck-boost power converter
US20220255429A1 (en) Voltage converter
Chen et al. A new single-inductor quadratic buck converter using average-current-mode control without slope-compensation
US20230142335A1 (en) Light-Load Recovery in a Multi-Level Converter
WO2023081610A1 (en) Improving light-load recovery in a multi-level converter
US11063515B2 (en) Power converter
CN111865052A (zh) 驱动功率开关的驱动电路及驱动方法
CN115765459A (zh) Dc/dc转换器的控制电路、方法、dc/dc转换电路及电子设备
Zhao et al. A three-level buck converter and digital controller for improving load transient response
JP2011067025A (ja) Ｄｃ−ｄｃコンバータ
US20240128977A1 (en) Level-shifter and its use with switching converters
Ding et al. P‐52: A Fibonacci‐Like Charge Pump and its Current Drive Capacity Enhancement for Display Driver ICs
CN113346771B (zh) 升压转换器
JP2010093926A (ja) 制御回路
CN116937978A (zh) 一种cot控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201030