KR101315852B1 - 데이터 통신용 송신기 - Google Patents

데이터 통신용 송신기 Download PDF

Info

Publication number
KR101315852B1
KR101315852B1 KR1020110134593A KR20110134593A KR101315852B1 KR 101315852 B1 KR101315852 B1 KR 101315852B1 KR 1020110134593 A KR1020110134593 A KR 1020110134593A KR 20110134593 A KR20110134593 A KR 20110134593A KR 101315852 B1 KR101315852 B1 KR 101315852B1
Authority
KR
South Korea
Prior art keywords
data
output driver
output
emphasis
delay
Prior art date
Application number
KR1020110134593A
Other languages
English (en)
Other versions
KR20130067733A (ko
Inventor
김철우
송준영
이현우
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020110134593A priority Critical patent/KR101315852B1/ko
Publication of KR20130067733A publication Critical patent/KR20130067733A/ko
Application granted granted Critical
Publication of KR101315852B1 publication Critical patent/KR101315852B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/244—Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03356—Baseband transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 프리-엠퍼시스를 출력 드라이버뿐 아니라 출력 드라이버를 구동시키는 프리-출력 드라이버에서도 수행되게 하여 두 번의 프리-엠퍼시스의 수행을 가능하게 하고, 출력 드라이버의 프리-엠퍼시스를 데이터 패턴들의 지연값이 조절된 상태에서 수행되게 할 수 있는 데이터 통신용 송신기에 관한 것이다.
일례로, 입력단과 출력단을 가지며, 상기 입력단으로 입력되는 데이터를 직렬 데이터들로 변환하는 직렬화기; 상기 직렬 데이터들을 1차적으로 프리-엠퍼시스하여 프리-엠퍼시스 데이터들을 생성하는 프리-출력 드라이버; 상기 프리-엠퍼시스 데이터들을 입력받아 출력 데이터들을 생성하는 출력 드라이버; 상기 출력 드라이버의 프리-엠퍼시스에 적용되는 지연 데이터의 지연값을 조절하도록 구성된 프리-출력 컨트롤러; 및 상기 출력 드라이버와 상기 프리-출력 컨트롤러 사이에 설치되어 상기 지연값에 따른 커패시턴스를 조절하는 가변 커패시터를 포함하며, 상기 출력 드라이버는 상기 프리-엠퍼시스 데이터들을 상기 지연값에 의해 조절하여 2차적으로 프리-엠퍼시스하는 것을 특징으로 하는 데이터 통신용 송신기가 개시된다.

Description

데이터 통신용 송신기{TRANSMITTER FOR DATA COMMUNICATION}
본 발명은 데이터 통신용 송신기에 관한 것으로, 특히 프리-엠퍼시스를 출력 드라이버뿐 아니라 출력 드라이버를 구동시키는 프리-출력 드라이버에서도 수행되게 하여 두 번의 프리-엠퍼시스의 수행을 가능하게 하고, 출력 드라이버의 프리-엠퍼시스를 데이터 패턴들의 지연값이 조절된 상태에서 수행되게 할 수 있는 데이터 통신용 송신기에 관한 것이다.
소비자가 요구하는 데이터 처리 속도 및 화질이 증가하면서 데이터의 전송량이 급속히 늘어나고 있다. 상기 데이터 처리 속도는 반도체 공정의 발전으로 인해 소비자의 요구를 만족시킬 수 있게 되었으나, 채널의 발전 속도는 소비자의 요구를 따라가지 못함으로써 채널에서 생기는 데이터의 손실을 막기 위한 추가적인 회로의 설계가 요구되고 있다.
이를 위해, 수신기에서는 채널에서 손실된 데이터를 최대한 복구할 수 있는 등화기의 구조가 설계되고 있다. 그리고, 송신기에서는 채널의 감쇄 효과를 보상해 주기 위해 프리-엠퍼시스(pre-empasis) 방식, 즉 채널에서 손실이 일어나는 데이터의 고주파 성분을 미리 증폭시켜 채널로 전송할 수 있는 방식의 출력 드라이버의 구조가 설계되고 있다.
상기 프리-엠퍼시스 방식 중 가장 널리 쓰이는 방식으로는, 출력 드라이버의 최종단에 프리-엠퍼시스를 위한 탭을 추가하여 다수의 탭을 가진 상태에서 지연된 데이터의 고주파 성분을 증폭하는 방식이 사용된다.
한편, 상기 출력 드라이버는 외부의 케이블을 통해 신호를 전달해야 하기 때문에 메인 탭(원래의 데이터로 구동되는 탭)의 전류량이 크고 이에 비례하게 프리-엠퍼시스를 위한 추가 탭(지연 데이터로 구동되는 탭)의 전류량도 크게 되어 전력 소모가 크게 일어난다. 즉, 출력 드라이버의 최종단의 프리-엠퍼시스를 위한 추가 탭이 메인 탭과 같이 동작을 하려면 메인 탭과 일정한 비율을 유지해야되기 때문에, 전력 소모가 크게 일어나는 문제가 있다.
또한, 상기 프리-엠퍼시스가 수행되는 출력 드라이버를 구동하기 위한 프리-출력 드라이버가 추가적으로 필요하기 때문에 전력 소모가 클 뿐만 아니라 면적도 증가되는 문제가 있다. 즉, 프리-출력 드라이버의 탭 수가 출력 드라이버의 탭 수만큼 필요하여, 채널에서 데이터의 감쇄를 보상하기 위해 이용되는 프리-엠퍼시스 방식에서 전력 소모가 큰 문제가 있다.
또한, 종래에는 상기 출력 드라이버의 탭을 구동하기 위한 지연 데이터가 1UI 만큼씩 지연된 상태로 출력 드라이버로 전달된다. 그런데, 1UI 만큼씩 지연된 지연 데이터를 통해 프리-엠퍼시스를 수행할 경우 데이터 패턴에 의한 지터(jitter)가 발생하는 문제가 있다. 이 때문에, 데이터 패턴에 의한 지터를 최소화시키기 위해서는 지연 데이터의 지연을 조절할 필요가 있다. 이를 위해서 1UI만큼씩을 지연하는 것이 아니라 0.5UI만큼씩을 지연하여 프리-엠퍼시스를 구동하는 방식이 있다. 그러나, 최적의 지연값이 반도체 공정, 칩 동작 전압과 온도에 따라서 바뀌기 때문에, 칩 내부의 상황에 맞도록 지연값을 조절하는 것이 필요하다.
본 발명의 목적은 프리-엠퍼시스를 출력 드라이버뿐 아니라 출력 드라이버를 구동시키는 프리-출력 드라이버에서도 수행되게 하여 두 번의 프리-엠퍼시스의 수행을 가능하게 하고, 출력 드라이버의 프리-엠퍼시스를 데이터 패턴들의 지연값이 조절된 상태에서 수행되게 할 수 있는 데이터 통신용 송신기를 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 데이터 통신용 송신기는 입력단과 출력단을 가지며, 상기 입력단으로 입력되는 데이터를 직렬 데이터들로 변환하는 직렬화기; 상기 직렬 데이터들을 1차적으로 프리-엠퍼시스하여 프리-엠퍼시스 데이터들을 생성하는 프리-출력 드라이버; 상기 프리-엠퍼시스 데이터들을 입력받아 출력 데이터들을 생성하는 출력 드라이버; 상기 출력 드라이버의 프리-엠퍼시스에 적용되는 지연 데이터의 지연값을 조절하도록 구성된 프리-출력 컨트롤러; 및 상기 프리-출력 드라이버와 상기 출력 드라이버와 상기 프리-출력 컨트롤러 사이에 설치되어 상기 지연값에 따른 커패시턴스를 조절하는 가변 커패시터를 포함하며, 상기 출력 드라이버는 상기 프리-엠퍼시스 데이터들을 상기 지연값에 의해 조절하여 2차적으로 프리-엠퍼시스하는 것을 특징으로 한다.
상기 프리-출력 드라이버와 상기 출력 드라이버는 동일한 구조로 형성될 수 있다.
상기 프리-출력 컨트롤러는 제 1 데이터 패턴과 제 2 데이터 패턴을 발생시키는 패턴 발생기; 상기 프리-출력 드라이버와 동일한 구조로 형성되며, 상기 제 1 데이터 패턴과 제 2 데이터 패턴을 통과시켜 모사 데이터 패턴들을 발생시키는 복제 프리-출력 드라이버; 상기 모사 데이터 패턴들을 디지털 신호 패턴들로 변환하는 디지털 신호 변환기; 상기 디지털 신호 패턴들이 입력되는 센스-엠플리파이드 플립 플롭; 및 카운터를 포함하여 형성되고, 상기 센스-엠플리파이드 플립 플롭의 출력이 바뀔때까지 상기 카운터의 출력을 증가시켜 상기 지연값을 조절하는 지연 제어 신호를 생성하는 디지털 컨트롤 로직을 포함할 수 있다.
상기 가변 커패시터의 커패시턴스는 상기 지연 제어 신호에 의해 조절될 수 있다.
상기 지연 제어 신호는 상기 복제 프리-출력 드라이버에 입력될 수 있다.
상기 디지털 컨트롤 로직은 상기 센스-엠플리파이드 플립 플롭의 출력이 "0"으로 고정되면 상기 카운터의 출력을 고정하여 상기 지연값을 결정할 수 있다.
상기 제 1 데이터 패턴은 고주파 성분이 가장 적은 데이터 패턴이고, 상기 제 2 데이터 패턴은 고주파 성분이 가장 많은 데이터 패턴일 수 있다.
상기 제 1 데이터 패턴은 1100,..., 1100의 데이터 패턴이고, 상기 제 2 데이터 패턴은 1000,..., 1000의 데이터 패턴일 수 있다.
본 발명의 실시예에 따른 데이터 통신용 송신기는 기존의 출력 드라이버의 최종단에 프리-엠퍼시스를 위해 설치된 탭을 이동시켜 프리-출력 드라이버에 구현함으로써, 프리-엠퍼시스를 출력 드라이버뿐 아니라 출력 드라이버를 구동시키는 프리-출력 드라이버에서도 수행되게 하여 두 번의 프리-엠퍼시스의 수행을 가능하게 할 수 있다. 이에 따라, 본 발명의 실시예에 따른 데이터 송신기는 기존에 다수의 탭을 가지는 출력 드라이버와 같은 효과를 가지면서 출력 드라이버의 탭 수를 줄일 수 있으며, 탭이 줄어든 상태의 출력 드라이버에서 프리-엠퍼시스의 수행이 이루어지도록 하여 프리-출력 드라이버의 전력 소모를 줄일 수 있고, 출력 드라이버를 구동하기 위해 필요한 프리-출력 드라이버의 수를 줄이면서 프리-출력 드라이버 설치에 대한 면적도 줄일 수 있다.
또한, 본 발명의 실시예에 따른 데이터 송신기는 프리-엠퍼시스를 위해 필요한 지연 데이터의 지연값을 조절하도록 구성된 프리-엠퍼시스 컨트롤러를 구비함으로써, 지터 성분이 최대한 줄어든 상태의 지연 데이터를 출력 드라이버에 입력하여 프리-엠퍼시스되게 할 수 있다. 이에 따라, 본 발명의 실시예에 따른 데이터 송신기는 반도체 공정, 칩 동작 전압과 온도에 상관없이 데이터 패턴에 의한 지터를 최소화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 데이터 통신용 송신기의 구조를 보여주는 블럭도이다.
도 2는 도 1의 프리-출력 드라이버와 출력 드라이버의 구조를 보여주는 회로도이다.
도 3은 도 1의 센스-엠플리파이드 플립 플롭의 회로도이다.
이하 도면을 참조하면서 본 발명의 실시예를 통해 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 데이터 통신용 송신기의 구조를 보여주는 블럭도이고, 도 2는 도 1의 프리-출력 드라이버와 출력 드라이버의 구조를 보여주는 회로도이며, 도 3은 도 1의 센스-엠플리파이드 플립 플롭의 회로도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 데이터 통신용 송신기(100)는 직렬화기(Serializer)(110), 프리-출력 드라이버(Pre-Output Driver; POD)(120), 출력 드라이버(Output Driver)(130), 프리-엠퍼시스 컨트롤러(140), 커패시터부(150), 위상 고정 루프 회로(Phase Locked Loop; PLL)(160)를 포함하여 구성된다. 이러한 데이터 통신용 송신기(100)는 케이블의 채널을 통해 데이터를 수신기로 전송한다.
상기 직렬화기(110)는 데이터 통신용 송신기(100)의 입력단으로 입력되는 n(n은 2 이상의 자연수)비트의 데이터(Data)를 n:1의 직렬 데이터로 변환한다. 이러한 직렬화기(110)는 위상 고정 루프 회로(160)에서 생성된 클럭을 바탕으로 PreDn, PreDn -1, PreDn -2의 직렬 데이터들을 생성한다. 여기서, PreDn -1 직렬 데이터는 PreDn 직렬 데이터로부터 1UI만큼 지연된 데이터이며, PreDn -2 직렬 데이터는 PreDn 직렬 데이터로부터 2UI만큼 지연된 데이터이다.
상기 프리-출력 드라이버(120)는 PreDn, PreDn -1, PreDn -2의 직렬 데이터들에 대해 1차적으로 프리-엠퍼시스를 행한 후 Dn, Dn -1의 프리-엠퍼시스 데이터들을 생성한다. 여기서, Dn -1 프리-엠퍼시스 데이터는 Dn 프리-엠퍼시스 데이터로부터 1UI만큼 지연된 데이터이며, 프리-엠퍼시스는 채널에서 손실이 일어나는 데이터의 고주파 성분을 미리 증폭시켜 채널에서 데이터의 손실을 보상하는 것이다. 상기 프리-출력 드라이버(120)는 도 2에 도시된 바와 같은 회로로 구성된다. 도 2에 도시된 바와 같이, 상기 프리-출력 드라이버(120)는 케이블의 임피던스를 매칭하기 위한 저항을 사용하고 프리-엠퍼시스를 위한 계수가 임의적으로 바뀔 수 있도록 구성된다. 그리고, 도 2에 도시된 바와 같이, 상기 프리-출력 드라이버(120)는 기존 출력 드라이버의 최종단에 프리-엠퍼시스를 위해 설치된 탭을 이동시켜 구현한 프리-엠퍼시스를 하기 위한 탭을 포함하도록 구성된다. 이에 따라, 상기 프리-출력 드라이버(120)는 기존 출력 드라이버의 탭 수를 줄이게 함으로써, 탭이 줄어든 상태의 출력 드라이버(130)에서 프리-엠퍼시스의 수행이 이루어지도록 하여 전력 소모를 줄이게 할 수 있다. 이는 기존에 프리-출력 드라이버를 구동하기 위한 β값이 3~5였으나, 본 발명에서는 프리-출력 드라이버(120)의 β값이 1인 것으로도 알 수 있다. 한편, 탭이 줄어든 상태의 출력 드라이버(130)로 인해, 출력 드라이버(130)를 구동하는 프리-출력 드라이버(120)의 수도 줄어들게 될 수 있다.
상기 출력 드라이버(130)는 프리-출력 드라이버(120)에서 생성된 Dn, Dn -1의 프리-엠퍼시스 데이터들을 입력 받고, Dn, Dn -1의 프리-엠퍼시스 데이터들을 이용하여 2차적으로 프리-엠퍼시스를 행함으로써 TxDatan, TxDatap의 출력 데이터들을 생성하여 데이터 통신용 송신기(100)의 출력단, 즉 채널의 입력단으로 전송한다. 상기 출력 드라이버(130)는 프리-출력 드라이버(120)와 동일한 구조로 형성된다.
상기 프리-엠퍼시스 컨트롤러(140)는 출력 드라이버(130)의 프리-엠퍼시스를 위해 필요한 지연 데이터의 지연값을 조절하도록 구성된다. 구체적으로, 상기 프리-엠퍼시스 컨트롤러(140)는 패턴 발생기(Pattern Generator)(141), 복제 프리-출력 드라이버(Replica-POD)(142), 디지털 신호 변환기(CML-to-Logic Converter; CLC)(143), 센스-엠플리파이드 플립 플롭(Sense-amplitude Flip Flop; SAFF)(144) 및 디지털 컨트롤 로직(DCL)(145)을 포함한다.
상기 패턴 발생기(141)는 데이터 패턴에 의해 지터가 가장 적게 발생되는 제 1 데이터 패턴과, 데이터 패턴에 의해 지터가 가장 크게 발생되는 제 2 데이터 패턴을 발생시킨다. 여기서, 상기 제 1 데이터 패턴은 고주파 성분이 가장 적은1100,...1100의 데이터 패턴일 수 있으며, 상기 제 2 데이터 패턴은 고주파 성분이 가장 많은 1000,..., 1000의 데이터 패턴일 수 있다. 이는 고주파 성분이 가장 많은 데이터 패턴과 고주파 성분이 가장 적은 데이터 패턴 간의 지터 성분이 가장 크기 때문에, 그 지터 성분을 최소한으로 줄이도록 지연 데이터의 지연값을 조절하여 출력 드라이버(130)의 프리-엠퍼시스를 하는 것이 효율적이기 때문이다.
상기 복제 프리-출력 드라이버(142)는 패턴 발생기(141)로부터 제 1 데이터 패턴과 제 2 데이터 패턴을 입력받아 통과시켜 Rout0011, Rout0001의 모사 데이터 패턴들을 발생시킨다. 상기 복제 프리-출력 드라이버(142)는 전력 소모가 적은 프리-출력 드라이버(120)를 복제하여 구성된다. 이는 출력 드라이버(130)가 프리-출력 드라이버(120)를 통과하는 지연 데이터의 지터 성분을 미리 복제 프리-출력 드라이버(142)를 통과하는 Rout0011, Rout0001의 모사 데이터 패턴들로부터 측정하고 예측하게 한 상태에서 프리-출력 드라이버(120)로부터 출력된 Dn, Dn -1의 프리-엠퍼시스 데이터들을 이용하여 2차적으로 프리-엠퍼시스하게 하기 위함이다.
상기 디지털 신호 변환기(143)는 복제 프리-출력 드라이버(142)로부터 Rout0011, Rout0001 의 모사 데이터 패턴들을 입력받고 통과시켜 Cout0011, Cout0001의 디지털 신호 패턴들로 변환한다. 이러한 Cout0011, Cout0001의 디지털 신호 패턴들은 지연 데이터의 지연값을 조절하는 데 아날로그 신호 패턴보다 용이하다.
상기 센스-엠플리파이드 플립 플롭(144)은 복제 프리-출력 드라이버(142)를 통과한 데이터 패턴들의 지연을 확인하기 위해 도 3과 같은 회로로 구성된다. 상기 센스-엠플리파이드 플립 플롭(144)은 다른 마스터-슬레이브 플립 플롭이나 D-플립 플롭과는 다르게 데이터 패턴들의 매우 작은 지연 차이를 감지할 수 있다. 상기 센스-엠플리파이드 플립 플롭(144)은 매 주기마다 출력을 "0"으로 리셋시킨다. 여기서, 복제 프리-출력 드라이버(142)을 통과한 데이터 패턴들에 의한 지터가 가장 작게 되었을 때에는 계속 "1"과 "0"으로 바뀌었던 출력이 "0"으로 고정된다.
상기 디지털 컨트롤 로직(145)은 카운터를 포함하여 구성된다. 이러한 디지털 컨트롤 로직(145)은 복제 프리-출력 드라이버(142)를 통과한 데이터 패턴들의 지연이 얼마나 차이가 나는지를 감지하고, 그 차이를 맞추기 위해 카운터를 이용하여 커패시턴스를 조절하기 위한 지연 제어 신호(Delay control signal)를 생성한다. 여기서, 상기 지연 제어 신호는 커패시터부(150)에 포함된 가변 커패시터(151)의 커패시턴스를 조절하는 신호로 이용되며, 복제 프리-출력 드라이버(142)에도 입력되어 복제 프리-출력 드라이버(142)에 내장된 가변 커패시터(미도시)의 커패시턴스를 조절하는 신호로 이용된다. 상기 디지털 컨트롤 로직(145)은 센스-엠플리파이드 플립 플롭(144)의 출력이 바뀌는 순간까지 카운터의 출력 값을 증가시킨다. 그리고, 상기 디지털 컨트롤 로직(145)은 센스-엠플리파이드 플립 플롭(144)의 출력이 "1"에서 "0"으로 변하다가 "0"으로 고정이 되면 카운터의 출력을 고정시킨다. 이와 같이 디지털 컨트롤 로직(145)에 의해 생성된 지연 제어 신호를 통해 데이터 패턴들의 지연의 차이가 줄어든 상태의 커패시턴스가 조절된 후, 출력 드라이버(130)에서 프리-엠퍼시스가 다시 한번 행해진다.
위와 같은 구성을 가지는 프리-엠퍼시스 컨트롤러(140)는 복제 프리-출력 드라이버(142)를 통과한 데이터 패턴들의 지터 성분을 측정하고 그 측정값을 반영하여 지연 데이터의 지연값을 조절할 수 있도록 디지털 값을 변화시키도록 한다. 이러한 동작은 피드백 회로로 구성되어 지속적으로 지터 성분을 비교하여 디지털 값을 변화시킴으로써 지연값을 변화시킨다. 즉, 반복적인 피드백 시스템을 이용하여 지연 데이터의 지연 차이를 최소화할 수 있는 지연값을 찾아 커패시턴스를 조절함으로써, 최적화된 지연값을 찾을 수 있다. 이로써 동작하는 칩의 반도체 공정, 칩 동작 전압과 온도의 변화에 맞추어서 최적화된 지연값을 가진 지연 데이터가 출력 드라이버(130)에 입력되어 프리-엠퍼시스가 이루어진다. 이에 따라, 지터 성분이 최대한 줄어든 상태의 지연 데이터가 출력 드라이버(130)에서 프리-엠퍼시스될 수 있다.
상기 커패시터부(150)는 프리-출력 드라이버(120)와 출력 드라이버(130)와 프리-출력 컨트롤러(140) 사이에 설치되며, 가변 커패시터(151)와 더미 커패시터(152)를 포함하여 구성된다. 상기 가변 커패시터(151)는 디지털 컨트롤 로직(145)에 의해 생성된 지연 제어 신호를 통해 데이터 패턴들의 지연의 차이가 줄어든 상태의 커패시턴스를 가지도록 조절된다. 상기 더미 커패시터(152)는 가변 커패시터(151)의 최소 용량과 같은 용량을 가지도록 구성된다.
상기 위상 고정 루프 회로(160)는 기준 클럭(Reference Clock)를 이용하여 직렬화기(110)에서 사용되는 클럭을 만들어 직렬화기(110)와 패턴 발생기(141)에 제공한다.
상기와 같이 본 발명의 일 실시예에 따른 데이터 송신기(100)는 기존의 출력 드라이버의 최종단에 프리-엠퍼시스를 위해 설치된 탭을 이동시켜 프리-출력 드라이버(120)에 구현함으로써, 프리-엠퍼시스를 출력 드라이버(130)뿐 아니라 출력 드라이버(130)를 구동시키는 프리-출력 드라이버(120)에서도 수행되게 하여 두 번의 프리-엠퍼시스의 수행을 가능하게 할 수 있다.
이에 따라, 본 발명의 일 실시예에 따른 데이터 송신기(100)는 기존에 다수의 탭을 가지는 출력 드라이버와 같은 효과를 가지면서 출력 드라이버(130)의 탭 수를 줄일 수 있으며, 탭이 줄어든 상태의 출력 드라이버(130)에서 프리-엠퍼시스의 수행이 이루어지도록 하여 프리-출력 드라이버(120)의 전력 소모를 줄일 수 있고, 출력 드라이버(130)를 구동하기 위해 필요한 프리-출력 드라이버(120)의 수를 줄이면서 프리-출력 드라이버(120) 설치에 대한 면적도 줄일 수 있다.
또한, 본 발명의 일 실시예에 따른 데이터 송신기(100)는 프리-엠퍼시스를 위해 필요한 지연된 데이터의 지연값을 조절하도록 구성된 프리-엠퍼시스 컨트롤러(140)를 구비함으로써, 지터 성분이 최대한 줄어든 상태의 지연 데이터를 출력 드라이버(130)에 입력하여 프리-엠퍼시스되게 할 수 있다.
이에 따라, 본 발명의 일 실시예에 따른 데이터 송신기(100)는 반도체 공정, 칩 동작 전압과 온도에 상관없이 데이터 패턴에 의한 지터를 최소화할 수 있다.
본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
100: 데이터 통신용 송신기 110: 직렬화기
120: 프리-출력 드라이버 130: 출력 드라이버
140: 프리-출력 컨트롤러 141: 패턴 발생기
142: 복제 프리-출력 드라이버 143: 디지털 신호 변환기
144: 센스-엠플리파이드 플립 플롭 145: 디지털 컨트롤 로직
150: 커패시터부 151: 가변 커패시터
152: 더미 커패시터 160: 위상 고정 루프 회로

Claims (8)

  1. 입력단과 출력단을 가지는 데이터 통신용 송신기에 있어서,
    상기 입력단으로 입력되는 데이터를 직렬 데이터들로 변환하는 직렬화기;
    상기 직렬 데이터들을 1차적으로 프리-엠퍼시스하여 프리-엠퍼시스 데이터들을 생성하는 프리-출력 드라이버;
    상기 프리-엠퍼시스 데이터들을 입력받아 출력 데이터들을 생성하는 출력 드라이버;
    상기 출력 드라이버의 프리-엠퍼시스에 적용되는 지연 데이터의 지연값을 조절하도록 구성된 프리-출력 컨트롤러; 및
    상기 프리-출력 드라이버와 상기 출력 드라이버와 상기 프리-출력 컨트롤러 사이에 설치되어 상기 지연값에 따른 커패시턴스를 조절하는 가변 커패시터를 포함하며,
    상기 출력 드라이버는 상기 프리-엠퍼시스 데이터들을 상기 지연값에 의해 조절하여 2차적으로 프리-엠퍼시스하는 것을 특징으로 하는 데이터 통신용 송신기.
  2. 제 1 항에 있어서,
    상기 프리-출력 드라이버와 상기 출력 드라이버는 동일한 구조로 형성되는 것을 특징으로 하는 데이터 통신용 송신기.
  3. 제 1 항에 있어서,
    상기 프리-출력 컨트롤러는
    제 1 데이터 패턴과 제 2 데이터 패턴을 발생시키는 패턴 발생기;
    상기 프리-출력 드라이버와 동일한 구조로 형성되며, 상기 제 1 데이터 패턴과 제 2 데이터 패턴을 통과시켜 모사 데이터 패턴들을 발생시키는 복제 프리-출력 드라이버;
    상기 모사 데이터 패턴들을 디지털 신호 패턴들로 변환하는 디지털 신호 변환기;
    상기 디지털 신호 패턴들이 입력되는 센스-엠플리파이드 플립 플롭; 및
    카운터를 포함하여 형성되고, 상기 센스-엠플리파이드 플립 플롭의 출력이 바뀔때까지 상기 카운터의 출력을 증가시켜 상기 지연값을 조절하는 지연 제어 신호를 생성하는 디지털 컨트롤 로직을 포함하는 것을 특징으로 하는 데이터 통신용 송신기.
  4. 제 3 항에 있어서,
    상기 가변 커패시터의 커패시턴스는 상기 지연 제어 신호에 의해 조절되는 것을 특징으로 하는 데이터 통신용 송신기.
  5. 제 3 항에 있어서,
    상기 지연 제어 신호는 상기 복제 프리-출력 드라이버에 입력되는 것을 특징으로 하는 데이터 통신용 송신기.
  6. 제 3 항에 있어서,
    상기 디지털 컨트롤 로직은 상기 센스-엠플리파이드 플립 플롭의 출력이 "0"으로 고정되면 상기 카운터의 출력을 고정하여 상기 지연값을 결정하는 것을 특징으로 하는 데이터 통신용 송신기.
  7. 제 3 항에 있어서,
    상기 제 1 데이터 패턴은 고주파 성분이 가장 적은 데이터 패턴이고,
    상기 제 2 데이터 패턴은 고주파 성분이 가장 많은 데이터 패턴인 것을 특징으로 하는 데이터 통신용 송신기.
  8. 제 7 항에 있어서,
    상기 제 1 데이터 패턴은 1100이 반복되는 데이터 패턴이고,
    상기 제 2 데이터 패턴은 1000이 반복되는 데이터 패턴인 것을 특징으로 하는 데이터 통신용 송신기.
KR1020110134593A 2011-12-14 2011-12-14 데이터 통신용 송신기 KR101315852B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110134593A KR101315852B1 (ko) 2011-12-14 2011-12-14 데이터 통신용 송신기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110134593A KR101315852B1 (ko) 2011-12-14 2011-12-14 데이터 통신용 송신기

Publications (2)

Publication Number Publication Date
KR20130067733A KR20130067733A (ko) 2013-06-25
KR101315852B1 true KR101315852B1 (ko) 2013-10-08

Family

ID=48863502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110134593A KR101315852B1 (ko) 2011-12-14 2011-12-14 데이터 통신용 송신기

Country Status (1)

Country Link
KR (1) KR101315852B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113726349B (zh) * 2021-07-30 2023-03-24 珠海亿智电子科技有限公司 一种降低抖动的数据发送器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060016039A (ko) * 2004-08-16 2006-02-21 삼성전자주식회사 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법
KR20060036721A (ko) * 2004-10-26 2006-05-02 삼성전자주식회사 캐스케이디드 프리-앰패시스 기능을 가지는 출력 드라이버회로
KR20070073300A (ko) * 2006-01-04 2007-07-10 삼성전자주식회사 프리 엠퍼시스 장치
KR100783691B1 (ko) * 2006-05-11 2007-12-07 한국과학기술원 프리엠퍼시스를 가지는 직렬 전송 장치
KR20080076339A (ko) * 2007-02-15 2008-08-20 삼성전자주식회사 차동전송선을 사용하는 송신기의 프리앰퍼시스 및디앰퍼시스 방법과 장치
JP2008219895A (ja) * 2007-03-02 2008-09-18 Kawasaki Microelectronics Kk 出力ドライバ回路および方法
KR100862233B1 (ko) * 2007-01-04 2008-10-09 한국과학기술원 지연 시간을 가변할 수 있는 탭 지연선을 구비하는 프리엠퍼시스 출력 회로
KR20110130574A (ko) * 2010-05-28 2011-12-06 삼성전기주식회사 듀얼모드 프리-엠퍼시스를 갖는 고주파 변조장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060016039A (ko) * 2004-08-16 2006-02-21 삼성전자주식회사 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법
KR20060036721A (ko) * 2004-10-26 2006-05-02 삼성전자주식회사 캐스케이디드 프리-앰패시스 기능을 가지는 출력 드라이버회로
KR20070073300A (ko) * 2006-01-04 2007-07-10 삼성전자주식회사 프리 엠퍼시스 장치
KR100783691B1 (ko) * 2006-05-11 2007-12-07 한국과학기술원 프리엠퍼시스를 가지는 직렬 전송 장치
KR100862233B1 (ko) * 2007-01-04 2008-10-09 한국과학기술원 지연 시간을 가변할 수 있는 탭 지연선을 구비하는 프리엠퍼시스 출력 회로
KR20080076339A (ko) * 2007-02-15 2008-08-20 삼성전자주식회사 차동전송선을 사용하는 송신기의 프리앰퍼시스 및디앰퍼시스 방법과 장치
JP2008219895A (ja) * 2007-03-02 2008-09-18 Kawasaki Microelectronics Kk 出力ドライバ回路および方法
KR20110130574A (ko) * 2010-05-28 2011-12-06 삼성전기주식회사 듀얼모드 프리-엠퍼시스를 갖는 고주파 변조장치

Also Published As

Publication number Publication date
KR20130067733A (ko) 2013-06-25

Similar Documents

Publication Publication Date Title
JP6068193B2 (ja) 受信装置及び送受信システム
CN113364450B (zh) 校准电路与其相关的校准方法
EP4006904A1 (en) Methods and apparatuses including memory command delay adjustment circuit
CN107832246B (zh) 半导体装置
KR102032325B1 (ko) 적응적 기준치를 갖는 a/d 변환 장치 및 그를 포함하는 데이터 수신 장치
US9584228B2 (en) Clock control circuit and transmitter
US9722590B1 (en) Skew adjustment circuit, semiconductor device, and skew calibration method
CN109417399B (zh) 均衡电路、接收电路以及半导体集成电路
US10880129B2 (en) Semiconductor integrated circuit and reception device
JP4602451B2 (ja) データ送信装置及びデータ送信方法
KR102140117B1 (ko) 클럭 위상 조절 회로 및 이를 포함하는 반도체 장치
US8693604B2 (en) Receiving apparatus and receiving method
KR101315852B1 (ko) 데이터 통신용 송신기
US7977989B2 (en) Method and apparatus for detecting and adjusting characteristics of a signal
KR102077684B1 (ko) 내부 스큐를 보상하는 반도체 장치 및 그것의 동작 방법
US11711110B2 (en) Communication system, transmission device, and reception device
US8243868B2 (en) Method and apparatus for duty cycle pre-distortion and two-dimensional modulation
US20100239059A1 (en) Transmission method and transmission apparatus
KR101355463B1 (ko) 데이터 통신용 송신기
US7190719B2 (en) Impedance controlled transmitter with adaptive compensation for chip-to-chip communication
RU2558609C2 (ru) Передатчик со следящей обратной связью
KR20140024667A (ko) 데이터수신회로
KR102479138B1 (ko) 저 전압 동작이 가능한 판정 궤환 등화기 및 이의 제어방법
KR101281985B1 (ko) 프리엠퍼시스를 수행하는 출력 드라이버 및 상기 출력 드라이버에서의 스큐 보정 방법
US20130058389A1 (en) Signal transmitter and signal transmitting method for transmitting specific data bit with different predetermined voltage levels

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee