JP2008219895A - 出力ドライバ回路および方法 - Google Patents
出力ドライバ回路および方法 Download PDFInfo
- Publication number
- JP2008219895A JP2008219895A JP2008052191A JP2008052191A JP2008219895A JP 2008219895 A JP2008219895 A JP 2008219895A JP 2008052191 A JP2008052191 A JP 2008052191A JP 2008052191 A JP2008052191 A JP 2008052191A JP 2008219895 A JP2008219895 A JP 2008219895A
- Authority
- JP
- Japan
- Prior art keywords
- data signal
- current
- output
- driver stage
- emphasis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 34
- 230000005540 biological transmission Effects 0.000 claims abstract description 15
- 230000003111 delayed effect Effects 0.000 claims description 33
- 238000012545 processing Methods 0.000 claims description 5
- 101100033865 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA1 gene Proteins 0.000 description 21
- 230000008569 process Effects 0.000 description 15
- 239000000872 buffer Substances 0.000 description 12
- 230000008054 signal transmission Effects 0.000 description 9
- 101100524516 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA2 gene Proteins 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Amplifiers (AREA)
Abstract
従来のカレントモード出力ドライバ回路と比べてより消費電力の少ない、プリエンファシス機能を有する出力ドライバ回路を提供する。
【解決手段】
本発明に係る出力ドライバ回路は、第1のデータ信号を受信し、第1のデータ信号に基づいて第2のデータ信号を出力する複数の、電流減算を実施する第1の差動対をもつ、プリドライバ段と、電気的にプリドライバ段と接続され、プリドライバ段からの第2のデータ信号を受信する、伝送ラインに出力信号を伝送する第2の差動対をもつ、出力ドライバ段とを備えている。
【選択図】 図4
Description
シリアル通信装置では、集積回路(IC)は、プリント基板(PCB)に通常搭載されて、プリント基板の配線やパターンで電気的にお互いに結合されている。配線やパターンは、電源、グランド、入力/出力などの信号を各ICから各ICへ伝送する。通常、IC間の高周波信号は、配線やパターンの寄生抵抗、インダクタンス、および相互接続によるキャパシタンスで悪影響を受ける。
2005 ISSCC, digest of technical papers, vol. 48 3.4 "A Transmit Architecture with 4−Tap Feedfoward Equalization for 6.25/12.5Gb/s Serial Backplane Communications," Paul Landman et. al.
ここで、Aodは、出力ドライバ段の全電流に対する、差動対A6に流れる電流I61の電流比であり、Bodは、出力ドライバ段の全電流に対する、差動対B6に流れる電流I62の電流比であり、C2は、プリドライバ段の全電流に対する、BUF2に流れる電流IBUF2の電流比であり、C3は、プリドライバ段の全電流に対する、BUF3に流れる電流IBUF3の電流比である。
本発明の特徴は、以下のようにまとめることができる。
(1.) 第1のデータ信号を受信し、第1のデータ信号に基づいて第2のデータ信号を出力する複数の、電流減算を実施する第1の差動対をもつ、プリドライバ段と、
電気的にプリドライバ段と接続され、プリドライバ段からの第2のデータ信号を受信する、伝送ラインに出力信号を伝送する第2の差動対をもつ、出力ドライバ段
からなる、ことを特徴とする出力ドライバ回路。
(2.) プリドライバ段の少なくとも1つの第1の差動対が多数の可変電流源の少なくとも1つに接続されている、ことを特徴とする(1.)に記載の出力ドライバ回路。
(3.) 出力ドライバの少なくとも1対の第2の差動対が、電流加算回路を形成するように接続されている、ことを特徴とする(1.)に記載の出力ドライバ回路。
(4.) プリドライバ段の複数の第1の差動対がカレントモード差動対で、その入力が小信号カレントモードロジックにより駆動される、ことを特徴とする(1.)に記載の出力ドライバ回路。
(5.) プリドライバ段の複数の第1の差動対がカレントモード差動対で、その入力がレイルツーレイルCMOSロジックにより駆動される、ことを特徴とする(1.)に記載の出力ドライバ回路。
(6.) 複数の可変電流源が、個々の第1の差動対の複数の入力の比率を変更できる、ことを特徴とする(1.)に記載の出力ドライバ回路。
(7.) 複数の可変電流源が、ゲートに可変電荷を受けるトランジスタである、ことを特徴とする(6.)に記載の出力ドライバ回路。
(8.) プリドライバ段の複数の第1の差動対が、該第1の差動対の入力数を必要な比率で選択できる機能を有する、ことを特徴とする(1.)に記載の出力ドライバ回路。
(9.) 第1のデータ信号をプリドライバ段で受信し、
プリドライバ段で第1のデータ信号について第1の差動対で電流減算を実施し、
第1のデータ信号に基づいて第2のデータ信号を出力し、
出力ドライバ段で第2のデータ信号を受信し、
出力ドライバ段で、第2の差動対で第2のデータ信号について電流加算処理を実施し、
第2のデータ信号に基づいて出力信号を伝送する、
ことを特徴とするデータ信号のプリエンファシス方法。
(10.) 第1のデータ信号が、
第1のデータ信号の反転である、第1の反転データ信号と、
第1の所定量だけ遅延された第1のデータ信号である、第1の遅延データ信号と、
第1の遅延データ信号の反転である、第1の反転遅延データ信号と、
からなることを特徴とする(9.)に記載のデータ信号のプリエンファシス方法。
(11.) 第1のデータ信号がさらに、
第1のデータ信号の反転である、第1の反転データ信号と、
別の所定量だけ遅延された第1のデータ信号である、複数の第1の遅延データ信号と、
複数の第1の遅延データ信号の反転である、それぞれの第1の反転遅延データ信号と、
からなることを特徴とする(9.)に記載のデータ信号のプリエンファシス方法。
(12.) プリドライバ段の少なくともひとつの差動対を、少なくともひとつの可変電流源に接続する、ことを特徴とする(9.)に記載のデータ信号のプリエンファシス方法。
(13.) 出力ドライバの少なくとも一対の第2の差動対を、電流加算回路を構成するように接続する、ことを特徴とする(9.)に記載のデータ信号のプリエンファシス方法。
(14.) プリドライバ段の第1の差動対の入力を、小信号カレントモードロジックにより駆動する、ことを特徴とする(9.)に記載のデータ信号のプリエンファシス方法。
(15) プリドライバ段の第1の差動対の入力を、レイルツーレイルCMOSロジックにより駆動する、ことを特徴とする(9.)に記載のデータ信号のプリエンファシス方法。
(16.) 可変電流源により第1の差動対の入力比率を変更する、ことを特徴とする(12.)に記載のデータ信号のプリエンファシス方法。
(17.) 可変電流源が、ゲートに可変電荷を受けるトランジスタである、ことを特徴とする(16.)に記載のデータ信号のプリエンファシス方法。
(18.) プリドライバ段の第1の差動対の数により、個々の第1の差動対入力数を必要な比率に選択する、ことを特徴とする9.に記載のデータ信号のプリエンファシス方法。
R1,R2,R41,R42,R61,R62,R91,R92 抵抗
S1,S2,S41,S61,S62,S92,R93,S94 電流源
Claims (4)
- 第1のデータ信号をプリドライバ段で受信し、
プリドライバ段で第1のデータ信号について第1の差動対で電流減算を実施し、
第1のデータ信号に基づいて第2のデータ信号を出力し、
出力ドライバ段で第2のデータ信号を受信し、
出力ドライバ段で、第2の差動対で第2のデータ信号について電流加算処理を実施し、
第2のデータ信号に基づいて出力信号を伝送する、
ことを特徴とするデータ信号のプリエンファシス方法。 - 第1のデータ信号が、
第1のデータ信号の反転である、第1の反転データ信号と、
第1の所定量だけ遅延された第1のデータ信号である、第1の遅延データ信号と、
第1の遅延データ信号の反転である、第1の反転遅延データ信号と、
からなることを特徴とする請求項1に記載のデータ信号のプリエンファシス方法。 - 第1のデータ信号を受信し、第1のデータ信号に基づいて第2のデータ信号を出力する複数の、電流減算を実施する第1の差動対をもつ、プリドライバ段と、
電気的にプリドライバ段と接続され、プリドライバ段からの第2のデータ信号を受信する、伝送ラインに出力信号を伝送する第2の差動対をもつ、出力ドライバ段
からなる、ことを特徴とする出力ドライバ回路。 - プリドライバ段の少なくとも1つの第1の差動対が多数の可変電流源の少なくとも1つに接続されており、
出力ドライバの少なくとも1対の第2の差動対が、電流加算回路を形成するように接続されている、
ことを特徴とする請求項3に記載の出力ドライバ回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/712,914 US8228096B2 (en) | 2007-03-02 | 2007-03-02 | Circuit and method for current-mode output driver with pre-emphasis |
US11/712,914 | 2007-03-02 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008219895A true JP2008219895A (ja) | 2008-09-18 |
JP2008219895A5 JP2008219895A5 (ja) | 2012-10-04 |
JP5235083B2 JP5235083B2 (ja) | 2013-07-10 |
Family
ID=39741021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008052191A Active JP5235083B2 (ja) | 2007-03-02 | 2008-03-03 | エンファシス/デエンファシス方法、および出力ドライバ回路 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8228096B2 (ja) |
JP (1) | JP5235083B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012104953A (ja) * | 2010-11-08 | 2012-05-31 | Fujitsu Ltd | エンファシス信号生成回路及び信号合成回路 |
JP2012195885A (ja) * | 2011-03-17 | 2012-10-11 | Fujitsu Ltd | 信号整形回路 |
JP2012204948A (ja) * | 2011-03-24 | 2012-10-22 | Kawasaki Microelectronics Inc | 差動出力バッファ |
KR101315852B1 (ko) * | 2011-12-14 | 2013-10-08 | 고려대학교 산학협력단 | 데이터 통신용 송신기 |
JP2014500664A (ja) * | 2010-11-11 | 2014-01-09 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 調整可能な有限インパルス応答トランスミッタ |
WO2014136170A1 (ja) * | 2013-03-04 | 2014-09-12 | 三菱電機株式会社 | エンファシス回路 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7683656B1 (en) * | 2008-11-17 | 2010-03-23 | Intel Corporation | Predriver equalization for common mode noise reduction in a semi-differential current mode driver |
KR101030957B1 (ko) * | 2008-12-29 | 2011-04-28 | 주식회사 실리콘웍스 | 차동전류 구동 방식의 인터페이스 시스템 |
US8125241B2 (en) * | 2009-10-07 | 2012-02-28 | Lsi Corporation | Automatic de-emphasis setting for driving capacitive backplane |
US8220947B2 (en) * | 2009-10-14 | 2012-07-17 | Advantest Corporation | Differential driver circuit |
JP2012129810A (ja) * | 2010-12-15 | 2012-07-05 | Advantest Corp | ドライバ回路およびそれを用いた試験装置 |
US8786321B2 (en) * | 2010-12-30 | 2014-07-22 | Stmicroelectronics International N.V. | Power harvesting in open drain transmitters |
US8847633B1 (en) * | 2013-03-08 | 2014-09-30 | Intel Corporation | Low voltage swing repeater |
CN104102264A (zh) * | 2014-06-27 | 2014-10-15 | 苏州加古尔微电子科技有限公司 | 一种连续时间预加重电流模驱动器 |
US9660652B2 (en) * | 2014-09-23 | 2017-05-23 | Texas Instruments Incorporated | Differential driver with pull up and pull down boosters |
US20160269029A1 (en) * | 2015-03-10 | 2016-09-15 | Realtek Semiconductor Corp. | Logical signal driver with dynamic output impedance and method thereof |
US9924246B2 (en) * | 2015-12-17 | 2018-03-20 | Credo Technology Group Limited | Transition replacement for current leveling in a high-speed transmitter |
US9853642B1 (en) * | 2016-08-11 | 2017-12-26 | Xilinx, Inc. | Data-dependent current compensation in a voltage-mode driver |
CN109783421B (zh) * | 2019-01-17 | 2022-05-03 | 上海兆芯集成电路有限公司 | 高速信号驱动装置 |
US11087656B2 (en) | 2019-08-15 | 2021-08-10 | Samsung Display Co., Ltd. | Fully differential front end for sensing |
US11069282B2 (en) | 2019-08-15 | 2021-07-20 | Samsung Display Co., Ltd. | Correlated double sampling pixel sensing front end |
US11250780B2 (en) | 2019-08-15 | 2022-02-15 | Samsung Display Co., Ltd. | Estimation of pixel compensation coefficients by adaptation |
CN110719047B (zh) * | 2019-10-24 | 2020-09-11 | 杭州雄迈集成电路技术股份有限公司 | 一种新型低功耗mipi电流模驱动装置 |
US11081064B1 (en) | 2020-01-13 | 2021-08-03 | Samsung Display Co., Ltd. | Reference signal generation by reusing the driver circuit |
US11257416B2 (en) * | 2020-02-14 | 2022-02-22 | Samsung Display Co., Ltd. | Voltage mode pre-emphasis with floating phase |
US11719738B2 (en) | 2020-10-15 | 2023-08-08 | Samsung Display Co., Ltd. | Two-domain two-stage sensing front-end circuits and systems |
US11388032B1 (en) * | 2021-01-19 | 2022-07-12 | Micron Technology, Inc. | Apparatuses and methods for pre-emphasis control |
US11165610B1 (en) * | 2021-03-08 | 2021-11-02 | Nxp Usa, Inc. | De-emphasis controller for transmit driver in wireline communication |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267972A (ja) * | 2000-02-02 | 2001-09-28 | Telefon Ab Lm Ericsson Publ | 予歪みを有するデジタルデータ信号を提供する回路と方法 |
JP2004088693A (ja) * | 2002-08-29 | 2004-03-18 | Toshiba Corp | 差動データドライバー回路 |
JP2006177898A (ja) * | 2004-12-24 | 2006-07-06 | Nec Electronics Corp | 半導体装置および半導体装置のテスト方法 |
JP2006352374A (ja) * | 2005-06-14 | 2006-12-28 | Macnica Inc | 高速信号伝送のための信号出力回路と高速信号伝送のための方法 |
JP2007060073A (ja) * | 2005-08-23 | 2007-03-08 | Nec Electronics Corp | デエンファシス機能を有する出力バッファ回路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0810832B2 (ja) * | 1987-03-04 | 1996-01-31 | 株式会社東芝 | デイジタル―アナログ変換器 |
EP0345365B1 (de) * | 1988-06-07 | 1993-12-29 | Deutsche ITT Industries GmbH | Digitale Deemphasisschaltung |
US6266379B1 (en) * | 1997-06-20 | 2001-07-24 | Massachusetts Institute Of Technology | Digital transmitter with equalization |
US6373346B1 (en) * | 2000-11-27 | 2002-04-16 | Sirenza Microdevices, Inc. | Laser driver pre-emphasis and de-emphasis method and/or architecture with tuning and duty cycle control |
US6759868B2 (en) * | 2001-02-27 | 2004-07-06 | Agilent Technologies, Inc. | Circuit and method for compensation if high-frequency signal loss on a transmission line |
JP2004159163A (ja) * | 2002-09-12 | 2004-06-03 | Nec Corp | ディジタル制御可変遅延回路 |
US6590432B1 (en) * | 2002-09-26 | 2003-07-08 | Pericom Semiconductor Corp. | Low-voltage differential driver with opened eye pattern |
US6940302B1 (en) * | 2003-01-07 | 2005-09-06 | Altera Corporation | Integrated circuit output driver circuitry with programmable preemphasis |
TWI221975B (en) * | 2003-07-22 | 2004-10-11 | Via Tech Inc | Apparatus and method of a high-speed serial link with de-emphasis function |
US6975132B2 (en) * | 2003-09-11 | 2005-12-13 | Xilinx, Inc. | DAC based driver with selectable pre-emphasis signal levels |
US20070013411A1 (en) * | 2005-07-14 | 2007-01-18 | Kazi Asaduzzaman | Apparatus and methods for programmable slew rate control in transmitter circuits |
JP4680003B2 (ja) * | 2005-08-23 | 2011-05-11 | ルネサスエレクトロニクス株式会社 | 出力バッファ回路 |
JP4756965B2 (ja) * | 2005-09-13 | 2011-08-24 | ルネサスエレクトロニクス株式会社 | 出力バッファ回路 |
TWI299616B (en) * | 2005-12-16 | 2008-08-01 | Via Tech Inc | Transmitter and transmission circuit |
-
2007
- 2007-03-02 US US11/712,914 patent/US8228096B2/en active Active
-
2008
- 2008-03-03 JP JP2008052191A patent/JP5235083B2/ja active Active
-
2012
- 2012-06-25 US US13/532,720 patent/US8659325B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267972A (ja) * | 2000-02-02 | 2001-09-28 | Telefon Ab Lm Ericsson Publ | 予歪みを有するデジタルデータ信号を提供する回路と方法 |
JP2004088693A (ja) * | 2002-08-29 | 2004-03-18 | Toshiba Corp | 差動データドライバー回路 |
JP2006177898A (ja) * | 2004-12-24 | 2006-07-06 | Nec Electronics Corp | 半導体装置および半導体装置のテスト方法 |
JP2006352374A (ja) * | 2005-06-14 | 2006-12-28 | Macnica Inc | 高速信号伝送のための信号出力回路と高速信号伝送のための方法 |
JP2007060073A (ja) * | 2005-08-23 | 2007-03-08 | Nec Electronics Corp | デエンファシス機能を有する出力バッファ回路 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012104953A (ja) * | 2010-11-08 | 2012-05-31 | Fujitsu Ltd | エンファシス信号生成回路及び信号合成回路 |
JP2014500664A (ja) * | 2010-11-11 | 2014-01-09 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 調整可能な有限インパルス応答トランスミッタ |
JP2012195885A (ja) * | 2011-03-17 | 2012-10-11 | Fujitsu Ltd | 信号整形回路 |
US8791652B2 (en) | 2011-03-17 | 2014-07-29 | Fujitsu Limited | Signal shaping circuit |
JP2012204948A (ja) * | 2011-03-24 | 2012-10-22 | Kawasaki Microelectronics Inc | 差動出力バッファ |
KR101315852B1 (ko) * | 2011-12-14 | 2013-10-08 | 고려대학교 산학협력단 | 데이터 통신용 송신기 |
WO2014136170A1 (ja) * | 2013-03-04 | 2014-09-12 | 三菱電機株式会社 | エンファシス回路 |
JP5859168B2 (ja) * | 2013-03-04 | 2016-02-10 | 三菱電機株式会社 | エンファシス回路 |
US9722545B2 (en) | 2013-03-04 | 2017-08-01 | Mitsubishi Electric Corporation | Emphasis circuit |
Also Published As
Publication number | Publication date |
---|---|
JP5235083B2 (ja) | 2013-07-10 |
US20080218222A1 (en) | 2008-09-11 |
US8659325B2 (en) | 2014-02-25 |
US8228096B2 (en) | 2012-07-24 |
US20120262205A1 (en) | 2012-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5235083B2 (ja) | エンファシス/デエンファシス方法、および出力ドライバ回路 | |
US10033412B2 (en) | Impedance and swing control for voltage-mode driver | |
US6794900B2 (en) | Method and circuit for pre-emphasis equalization in high speed data communications | |
US8258813B2 (en) | Circuit and method for driving at least one differential line | |
US7307447B2 (en) | Self series terminated serial link transmitter having segmentation for amplitude, pre-emphasis, and slew rate control and voltage regulation for amplitude accuracy and high voltage protection | |
US8324925B2 (en) | Output buffer circuit and differential output buffer circuit, and transmission method | |
JP3433880B2 (ja) | 波形整形伝送回路 | |
US6292014B1 (en) | Output buffer circuit for transmitting digital signals over a transmission line with preemphase | |
US8587339B2 (en) | Multi-mode driver with multiple transmitter types and method therefor | |
EP2521265B1 (en) | Apparatus and methods of reducing pre-emphasis voltage jitter | |
JP2007081608A (ja) | 出力バッファ回路 | |
JP2007028619A (ja) | 送信器回路におけるプログラム可能なスルーレート制御のための装置および方法 | |
US11894959B2 (en) | Ultra-high-speed PAM-N CMOS inverter serial link | |
US9118321B2 (en) | Differential output buffer having mixing and output stages | |
JP2007325272A (ja) | 低電圧差動信号ドライバ、低電圧差動信号を駆動する方法及びシステム | |
US8755474B2 (en) | Signal conditioning by combining precursor, main, and post cursor signals without a clock signal | |
GB2404799A (en) | An IC output driver with selectable logic format and adjustable output capacitance for impedance matching or EMI reduction | |
JP2024044006A (ja) | 信号伝送装置 | |
CN117271410A (zh) | 驱动模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110228 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110228 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120815 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120815 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130225 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130319 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130325 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5235083 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |