KR101303180B1 - 수직채널 트랜지스터를 구비한 반도체 메모리 소자 및 그제조 방법 - Google Patents

수직채널 트랜지스터를 구비한 반도체 메모리 소자 및 그제조 방법 Download PDF

Info

Publication number
KR101303180B1
KR101303180B1 KR1020070114189A KR20070114189A KR101303180B1 KR 101303180 B1 KR101303180 B1 KR 101303180B1 KR 1020070114189 A KR1020070114189 A KR 1020070114189A KR 20070114189 A KR20070114189 A KR 20070114189A KR 101303180 B1 KR101303180 B1 KR 101303180B1
Authority
KR
South Korea
Prior art keywords
region
extending
semiconductor substrate
contact plug
pillars
Prior art date
Application number
KR1020070114189A
Other languages
English (en)
Other versions
KR20090048013A (ko
Inventor
이덕형
이선길
최시영
이병찬
이승훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070114189A priority Critical patent/KR101303180B1/ko
Priority to US12/198,266 priority patent/US8008698B2/en
Publication of KR20090048013A publication Critical patent/KR20090048013A/ko
Application granted granted Critical
Publication of KR101303180B1 publication Critical patent/KR101303180B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

수직채널 트랜지스터를 구비하면서 오픈 비트 라인 구조를 채용하는 고집적 반도체 메모리 소자 및 그 제조 방법에 관하여 개시한다. 본 발명에 따른 반도체 메모리 소자는 활성 영역 위에서 상기 반도체 기판의 연장 방향에 대하여 수직으로 연장되어 있고 수직 채널 영역을 제공하는 복수의 필라와, 필라의 측벽을 둘러싸고 있는 게이트 절연막과, 게이트 절연막 위에서 상기 필라의 측벽을 둘러싸면서 제2 방향으로 연장되어 있는 복수의 워드 라인과, 활성 영역에 형성된 복수의 제1 불순물 영역과, 워드 라인과 이격된 상태로 제1 불순물 영역에 연결되어 있는 복수의 제1 콘택 플러그와, 상기 제1 콘택 플러그를 통해 상기 제1 불순물 영역에 연결되어 있는 복수의 비트 라인을 포함한다. 복수의 비트 라인은 상호 인접한 2 개의 활성 영역 사이의 영역에서 제1 콘택 플러그 위에 제1 방향으로 연장되도록 형성되어 있다.
수직 채널, 트랜지스터, 필라, 비트 라인, 콘택 플러그

Description

수직채널 트랜지스터를 구비한 반도체 메모리 소자 및 그 제조 방법 {Semiconductor memory device having vertical channel transistor and method for manufacturing the same}
본 발명은 반도체 메모리 소자 및 그 제조 방법에 관한 것으로, 특히 수직 채널 트랜지스터를 구비한 반도체 메모리 소자 및 그 제조 방법에 관한 것이다.
반도체 메모리 소자의 집적도가 증가함에 따라 단위 면적당 많은 소자들을 집적시키기 위하여 디자인룰 (design rule)을 감소시켜야 한다. 디자인룰이 감소하면 소자의 길이 및 넓이가 감소하게 되고, 이에 따라 소자의 전류 구동 능력이 저하되며, 숏채널 효과로 인하여 소자의 능동 스위치 특성이 열화된다. 높은 전류 구동 능력을 가지면서 드레인 유기 장벽 저하 (DIBL, drain induced barrier lowering), 펀치스루 (punch through) 등에 기인하는 누설 전류를 줄일 수 있는 수직채널 트랜지스터가 제안되었다.
수직채널 트랜지스터를 구비한 고집적화된 반도체 메모리 소자에서는 워드 라인간의 간격이 좁아지는 데 따른 공정 마진 제한을 완화하고 집적도를 개선하기 위한 노력으로서 바디 (body)에 매몰형 확산 비트 라인을 형성한 후, 상기 확산 비 트 라인 위에 수직 게이트 전극을 형성하는 구조를 채용하였다. 그러나, 확산 비트라인은 고저항의 문제를 내포하고 있다. 이로 인해, 소자의 데이터 전송 속도 (data transfer speed) 및 억세스 타임 (access time)이 증가되어 고속 DRAM과 같은 메모리 소자에 적용하는 데 한계가 있다.
본 발명의 목적은 상기한 문제들을 해결하고자 하는 것으로, 수직채널 트랜지스터를 구비하는 고집적 반도체 메모리 소자에서 공정 마진을 확보하면서 저저항의 비트 라인을 형성할 수 있는 구조를 가지는 반도체 메모리 소자를 제공하는 것이다.
본 발명의 다른 목적은 수직채널 트랜지스터를 구비하는 고집적 반도체 메모리 소자에서 공정 마진을 확보하면서 저저항의 비트 라인을 형성할 수 있는 반도체 메모리 소자의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 메모리 소자는 반도체 기판과, 상기 반도체 기판상에 제1 방향으로 연장되어 있는 복수의 활성 영역과, 상기 활성 영역 위에서 상기 반도체 기판의 연장 방향에 대하여 수직으로 연장되어 있고 수직 채널 영역을 제공하는 복수의 필라(pillar)와, 상기 필라의 측벽을 둘러싸고 있는 게이트 절연막과, 상기 게이트 절연막 위에서 상기 필라의 측벽을 둘러싸면서 상기 제1 방향에 수직인 제2 방향으로 연장되어 있는 복수의 워드 라인과, 상기 활성 영역에 형성된 복수의 제1 불순물 영역과, 상기 활성 영역 위에서 상기 워드 라인과 이격된 상태로 상기 제1 불순물 영역에 연결되어 있는 복수의 제1 콘택 플러그와, 상기 제1 콘택 플러그를 통해 상기 제1 불순물 영역에 연결되고, 상기 복수의 활성 영역중 상호 인접한 2 개의 활성 영역 사이의 영역에서 상기 제1 콘택 플러그 위에 상기 제1 방향으로 연장되어 있는 복수의 비트 라인을 포함한다.
상기 복수의 활성 영역은 각각 상기 반도체 기판상에서 상기 제1 방향으로 평행하게 연장되는 라인 형태를 가질 수 있다. 또는, 상기 복수의 활성 영역은 상기 반도체 기판상에서 상기 제1 방향으로 연장되는 장축과 상기 제1 방향에 수직인 제2 방향으로 연장되는 단축을 가지는 복수의 아일랜드형 활성 영역으로 이루어질 수 있다.
상기 비트 라인은 저면, 양 측면, 및 상면을 가지는 라인 패턴으로 이루어지고, 상기 비트 라인의 저면 및 1 개의 측면은 상기 제1 콘택 플러그에 동시에 접해 있는 구성을 가질 수 있다.
상기 복수의 필라에서 상기 워드 라인을 중심으로 하여 상기 반도체 기판과는 반대측의 단부 내에 각각 형성되어 있는 복수의 제2 불순물 영역을 더 포함할 수 있다. 또한, 상기 복수의 제2 불순물 영역으로부터 상기 필라의 연장 방향과 동일한 방향으로 상기 반도체 기판의 반대측으로 각각 연장되어 있는 복수의 제2 콘택 플러그와, 상기 복수의 제2 콘택 플러그에 각각 연결되어 있는 복수의 커패시터를 더 포함할 수 있다.
상기 다른 목적을 달성하기 위하여, 본 발명에 따른 반도체 메모리 소자의 제조 방법에서는, 반도체 기판상에 제1 방향으로 연장되는 복수의 활성 영역을 정의하는 단계와, 상기 반도체 기판의 연장 방향에 대하여 수직으로 연장되는 수직 채널 영역을 제공하는 복수의 필라와, 상기 필라의 측벽을 둘러싸고 있는 복수의 게이트 절연막과, 상기 게이트 절연막 위에서 상기 필라의 측벽을 둘러싸면서 상기 제1 방향에 수직인 제2 방향으로 연장되는 복수의 워드 라인을 형성하는 단계와, 상기 활성 영역중 상기 워드 라인으로부터 이격된 위치에 복수의 제1 불순물 영역을 형성하는 단계와, 상기 복수의 제1 불순물 영역 위에 각각 제1 콘택 플러그를 형성하는 단계와, 상기 워드 라인을 중심으로 하여 상기 반도체 기판의 반대측에 상기 제1 콘택 플러그에 연결되면서 상기 제1 방향으로 연장되는 복수의 비트 라인을 형성하는 단계를 포함한다.
상기 복수의 필라와, 상기 복수의 게이트 절연막과, 상기 복수의 워드 라인을 형성하는 단계는 상기 반도체 기판 위에 상기 활성 영역에서 상호 이격된 복수의 영역을 노출시키는 복수의 제1 홀이 형성된 제1 층간절연막을 형성하는 단계와, 상기 복수의 제1 홀 내에 상기 복수의 필라를 형성하는 단계와, 상기 제1 층간절연막중 일부를 제거하여 상기 제1 방향에 수직인 제2 방향으로 1 열로 배열되어 있는 복수의 필라와 그들 주위의 활성 영역을 동시에 노출시키는 라인 형태의 복수의 트렌치를 형성하는 단계와, 상기 트렌치를 통해 노출되는 상기 필라의 표면 및 활성 영역의 표면에 상기 게이트 절연막 형성용 제1 절연막을 형성하는 단계와, 상기 복수의 트렌치 내에 도전 물질을 채워 상기 복수의 워드 라인을 형성하는 단계를 포함할 수 있다.
또는, 상기 복수의 필라와, 상기 복수의 게이트 절연막과, 상기 복수의 워드 라인을 형성하는 단계는 상기 반도체 기판 위에 상기 활성 영역에서 상호 이격된 복수의 영역을 노출시키는 복수의 제1 홀이 형성된 희생 절연막을 형성하는 단계와, 상기 복수의 제1 홀 내에 상기 복수의 필라를 형성하는 단계와, 상기 희생 절 연막중 일부를 제거하여 상기 제1 방향에 수직인 제2 방향으로 1 열로 배열되어 있는 복수의 필라와 그들 주위의 활성 영역을 동시에 노출시키는 라인 형태의 복수의 트렌치를 형성하는 단계와, 상기 트렌치를 통해 노출되는 상기 필라의 표면 및 활성 영역의 표면에 상기 게이트 절연막 형성용 제1 절연막을 형성하는 단계와, 상기 복수의 트렌치 내에 도전 물질을 채워 상기 복수의 워드 라인을 형성하는 단계와, 상기 희생 절연막을 완전히 제거하여 상기 복수의 워드 라인의 측벽을 노출시키는 단계와, 상기 복수의 워드 라인 각각의 양 측벽에 제1 절연 스페이서를 형성하는 단계와, 상기 복수의 워드 라인을 덮는 제1 층간절연막을 형성하는 단계를 포함할 수 있다.
상기 복수의 비트 라인은 각각 상기 복수의 활성 영역중 상호 인접한 2 개의 활성 영역 사이의 영역에서 상기 제1 콘택 플러그 위에 형성될 수 있다.
상기 제1 콘택 플러그를 형성하는 단계는 상기 제1 불순물 영역 위에 평탄한 상면을 가지는 제1 플러그를 형성하는 단계와, 상기 제1 플러그의 상면중 일부 영역에 상기 제1 플러그의 상면보다 낮은 높이의 저면을 가지는 리세스(recess)를 형성하는 단계를 포함할 수 있다. 상기 리세스를 형성하는 단계는 상기 제1 플러그 위에 상기 제1 플러그의 상면중 일부 영역을 노출시키는 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 식각 마스크로 하여 상기 제1 플러그를 식각하는 단계를 포함할 수 있다.
상기 복수의 비트 라인을 형성하는 단계는 상기 제1 콘택 플러그가 형성되어 있는 상기 반도체 기판 위에 도전층을 형성하는 단계와, 상기 도전층을 패터닝하여 상기 복수의 비트 라인을 형성하는 단계를 포함할 수 있다.
또는, 상기 복수의 비트 라인을 형성하는 단계는 상기 제1 콘택 플러그가 형성되어 있는 상기 반도체 기판 위에 절연 몰드층을 형성하는 단계와, 상기 절연 몰드층을 패터닝하여 상기 제1 콘택 플러그를 노출시키면서 상기 제1 방향으로 연장되는 복수의 스페이스 라인이 형성된 절연 몰드층 패턴을 형성하는 단계와, 상기 스페이스 라인 내부로 노출되는 상기 절연 몰드층 패턴의 양 측벽에 제2 절연 스페이서를 형성하는 단계와, 상기 복수의 스페이스 라인 내부에 도전층을 형성하여 상기 복수의 비트 라인을 형성하는 단계를 포함할 수 있다.
상기 복수의 비트 라인을 형성하는 단계 후에, 상기 복수의 필라 각각의 상면으로부터 상기 반도체 기판의 연장 방향에 대하여 수직으로 연장되는 제2 콘택 플러그를 형성하는 단계와, 상기 제2 콘택 플러그 위에 커패시터를 형성하는 단계를 더 포함할 수 있다.
본 발명에 의하면, 고도로 스케일링(scaling)된 고집적 반도체 메모리 소자를 구현하기 위하여 수직채널 트랜지스터를 구비하는 고집적 반도체 메모리 소자를 제공하는 데 있어서, 바디(body)에 매몰형 확산 비트 라인을 형성하는 구조를 채용하지 않고, 비트 라인을 워드 라인 위에 형성하는 오픈 비트 라인 (open bit line) 구조 또는 스택 비트 라인 구조 (stacked bit line) 구조로 형성한다. 따라서, 비트 라인을 비교적 저저항의 금속으로 형성하는 것이 가능하게 되어, 소자의 데이터 전송 속도 및 억세스 타임을 증가시킬 수 있다. 따라서, 고속 DRAM과 같은 메모리 소자에 효과적으로 적용할 수 있다.
다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
도 1은 본 발명의 제1 실시예에 따른 반도체 메모리 소자(10)의 레이아웃이다. 도 1에 예시된 레이아웃은 예를 들면 4F2 (F: minimum feature size)의 단위 셀 사이즈를 가지는 메모리 셀에 적용 가능하다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 반도체 메모리 소자(10)는 반도체 기판상에 복수의 활성 영역(100a)이 제1 방향 (도 1에서는 x 방향)으로 연장되어 있다. 상기 활성 영역(100a) 위에는 수직 채널 영역을 제공하는 복수의 필라(pillar)(112)가 상기 반도체 기판의 주면 연장 방향에 대하여 수직으로 연장되어 있다. 상기 필라(112)는 워드 라인(120)으로 둘러싸여 있다. 상기 워드 라인(120)은 상기 복수의 필라(112)중 상기 활성 영역(100a)의 연장 방향을 따라 1 열로 배치되어 있는 복수의 필라(112)를 동시에 둘러싸면서 상기 제1 방향에 수직인 제2 방향 (도 1에서는 y 방향)으로 연장되어 있다. 상기 필라(112)와 상기 워드 라인(120)과의 사이에서 상기 필라(112)의 측벽은 게이트 절연막 (도 4b를 참조하여 제2 절연막(114)에 대하여 후술함)으로 둘러싸여 있다.
상기 활성 영역(100a)에는 복수의 제1 불순물 영역(128)이 형성되어 있다. 상기 불순물 영역(128)은 상기 필라(112)에 의해 제공되는 수직 채널을 구비하는 트랜지스터의 소스(source) 또는 드레인(drain)으로 작용한다. 1 개의 활성 영역(100a)에서, 1 개의 제1 불순물 영역(128)을 사이에 두고 있는 상호 인접한 1 쌍의 필라(112)가 상기 1 개의 제1 불순물 영역(128)을 공유한다.
상기 활성 영역(100a) 위에는 복수의 제1 콘택 플러그(130)가 형성되어 있다. 상기 복수의 제1 콘택 플러그(130)는 각각 상기 워드 라인(120)과 이격된 상태로 상기 제1 불순물 영역(128)에 연결되어 있다.
상기 복수의 제1 콘택 플러그(130) 위에는 복수의 비트 라인(140)이 제1 방향으로 연장되어 있다. 상기 비트 라인(140)은 상기 제1 콘택 플러그(130)를 통해 상기 제1 불순물 영역(128)에 연결된다. 상기 비트 라인(140)은 상기 복수의 활성 영역(100a)중 상호 인접한 2 개의 활성 영역(100a) 사이의 영역에 위치하며, 상기 활성 영역(100a) 연장 방향과 동일한 방향으로 연장된다.
상기 복수의 필라(112) 위에는 제2 콘택 플러그(도시 생략, 도 8b를 참조하여 제2 콘택 플러그(160)에 대하여 후술함)가 형성되어 있다. 상기 제2 콘택 플러그는 상기 필라(112)의 연장 방향과 동일한 방향으로 반도체 기판의 반대측으로 연 장되어 있으며, 상기 제2 콘택 플러그 위에는 상기 제2 콘택 플러그를 통해 상기 필라(112) 상부에 형성된 제2 불순물 영역 (도 8b를 참조하여 제2 불순물 영역(158)에 대하여 후술함)에 연결되는 커패시터(170)가 형성되어 있다.
상기 반도체 기판으로부터 상기 커패시터(170)까지의 거리는 상기 반도체 기판으로부터 상기 비트 라인(140)까지의 거리보다 더 크다.
도 1에서 상기 반도체 메모리 소자(10)는 상기 복수의 활성 영역(100a)이 반도체 기판상에서 상기 제1 방향으로 평행하게 연장되는 복수의 라인 형태를 가지는 것으로 예시되어 있다. 그러나, 본 발명은 이에 한정되는 것은 아니다. 본 발명의 사상의 범위 내에서 예를 들면, 복수의 아일랜드형 활성 영역을 구비하도록 형성하는 것도 가능하다. 이에 대한 보다 상세한 사항은 도 11 및 도 12를 참조하여 후술한다.
도 2a, 도 3a, ..., 및 도 9a는 각각 도 1에 예시된 본 발명의 제1 실시예에 따른 반도체 메모리 소자(10)의 제조 과정을 예시하기 위하여 공정 순서에 따라 도시한 레이아웃이다.
도 2b, 도 3b, ..., 및 도 9b는 각각 도 2a, 도 3a, ..., 및 도 9a의 일부절결 사시도이다.
먼저, 도 2a 및 도 2b를 참조하면, 반도체 기판(100), 예를 들면 실리콘 기판에 제1 방향 (x 방향)으로 연장되는 복수의 활성 영역(100a)을 정의한다. 상기 복수의 활성 영역(100a)을 정의하기 위하여, 예를 들면 상기 반도체 기판(100)을 라인 앤드 스페이스 (line and space) 형태로 패터닝한 후, 스페이스 내에 절연막 을 채우고 CMP (chemical mechanical polishing)하여 상기 복수의 활성 영역(100a)을 정의하는 소자분리막(102)을 형성하는 공정을 이용할 수 있다.
도 3a 및 도 3b를 참조하면, 상기 반도체 기판(100)상에 상기 활성 영역(100a) 및 소자분리막(102)을 덮는 평탄화된 제1 층간절연막(110)을 형성한다. 그 후, 상기 활성 영역(100a)에서 상호 분리된 복수의 영역을 노출시키는 복수의 제1 홀(110a)을 형성한 후, 상기 복수의 제1 홀(110a) 내에 반도체 물질을 채워 복수의 필라(112)를 형성한다. 상기 필라(112)는 상기 반도체 기판(100)의 주면 연장 방향에 대하여 수직 (z 방향)으로 연장되어 있다. 상기 필라(112)를 형성하기 위하여, 예를 들면 SEG (selective epitaxial growth) 공정, 또는 비정질 Si을 증착한 후 어닐링 (annealing)하거나 레이저 (laser)를 이용하여 결정화시켜 상기 제1 홀(110a) 내에 Si 에피층을 성장시킬 수 있다. 상기 Si 에피층은 P형 불순물로 인시튜 (in-situ) 도핑되거나, Si 에피층이 완전히 성장된 후 행해지는 이온주입 공정에 의해 P형 불순물로 도핑될 수도 있다. 상기 Si 에피층을 CMP하여 상기 필라(112)가 상기 제1 층간절연막(110)의 상면과 동일 레벨의 상면을 가지도록 한다.
도 4a 및 도 4b를 참조하면, 포토리소그래피 공정을 이용하여 상기 제1 층간절연막(110)을 패터닝하여 복수의 제1 층간절연막 패턴(110b)을 형성한다. 상기 복수의 제1 층간절연막 패턴(110b) 각각의 사이에는 상기 제1 방향 (x 방향)에 수직인 제2 방향 (y 방향)으로 1 열로 배열되어 있는 복수의 필라(112)와 이들 주위의 활성 영역(100a)을 동시에 노출시키는 라인 형태의 복수의 트렌치(110c)가 형성된다. 상기 트렌치(110c)의 제1 방향 (x 방향)을 따르는 폭(Wt)은 상기 활성 영 역(100a)의 제2 방향 (y 방향)을 따르는 폭(Wa)과 같거나 그 보다 더 작게 형성될 수 있다.
그 후, 상기 트렌치(110c) 내에서 노출되어 있는 상기 복수의 필라(112) 각각의 폭을 감소시키는 트리밍(trimming) 공정을 행한다. 이를 위하여, 예를 들면 상기 트렌치(110c) 내에서 노출되어 있는 상기 복수의 필라(112)를 그 노출 표면으로부터 소정 두께 만큼 산화시키고, 상기 필라(112)로부터 산화된 부분을 습식 식각 공정에 의해 제거하는 공정을 이용할 수 있다. 상기 필라(112)의 트리밍 공정을 거친 후, 상기 필라(112)의 폭 및 높이가 감소된다. 이와 같이 상기 필라(112)의 트리밍 공정을 행함으로써 그 위에 형성되는 워드 라인의 폭을 감소시킬 수 있으며, 그 결과 인접한 도전 라인들 간에 절연 마진을 확보하는 데 유리하게 된다. 또한, 상기 필라(112)에 의해 제공되는 채널 영역에서 캐리어의 이동 방향에 대하여 수직인 단면적이 작아짐으로써 트랜지스터 동작시 FD (full depletion) 특성이 향상될 수 있다. 상기 필라(112)의 트리밍 공정은 경우에 따라 생략될 수도 있다.
그 후, 상기 트렌치(110c)를 통해 노출되는 상기 복수의 필라(112)의 표면에 게이트 절연막 형성용 제1 절연막(114)을 형성한다. 상기 제1 절연막(114)을 형성하기 위하여, 예를 들면 상기 필라(112)의 노출 표면을 산화시키는 공정, 또는 상기 필라(112)의 노출 표면을 산화 후 질화시키는 공정을 이용할 수 있다. 이 때, 상기 필라(112)의 노출 표면과 함께 상기 활성 영역(100a)의 노출 표면도 동시에 산화, 또는 산화 후 질화될 수 있다. 또는, 상기 제1 절연막(114)을 형성하기 위하 여, 예를 들면 ALD (atomic layer deposition) 공정을 이용하여 SiO2막, SiON막 등과 같은 절연막, 또는 Al2O3, HfO2와 같은 고유전막을 형성할 수도 있다.
상기 제1 절연막(114)이 형성된 결과물상에 게이트 전극을 형성하기 위한 도전 물질을 증착한 후 에치백하여, 상기 트렌치(110c) 내에 상기 제1 층간절연막 패턴(110b)의 상면의 높이보다 낮은 높이를 가지는 워드 라인(120)을 형성한다. 그 결과, 상기 트렌치(110c) 내에서 상기 워드 라인(120) 위에 상기 제1 절연막(114)으로 덮인 상기 필라(112)의 상부측 일부가 돌출된다. 상기 워드 라인(120)은 상기 제1 절연막(114) 위에서 상기 복수의 필라(112)의 측벽을 둘러싸면서 상기 제2 방향 (y 방향)으로 연장되도록 형성된다. 상기 워드 라인(120)은 예를 들면 TiN 또는 도핑된 폴리실리콘으로 이루어질 수 있다.
도 5a 및 도 5b를 참조하면, 상기 트렌치(110c) 내에서 노출되는 상기 워드 라인(120)과 상기 제1 절연막(114)으로 덮인 필라(112) 위에 상기 트렌치(110c) 내부를 완전히 채우도록 절연 물질을 증착한 후, 상기 제1 층간절연막 패턴(110b)의 상면이 노출될 때까지 CMP 또는 에치백하여 상기 트렌치(110c) 내에 제2 절연막(122)을 형성한다.
도 6a 및 도 6b를 참조하면, 포토리소그래피 공정을 이용하여 상기 제1 층간절연막 패턴(110b)의 일부를 식각하여 상기 활성 영역(100a) 중 상기 워드 라인(120)으로부터 소정 거리, 예를 들면 도 6b에서 거리 D1 만큼 이격된 위치에 있는 복수의 영역들을 노출시키는 복수의 제2 홀(110d)을 형성한다. 도 6a 및 도 6b 에는 상기 제2 홀(110d)이 장방형으로 형성된 경우를 예시하였으나, 본 발명은 이에 한정되는 것은 아니다. 예를 들면, 상기 제2 홀(110d)은 타원형 또는 원형으로 형성될 수도 있다.
상기 활성 영역(100a)중 상기 제2 홀(110d)을 통해 노출되는 영역들에 각각 이온주입을 행하여 제1 불순물 영역(128) (도 1 참조)을 형성한다. 상기 제1 불순물 영역(128)을 형성하기 위하여, 예를 들면 N형 불순물 이온, 예를 들면 인(P) 또는 비소(As)를 주입하여 N+ 영역을 형성할 수 있다. 또는, 필요에 따라 상기 제1 불순물 영역(128)을 형성하기 위하여, 예를 들면 P형 불순물 이온, 예를 들면 보론(B)을 주입하여 P+ 영역을 형성할 수 있다. 상기 제1 불순물 영역(128)은 필라(112)에 의해 제공되는 수직 채널 영역을 가지는 트랜지스터의 소스 또는 드레인 역할을 한다.
상기 제2 홀(110d)을 통해 상기 제1 불순물 영역(128)이 노출되어 있는 상태에서 상기 제2 홀(110d)이 완전히 채워지도록 상기 반도체 기판(100)상에 도전 물질을 증착한 후, 상기 제1 층간절연막 패턴(110b)의 상면 및 상기 제2 절연막(122)의 상면이 노출될 때 까지 CMP 또는 에치백하여, 상기 제2 홀(110d) 내에 제1 콘택 플러그(130)를 형성한다. 상기 제1 콘택 플러그(130)는 후속 공정에서 형성되는 비트 라인 (도 7b의 비트 라인(170) 참조)을 활성 영역(100a)에 연결시키는 역할을 한다.
상기 제1 콘택 플러그(130)는 상기 제1 방향 (x 방향)을 따르는 제1 폭(W1) 과, 상기 제2 방향 (y 방향)을 따르는 제2 폭(W2)을 가진다. 상기 제1 콘택 플러그(130)의 제1 폭(W1)은 상기 활성 영역(100a)의 상기 제2 방향 (y 방향)을 따르는 폭(Wa)과 같거나 더 작게 형성될 수 있다. 그리고, 상기 제1 콘택 플러그(130)의 제2 폭(W2)은 상기 활성 영역(100a)의 상기 제2 방향 (y 방향)을 따르는 폭(Wa)의 2 배와 같거나 더 작게 형성될 수 있다.
도 7a 및 도 7b를 참조하면, 상기 제1 콘택 플러그(130)의 상면과 상기 제1 층간절연막 패턴(110b)의 상면 위에 비트 라인 형성용 도전층을 형성한 후, 이를 패터닝하여 복수의 비트 라인(140)을 형성한다. 그 후, 상기 복수의 비트 라인(140) 위에 절연막, 예를 들면 실리콘 질화막을 형성한 후, 에치백하여 상기 복수의 비트 라인(140)의 각 측벽에 절연 스페이서(142)를 형성한다.
상기 복수의 비트 라인(140)은 상기 제1 콘택 플러그(130)의 위에서 상기 제1 방향 (x 방향)으로 연장되어 있는 상호 평행한 복수의 라인 패턴으로 이루어진다. 상기 비트 라인(140)은 상기 제1 콘택 플러그(130)를 통해 상기 제1 불순물 영역(128)에 연결된다.
상기 복수의 비트 라인(140)은 각각 상기 복수의 활성 영역(100a)중 상호 인접한 2 개의 활성 영역(100a) 사이의 영역에서 상기 제1 콘택 플러그(130) 위에 형성된다.
도 7b에는 상기 비트 라인(130)이 저면, 양 측면, 및 상면을 가지는 장방형 단면을 가지는 라인 패턴으로 이루어지는 경우를 예시하였다. 그리고, 상기 비트 라인(140)은 그 저면에서만 상기 제1 콘택 플러그(130)에 접해 있는 경우를 예시하 였다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들면, 상기 비트 라인(130)은 그 저면 뿐 만 아니라 그 측벽에서도 상기 제1 콘택 플러그(130)에 접하여 보다 더 넓은 접촉 면적을 확보할 수 있는 구성을 가지도록 형성될 수도 있다. 이에 대한 보다 상세한 설명은 도24a 내지 도 24e를 참조하여 후술한다.
또한, 도 7a 및 도 7b를 참조하여 설명하는 예에서는, 상기 비트 라인(140)을 형성하기 위하여, 상기 제1 콘택 플러그(130)가 형성되어 있는 상기 반도체 기판(100) 위에 도전층을 형성한 후, 이를 패터닝하여 상기 복수의 비트 라인(140)을 형성하는 경우를 예로 들어 설명하였다. 그러나, 본 발명은 이에 한정되는 것은 아니다. 상기 비트 라인(140)을 형성하기 위한 다른 공정으로서 예를 들면 절연 몰드층 패턴(도시 생략)을 이용하는 다마신 공정을 이용할 수도 있다. 보다 상세히 설명하면, 상기 제1 콘택 플러그(130)가 형성되어 있는 상기 반도체 기판(100) 위에 상기 비트 라인(140)이 형성될 영역을 포함하는 복수의 스페이스 라인을 한정하는 절연 몰드층 패턴(도시 생략)을 형성하고, 상기 스페이스 라인 내부로 노출되는 상기 절연 몰드층 패턴의 양 측벽에 절연 스페이서를 형성한 후, 상기 복수의 스페이스 라인 내부에 절연 물질을 증착하여 복수의 비트 라인을 형성하는 공정을 이용할 수도 있다. 이와 유사한 공정에 대하여 도 24a 내지 도 24e를 참조하여 후술한다.
상기 비트 라인(140)은 텅스텐(W)과 같은 금속, TiN과 같은 금속 질화물, 또는 도핑된 폴리실리콘으로 이루어질 수 있다. 또는, 상기 비트 라인(140)은 예를 들면 Ti/TiN 적층 구조를 가지는 배리어층과 금속층과의 조합으로 이루어질 수도 있다. 또한, 상기 설명한 바와 같은 다마신 공정에 의해 상기 비트 라인(140)을 형 성하는 경우, 상기 비트 라인을 Cu, 또는 Ti/TiN/W의 적층 구조로 형성할 수도 있다. 또는, 상기 비트 라인(140)은 상기 예시된 구조들과 금속 실리사이드층과의 조합으로 이루어질 수도 있다.
도 8a 및 도 8b를 참조하면, 상기 비트 라인(140)이 형성된 결과물 전면에 상기 비트 라인(140)을 덮는 평탄화된 제2 층간절연막(150)을 형성한다.
그 후, 포토리소그래피 공정에 의해 상기 제2 층간절연막(150)의 일부와, 상기 복수의 필라(112)를 덮고 있는 상기 제1 층간절연막 패턴(110b)의 일부 및 상기 제1 절연막(114)의 일부를 식각하여 상기 복수의 필라(112)의 상면을 각각 노출시키는 복수의 제3 홀(150a)을 형성한다.
상기 제3 홀(150a)을 통해 노출되는 상기 복수의 필라(112)의 상부에 각각 이온주입을 행하여 제2 불순물 영역(158)을 형성한다. 상기 제2 불순물 영역(158)을 형성하기 위하여, 예를 들면 N형 불순물 이온, 예를 들면 인(P) 또는 비소(As)를 주입하여 N+ 영역을 형성할 수 있다. 또는, 필요에 따라 상기 제2 불순물 영역(158)을 형성하기 위하여, 예를 들면 P형 불순물 이온, 예를 들면 보론(B)을 주입하여 P+ 영역을 형성할 수 있다. 상기 제2 불순물 영역(158)은 필라(112)에 의해 제공되는 수직 채널 영역을 가지는 트랜지스터의 소스 또는 드레인 역할을 한다.
상기 제3 홀(150a)을 통해 상기 제2 불순물 영역(158)이 노출되어 있는 상태에서 상기 제3 홀(150a)이 완전히 채워지도록 상기 반도체 기판(100)상에 도전 물질을 증착한 후, 상기 제2 층간절연막(150)의 상면이 노출될 때 까지 CMP 또는 에 치백하여, 상기 제3 홀(150a) 내에 제2 콘택 플러그(160)를 형성한다. 상기 제2 콘택 플러그(160)는 후속 공정에서 형성되는 커패시터의 하부 전극을 상기 활성 영역(100a)에 연결시키는 역할을 한다.
상기 제2 콘택 플러그(160)는 예를 들면 W과 같은 금속, 또는 도핑된 폴리실리콘으로 이루어질 수 있다.
도 9a 및 도 9b를 참조하면, 상기 제2 콘택 플러그(160)가 형성된 결과물상에 상기 제2 콘택 플러그(160)에 연결되는 하부 전극(도시 생략)을 형성한 후, 상기 하부 전극을 덮는 유전막 및 상부 전극을 차례로 형성하여, 상기 제2 콘택 플러그(160)에 연결되는 커패시터(170)를 형성한다.
위에서 설명한 본 발명에 따른 반도체 메모리 소자(10)의 형성 방법에 따르면, 고도로 스케일링된 고집적 반도체 메모리 소자를 구현하기 위하여 수직채널 트랜지스터를 구비하는 고집적 반도체 메모리 소자를 제공하는 데 있어서, 바디에 매몰형 확산 비트 라인 구조를 채용하지 않고, 상기 비트 라인(140)을 상기 반도체 기판(100)의 반대측인 상기 워드 라인(120) 위에 형성하는 오픈 비트 라인 (open bit line) 구조 또는 스택 비트 라인 구조 (stacked bit line) 구조로 형성한다. 따라서, 상기 비트 라인(140)을 비교적 저저항의 금속으로 형성하는 것이 가능하게 되어, 소자의 데이터 전송 속도 및 억세스 타임을 증가시킬 수 있다. 따라서, 고속 DRAM과 같은 메모리 소자에 효과적으로 적용할 수 있다.
도 10은 본 발명의 제2 실시예에 따른 반도체 메모리 소자(20)의 레이아웃이 다. 도 10에 예시된 레이아웃은 5F2 의 단위 셀 사이즈를 가지는 메모리 셀에 적용한 것을 제외하고, 도 1에 예시된 반도체 메모리 소자(10)와 대체로 동일한 구성을 가진다. 도 10에서, 도 1에서와 동일한 참조 부호는 동일 부재를 나타낸다. 따라서, 이들에 대한 상세한 설명은 생략한다.
도 10에서, 단위 셀의 x 방향을 따르는 사이즈를 2.5F로 설계함으로써, 도 1의 단위 셀의 x 방향을 따르는 사이즈가 2F인 경우에 비해 워드 라인(120)과 제1 콘택 플러그(130)와의 사이의 거리(L1)를 더 크게 할 수 있다. 따라서, 상기 워드 라인(120)과 상기 제1 콘택 플러그(130)와의 사이에서의 절연 거리가 증가하여 이들 사이의 단락 현상 가능성을 최소화할 수 있다.
도 11은 본 발명의 제3 실시예에 따른 반도체 메모리 소자(30)의 일부 구성의 평면도이다.
도 11에는 도 1에 예시된 레이아웃에 따른 반도체 메모리 소자(10)의 변형예로서 적용될 수도 있고, 도 2a, 도 3a, ...,및 도 9a와, 도 2b, 도 3b, ..., 및 도 9b를 참조하여 설명한 제1 실시예에 따른 반도체 메모리 소자(10)의 제조 방법의 변형예로서 적용될 수도 있는 구성을 가지는 복수의 활성 영역(300a)이 예시되어 있다. 상기 복수의 활성 영역(300a)은 3a에 예시된 레이아웃에 나타난 복수의 활성 영역(100a)의 형상 및 배치를 변형시킨 하나의 예이다. 도 11에 있어서, 도 1에서와 동일한 참조 부호는 동일 부재를 나타낸다.
도 11을 참조하면, 반도체 기판(300)상에서 소자분리막(302)에 의해 정의되 어 있는 복수의 활성 영역(300a)은 제1 방향 (x 방향)으로 연장되는 장축과 상기 제1 방향에 수직인 제2 방향 (y 방향)으로 연장되는 단축을 가지는 복수의 아일랜드형 활성 영역으로 이루어진다. 상기 활성 영역(300a)의 제1 방향 (x 방향)의 장축의 길이(X1)는 상기 제2 방향 (y 방향)의 단축의 길이(Y1) 보다 더 크다.
도 11에서, 상기 복수의 활성 영역(300a)은 각각 장축 방향인 상기 제1 방향 (x 방향)과 단축 방향인 상기 제2 방향 (y 방향)에서 각각 일직선을 따라 1 열로 반복 배치되도록 배열되어 있다.
도 12는 본 발명의 제4 실시예에 따른 반도체 메모리 소자(40)의 일부 구성의 평면도이다.
도 12에는 도 1에 예시된 레이아웃에 따른 반도체 메모리 소자(10)의 변형예로서 적용될 수도 있고, 도 2a, 도 3a, ...,및 도 9a와, 도 2b, 도 3b, ..., 및 도 9b를 참조하여 설명한 제1 실시예에 따른 반도체 메모리 소자(10)의 제조 방법의 변형예로서 적용될 수도 있는 구성을 가지는 복수의 활성 영역(400a)이 예시되어 있다. 상기 복수의 활성 영역(400a)은 3a에 예시된 레이아웃에 나타난 복수의 활성 영역(100a)의 형상 및 배치를 변형시킨 하나의 예이다. 도 12에 있어서, 도 1에서와 동일한 참조 부호는 동일 부재를 나타낸다.
도 12를 참조하면, 반도체 기판(400)상에서 소자분리막(402)에 의해 정의되어 있는 복수의 활성 영역(400a)은 제1 방향 (x 방향)으로 연장되는 장축과 상기 제1 방향에 수직인 제2 방향 (y 방향)으로 연장되는 단축을 가지는 복수의 아일랜드형 활성 영역으로 이루어진다. 상기 활성 영역(400a)의 제1 방향 (x 방향)의 장 축의 길이(X2)는 상기 제2 방향 (y 방향)의 단축의 길이(Y2) 보다 더 크다.
도 12에서, 상기 복수의 활성 영역(400a)은 각각 장축 방향인 상기 제1 방향 (x 방향)에서는 상기 복수의 활성 영역(400a)이 일직선을 따라 1 열로 반복 배치되도록 배열되어 있으나, 단축 방향인 상기 제2 방향 (y 방향)에서는 상기 복수의 활성 영역(400a)이 일직선을 따라 1 열로 반복 배치되어 있지 않고 지그재그식으로 배열되어 있다.
도 13 내지 도 23은 본 발명의 다른 실시예에 따른 반도체 메모리 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 일부절결 사시도들이다. 도 13 내지 도 23에는 셀 어레이 영역(CELL)과, 주변회로 영역 및 코어 영역 (PERI) (이하, 단지 "주변회로 영역(PERI)"이라 함)이 함께 나타나 있다. 도 13 내지 도 23에서 각각의 셀 어레이 영역의 레이아웃은 도 2a 내지 도 9a에 나타낸 레이아웃과 대체로 유사하다. 따라서, 본 예에서 각 공정 마다 각각의 레이아웃은 도시하지않는다.
도 13을 참조하면, 셀 어레이 영역(CELL) 및 주변회로 영역(PERI)을 포함하는 반도체 기판(500)을 준비한다. 상기 반도체 기판(500)의 셀 어레이 영역(CELL)과, 주변회로 영역(PERI)에 각각 제1 방향 (x 방향)으로 연장되는 복수의 활성 영역(500a)을 정의한다. 상기 복수의 활성 영역(500a)을 정의하기 위하여, 예를 들면 상기 반도체 기판(500)을 라인 앤드 스페이스 형태로 패터닝한 후, 스페이스 내에 절연막을 채우고 CMP하여 상기 복수의 활성 영역(500a)을 정의하는 소자분리막(502)을 형성하는 공정을 이용할 수 있다.
도 14를 참조하면, 셀 어레이 영역(CELL) 및 주변회로 영역(PERI) 위에 상기 활성 영역(500a) 및 소자분리막(502)을 덮는 평탄화된 희생 절연막(510)을 형성한다.
그 후, 상기 셀 어레이 영역(CELL)에서만 상기 활성 영역(500a)에서 상호 분리된 복수의 영역을 노출시키는 복수의 제1 홀(510a)을 형성한다. 그 후, 상기 복수의 제1 홀(110a) 내에 반도체 물질을 채워 복수의 필라(512)를 형성한다. 상기 필라(512)는 상기 반도체 기판(500)의 주면 연장 방향에 대하여 수직 (z 방향)으로 연장되어 있다. 상기 필라(512)를 형성하기 위하여, 예를 들면 도 3a 및 도 3b를 참조하여 필라(112)를 형성하는 방법에 대하여 설명한 바와 같은 방법을 이용할 수 있다.
단, 본 예에서는 도 3a 및 도 3b를 참조하여 설명한 바와 같은 방법으로 상기 제1 홀(510a) 내에 Si 에피층을 형성하고 이를 CMP하여 상기 희생 절연막(510)의 상면과 동일한 상면을 가지도록 한 후, 상기 제1 홀(510a)의 입구측으로부터 제1 깊이(H1) 만큼 상기 Si 에피층을 리세스시켜 상기 제1 홀(510a)의 입구측에서 상기 필라(512) 위에 상기 제1 깊이(H1)의 스페이스가 남도록 한다.
도 15를 참조하면, 상기 제1 홀(510a) 내에서 상기 필라(512) 상부의 스페이스를 채우는 보호막(513)을 형성한다. 상기 보호막(513)을 형성하기 위하여, 예를 들면 상기 필라(512)가 형성된 결과물 전면에 실리콘 질화막을 형성하고, CMP 공정을 이용하여 상기 실리콘 질화막이 상기 제1 홀(510a) 내에만 남도록 할 수 있다.
상기 보호막(513)은 후속의 식각 공정들 및 세정 공정들을 거치는 동안 상기 필라(512)의 상면이 소모되거나 손상되지 않도록 보호하는 역할을 하게 한다.
도 16을 참조하면, 주변회로 영역(PERI)에 있는 희생 절연막(510)은 마스크층(도시 생략)으로 덮인 상태에서 상기 셀 어레이 영역(CELL)에서만 포토리소그래피 공정을 이용하여 상기 희생 절연막(510)을 패터닝하여 복수의 희생 절연막 패턴(510b)을 형성한다. 셀 어레이 영역(CELL)에서, 상기 복수의 희생 절연막 패턴(510b) 각각의 사이에는 상기 제1 방향 (x 방향)에 수직인 제2 방향 (y 방향)으로 1 열로 배열되어 있는 복수의 필라(512) 및 보호막(513)과, 이들 주위의 활성 영역(500a)을 동시에 노출시키는 라인 형태의 복수의 트렌치(510c)가 형성된다. 상기 트렌치(510c)에 대한 상세한 사항은 도 4a 및 도 4b를 참조하여 트렌치(110c)에 대하여 설명한 바와 같다.
그 후, 도 4a 및 도 4b를 참조하여 설명한 바와 같은 방법으로 상기 트렌치(510c) 내에서 노출되어 있는 상기 복수의 필라(512) 각각의 폭을 감소시키는 트리밍 공정을 행한다. 이 때, 상기 필라(512)의 상면은 상기 보호막(513)으로 덮여 있으므로, 상기 필라(512)의 트리밍 공정을 거친 후 상기 필라(512)의 폭은 감소되나 높이는 감소되지 않는다. 상기 필라(512)의 트리밍 공정은 경우에 따라 생략될 수도 있다.
그 후, 상기 트렌치(510c)를 통해 노출되는 상기 복수의 필라(512)의 표면에 게이트 절연막 형성용 제1 절연막(514)을 형성한다. 이 때, 상기 활성 영역(500a)의 표면에도 상기 제1 절연막(514)이 형성될 수 있다. 상기 제1 절연막(514) 형성 공정은 도 4a 및 도 4b를 참조하여 상기 제1 절연막(114)에 대하여 설명한 바와 같다.
도 17을 참조하면, 셀 어레이 영역(CELL)에서, 상기 제1 절연막(514)이 형성된 결과물상에 게이트 전극을 형성하기 위한 도전 물질을 증착한 후 에치백하여, 상기 트렌치(510c) 내에 상기 희생 절연막 패턴(510b)의 상면의 높이보다 낮은 높이를 가지는 워드 라인(520)을 형성한다. 그 결과, 상기 트렌치(510c) 내에서 상기 워드 라인(520) 위에는 상기 보호막(513)과 상기 제1 절연막(514)으로 덮인 상기 필라(512)의 상부가 돌출된다. 상기 워드 라인(520)은 상기 제1 절연막(514) 위에서 상기 복수의 필라(512)의 측벽을 둘러싸면서 상기 제2 방향 (y 방향)으로 연장되도록 형성된다. 상기 워드 라인(520)은 예를 들면 TiN 또는 도핑된 폴리실리콘으로 이루어질 수 있다.
도 18을 참조하면, 셀 어레이 영역(CELL)에 있는 상기 희생 절연막 패턴(510b)과, 주변회로 영역(PERI)에 있는 상기 희생 절연막(510)을 각각 제거한다. 그 결과, 셀 어레이 영역(CELL)에서는 상기 워드 라인(520)의 측벽과 이들 사이에 있는 활성 영역(500a)이 노출된다. 주변회로 영역(PERI)에서는 상기 활성 영역(500a)이 노출된다.
상기 워드 라인(520)의 측벽과 상기 워드 라인(520) 위에서 상기 필라(512)를 덮고 있는 상기 보호막(513) 및 제1 절연막(514)이 노출되어 있는 결과물상에 스페이서 형성용 절연막을 증착한 후 에치백하여, 상기 워드 라인(520)의 측벽에 제1 절연 스페이서(522)를 형성한다. 이 때, 상기 필라(512)를 덮고 있는 상기 제1 절연막(514) 위에도 상기 스페이서 형성용 절연막의 일부가 제거되지 않고 남아 있 게 되어 상기 필라(512)의 주위에도 상기 제1 절연막(514) 위에 필라 스페이서(516)가 남게 된다. 상기 필라 스페이서(516)는 후속 공정에서 상기 필라(512)와 그에 인접하게 형성되는 도전 패턴과의 사이에 단락 현상이 발생되는 것을 방지하는 역할을 할 수 있다.
도 19를 참조하면, 셀 어레이 영역(CELL) 및 주변회로 영역(PERI)에 각각 제1 층간절연막(524)을 형성한다. 셀 어레이 영역(CELL)에서, 상기 복수의 워드 라인(520) 및 활성 영역(500a)이 상기 제1 층간절연막(524)에 의해 완전히 덮이게 된다. 필요에 따라, 상기 제1 층간절연막(524)의 상면에서 상기 보호막(513)의 상면이 노출되도록 상기 제1 층간절연막(524)을 형성할 수 있다.
도 20을 참조하면, 셀 어레이 영역(CELL)은 마스크 패턴(도시 생략)으로 덮인 상태에서, 주변회로 영역(PERI)에서 상기 제1 층간절연막(524)을 제거하여 상기 활성 영역(500a)을 노출시킨다. 그 후, 주변회로 영역(PERI)의 활성 영역(500a) 위에 게이트 전극 라인(620)을 형성한다. 도 20에서, 상기 게이트 전극 라인(620)은 상기 활성 영역(500a) 연장 방향인 제1 방향 (x 방향)으로 연장되는 것으로 도시되어 있다. 이 경우, 상기 게이트 전극 라인(620)은 셀 어레이 영역(CELL)에 형성된 워드 라인(520)의 연장 방향과는 상호 직교하는 방향으로 연장되는 구조를 가진다.그러나, 필요에 따라, 상기 게이트 전극 라인(620)은 제2 방향 (y 방향)으로 연장되도록 형성할 수도 있으며, 상기 게이트 전극 라인(620)이 셀 어레이 영역(CELL)에 형성된 워드 라인(520)의 연장 방향과 상호 평행한 방향으로 연장되는 구조를 가질 수도 있다. 상기 게이트 전극 라인(620)은 게이트 절연막(610) 위에 형성된 도전층(622, 624)으로 이루어지며, 상기 도전층(622, 624)은 예를 들면 도핑된 폴리실리콘층(622) 및 텅스텐층(624)의 조합으로 이루어질 수 있다. 상기 도전층(622, 624)은 실리콘 질화막으로 이루어지는 캡핑층(626)과 게이트 스페이서(628)에 의해 보호되는 구조로 형성될 수 있다.
도 21을 참조하면, 주변회로 영역(PERI)에서 상기 게이트 전극 라인(620)을 덮는 주변회로용 제1 층간절연막(630)을 형성한다. 상기 주변회로용 제1 층간절연막(630)은 셀 어레이 영역(CELL)에 형성된 제1 층간절연막(524)의 상면과 동일한 높이의 상면을 가지도록 CMP 공정을 이용하여 평탄화될 수 있다.
도 22를 참조하면, 셀 어레이 영역(CELL) 및 주변회로 영역(PERI)에서 포토리소그래피 공정을 이용하여 상기 제1 층간절연막(524) 및 주변회로용 제1 층간절연막(630)의 일부를 식각하여, 셀 어레이 영역(CELL)에서는 상기 활성 영역(500a) 중 상기 워드 라인(120)으로부터 소정 거리, 예를 들면 도 22에서 거리 D2 만큼 이격된 위치에 있는 복수의 영역들을 노출시키는 복수의 제2 홀(524a)을 형성한다. 본 예에 따른 반도체 메모리 소자의 제조 방법을 5F2의 단위 셀 사이즈를 가지는 메모리 셀을 형성하는 데 적용하는 경우에는, 4F2의 단위 셀 사이즈를 가지는 메모리 셀을 형성하는 경우에 비해 상기 워드 라인(520)과 상기 제2 홀(524a)과의 사이의 거리 D2를 더 크게 할 수 있다. 본 예에서는 상기 제2 홀(524a)이 대략 원형으로 형성된 경우를 예시하였으나, 본 발명은 이에 한정되는 것은 아니다. 예를 들면, 상기 제2 홀(524a)은 장방형 또는 타원형으로 형성될 수도 있다.
상기 활성 영역(500a)중 상기 제2 홀(524a)을 통해 노출되는 영역들에 각각 이온주입을 행하여 제1 불순물 영역(도시 생략) (도 1의 제1 불순물 영역(128)에 대응하는 영역)을 형성한다. 상기 제1 불순물 영역을 형성하는 공정은 도 6a 및 도 6b를 참조하여 설명한 바를 참조한다.
상기 제2 홀(524a)을 통해 상기 제1 불순물 영역이 노출되어 있는 상태에서 상기 제2 홀(524a)이 완전히 채워지도록 상기 반도체 기판(500)상에 도전 물질을 증착한 후, 상기 제1 층간절연막(524)의 상면 및 상기 주변회로용 제1 층간절연막(630)의 상면이 노출될 때 까지 CMP 또는 에치백하여, 상기 제2 홀(524a) 내에 제1 콘택 플러그(530)를 형성한다. 상기 제1 콘택 플러그(530)는 후속 공정에서 형성되는 비트 라인을 활성 영역(500a)에 연결시키는 역할을 한다.
도 23을 참조하면, 상기 제1 콘택 플러그(530)의 상면, 상기 제1 층간절연막 패턴(524)의 상면, 및 상기 주변회로용 제1 층간절연막(630)의 상면 위에 비트 라인 형성용 도전층을 형성한 후, 이를 패터닝하여 복수의 비트 라인(540)을 형성한다. 상기 복수의 비트 라인(540)은 각각 그 상면 및 측벽이 각각 캡핑층(541) 및 제2 절연 스페이서(542)로 덮인 구조로 형성될 수 있다.
도 23에서, 상기 복수의 비트 라인(540)은 상기 제1 콘택 플러그(530)의 위에서 상기 제1 방향 (x 방향)으로 연장되어 있는 상호 평행한 복수의 라인 패턴으로 이루어지는 예가 도시되어 있다. 그러나, 예를 들면, 상기 주변회로 영역(PERI)의 워드 라인(620)이 상기 제2 방향 (y 방향)으로 연장되는 경우, 또는 다른 필요에 따라, 상기 복수의 비트 라인(540)은 상기 제1 콘택 플러그(530)의 위에서 상기 제2 방향 (y 방향)으로 연장되어 있는 상호 평행한 복수의 라인 패턴으로 이루어질 수도 있다.
상기 비트 라인(540)은 상기 제1 콘택 플러그(530)를 통해 상기 활성 영역(500a)에 형성된 상기 제1 불순물 영역에 연결된다.
셀 어레이 영역(CELL)에서, 상기 복수의 비트 라인(540)은 각각 상기 복수의 활성 영역(500a)중 상호 인접한 2 개의 활성 영역(500a) 사이의 영역에서 상기 제1 콘택 플러그(530) 위에 형성된다. 상기 비트 라인(540)을 구성하는 재료에 대하여는 도 7a 및 도 7b를 참조하여 비트 라인(140)에 대하여 설명한 바를 참조한다.
그 후, 예를 들면 도 8a 및 도 8b와, 도 9a 및 도 9b를 참조하여 설명한 바와 같은 일련의 공정들을 행하여 본 발명에 따른 반도체 메모리 소자를 완성한다. 이 때, 필요한 공정 단계에서 상기 필라(512)의 상면에 남아 있는 보호막(513)을 제거하는 공정을 포함한다.
도 24a 내지 도 24e는 본 발명의 또 다른 실시예에 따른 반도체 메모리 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 24a 내지 도 24e는 도 1의 24 - 24'의 단면에 대응되는 도면이다. 도 24a 내지 도 24c에서는 설명의 편의를 위하여 도 2a 및 도 2b 내지 도 9a 및 도 9b에서의 구성 요소와 동일한 구성 요소에 대하여는 동일한 참조 부호로 표시하며, 이들에 대한 상세한 설명은 생략한다.
도 24a를 참조하면, 도 2a 및 도 2b 내지 도 6a 및 도 6b를 참조하여 설명하나 바와 같은 방법으로 반도체 기판(100)상에 제1 콘택 플러그(130)를 형성하는 공 정까지 진행한다. 그 후, 상기 제1 층간절연막 패턴(110b) 위에 상기 제1 콘택 플러그(130)의 상면을 일부 노출시키는 절연 몰드층 패턴(710)을 형성한다. 상기 절연 몰드층 패턴(710)에는 상기 제1 콘택 플러그(130)의 상면을 노출시키면서 활성 영역(110a)의 연장 방향과 동일한 방향으로 연장되는 복수의 스페이스 라인(710a)이형성되어 있다.
도 24b를 참조하면, 상기 절연 몰드층 패턴(710)의 상면 및 그 측벽을 덮는 절연막을 형성한 후 상기 절연막을 에치백하여 상기 복수의 스페이스 라인(710a) 내부에 상기 절연 몰드층 패턴(710)의 측벽을 덮는 제2 절연 스페이서(720)를 형성한다.
도 24c를 참조하면, 상기 스페이스 라인(710a)을 통해 상기 제2 절연 스페이서(720) 사이에서 노출되는 상기 제1 콘택 플러그(130)를 소정 깊이(D3) 만큼 식각하여 상기 제1 콘택 플러그(130)의 상면중 일부 영역에 상기 제1 콘택 플러그(130)의 상면 보다 낮은 높이의 저면을 가지는 리세스(recess)(R)를 형성한다.
도 24d를 참조하면, 상기 스페이스 라인(710a)의 내부 및 상기 리세스(R) 내부를 완전히 채우도록 상기 절연 몰드층 패턴(710) 위에 도전층을 형성한 후, 상기 절연 몰드층 패턴(710)의 상면이 노출될 때 까지 상기 도전층을 평탄화하여 상기 스페이스 라인(710a)의 내부 및 상기 리세스(R) 내부를 채우는 비트 라인(740)을 형성한다.
도 24e를 참조하면, 상기 절연 몰드층 패턴(710)을 제거하여 상기 절연 스페이서(720), 상기 제1 콘택 플러그(130)의 상면, 및 상기 제1 층간절연막 패 턴(110b)의 상면을 노출시킨다.
그 후, 예를 들면 도 8a 및 도 8b와, 도 9a 및 도 9b를 참조하여 설명한 바와 같은 일련의 공정들을 행하여 본 발명에 따른 반도체 메모리 소자를 완성한다.
도 24a 내지 도 24e를 참조하여 설명한 본 발명에 따른 반도체 메모리 소자의 제조 방법에서는 상기 비트 라인(740)이 그 저면에서 뿐 만 아니라 그 측벽에서도 상기 제1 콘택 플러그(130)에 접하게 됨으로써 이들 사이에 보다 더 넓은 접촉 면적을 확보할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 메모리 소자의 레이아웃이다.
도 2a, 도 3a, ..., 및 도 9a는 각각 도 1에 예시된 본 발명의 제1 실시예에 따른 반도체 메모리 소자의 제조 과정을 예시하기 위하여 공정 순서에 따라 도시한 레이아웃이다.
도 2b, 도 3b, ..., 및 도 9b는 각각 도 2a, 도 3a, ..., 및 도 9a의 일부절결 사시도이다.
도 10은 본 발명의 제2 실시예에 따른 반도체 메모리 소자의 레이아웃이다.
도 11은 본 발명의 제3 실시예에 따른 반도체 메모리 소자의 일부 구성의 평면도이다.
도 12는 본 발명의 제4 실시예에 따른 반도체 메모리 소자(40)의 일부 구성의 평면도이다.
도 13 내지 도 23은 본 발명의 다른 실시예에 따른 반도체 메모리 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 일부절결 사시도들이다.
도 24a 내지 도 24e는 본 발명의 또 다른 실시예에 따른 반도체 메모리 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 반도체 기판, 100a: 활성 영역, 110: 제1 층간절연막, 110a: 제1 홀, 110b: 제1 층간절연막 패턴, 110c: 트렌치, 110d: 제2 홀, 112: 필라, 114: 제1 절연막, 120: 워드 라인, 128: 제1 불순물 영역, 130: 제1 콘택 플러그, 140: 비트 라인, 150: 제2 층간절연막, 150a: 제3 홀, 158: 제2 불순물 영역, 160: 제2 콘택 플러그, 170: 커패시터.

Claims (20)

  1. 반도체 기판과,
    상기 반도체 기판상에 제1 방향으로 연장되어 있는 복수의 활성 영역과,
    상기 활성 영역 위에서 상기 반도체 기판의 연장 방향에 대하여 수직으로 연장되어 있고 수직 채널 영역을 제공하는 복수의 필라(pillar)와,
    상기 필라의 측벽을 둘러싸고 있는 게이트 절연막과,
    상기 게이트 절연막 위에서 상기 필라의 측벽을 둘러싸면서 상기 제1 방향에 수직인 제2 방향으로 연장되어 있는 복수의 워드 라인과,
    상기 활성 영역에 형성된 복수의 제1 불순물 영역과,
    상기 활성 영역 위에서 상기 워드 라인과 이격된 상태로 상기 제1 불순물 영역에 연결되어 있는 복수의 제1 콘택 플러그와,
    상기 제1 콘택 플러그를 통해 상기 제1 불순물 영역에 연결되고, 상기 복수의 활성 영역중 상호 인접한 2 개의 활성 영역 사이의 영역에서 상기 제1 콘택 플러그 위에 상기 제1 방향으로 연장되어 있는 복수의 비트 라인을 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  2. 제1항에 있어서,
    상기 복수의 활성 영역은 각각 상기 반도체 기판상에서 상기 제1 방향으로 평행하게 연장되는 라인 형태를 가지는 것을 특징으로 하는 반도체 메모리 소자.
  3. 제1항에 있어서,
    상기 복수의 활성 영역은 상기 반도체 기판상에서 상기 제1 방향으로 연장되는 장축과 상기 제1 방향에 수직인 제2 방향으로 연장되는 단축을 가지는 복수의 아일랜드형 활성 영역으로 이루어지는 것을 특징으로 하는 반도체 메모리 소자.
  4. 제3항에 있어서,
    상기 복수의 활성 영역은 상기 제1 방향 및 상기 제2 방향에서 각각 일직선을 따라 1 열로 반복 배치되도록 배열되어 있는 것을 특징으로 하는 반도체 메모리 소자.
  5. 제3항에 있어서,
    상기 복수의 활성 영역은 상기 제1 방향에서는 상기 복수의 활성 영역이 일직선을 따라 1 열로 반복 배치되도록 배열되어 있고, 상기 제2 방향에서는 상기 복수의 활성 영역이 지그재그식으로 배열되어 있는 것을 특징으로 하는 반도체 메모리 소자.
  6. 제1항에 있어서,
    상기 비트 라인은 저면, 양 측면, 및 상면을 가지는 라인 패턴으로 이루어지고, 상기 비트 라인의 저면 및 1 개의 측면은 상기 제1 콘택 플러그에 동시에 접해 있는 것을 특징으로 하는 반도체 메모리 소자.
  7. 제1항에 있어서,
    상기 제1 콘택 플러그는 상기 제1 방향을 따르는 제1 폭과, 상기 제2 방향을 따르는 제2 폭을 가지고, 활성 영역은 상기 제2 방향을 따르는 제3 폭을 가지고,
    상기 제1 콘택 플러그의 제1 폭은 상기 활성 영역의 제3 폭과 같거나 더 작고, 상기 제1 콘택 플러그의 제2 폭은 상기 활성 영역의 제3 폭의 2 배와 같거나 더 작은 것을 특징으로 하는 반도체 메모리 소자.
  8. 제1항에 있어서,
    상기 복수의 필라에서 상기 워드 라인을 중심으로 하여 상기 반도체 기판과는 반대측의 단부 내에 각각 형성되어 있는 복수의 제2 불순물 영역을 더 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  9. 제8항에 있어서,
    상기 복수의 제2 불순물 영역으로부터 상기 필라의 연장 방향과 동일한 방향으로 상기 반도체 기판의 반대측으로 각각 연장되어 있는 복수의 제2 콘택 플러그와,
    상기 복수의 제2 콘택 플러그에 각각 연결되어 있는 복수의 커패시터를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  10. 삭제
  11. 반도체 기판상에 제1 방향으로 연장되는 복수의 활성 영역을 정의하는 단계와,
    상기 반도체 기판의 연장 방향에 대하여 수직으로 연장되는 수직 채널 영역을 제공하는 복수의 필라와, 상기 필라의 측벽을 둘러싸고 있는 복수의 게이트 절연막과, 상기 게이트 절연막 위에서 상기 필라의 측벽을 둘러싸면서 상기 제1 방향에 수직인 제2 방향으로 연장되는 복수의 워드 라인을 형성하는 단계와,
    상기 활성 영역중 상기 워드 라인으로부터 이격된 위치에 복수의 제1 불순물 영역을 형성하는 단계와,
    상기 복수의 제1 불순물 영역 위에 각각 제1 콘택 플러그를 형성하는 단계와,
    상기 워드 라인을 중심으로 하여 상기 반도체 기판의 반대측에 상기 제1 콘택 플러그에 연결되면서 상기 제1 방향으로 연장되는 복수의 비트 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020070114189A 2007-11-09 2007-11-09 수직채널 트랜지스터를 구비한 반도체 메모리 소자 및 그제조 방법 KR101303180B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070114189A KR101303180B1 (ko) 2007-11-09 2007-11-09 수직채널 트랜지스터를 구비한 반도체 메모리 소자 및 그제조 방법
US12/198,266 US8008698B2 (en) 2007-11-09 2008-08-26 Semiconductor memory devices having vertical channel transistors and related methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070114189A KR101303180B1 (ko) 2007-11-09 2007-11-09 수직채널 트랜지스터를 구비한 반도체 메모리 소자 및 그제조 방법

Publications (2)

Publication Number Publication Date
KR20090048013A KR20090048013A (ko) 2009-05-13
KR101303180B1 true KR101303180B1 (ko) 2013-09-09

Family

ID=40622900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070114189A KR101303180B1 (ko) 2007-11-09 2007-11-09 수직채널 트랜지스터를 구비한 반도체 메모리 소자 및 그제조 방법

Country Status (2)

Country Link
US (1) US8008698B2 (ko)
KR (1) KR101303180B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101559063B1 (ko) * 2009-02-02 2015-10-08 삼성전자주식회사 반도체 소자의 제조 방법
KR101607265B1 (ko) * 2009-11-12 2016-03-30 삼성전자주식회사 수직 채널 트랜지스터의 제조방법
JP2011187652A (ja) * 2010-03-08 2011-09-22 Elpida Memory Inc 半導体装置及びその製造方法
KR101718981B1 (ko) * 2010-06-30 2017-03-23 삼성전자주식회사 콘택 플러그를 포함하는 반도체 소자
KR101699442B1 (ko) 2010-10-13 2017-01-25 삼성전자 주식회사 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
US8361856B2 (en) 2010-11-01 2013-01-29 Micron Technology, Inc. Memory cells, arrays of memory cells, and methods of forming memory cells
US8450175B2 (en) 2011-02-22 2013-05-28 Micron Technology, Inc. Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith
US8569831B2 (en) 2011-05-27 2013-10-29 Micron Technology, Inc. Integrated circuit arrays and semiconductor constructions
US9401363B2 (en) * 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
KR20130046700A (ko) * 2011-10-28 2013-05-08 삼성전자주식회사 3차원적으로 배열된 메모리 요소들을 구비하는 반도체 장치
KR101912397B1 (ko) * 2011-11-25 2018-10-29 삼성전자주식회사 3차원적으로 배열된 저항성 메모리 셀들을 포함하는 반도체 메모리 장치
TWI462274B (zh) * 2011-12-08 2014-11-21 Inotera Memories Inc 記憶體陣列與其製作方法
US9036391B2 (en) * 2012-03-06 2015-05-19 Micron Technology, Inc. Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells
KR20130104527A (ko) * 2012-03-14 2013-09-25 에스케이하이닉스 주식회사 고집적 반도체 메모리 장치 및 그 제조방법
US8637912B1 (en) * 2012-07-09 2014-01-28 SK Hynix Inc. Vertical gate device with reduced word line resistivity
US9129896B2 (en) 2012-08-21 2015-09-08 Micron Technology, Inc. Arrays comprising vertically-oriented transistors, integrated circuitry comprising a conductive line buried in silicon-comprising semiconductor material, methods of forming a plurality of conductive lines buried in silicon-comprising semiconductor material, and methods of forming an array comprising vertically-oriented transistors
US9006060B2 (en) 2012-08-21 2015-04-14 Micron Technology, Inc. N-type field effect transistors, arrays comprising N-type vertically-oriented transistors, methods of forming an N-type field effect transistor, and methods of forming an array comprising vertically-oriented N-type transistors
US9478550B2 (en) 2012-08-27 2016-10-25 Micron Technology, Inc. Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors
US9111853B2 (en) 2013-03-15 2015-08-18 Micron Technology, Inc. Methods of forming doped elements of semiconductor device structures
KR20150055470A (ko) 2013-11-13 2015-05-21 삼성전자주식회사 반도체 소자의 제조 방법
MX2016014921A (es) 2014-05-15 2017-07-28 Insmed In Incorporated Metodos para tratar infecciones pulmonares micobacterianas no tuberculosas.
KR102186928B1 (ko) 2014-07-18 2020-12-04 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법
US9123575B1 (en) * 2014-07-21 2015-09-01 Avalanche Technology, Inc. Semiconductor memory device having increased separation between memory elements
KR102265271B1 (ko) 2015-01-14 2021-06-17 삼성전자주식회사 반도체 소자 및 그 제조방법
KR102258317B1 (ko) * 2015-11-06 2021-06-01 삼성전자주식회사 반도체 장치 및 그 제조 방법 및 컨택 홀 형성 방법
US9548448B1 (en) 2015-11-12 2017-01-17 Avalanche Technology, Inc. Memory device with increased separation between memory elements
KR101654693B1 (ko) * 2015-12-24 2016-09-06 삼성전자주식회사 더미를 포함하는 반도체 소자
KR20210098198A (ko) 2020-01-31 2021-08-10 에스케이하이닉스 주식회사 메모리 장치
CN117580358A (zh) * 2022-08-04 2024-02-20 长鑫存储技术有限公司 一种半导体结构及其制备方法
CN115064523B (zh) * 2022-08-08 2022-12-13 芯盟科技有限公司 半导体结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609182B1 (ko) 1998-03-23 2006-08-02 지멘스 악티엔게젤샤프트 Ｄｒａｍ 셀 장치 및 그 제조 방법
KR20070052653A (ko) * 2005-11-17 2007-05-22 삼성전자주식회사 수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법
KR20070058906A (ko) * 2005-12-05 2007-06-11 삼성전자주식회사 수직 트랜지스터를 갖는 반도체 메모리 소자의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19519160C1 (de) 1995-05-24 1996-09-12 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19519159C2 (de) * 1995-05-24 1998-07-09 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US6355520B1 (en) 1999-08-16 2002-03-12 Infineon Technologies Ag Method for fabricating 4F2 memory cells with improved gate conductor structure
KR100399135B1 (ko) * 2000-07-27 2003-09-26 삼성전자주식회사 전자렌지 및 그 제어방법
JP2002094027A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 半導体記憶装置とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609182B1 (ko) 1998-03-23 2006-08-02 지멘스 악티엔게젤샤프트 Ｄｒａｍ 셀 장치 및 그 제조 방법
KR20070052653A (ko) * 2005-11-17 2007-05-22 삼성전자주식회사 수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법
KR20070058906A (ko) * 2005-12-05 2007-06-11 삼성전자주식회사 수직 트랜지스터를 갖는 반도체 메모리 소자의 제조방법

Also Published As

Publication number Publication date
US20090121268A1 (en) 2009-05-14
US8008698B2 (en) 2011-08-30
KR20090048013A (ko) 2009-05-13

Similar Documents

Publication Publication Date Title
KR101303180B1 (ko) 수직채널 트랜지스터를 구비한 반도체 메모리 소자 및 그제조 방법
CN109841595B (zh) 半导体存储器件和制造其的方法
CN105719998B (zh) 具有空气间隙的半导体器件及其制造方法
KR100771871B1 (ko) 수직 채널 트랜지스터를 구비한 반도체 소자
US9786598B2 (en) Semiconductor device with air gaps and method for fabricating the same
US8633529B2 (en) Vertical transistors
KR100734313B1 (ko) 수직 채널을 갖는 반도체 소자 및 그 제조방법
KR100714900B1 (ko) 매몰 게이트 전극을 갖는 반도체 소자 및 그 제조방법
KR101073073B1 (ko) 수직게이트를 구비한 반도체장치 및 그 제조 방법
US7902026B2 (en) Method of fabricating semiconductor device having vertical channel transistor
KR102326112B1 (ko) 반도체 소자
KR20070047069A (ko) 수직 트랜지스터를 구비한 반도체 소자 및 그 제조방법
US20110169061A1 (en) Semiconductor device and method for manufacturing the same
US20210125998A1 (en) Semiconductor memory device and a method of fabricating the same
KR100541515B1 (ko) 수직 채널 패턴을 갖는 반도체 장치 및 이를 제조하는 방법
US8906766B2 (en) Method for manufacturing semiconductor device with first and second gates over buried bit line
US11749734B2 (en) Integrated circuit devices and methods of manufacturing the same
KR20090121475A (ko) 수직형 반도체 소자 및 그의 제조방법
KR102615708B1 (ko) 반도체 소자
US7351625B2 (en) Recessed transistors and methods of forming the same
KR20160123550A (ko) 라인부와 패드부를 구비하는 패턴의 형성 방법
TW202215642A (zh) 積體電路裝置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 7