TW202215642A - 積體電路裝置 - Google Patents

積體電路裝置 Download PDF

Info

Publication number
TW202215642A
TW202215642A TW110112152A TW110112152A TW202215642A TW 202215642 A TW202215642 A TW 202215642A TW 110112152 A TW110112152 A TW 110112152A TW 110112152 A TW110112152 A TW 110112152A TW 202215642 A TW202215642 A TW 202215642A
Authority
TW
Taiwan
Prior art keywords
oxide layer
layer
carbon
direct contact
bit line
Prior art date
Application number
TW110112152A
Other languages
English (en)
Other versions
TWI818247B (zh
Inventor
洪智碩
李相昊
朴瑞龍
安誌榮
李基碩
崔允榮
韓昇煜
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202215642A publication Critical patent/TW202215642A/zh
Application granted granted Critical
Publication of TWI818247B publication Critical patent/TWI818247B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Amplifiers (AREA)

Abstract

本發明提供一種積體電路裝置，包含：基底，包含多個主動區；位元線，在基底上沿水平方向延伸；直接觸點，連接於由多個主動區當中選出的第一主動區與位元線之間；內部氧化物層，接觸直接觸點的側壁；以及含碳氧化物層，在位元線的側壁上沿垂直方向非線性地延伸，含碳氧化物層接觸位元線的側壁。

Description

積體電路裝置
本發明概念是關於一種積體電路裝置，且更特定言之，是關於一種包含多個導電線的積體電路裝置。
近來，隨著積體電路裝置的按比例縮小已得到快速發展，多個導電線中的每一者之間的空間減小，且因此，多個導電線之間及多個導電區中的每一者之間的分隔距離已逐漸減小。因此，需要開發一種用於實施積體電路裝置的技術，所述積體電路裝置能夠抑制多個導電線與鄰近於所述多個導電線的其他導電區之間的寄生電容且維持多個導電線穩定且可靠的結構。
本發明概念的態樣為提供一種積體電路裝置，所述積體電路裝置即使在裝置區的面積取決於半導體裝置的按比例縮小而減小時亦能夠抑制導電線與鄰近於所述導電線的另一導電線之間的寄生電容，且維持導電線是穩定且可靠的結構。
根據本揭露的態樣，提供一種積體電路裝置，包括：基底，包括多個主動區；位元線，在基底上沿第一方向延伸；直接觸點，連接於多個主動區當中的第一主動區與位元線之間；內部氧化物層，接觸直接觸點的側壁；以及含碳氧化物層，在位元線的側壁上沿垂直於第一方向的第二方向延伸，含碳氧化物層接觸位元線的側壁。
根據本揭露的另一態樣，提供一種積體電路裝置，包括：基底，包括多個主動區；多個位元線，在基底上沿第一方向彼此間隔開，多個位元線在與第一方向交叉的第二方向上延伸；直接觸點，連接設置於多個主動區當中的第一主動區與多個位元線當中的第一位元線之間；接觸插塞，連接至鄰近於多個主動區當中的第一主動區的第二主動區，接觸插塞在基底上沿垂直於第一方向及第二方向的第三方向延伸；以及間隔件結構，設置於第一位元線與接觸插塞之間，其中間隔件結構包括：內部氧化物層，接觸直接觸點的側壁；以及含碳氧化物層，在第一位元線的側壁上沿第三方向延伸，含碳氧化物層與第一位元線的側壁直接接觸。
根據本揭露的另一態樣，提供一種積體電路裝置，包括：基底，包括彼此間隔開的多個主動區；第一位元線及第二位元線，在基底上沿第一方向彼此間隔開，第一位元線及所述第二位元線沿與第一方向交叉的第二方向延伸；多個接觸插塞，在第一位元線與第二位元線之間沿第二方向配置成列；多個絕緣柵，分別設置於多個接觸插塞之間；直接觸點，連接於多個主動區當中的第一主動區與第一位元線之間；以及間隔件結構，設置於第一位元線與接觸插塞之間，其中間隔件結構包括：內部氧化物層，接觸直接觸點的側壁，內部氧化物層包括氧化矽層；以及SiOC層，在第一位元線的側壁上沿第三方向延伸，SiOC層接觸第一位元線的側壁。
根據本揭露的另一態樣，提供一種積體電路裝置，包括：基底，包括多個主動區；位元線，在基底上沿第一方向延伸，位元線包括依序堆疊於基底上的下部導電層、中間導電層以及上部導電層，所述下部導電層包含摻雜多晶矽層；內部氧化物層，在下部導電層處接觸位元線的側壁的第一部分；以及含碳氧化物層，在側壁的第一部分上方接觸側壁的第二部分。
根據本揭露的另一態樣，提供一種積體電路裝置，包括：基底，包括多個主動區；位元線，在基底上沿第一方向延伸；直接觸點，具有接觸多個主動區當中的第一主動區的下表面及接觸位元線的上表面，直接觸點包含摻雜多晶矽層；內部氧化物層，在直接觸點的下部部分處接觸直接觸點的側壁；以及含碳氧化物層，在直接觸點的上部部分處接觸直接觸點的側壁且接觸位元線的側壁。
在下文中，將參考隨附圖式詳細地描述本發明概念的實例實施例。相同附圖標號用於圖式中的相同組成裝置，且將省略對其的重複描述。
圖1是根據本發明概念的實例實施例的積體電路裝置10的記憶體單元陣列區域的示意性平面佈局。
參考圖1，積體電路裝置10可包含多個主動區ACT。多個主動區ACT可相對於第一水平方向（X方向）及第二水平方向（Y方向）配置於對角線方向上。
多個字元線WL可跨越多個主動區ACT在第一水平方向（X方向）上彼此平行地延伸。在多個字元線WL上，多個位元線BL可跨越第一水平方向（X方向）在第二水平方向（Y方向）上彼此平行地延伸。多個位元線BL可經由直接觸點DC連接至多個主動區ACT。
多個掩埋觸點BC可位於多個位元線BL當中的兩個鄰近位元線BL之間。根據實例實施例，多個掩埋觸點BC可分別在第一水平方向（X方向）及第二水平方向（Y方向）上配置成排。多個導電著陸襯墊LP可形成於多個掩埋觸點BC上。多個掩埋觸點BC及多個導電著陸襯墊LP可使形成於多個位元線BL的頂部部分上的電容器的底部電極接觸至主動區ACT。多個導電著陸襯墊LP中的每一者的至少一部分可與掩埋觸點BC垂直重疊。
接著，參考圖2A至圖10描述根據本發明概念的實施例的積體電路裝置的實例組態。根據各種實例實施例，圖2A至圖10中所示出的積體電路裝置中的每一者可具有圖1中所示出的積體電路裝置10的佈局。
圖2A至圖2C是根據本發明概念的實例實施例的積體電路裝置100的橫截面圖。圖2A是對應於沿著圖1的線A-A'截取的橫截面的一部分的一些組件的橫截面圖，圖2B是對應於沿著圖1的線B-B'截取的橫截面的一部分的一些組件的橫截面圖，且圖2C是對應於圖2A中的虛線區AX的一部分的放大橫截面圖。
參考圖2A至圖2C，積體電路裝置100可包含基底110，在基底110中，多個主動區ACT由裝置隔離層112限定。裝置隔離層112可位於基底110中的裝置隔離溝渠T1中。
根據實例實施例，基底110可包含矽，例如，單晶矽、多晶矽或非晶矽。根據另一實例實施例，基底110可包含Ge、SiGe、SiC、GaAs、InAs或InP中的至少一者。根據實例實施例，基底110可包含導電區，例如摻雜有雜質的井或摻雜有雜質的結構。裝置隔離層112可包含氧化物層、氮化物層或其組合。
在第一水平方向（X方向）上延伸的多個字元線溝渠T2可位於基底110中，且多個閘極介電層116、多個字元線118以及掩埋絕緣層120可位於多個字元線溝渠T2中。多個字元線118可對應於圖1中所示出的多個字元線WL。
閘極介電層116可包含氧化矽層、氮化矽層、氮氧化矽層、氧化物/氮化物/氧化物（oxide/nitride/oxide；ONO）層以及具有比氧化矽層高的介電常數的高k介電層中的至少一者。高k介電層可包含HfO 2、Al 2O 3、HfAlO 3、Ta 2O 3、TiO 2或其組合。多個字元線118可包含Ti、TiN、Ta、TaN、W、WN、TiSiN、WSiN或其組合。多個掩埋絕緣層120可包含氧化矽層、氮化矽層、氮氧化矽層或其組合。
緩衝層122可位於基底110上。緩衝層122可覆蓋多個主動區ACT的頂表面、裝置隔離層112的頂表面以及多個掩埋絕緣層120的頂表面。根據實例實施例，緩衝層122可包含依序形成於基底110上的第一氧化矽層、氮化矽層以及第二氧化矽層。然而，本揭露不限於此，且緩衝層122可包含不同配置。
在第二水平方向（Y方向）上彼此平行延伸的多個位元線BL可位於緩衝層122上。多個位元線BL可在第一水平方向（X方向）上彼此隔開。直接觸點DC可位於多個主動區ACT中的每一者的一部分上。多個位元線BL中的每一者可經由直接觸點DC連接至多個主動區ACT。直接觸點DC可包含Si、Ge、W、WN、Co、Ni、Al、Mo、Ru、Ti、TiN、Ta、TaN、Cu或其組合。根據實例實施例，直接觸點DC可包含摻雜多晶矽層。根據實例實施例，可形成在多個位元線BL中的每一者之間暴露基底110的主動區ACT的多個凹槽空間R1。
多個位元線BL中的每一者可包含依序堆疊於基底110上的下部導電層130、中間導電層132以及上部導電層134。多個位元線BL中的每一者可由絕緣封蓋圖案136覆蓋。在垂直方向（Z方向）上，絕緣封蓋圖案136可位於上部導電層134上。位元線BL的下部導電層130的頂表面及直接觸點DC的頂表面可在同一平面上。在圖2A至圖2C中，示出多個位元線BL具有包含下部導電層130、中間導電層132以及上部導電層134的三重導電層結構，但本發明概念不限於此。舉例而言，根據另一實例實施例，多個位元線BL可具有單個導電層、雙重導電層，或四個或大於四個導電層的多個導電層的堆疊結構。
根據實例實施例，下部導電層130可包含摻雜多晶矽層。中間導電層132及上部導電層134中的每一者可包含包含Ti、TiN、TiSiN、鎢（W）、WN、矽化鎢（WSix）、氮化鎢矽(WSixNy)、釕（Ru）或其組合的層。舉例而言，中間導電層132可包含TiN層及/或TiSiN層，且上部導電層134可包含包含Ti、TiN、W、WN、WSixNy、Ru或其組合的層。絕緣封蓋圖案136可包含氮化矽層。
多個接觸插塞150可位於基底110上。多個接觸插塞150可在多個位元線BL中的每一者之間的空間中具有在垂直方向（Z方向）上延伸的柱狀形狀。多個接觸插塞150中的每一者可接觸主動區ACT。多個接觸插塞150中的每一者的下部末端可處於比基底110的頂表面更低的水平高度，使得多個接觸插塞150中的每一者的下部邊緣掩埋在基底110中。多個接觸插塞150可包含摻雜有雜質的半導體材料、金屬、導電金屬氮化物或其組合，但不限於此。
在積體電路裝置100中，一個直接觸點DC及面向彼此的在其間具有一個直接觸點DC的一對接觸插塞150可連接至多個主動區AC當中的不同主動區AC。
多個接觸插塞150可在由多個位元線BL中選出的彼此鄰近的一對位元線BL之間沿第二水平方向（Y方向）配置成列。絕緣柵149可位於在第二水平方向（Y方向）上配置成列的多個接觸插塞150中的每一者之間。多個接觸插塞150可藉由多個絕緣柵149彼此絕緣。多個絕緣柵149中的每一者可具有在基底110上沿垂直方向（Z方向）延伸的柱狀形狀。根據實例實施例，多個絕緣柵149可包含氮化矽層。
積體電路裝置100可包含位於多個位元線BL與多個接觸插塞150之間的多個間隔件結構SP1。一個間隔件結構SP1可位於一個位元線BL與在第二水平方向（Y方向）上配置成列的多個接觸插塞150之間。多個間隔件結構SP1中的每一者可包含內部氧化物層140、含碳氧化物層142、間隙填充絕緣圖案144、中間絕緣間隔件146以及外部絕緣間隔件148。
內部氧化物層140可分別接觸直接觸點DC的側壁及位元線BL的下部導電層130的側壁。根據實例實施例，內部氧化物層140可直接接觸直接觸點DC的側壁及位元線BL的下部導電層130的側壁。根據實例實施例，內部氧化物層140可與接觸插塞150藉由其間的含碳氧化物層142隔開。內部氧化物層140可不包含接觸接觸插塞150的部分。
在垂直方向（Z方向）上，內部氧化物層140的最上表面可處於與位元線BL的下部導電層130的最上表面及直接觸點DC的最上表面相同的水平高度。位元線BL的下部導電層130的兩個側壁可在垂直方向（Z方向）上自最下水平高度至最上水平高度由內部氧化物層140覆蓋。另外，直接觸點DC的兩個側壁可在垂直方向（Z方向）上自最下水平高度至最上水平高度由內部氧化物層140覆蓋。
內部氧化物層140可包含氧化矽層。舉例而言，當位元線BL的下部導電層130及直接觸點DC中的每一者包含摻雜多晶矽層且下部導電層130及直接觸點DC中的每一者接觸氮化矽層而非氧化矽層時，可在下部導電層130與氮化矽層之間及直接觸點DC與氮化矽層之間的界面附近形成空乏區，且因此，直接觸點DC及下部導電層130的電特性可能會劣化。根據本發明概念的技術態樣，當下部導電層130包含摻雜多晶矽層時，藉由形成分別使下部導電層130的側壁與氧化矽層接觸的內部氧化物層，可防止在下部導電層130與內部氧化物層140之間的界面附近的下部導電層130中形成空乏區。類似地，當直接觸點DC包含摻雜多晶矽層時，藉由形成分別使直接觸點DC的側壁與氧化矽層接觸的內部氧化物層，可防止在直接觸點DC與內部氧化物層140之間的界面附近的直接觸點DC中形成空乏區。因此，可防止下部導電層130及直接觸點DC的電特性的劣化。
含碳氧化物層142可接觸位元線BL的中間導電層132及上部導電層134的側壁以及絕緣封蓋圖案136的側壁。含碳氧化物層142可在位元線BL的側壁上沿垂直方向（Z方向）非線性地延伸。
含碳氧化物層142可包含至少一個突起142PR。至少一個突起142PR可具有自鄰近於所述突起的位元線BL向外突出的形狀。換言之，含碳氧化物層142的突起142PR可具有在遠離鄰近於含碳氧化物層142的位元線BL的方向上突出的結構。至少一個突起142PR可包含在垂直方向（Z方向）上配置於高於間隙填充絕緣圖案144的上表面的水平高度處的突起142PR。
含碳氧化物層142可包含接觸直接觸點DC的部分。另外，含碳氧化物層142可包含位元線BL與中間絕緣間隔件146之間的第一部分、接觸內部氧化物層140的側壁的第二部分以及接觸中間絕緣間隔件146的底表面的第三部分。第一部分、第二部分以及第三部分可彼此整體地連接。至少一個突起142PR可包含包含第三部分的突起142PR。
含碳氧化物層142可包含具有比氧化矽層的介電常數低的介電常數的材料。根據實例實施例，含碳氧化物層142可包含SiOC層。SiOC層中構成含碳氧化物層142的碳（C）含量可為約10原子%至約50原子%。舉例而言，含碳氧化物層142可表達為Si xO yC z，其中0.1≦x≦0.5、0.1≦y≦0.5且0.1≦z≦0.8，但不限於此。
根據實例實施例，接觸位元線BL及絕緣封蓋圖案136的含碳氧化物層142的部分可在垂直方向（Z方向）上實質上具有恆定厚度。在第一水平方向（X方向）中，含碳氧化物層142可具有約10 Å（埃）至約30 Å（埃）的厚度。
在積體電路裝置100中，由於位元線BL的側壁由具有相對較低介電常數的含碳氧化物膜142覆蓋，故可減小位元線BL與鄰近於其的導電區（例如，接觸插塞150）之間的非所要寄生電容。
間隙填充絕緣圖案144可位於接觸插塞150的下部邊緣與直接觸點DC之間，且可覆蓋接觸插塞150的下部邊緣側壁及直接觸點DC的側壁。間隙填充絕緣圖案144的側壁及底表面可由含碳氧化物層142包圍。內部氧化物層140及含碳氧化物層142中的每一者可包含直接觸點DC與間隙填充絕緣圖案144之間的部分。
內部氧化物層140可與接觸插塞150藉由其間的含碳氧化物層142及間隙填充絕緣圖案144隔開。
中間絕緣間隔件146可覆蓋鄰近於其的位元線BL的側壁。中間絕緣間隔件146可位於含碳氧化物層142與外部絕緣間隔件148之間。中間絕緣間隔件146可包含氧化矽層、空氣間隔件或其組合。在本示出書中，術語「空氣」可稱為在製造製程期間可存在的大氣或其他氣體。
內部氧化物層140的部分可在垂直方向（Z方向）上與含碳氧化物層142的部分重疊。內部氧化物層140的其他部分可在第一水平方向（X方向）上與含碳氧化物層142的其他部分重疊。
外部絕緣間隔件148可覆蓋鄰近於其的位元線BL的側壁。外部絕緣間隔件148可在垂直方向（Z方向）上延伸以覆蓋鄰近於其的位元線BL的側壁，其中含碳氧化物層142及中間絕緣間隔件146位於其間。外部絕緣間隔件148可與含碳氧化物層142藉由其間的中間絕緣間隔件146隔開。根據實例實施例，外部絕緣間隔件148可包含氮化矽層。
含碳氧化物層142的至少一個突起142PR可位於鄰近位元線BL與外部絕緣間隔件148之間，且可包含朝向外部絕緣間隔件148突出的突起142PR。
內部氧化物層140、含碳氧化物層142、中間絕緣間隔件146以及外部絕緣間隔件148可各自在第二水平方向（Y方向）上平行於位元線BL延伸。
金屬矽化物層172及多個導電著陸襯墊LP可依序形成於多個接觸插塞150中的每一者上。多個導電著陸襯墊LP可經由金屬矽化物層172連接至多個接觸插塞150。多個導電著陸襯墊LP可自多個絕緣封蓋圖案136中的每一者之間的空間延伸至多個絕緣封蓋圖案136中的每一者的上部部分，以使得多個導電著陸襯墊LP與多個位元線BL的部分垂直地重疊。多個導電著陸襯墊LP中的每一者可包含導電障壁層174及導電層176。
根據實例實施例，金屬矽化物層172可包含矽化鈷、矽化鎳或矽化錳，但不限於此。根據實例實施例，可省略金屬矽化物層172。導電障壁層174可具有Ti/TiN堆疊結構。導電層176可包含摻雜多晶矽、金屬、金屬矽化物、導電金屬氮化物或其組合。舉例而言，導電層176可包含鎢（W）。多個導電著陸襯墊LP在平面圖中可具有多個島型圖案形狀。多個導電著陸襯墊LP可藉由填充其周圍的空間的絕緣層180而彼此電絕緣。根據實例實施例，多個導電著陸襯墊LP可藉由用絕緣層180填充圍繞多個導電著陸襯墊LP的上部凹槽空間R2而彼此絕緣。
圖3是根據本發明概念的實施例的積體電路裝置100A的橫截面圖。在圖3中，放大積體電路裝置100A的對應於圖2A中的虛線區AX的部分的一些組件。
參考圖3，積體電路裝置100A可具有與參考圖2A至圖2C所描述的積體電路裝置100實質上相同的組態，特定言之圖2C中所示出的AX區。然而，積體電路裝置100A可包含多個間隔件結構SP1A而非多個間隔件結構SP1。
多個間隔件結構SP1A可具有與圖2A至圖2C中所示出的間隔件結構SP1實質上相同的結構。然而，多個間隔件結構SP1A可包含在垂直方向（Z方向）上具有可變厚度的含碳氧化物層142A及中間絕緣間隔件146A。根據實例實施例，含碳氧化物層142A可在垂直方向（Z方向）上具有不均勻厚度。根據實例實施例，中間絕緣間隔件146A可在垂直方向（Z方向）上具有不均勻厚度。
含碳氧化物層142A可具有與參考圖2A至圖2C針對含碳氧化物層142所描述的組態實質上相同的組態。然而，含碳氧化物層142A的接觸位元線BL的第一部分及含碳氧化物層142A的接觸絕緣封蓋圖案136的第二部分可在垂直方向（Z方向）上具有不同厚度。在第一水平方向（X方向）上，含碳氧化物層142A的接觸位元線BL的上部導電層134的部分的第一厚度W11可小於接觸絕緣封蓋圖案136的部分的第二厚度W12。此可歸因於在用於形成含碳氧化物層142A的製程中上部導電層134的表面上的沈積特性與絕緣封蓋圖案136的表面上的沈積特性之間的差異，及在形成含碳氧化物層142的預處理操作中上部導電層134及絕緣封蓋圖案136相對於預處理條件的反應之間的差異。
根據實例實施例，含碳氧化物層142A可在第一水平方向（X方向）上具有約10 Å至約30 Å的厚度。含碳氧化物層142A的第二厚度W12與第一厚度W11之間的差可為約0.1 Å至約20 Å，但不限於此。
中間絕緣間隔件146A可具有與參考圖2A至圖2C針對中間絕緣間隔件146所描述的組態實質上相同的組態。然而，中間絕緣間隔件146A的面向上部導電層134的第一部分在第一水平方向（X方向）上的寬度可大於中間絕緣間隔件146A的第二部分的寬度。根據實例實施例，中間絕緣間隔件146A的第二部分不面向上部導電層134。
圖4是根據本發明概念的另一實例實施例的積體電路裝置100B的橫截面圖。在圖4中，放大積體電路裝置100B的對應於圖2A中的虛線區AX的部分的一些組件。
參考圖4，積體電路裝置100B可具有與參考圖2A至圖2C所描述的積體電路裝置100實質上相同的組態。然而，積體電路裝置100B可包含多個間隔件結構SP1B而非多個間隔件結構SP1。多個間隔件結構SP1B可具有與圖2A至圖2C中所示出的間隔件結構SP1實質上相同的結構。然而，多個間隔件結構SP1B可包含中間絕緣間隔件146B，所述中間絕緣間隔件146B包含空氣間隔件AS1及中間絕緣間隔件圖案P1，而非中間絕緣間隔件146。構成中間絕緣間隔件146B的空氣間隔件AS1及中間絕緣間隔件圖案P1當中的中間絕緣間隔件圖案P1可更靠近基底110（參考圖2A至圖2C）。
在積體電路裝置100B中，由於位元線BL的側壁由包含具有相對較低介電常數的空氣間隔件AS1的中間絕緣間隔件146B覆蓋，故可減小位元線BL與鄰近於其的導電區（例如，接觸插塞150）之間的非所要寄生電容。
圖5A至圖5C是根據本發明概念的另一實例實施例的積體電路裝置200的橫截面圖。圖5A是對應於沿著圖1的線A-A'截取的橫截面的部分的一些組件的橫截面圖，圖5B是對應於沿著圖1的線B-B'截取的橫截面的部分的一些組件的橫截面圖，且圖5C是對應於圖5A中的虛線區AX的部分的放大橫截面圖。在圖5A至圖5C中，與圖1以及圖2A至圖2C中的附圖標號相同的附圖標號指代相同構件，且省略其詳細描述。
參考圖5A至圖5C，積體電路裝置200可具有與參考圖2A至圖2C所描述的積體電路裝置100實質上相同的組態。然而，積體電路裝置200可包含多個間隔件結構SP2而非多個間隔件結構SP1。
多個間隔件結構SP2中的每一者可包含內部氧化物層240、含碳氧化物層242、間隙填充絕緣圖案244、中間絕緣間隔件246以及外部絕緣間隔件148。
內部氧化物層240可分別接觸直接觸點DC的側壁及位元線BL的下部導電層130的側壁。內部氧化物層240可包含直接觸點DC與間隙填充絕緣圖案244之間的部分。內部氧化物層240可包含接觸接觸插塞150的部分。
內部氧化物層240可包含氧化矽層。當直接觸點DC及位元線BL的下部導電層130中的每一者為摻雜多晶矽層時，藉由形成使下部導電層130的側壁及直接觸點DC的側壁中的每一者與氧化矽層接觸的內部氧化物層240，可防止在下部導電層130及直接觸點DC中的每一者中的內部氧化物層240的界面附近形成空乏區，且因此，可防止下部導電層130及直接觸點DC的電特性的劣化。
含碳氧化物層242可與最接近含碳氧化物層242的接觸插塞150藉由其間的外部絕緣間隔件148隔開。含碳氧化物層242可不包含直接觸點DC與間隙填充絕緣圖案244之間的部分。
間隙填充絕緣圖案244可位於接觸插塞150的下部邊緣與直接觸點DC之間。間隙填充絕緣圖案244可接觸直接觸點DC及內部氧化物層240。在第一水平方向（X方向）上，間隙填充絕緣圖案244可面向直接觸點DC，其中內部氧化物層240位於其間。外部絕緣間隔件148可覆蓋位元線BL的側壁及間隙填充絕緣圖案244上的絕緣封蓋圖案136的側壁。
含碳氧化物層242可接觸位元線BL的中間導電層132及上部導電層134的側壁以及絕緣封蓋圖案136的側壁。含碳氧化物層242可在位元線BL的側壁上沿垂直方向（Z方向）非線性地延伸。含碳氧化物層242可包含自鄰近位元線BL朝向外部絕緣間隔件148突出的突起242PR。突起242PR可在垂直方向（Z方向）上處於比間隙填充絕緣圖案144的上表面高的水平高度。
外部絕緣間隔件148可位於含碳氧化物層242與接觸插塞150之間。含碳氧化物層242可不包含接觸直接觸點DC的部分。
含碳氧化物層242可包含位元線BL與中間絕緣間隔件146之間的部分及接觸中間絕緣間隔件146的底表面的部分。含碳氧化物層242的接觸中間絕緣間隔件146的底表面的部分可構成突起242PR。
根據實例實施例，含碳氧化物層242的接觸位元線BL及絕緣封蓋圖案136的部分可在垂直方向（Z方向）上實質上具有恆定厚度。
在積體電路裝置200中，由於位元線BL的側壁由具有相對較低介電常數的含碳氧化物層242覆蓋，故可減小位元線BL與鄰近於其的導電區（例如，接觸插塞150）之間的非所要寄生電容。
中間絕緣間隔件246可覆蓋鄰近於其的位元線BL的側壁。中間絕緣間隔件246可位於含碳氧化物層242與外部絕緣間隔件148之間。中間絕緣間隔件246可包含氧化矽層、空氣間隔件或其組合。
內部氧化物層240的部分可在垂直方向（Z方向）上與含碳氧化物層242的部分重疊。內部氧化物層240的其他部分可在第一水平方向（X方向）上與含碳氧化物層242的其他部分重疊。
外部絕緣間隔件148可與含碳氧化物層242藉由其間的中間絕緣間隔件246隔開。
內部氧化物層240、含碳氧化物層122、中間絕緣間隔件246以及外部絕緣間隔件148可各自在第二水平方向（Y方向）上平行於位元線BL延伸。
內部氧化物層240、含碳氧化物層242、間隙填充絕緣圖案244以及中間絕緣間隔件246的更詳細組態可與參考圖2A至圖2C給出的內部氧化物層140、含碳氧化物層142、間隙填充絕緣圖案144以及中間絕緣間隔件146的描述實質上相同。
圖6是根據本發明概念的另一實施例的積體電路裝置200A的橫截面圖。在圖6中，放大積體電路裝置200A的對應於圖5A中的虛線區AX的部分的一些組件。
參考圖6，積體電路裝置200A可具有與參考圖5A至圖5C所描述的積體電路裝置200實質上相同的組態。然而，積體電路裝置200A可包含多個間隔件結構SP2A而非多個間隔件結構SP2。
多個間隔件結構SP2A可具有與圖5A至圖5C中所示出的間隔件結構SP2實質上相同的結構。然而，多個間隔件結構SP2A可包含在垂直方向（Z方向）上具有可變厚度的含碳氧化物層242A及中間絕緣間隔件246A。
含碳氧化物層242A可具有與參考圖5A至圖5C針對含碳氧化物層242所描述的組態實質上相同的組態。然而，含碳氧化物層242A的接觸位元線BL的部分及接觸絕緣封蓋圖案136的部分在垂直方向（Z方向）上可具有不同厚度。在第一水平方向（X方向）上，含碳氧化物層242A的接觸位元線BL的上部導電層134的部分的第一厚度W21可小於接觸絕緣封蓋圖案136的部分的第二厚度W22。含碳氧化物層242A可具有約10 Å至約30 Å的厚度。含碳氧化物層242A的第二厚度W22與第一厚度W21之間的差可為約0.1 Å至約20 Å，但不限於此。
中間絕緣間隔件246A可具有與參考圖5A至圖5C針對中間絕緣間隔件246所描述的組態實質上相同的組態。然而，中間絕緣間隔件246A的面向上部導電層134的部分在第一水平方向（X方向）上的寬度可大於中間絕緣間隔件246A的其他部分的寬度。
圖7是根據本發明概念的另一實例實施例的積體電路裝置200B的橫截面圖。在圖7中，放大積體電路裝置200B的對應於圖5A中的虛線區AX的部分的一些組件。
參考圖7，積體電路裝置200B可具有與參考圖5A至圖5C所描述的積體電路裝置200實質上相同的組態。然而，積體電路裝置200B可包含多個間隔件結構SP2B而非多個間隔件結構SP2。多個間隔件結構SP2B可具有與圖5A至圖5C中所示出的間隔件結構SP2實質上相同的結構。然而，多個間隔件結構SP2B可包含中間絕緣間隔件246B，所述中間絕緣間隔件246B包含空氣間隔件AS2及中間絕緣間隔件圖案P2，而非中間絕緣間隔件246。構成中間絕緣間隔件246B的空氣間隔件AS2及中間絕緣間隔件圖案P2當中的中間絕緣間隔件圖案P2可更靠近基底110（參考圖5A至圖5C）。
在積體電路裝置200B中，由於位元線BL的側壁由包含具有相對較低介電常數的空氣間隔件AS2的中間絕緣間隔件246B覆蓋，故可減小位元線BL與鄰近於其的導電區（例如，接觸插塞150）之間的非所要寄生電容。
圖8是根據本發明概念的另一實例實施例的積體電路裝置300的橫截面圖。在圖8中，放大積體電路裝置300的對應於圖5A中的虛線區AX的部分的一些組件。
參考圖8，積體電路裝置300可具有與參考圖5A至圖5C所描述的積體電路裝置200實質上相同的組態。然而，積體電路裝置300可包含多個間隔件結構SP3而非多個間隔件結構SP2。
多個間隔件結構SP3可具有與圖5A至圖5C中所示出的間隔件結構SP2實質上相同的結構。然而，多個間隔件結構SP3可包含內部氧化物層340、含碳氧化物層342、間隙填充絕緣圖案344、中間絕緣間隔件346以及外部絕緣間隔件148。
內部氧化物層340可具有與參考圖5A至圖5C所描述的內部氧化物層240實質上相同的組態。然而，內部氧化物層340的最上水平高度可低於直接觸點DC的最上水平高度。直接觸點DC的上部側的部分的側壁及位元線BL的下部導電層130的側壁可不藉由內部氧化物層340覆蓋。
含碳氧化物層342可具有與參考圖5A至圖5C所描述的含碳氧化物層242實質上相同的組態。然而，含碳氧化物層342可接觸直接觸點DC的上部側的部分的側壁及位元線BL的下部導電層130的側壁。
間隙填充絕緣圖案344可位於接觸插塞150的下部邊緣與直接觸點DC的底表面的部分之間。
含碳氧化物層342可接觸位元線BL的下部導電層130、中間導電層132以及上部導電層134中的每一者的側壁以及絕緣封蓋圖案136的側壁。含碳氧化物層342可在位元線BL的側壁上沿垂直方向（Z方向）非線性地延伸。含碳氧化物層342可包含自鄰近位元線BL的下部導電層130及直接觸點DC中的每一者朝向外部絕緣間隔件148突出的突起342PR。突起342PR可在垂直方向（Z方向）上處於比間隙填充絕緣圖案344的上表面高的水平高度。外部絕緣間隔件148可位於含碳氧化物層342與接觸插塞150之間。含碳氧化物層342可不包含接觸直接觸點DC的部分。
含碳氧化物層342可包含位元線BL與中間絕緣間隔件346之間的部分及接觸中間絕緣間隔件346的底表面的部分。含碳氧化物層342的接觸中間絕緣間隔件346的底表面的部分可構成突起342PR。
根據實例實施例，接觸位元線BL及絕緣封蓋圖案136的含碳氧化物層342的部分可在垂直方向（z方向）上實質上具有恆定厚度。
在積體電路裝置300中，由於位元線BL的側壁由具有相對較低介電常數的含碳氧化物層342覆蓋，故可減小位元線BL與鄰近於其的導電區（例如，接觸插塞150）之間的非所要寄生電容。
中間絕緣間隔件346可覆蓋鄰近於其的位元線BL的側壁。中間絕緣間隔件346可位於含碳氧化物層342與外部絕緣間隔件148之間。中間絕緣間隔件346可包含氧化矽層、空氣間隔件或其組合。
內部氧化物層340的部分可在垂直方向（Z方向）上與含碳氧化物層342的部分重疊。
內部氧化物層340、含碳氧化物層342、間隙填充絕緣圖案344以及中間絕緣間隔件346的更詳細組態可與參考圖2A至圖2C給出的內部氧化物層140、含碳氧化物層142、間隙填充絕緣圖案144以及中間絕緣間隔件146的描述實質上相同。
圖9是根據本發明概念的另一實施例的積體電路裝置300A的橫截面圖。在圖9中，放大積體電路裝置300A的對應於圖5A中的虛線區AX的部分的一些組件。
參考圖9，積體電路裝置300A可具有與參考圖8所描述的積體電路裝置300實質上相同的組態。然而，積體電路裝置300A可包含多個間隔件結構SP3A而非多個間隔件結構SP3。
多個間隔件結構SP3A可具有與圖8中所示出的間隔件結構SP3實質上相同的結構。然而，多個間隔件結構SP3A可包含在垂直方向（Z方向）上具有可變厚度的含碳氧化物層342A及中間絕緣間隔件346A。
含碳氧化物層342A可具有與參考圖8針對含碳氧化物層342所描述的組態實質上相同的組態。然而，含碳氧化物層342A的接觸位元線BL的部分及接觸絕緣封蓋圖案136的部分在垂直方向（Z方向）上可具有不同厚度。在第一水平方向（X方向）上，含碳氧化物層342A的接觸位元線BL的上部導電層134的部分的第一厚度W31可小於含碳氧化物層342A的接觸絕緣封蓋圖案136的部分的第二厚度W32。含碳氧化物層342A可具有約10 Å至約30 Å的厚度。含碳氧化物層342A的第二厚度W32與第一厚度W31之間的差可為約0.1 Å至約20 Å，但不限於此。
中間絕緣間隔件346A可具有與參考圖8針對中間絕緣間隔件346所描述的組態實質上相同的組態。然而，中間絕緣間隔件346A的面向上部導電層134的部分在第一水平方向（X方向）上的寬度可大於中間絕緣間隔件346A的其他部分的寬度。
圖10是根據本發明概念的另一實例實施例的積體電路裝置300B的橫截面圖。在圖10中，放大積體電路裝置300B的對應於圖5A中的虛線區AX的部分的一些組件。
參考圖10，積體電路裝置300B可具有與參考圖8所描述的積體電路裝置300實質上相同的組態。然而，積體電路裝置300B可包含多個間隔件結構SP3B而非多個間隔件結構SP3。多個間隔件結構SP3B可具有與圖8中所示出的間隔件結構SP3實質上相同的結構。然而，多個間隔件結構SP3B可包含中間絕緣間隔件346B，所述中間絕緣間隔件346B包含空氣間隔件AS3及中間絕緣間隔件圖案P3，而非中間絕緣間隔件346。
在積體電路裝置300B中，由於位元線BL的側壁由包含具有相對較低介電常數的空氣間隔件AS3的中間絕緣間隔件346B覆蓋，故可減小位元線BL與鄰近於其的導電區（例如，接觸插塞150）之間的非所要寄生電容。
圖11A至圖11O是示出根據本發明概念的技術想法的根據製程順序製造積體電路裝置的方法的橫截面圖。在圖11A至圖11O中，（a）是根據對應於沿著圖1中的線A-A'截取的橫截面的某一區的製程順序的一些組件的橫截面圖，且（b）是根據對應於沿著圖1中的線B-B'截取的橫截面的某一區的製程順序的一些組件的橫截面圖。在圖11G至圖11O，(c)是對應於對應圖的(a)中的虛線區AX的部分的放大橫截面圖。參考圖11A至圖11O描述圖2A、圖2B以及圖2C中所示出的積體電路裝置100的製造方法。
參考圖11A，裝置隔離溝渠T1可形成於基底110中，且裝置隔離層112可形成於裝置隔離溝渠T1中。可藉由裝置隔離層112在基底110中限定多個主動區ACT。
多個字元線溝渠T2可形成於基底110中。多個字元線溝渠T2可在第一水平方向（X方向）上彼此平行地延伸，且可具有與主動區ACT交叉的線形狀。根據實例實施例，為了在其底表面上形成包含階梯的多個字元線溝槽T2，可藉由單獨蝕刻製程來蝕刻裝置隔離層112及基底110中的每一者，且可製造與基底110的蝕刻深度不同的裝置隔離層112的蝕刻深度。在清潔形成多個字元線溝渠T2的結果之後，可在多個字元線溝渠T2中的每一者中依序形成閘極介電層116、字元線118以及掩埋絕緣層120。在形成多個字元線118之前或之後，可執行用於在多個主動區ACT上形成多個源極/汲極區的離子植入製程。
緩衝層122可形成於基底110上。緩衝層122可覆蓋多個主動區ACT的頂表面、裝置隔離層112的頂表面以及多個掩埋絕緣層120的頂表面。緩衝層122可包含依序形成於基底110上的第一氧化矽層、氮化矽層以及第二氧化矽層，但不限於此。
參考圖11B，下部導電層130可形成於緩衝層122上。下部導電層130可包含摻雜多晶矽層。
參考圖11C，在下部導電層130上形成遮罩圖案MP1之後，可藉由蝕刻經由遮罩圖案MP1的開口MH、遮罩圖案MP1下方的緩衝層122以及裝置隔離層112暴露的下部導電層130中的每一者的部分來形成暴露基底110的主動區ACT的直接接觸孔DCH。遮罩圖案MP1可包含氧化物層、氮化物層或其組合，但不限於此。
參考圖11D，可自圖11C中所示出的結果移除遮罩圖案MP1，且可在直接接觸孔DCH中形成直接觸點DC。
根據實例實施例，為形成直接觸點DC，可形成具有足以填充直接接觸孔DCH的內部及下部導電層130的上部部分上的開口MH的厚度的摻雜多晶矽層，且接著可移除摻雜多晶矽層的不必要部分以使得摻雜多晶矽層僅保留在直接接觸孔DCH中。
參考圖11E，中間導電層132、上部導電層134以及多個絕緣封蓋圖案136可依序形成於下部導電層130及直接觸點DC上。多個絕緣封蓋圖案136中的每一者可由在第二水平方向（Y方向）上延長的線圖案形成。
參考圖11F，可藉由使用絕緣封蓋圖案136作為蝕刻遮罩來蝕刻上部導電層134、中間導電層132、下部導電層130以及直接觸點DC中的每一者的部分，以在基底110上形成多個位元線BL。多個位元線BL可包含下部導電層130、中間導電層132以及上部導電層134中的每一者的剩餘部分。在形成多個位元線BL之後，直接接觸孔DCH的部分可再次暴露在直接觸點DC周圍，且可在各自包含位元線BL及絕緣封蓋圖案136的多個位元線結構中的每一者之間限定在第二水平方向（Y方向）上延長的線空間LS。
參考圖11G，可形成選擇性地覆蓋下部導電層130及暴露於圖11F中所示出的產物中的直接觸點DC中的每一者的側壁的多個內部氧化物層140。內部氧化物層140可接觸下部導電層130及直接觸點DC中的每一者的兩個側壁。根據實例實施例，可對下部導電層130及直接觸點DC中的每一者的暴露表面執行選擇氧化製程，以形成多個內部氧化物層140。
參考圖11H，可形成覆蓋在形成圖11G中所示出的內部氧化物層140之後暴露的表面的含碳氧化物層142。舉例而言，含碳氧化物層142可形成為符合暴露層，以便覆蓋圖11G中的暴露層。含碳氧化物層142可接觸內部氧化物層140、中間導電層132、上部導電層134以及多個絕緣封蓋圖案136中的每一者。
可使用化學氣相沈積（chemical vapor deposition；CVD）製程或原子層沈積（atomic layer deposition；ALD）製程來形成含碳氧化物層142。
根據實例實施例，含碳氧化物層142可在位元線BL的側壁及絕緣封蓋圖案136的側壁上沿垂直方向（Z方向）實質上具有恆定厚度。在其他例示性實施例中，藉由使用上部導電層134的表面上的沈積特性與絕緣封蓋圖案136的表面上的沈積特性之間的差異、在形成含碳氧化物層142的預處理操作中上部導電層134及絕緣封蓋圖案136相對於預處理條件的反應之間的差異或其類似者，可形成圖3中所示出的含碳氧化物層142A，而非含碳氧化物層142。
參考圖11I，可形成覆蓋多個位元線BL、多個絕緣封蓋圖案136以及多個直接觸點DC中的每一者的側壁同時填充圖11H中所示出的結果中的直接接觸孔DCH的剩餘空間的間隙填充絕緣層P144。
根據實例實施例，間隙填充絕緣層P144可包含氮化矽層。可使用CVD或ALD製程來形成間隙填充絕緣層P144。
參考圖11J，可等向性地蝕刻來自圖11I中所示出的結果的間隙填充絕緣層P144以形成包含間隙填充絕緣層P144的剩餘部分的間隙填充絕緣圖案144。當等向性地蝕刻間隙填充絕緣層P144時，含碳氧化物層142可充當蝕刻終止層。間隙填充絕緣圖案144可包含間隙填充絕緣層P144的填充直接接觸孔DCH的內部的部分及自直接接觸孔DCH的入口的外部覆蓋直接接觸孔DCH的入口的部分。
參考圖11K，在形成藉由使用CVD或ALD製程保形地覆蓋自圖11J中所示出的結果暴露的表面的中間絕緣間隔件層之後，可藉由非等向性地蝕刻中間絕緣間隔件層而由中間絕緣間隔件層形成多個中間絕緣間隔件146。
在非等向性地蝕刻中間絕緣間隔件層以形成多個中間絕緣間隔件146時，可移除緩衝層122的部分及覆蓋緩衝層122的含碳氧化物層142的部分。因此，基底110的部分、含碳氧化物層142的部分及間隙填充絕緣圖案144的部分可暴露於多個線空間LS的底部。多個中間絕緣間隔件146中的每一者可覆蓋位元線BL的側壁及含碳氧化物層142上的絕緣封蓋圖案136的側壁。
多個中間絕緣間隔件146可包含與含碳氧化物層142的材料及間隙填充絕緣圖案144的材料不同的材料。多個中間絕緣間隔件146可包含相對於含碳氧化物層142及間隙填充絕緣圖案144具有蝕刻選擇性的材料。舉例而言，多個中間絕緣間隔件146可包含氧化矽層。
參考圖11L，可形成保形地覆蓋圖11K中所示出的結果的外部絕緣間隔件148。外部絕緣間隔件148可包含相對於多個中間絕緣間隔件146具有蝕刻選擇性的材料。舉例而言，外部絕緣間隔件148可包含氮化矽層。可使用CVD或ALD製程來形成外部絕緣間隔件148。
參考圖11M，根據圖11L中所示出的結果，可藉由在由位元線BL中的每一者之間的外部絕緣間隔件148限定的線空間LS中形成彼此隔開的多個絕緣柵149來將線空間LS劃分成多個接觸空間CS。
多個絕緣柵149中的每一者可在字元線118上與字元線118垂直地重疊。多個絕緣柵149可包含氮化矽層。根據實例實施例，當形成多個絕緣柵時，可消耗多個絕緣封蓋圖案136的部分，且可降低多個絕緣封蓋圖案136的高度。
接著，藉由移除經由多個接觸空間CS暴露的結構的部分，可形成在多個位元線BL中的每一者之間暴露基底110的主動區ACT的多個凹槽空間R1。為形成多個凹槽空間R1，可使用非等向性蝕刻製程或非等向性蝕刻製程與等向性蝕刻製程的組合。舉例而言，可藉由非等向性地蝕刻經由多個位元線BL中的每一者與外部絕緣間隔件148下方的基底110的部分之間的多個接觸空間CS暴露的外部絕緣間隔件148的部分且藉由等向性地蝕刻由於非等向性蝕刻而暴露的基底的主動區ACT的部分來形成多個凹槽空間R1。多個凹槽空間R1中的每一者可與接觸空間CS連通。當執行用於形成接觸空間CS的蝕刻製程時，可在鄰近於基底110的頂表面的區中消耗內部絕緣間隔件142及間隙填充絕緣圖案144中的每一者的部分。
可經由多個凹槽空間R1暴露基底110的主動區ACT的部分、含碳氧化物層142的部分以及間隙填充絕緣圖案144的部分。
參考圖11N，可形成多個接觸插塞150，所述多個接觸插塞150在填充多個位元線BL中的每一者之間的接觸空間CS的部分的同時填充多個位元線BL中的每一者之間的多個凹槽空間R1。
參考圖11O，金屬矽化物層172及多個導電著陸襯墊LP可依序形成於經由多個接觸空間CS暴露的多個接觸插塞150上（參考圖11N）。
接觸插塞150及金屬矽化物層172可形成圖1中所示出的掩埋觸點BC的至少一部分。當填充金屬矽化物層172上的多個接觸空間CS且與多個位元線BL的部分垂直重疊時，多個導電著陸襯墊LP可延伸至絕緣封蓋圖案136的上部部分。多個導電著陸襯墊LP中的每一者可包含導電障壁層174及導電層176。
為了形成多個導電著陸襯墊LP，在其中已形成金屬矽化物層172的結果的前側上形成導電障壁層174及導電層176之後，藉由在導電層176上形成暴露導電層176的部分的遮罩圖案（未示出）且藉由使用遮罩圖案作為蝕刻遮罩來蝕刻導電層176、導電障壁層174以及圍繞其的絕緣層，可形成上部凹槽空間R2。遮罩圖案可包含氮化矽層，但不限於此。
多個導電著陸襯墊LP可具有多個島型圖案形狀。自接觸空間CS的外部在水平方向上延伸的多個導電著陸襯墊LP的部分可構成圖1中所示出的多個導電著陸襯墊LP。
藉由用絕緣層180填充圍繞多個導電著陸襯墊LP的上部凹槽空間R2，多個導電著陸襯墊LP可彼此絕緣。接著，可在絕緣層180上形成能夠電連接至多個導電著陸襯墊LP的多個電容器下部電極。
根據實例實施例，在參考圖11O描述的製程中形成圍繞多個導電著陸襯墊LP的上部凹槽空間R2之後，且在用絕緣層180填充上部凹槽空間R2之前，可經由上部凹槽空間R2移除構成多個中間絕緣間隔件146的氧化矽層的至少部分。
在實例中，可經由上部凹槽空間R2完全移除構成多個中間絕緣間隔件146的氧化矽層，以使得中間絕緣間隔件146形成為空氣間隔件。
根據另一實例實施例，為了製造圖4中所示出的積體電路裝置100B，在參考圖11O描述的製程中形成上部凹槽空間R2之後，且在用絕緣層180填充上部凹槽空間R2之前，可藉由經由上部凹槽空間R2移除構成多個中間絕緣間隔件146的氧化矽層的部分來形成空氣間隔件AS1，且可保持包含空氣間隔件AS1的底部部分處的氧化矽層的剩餘部分的中間絕緣間隔件圖案P1。
圖12A至圖12H是示出根據本發明概念的另一實例實施例的製造積體電路裝置的方法的橫截面圖。在圖12A至圖12H中，（a）是根據對應於沿著圖1的線A-A'截取的橫截面的部分的製程順序的一些組件的橫截面圖，（b）是根據對應於沿著圖1的線B-B'截取的橫截面的部分的製程順序的一些組件的橫截面圖，且（c）是對應於(a)中的虛線區AX的部分的放大橫截面圖。參考圖12A至圖12H描述圖5A至圖5C中所示出的積體電路裝置200的製造方法的實例。在圖12A至圖12H中，與圖1至圖11O中的附圖標號相同的附圖標號可指代相同構件，且在此省略其描述。
參考圖12A，在藉由執行參考圖11A至圖11F所描述的製程在基底110上形成多個位元線BL及直接觸點DC之後，可在形成多個位元線BL及直接觸點DC之後形成覆蓋暴露表面的初步內部氧化物層P240。初步內部氧化物層P240可包含氧化矽層。可使用CVD或ALD製程來形成初步內部氧化物層P240。
接著，可以與參考圖11I所描述的方式類似的方式在初步內部氧化物層P240上形成間隙填充絕緣層P244。直接接觸孔DCH的剩餘空間可由直接觸點DC周圍的間隙填充絕緣層P244填充。間隙填充絕緣層P244可包含氮化矽層。初步內部氧化物層P240的厚度可小於間隙填充絕緣層P244的厚度。
參考圖12B，以與關於參考圖11J形成間隙填充絕緣圖案144的方法所描述的方式類似的方式，可藉由等向性地蝕刻間隙填充絕緣層P244來形成包含間隙填充絕緣層P244的剩餘部分的間隙填充絕緣圖案244。
在等向性地蝕刻間隙填充絕緣層P244時，初步內部氧化物層P240可充當保護位元線BL及絕緣封蓋圖案136的蝕刻終止層。可移除初步內部氧化物層P240的不由間隙填充絕緣圖案244覆蓋的部分，且初步內部氧化物層P240的由間隙填充絕緣圖案244覆蓋的部分可保留為內部氧化物層240。間隙填充絕緣圖案244可與直接觸點DC藉由位於其間的內部氧化物層240隔開。內部氧化物層240及間隙填充絕緣圖案244可覆蓋位元線BL的下部導電層130的兩個側壁及直接觸點DC的兩個側壁。
參考圖12C，以與參考圖11H針對形成含碳氧化物層142的方法所描述的方式類似的方式，形成保形地覆蓋圖12B中所示出的結果的暴露表面的含碳氧化物層242。含碳氧化物層242可接觸中間導電層132、上部導電層134以及絕緣封蓋圖案136。
根據實例實施例，含碳氧化物層242可在位元線BL的側壁及絕緣封蓋圖案136的側壁上沿垂直方向（Z方向）實質上具有恆定厚度。在其他實例實施例中，以與關於參考圖11H形成圖3中所示出的含碳氧化物層142A的方法所描述的方式類似的方式，可在圖12C中的操作中形成圖6中所示出的含碳氧化物層242A，而非含碳氧化物層242。
參考圖12D，以與參考圖11K所描述的形成多個中間絕緣間隔件146的方法相同的方式，可根據圖12C中所示出的結果形成覆蓋多個位元線BL中的每一者的兩個側壁的多個中間絕緣間隔件246。多個中間絕緣間隔件246可與位元線BL及絕緣封蓋圖案136藉由其間的含碳氧化物層242隔開。
在形成多個中間絕緣間隔件246之後，藉由蝕刻含碳氧化物層242的自多個線空間LS的底部部分連續暴露的部分、內部氧化物層240的部分、間隙填充絕緣圖案244的部分以及緩衝層122的部分，可經由多個線空間LS暴露基底110的部分及掩埋絕緣層120的部分。
參考圖12E，可在圖12D中所示出的結果中以與參考圖11L所描述的方法相同的方式形成覆蓋多個中間絕緣間隔件246的外部絕緣間隔件148。
參考圖12F，在圖12E中所示出的結果中，以與參考圖11M所描述的方法相同的方式，可在多個位元線BL中的每一者之間的線空間LS中形成多個絕緣柵149，可將LS劃分為多個接觸空間CS，且接著可形成與多個接觸空間CS連通的多個凹槽空間R1。
可經由多個凹槽空間R1暴露基底110的主動區ACT的部分、內部氧化物層240的部分以及間隙填充絕緣圖案144的部分。由於含碳氧化物層242由外部絕緣間隔件148覆蓋，故含碳氧化物層242可不暴露於多個接觸空間CS及多個凹槽空間R1中。
參考圖12G，在圖12F中所示出的結果中以與參考圖11N所描述的方法相同的方式，可在多個位元線BL中的每一者之間形成多個接觸插塞150。
參考圖12H，多個金屬矽化物層172及多個導電著陸襯墊LP可形成於圖12G中所示出的所得產物上，且在圍繞多個導電著陸襯墊LP形成上部凹槽空間R2之後，可形成填充上部凹槽空間R2的絕緣層180，且接著可製造圖5A至圖5C中所示出的積體電路裝置200。
根據實例實施例，在參考圖12H描述的製程中形成圍繞多個導電著陸襯墊LP的上部凹槽空間R2之後，且在用絕緣層180填充上部凹槽空間R2之前，可經由上部凹槽空間R2移除多個中間絕緣間隔件246的至少部分。
在實例中，可經由上部凹槽空間R2完全移除構成多個中間絕緣間隔件246的氧化矽層，以使得中間絕緣間隔件246形成為空氣間隔件。
在另一實例中，為了製造圖7中所示出的積體電路裝置200B，在參考圖12H描述的製程中形成上部凹槽空間R2之後，且在用絕緣層180填充上部凹槽空間R2之前，可藉由經由上部凹槽空間R2移除構成多個中間絕緣間隔件246的氧化矽層的部分來形成空氣間隔件AS2，且可保持包含空氣間隔件AS2的底部部分處的中間絕緣間隔件246的剩餘部分的中間絕緣間隔件圖案P2。
圖13A及圖13B是示出根據本發明概念的另一實例實施例的製造積體電路裝置的方法的橫截面圖。在圖13A及圖13B中，（a）是根據對應於沿著圖1的線A-A'截取的橫截面的部分的製程順序的一些組件的橫截面圖，（b）是根據對應於沿著圖1的線B-B'截取的橫截面的部分的製程順序的一些組件的橫截面圖，且（c）是對應於(a)中的虛線區AX的部分的放大橫截面圖。參考圖13A及圖13B描述圖8中所示出的積體電路裝置300的製造方法的實例。在圖13A及圖13B中，與圖1至圖12H中的附圖標號相同的附圖標號可指代相同構件，且在此省略其描述。
參考圖13A，以與參考圖12A及圖12B形成內部氧化物層240及間隙填充絕緣圖案244的方法類似的方式，可形成內部氧化物層340及間隙填充絕緣圖案344。然而，在圖13A及圖13B中，可形成內部氧化物層340及間隙填充絕緣圖案344以在低於緩衝層122的頂表面的水平高度處覆蓋直接觸點DC的兩個側壁。內部氧化物層340及間隙填充絕緣圖案344可不在高於緩衝層122的頂表面的水平高度處覆蓋直接觸點DC的兩個側壁。多個位元線BL中的每一者的下部導電層130的兩個側壁可能不會由內部氧化物層340及間隙填充絕緣圖案344覆蓋。內部氧化物層340位於在直接觸點DC與間隙填充絕緣圖案344之間。間隙填充絕緣圖案344可與直接觸點DC藉由其間的內部氧化物層340隔開。
參考圖13B，在圖13A中所示出的結果中，以與參考圖12C及圖12D所描述的氧化物層242及中間絕緣間隔件246的形成方法類似的方法，可形成含碳氧化物層342及中間絕緣間隔件346。
含碳氧化物層342可保形地覆蓋位元線BL的側壁、絕緣封蓋圖案136的側壁、直接觸點DC的側壁、內部氧化物層340的頂表面以及間隙填充絕緣圖案344的頂表面。含碳氧化物層342可接觸位元線BL的下部導電層130、中間導電層132以及上部導電層134以及多個絕緣封蓋圖案136。含碳氧化物層342的更詳細組態可與參考圖2A及圖11H針對含碳氧化物層142所描述的組態實質上相同。
根據實例實施例，含碳氧化物層342可在位元線BL的側壁及絕緣封蓋圖案136的側壁上沿垂直方向（Z方向）上實質上具有恆定厚度。在其他實例實施例中，以與參考圖11H形成圖3中所示出的含碳氧化物層142A的方法類似的方法，可在圖13B中的操作中形成圖9中所示出的含碳氧化物層342A，而非含碳氧化物層342。接著，藉由執行與參考圖12E至圖12H所描述的製程類似的製程，可製造圖8中所示出的積體電路裝置300。
為製造圖10中所示出的積體電路裝置300B，在參考圖12H所描述的製程中，可藉由經由上部凹槽空間R2移除構成多個中間絕緣間隔件146B的氧化矽層的部分來形成空氣間隔件AS3，且可在空氣間隔件AS3下方保留包含氧化矽層的剩餘部分的中間絕緣間隔件圖案P3。
雖然已參考本發明概念的實例實施例具體地繪示及描述本發明概念，但將理解，在不脫離以下申請專利範圍的精神及範疇的情況下，可對本發明概念中的形式及細節作出各種改變。
10、100、100A、100B、200、200A、200B、300、300A、300B:積體電路裝置 110:基底 112:裝置隔離層 116:閘極介電層 118:字元線 120:掩埋絕緣層 122:緩衝層 130:下部導電層 132:中間導電層 134:上部導電層 136:絕緣封蓋圖案 140、240、340:內部氧化物層 142、142A、242、242A、342、342A:含碳氧化物層 142PR、242PR、342PR:突起 144、244、344:間隙填充絕緣圖案 146、146A、146B、246、246A、246B、346、346A、346B:中間絕緣間隔件 148:外部絕緣間隔件 149:絕緣柵 150:接觸插塞 172:金屬矽化物層 174:導電障壁層 176:導電層 180:絕緣層 A-A'、B-B':線 ACT:主動區 AS1、AS2、AS3:空氣間隔件 AX:虛線區 BC:掩埋觸點 BL:位元線 CS:接觸空間 DC:直接觸點 DCH:直接接觸孔 LP:導電著陸襯墊 LS:線空間 MH:開口 MP1:遮罩圖案 P1、P2、P3:中間絕緣間隔件圖案 P144、P244:間隙填充絕緣層 P240:初步內部氧化物層 R1:凹槽空間 R2:上部凹槽空間 SP1、SP1A、SP1B、SP2、SP2A、SP2B、SP3、SP3A、SP3B:間隔件結構 T1:裝置隔離溝渠 T2:字元線溝渠 W11、W21、W31:第一厚度 W12、W22、W32:第二厚度 WL:字元線
將根據結合隨附圖式進行的以下詳細描述更清楚地理解本發明概念的實施例，其中： 圖1是根據本發明概念的實例實施例的積體電路裝置的記憶體單元陣列區的主要組件的示意性平面佈局。 圖2A、圖2B以及圖2C是根據本發明概念的實例實施例的積體電路裝置的橫截面圖。 圖3至圖10是根據本發明概念的其他實例實施例的積體電路裝置的橫截面圖。 圖11A至圖11O是示出根據本發明概念的實例實施例的根據處理順序的積體電路裝置的製造方法的橫截面圖。 圖12A至圖12H是示出根據本發明概念的另一實例實施例的根據處理順序的積體電路裝置的製造方法的橫截面圖。 圖13A及圖13B是示出根據本發明概念的另一實例實施例的根據處理順序的積體電路裝置的製造方法的橫截面圖。
10:積體電路裝置
A-A'、B-B':線
ACT:主動區
BC:掩埋觸點
BL:位元線
DC:直接觸點
LP:導電著陸襯墊
WL:字元線

Claims (10)

  1. 一種積體電路裝置，包括： 基底，包括多個主動區； 位元線，在所述基底上沿第一方向延伸； 直接觸點，連接於所述多個主動區當中的第一主動區與所述位元線之間； 內部氧化物層，接觸所述直接觸點的側壁；以及 含碳氧化物層，在所述位元線的側壁上沿垂直於所述第一方向的第二方向延伸，所述含碳氧化物層接觸所述位元線的所述側壁。
  2. 如請求項1所述的積體電路裝置，更包括： 接觸插塞，所述接觸插塞連接至鄰近於所述多個主動區當中的所述第一主動區的第二主動區，所述接觸插塞在所述基底上沿所述第二方向延伸，以及 間隙填充絕緣圖案，設置於所述接觸插塞的下部部分與所述直接觸點之間， 其中所述內部氧化物層包括設置於所述直接觸點與所述間隙填充絕緣圖案之間的第一部分，且 所述含碳氧化物層包括自所述位元線向外突出的突起，所述突起在所述第二方向上處於比所述間隙填充絕緣圖案的頂表面高的水平高度處。
  3. 如請求項2所述的積體電路裝置，更包括覆蓋所述接觸插塞的側壁的間隙填充絕緣圖案， 其中所述內部氧化物層及所述含碳氧化物層中的每一者的至少一部分設置於所述直接觸點與所述間隙填充絕緣圖案之間。
  4. 如請求項1所述的積體電路裝置，更包括： 接觸插塞，所述接觸插塞連接至鄰近於所述多個主動區當中的所述第一主動區的第二主動區，所述接觸插塞在所述基底上沿所述第二方向延伸，以及 間隙填充絕緣圖案，設置於所述接觸插塞的下部部分與所述直接觸點之間， 其中所述內部氧化物層與所述接觸插塞藉由其間的所述間隙填充絕緣圖案間隔開，且 所述含碳氧化物層包括設置於所述直接觸點與所述間隙填充絕緣圖案之間的第一部分及接觸所述直接觸點的第二部分。
  5. 如請求項4所述的積體電路裝置，更包括覆蓋所述接觸插塞的側壁的間隙填充絕緣圖案， 其中所述內部氧化物層包括設置於所述直接觸點與所述間隙填充絕緣圖案之間的第一部分，且 其中所述含碳氧化物層未設置於所述直接觸點與所述間隙填充絕緣圖案之間。
  6. 如請求項1所述的積體電路裝置，更包括： 外部絕緣間隔件，在所述第二方向上延伸以覆蓋所述內部氧化物層上的所述位元線的所述側壁，所述外部絕緣間隔件與所述內部氧化物層隔開，以及 中間絕緣間隔件，設置於所述內部氧化物層與所述外部絕緣間隔件之間以覆蓋所述位元線的所述側壁， 其中所述含碳氧化物層包括朝向所述外部絕緣間隔件突出的突起，所述突起設置於所述位元線與所述外部絕緣間隔件之間，且所述突起接觸所述中間絕緣間隔件的底表面。
  7. 如請求項1所述的積體電路裝置，其中，在所述第二方向上，所述內部氧化物層的最上表面與所述直接觸點的最上表面處於相同水平高度， 其中所述直接觸點包括摻雜多晶矽層，所述內部氧化物層包括氧化矽層，且所述含碳氧化物層包括SiOC層。
  8. 一種積體電路裝置，包括： 基底，包括多個主動區； 多個位元線，在所述基底上沿第一方向彼此間隔開，所述多個位元線在與所述第一方向交叉的第二方向上延伸； 直接觸點，連接設置於所述多個主動區當中的第一主動區與所述多個位元線當中的第一位元線之間； 接觸插塞，連接至鄰近於所述多個主動區當中的所述第一主動區的第二主動區，所述接觸插塞在所述基底上沿垂直於所述第一方向及所述第二方向的第三方向延伸；以及 間隔件結構，設置於所述第一位元線與所述接觸插塞之間， 其中所述間隔件結構包括： 內部氧化物層，接觸所述直接觸點的側壁；以及 含碳氧化物層，在所述第一位元線的側壁上沿所述第三方向延伸，所述含碳氧化物層與所述第一位元線的所述側壁直接接觸。
  9. 如請求項8所述的積體電路裝置，其中所述內部氧化物層的一部分在所述第三方向上與所述含碳氧化物層的一部分重疊。
  10. 一種積體電路裝置，包括： 基底，包括彼此間隔開的多個主動區； 第一位元線及第二位元線，在所述基底上沿第一方向彼此間隔開，所述第一位元線及所述第二位元線在與所述第一方向交叉的第二方向上延伸； 多個接觸插塞，在所述第一位元線與所述第二位元線之間沿所述第二方向配置成列； 多個絕緣柵，分別設置於所述多個接觸插塞之間； 直接觸點，連接於所述多個主動區當中的第一主動區與所述第一位元線之間；以及 間隔件結構，設置於所述第一位元線與所述接觸插塞之間， 其中所述間隔件結構包括： 內部氧化物層，接觸所述直接觸點的側壁，所述內部氧化物層包括氧化矽層；以及 SiOC層，在所述第一位元線的側壁上沿垂直於所述第一方向及所述第二方向的第三方向延伸，所述SiOC層接觸所述第一位元線的所述側壁。
TW110112152A 2020-06-23 2021-04-01 積體電路裝置 TWI818247B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200076763A KR20210158258A (ko) 2020-06-23 2020-06-23 집적회로 소자
KR10-2020-0076763 2020-06-23

Publications (2)

Publication Number Publication Date
TW202215642A true TW202215642A (zh) 2022-04-16
TWI818247B TWI818247B (zh) 2023-10-11

Family

ID=78962536

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110112152A TWI818247B (zh) 2020-06-23 2021-04-01 積體電路裝置

Country Status (4)

Country Link
US (2) US11647627B2 (zh)
KR (1) KR20210158258A (zh)
CN (1) CN113838859A (zh)
TW (1) TWI818247B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643087B2 (en) 2006-09-20 2014-02-04 Micron Technology, Inc. Reduced leakage memory cells
KR101883656B1 (ko) 2012-03-30 2018-07-31 삼성전자주식회사 활성영역과의 접촉면적이 확대된 콘택을 포함하는 반도체 소자 및 그 제조방법
KR102001493B1 (ko) 2013-04-16 2019-07-18 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9721964B2 (en) 2014-06-05 2017-08-01 Macronix International Co., Ltd. Low dielectric constant insulating material in 3D memory
US9704871B2 (en) 2014-09-18 2017-07-11 Micron Technology, Inc. Semiconductor device having a memory cell and method of forming the same
US10157841B2 (en) 2017-04-17 2018-12-18 Micron Technology, Inc. Construction of integrated circuitry and a method of forming an elevationally-extending conductor laterally between a pair of structures
KR20180129387A (ko) 2017-05-26 2018-12-05 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR102630510B1 (ko) 2017-09-19 2024-01-30 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
KR102490277B1 (ko) * 2017-09-26 2023-01-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102444707B1 (ko) * 2018-03-26 2022-09-19 에스케이하이닉스 주식회사 극저유전율스페이서를 구비한 반도체장치 및 그 제조 방법

Also Published As

Publication number Publication date
TWI818247B (zh) 2023-10-11
KR20210158258A (ko) 2021-12-30
US11647627B2 (en) 2023-05-09
CN113838859A (zh) 2021-12-24
US20230232616A1 (en) 2023-07-20
US20210398569A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
US11296088B2 (en) Semiconductor device including air gaps and method for fabricating the same
KR102369630B1 (ko) 메모리 소자 및 이의 제조방법
US10748923B2 (en) Vertical memory devices and methods of manufacturing the same
US9786598B2 (en) Semiconductor device with air gaps and method for fabricating the same
KR102661930B1 (ko) 집적회로 소자
US9972627B2 (en) Semiconductor device having passing gate and method for fabricating the same
KR20170003830A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102242963B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
CN111199975A (zh) 半导体装置
US20110169061A1 (en) Semiconductor device and method for manufacturing the same
TWI808570B (zh) 半導體裝置
CN112420668A (zh) 集成电路器件及制造其的方法
JP2010153509A (ja) 半導体装置およびその製造方法
US20230225113A1 (en) Semiconductor device
US11963344B2 (en) Integrated circuit device and manufacturing method thereof
TWI818247B (zh) 積體電路裝置
US11908797B2 (en) Integrated circuit device having a bit line and a main insulating spacer with an extended portion
US20240071771A1 (en) Method of manufacturing integrated circuit device
US20240130116A1 (en) Semiconductor device
TWI841912B (zh) 半導體記憶體裝置
US20240023319A1 (en) Semiconductor device
WO2024037164A1 (zh) 半导体器件及其形成方法
TW202420567A (zh) 半導體裝置
TW202347629A (zh) 半導體裝置
JP2023079188A (ja) 半導体装置及びその製造方法