KR101255775B1 - 이방성 도전 접착제 및 이를 이용한 반도체 실장 방법 - Google Patents

이방성 도전 접착제 및 이를 이용한 반도체 실장 방법 Download PDF

Info

Publication number
KR101255775B1
KR101255775B1 KR1020110040501A KR20110040501A KR101255775B1 KR 101255775 B1 KR101255775 B1 KR 101255775B1 KR 1020110040501 A KR1020110040501 A KR 1020110040501A KR 20110040501 A KR20110040501 A KR 20110040501A KR 101255775 B1 KR101255775 B1 KR 101255775B1
Authority
KR
South Korea
Prior art keywords
substrate
conductive
core
conductive film
particles
Prior art date
Application number
KR1020110040501A
Other languages
English (en)
Other versions
KR20120122389A (ko
Inventor
김종민
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020110040501A priority Critical patent/KR101255775B1/ko
Publication of KR20120122389A publication Critical patent/KR20120122389A/ko
Application granted granted Critical
Publication of KR101255775B1 publication Critical patent/KR101255775B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

본 발명은 자기장 조사 및 열압착에 의해 전극 패드가 형성된 두 개의 기판을 전기적으로 연결하는 이방성 도전 접착제에 있어서, 자성을 갖는 코어와, 상기 코어에 피복된 도전막을 포함하는 도전입자, 및 상기 도전막이 용융되는 온도에서 경화되지 않는 접착성 절연 수지를 포함하되, 상기 자기장 조사 위치에서 상기 코어는 정렬되고, 상기 도전막은 상기 접착성 절연 수지의 경화 온도까지 가열시 용융되어 상기 전극 패드간을 전기적으로 연결하는 이방성 도전 접착제 및 이를 이용한 반도체 실장 방법을 개시한다.

Description

이방성 도전 접착제 및 이를 이용한 반도체 실장 방법{Anisotropic conductive adhesive and method for packaging semiconductors using the same}
본 발명은 이방성 도전 접착제에 관한 것으로서, 더욱 자세하게는 자기장에 의하여 도전입자의 코어가 정렬되고, 코어에 피복된 도전막이 용융되어 도전 경로를 형성함으로써 전극 패드 사이를 전기적으로 연결시키는 이방성 도전 접착제 및 이를 이용한 반도체 실장 방법에 관한 것이다.
일반적으로 도전성 접착제는 금속 등의 도전 입자를 수지 중에 분산시키는 것으로, 대향되는 전극 간에는 도전성을 얻을 수 있고 인접 전극 간에는 절연성을 얻을 수 있는 전극 접합 재료이다.
즉, 도전성 접착제에 포함되는 도전 입자에 의해, 대향되는 전극 간의 도통을 가능하게 하는 한편, 상기 도전성 접착제에 포함되는 수지에 의해 인접 전극 간을 절연 및 접착시켜 칩과 기판을 고정하고 있는 것이다.
최근에는 기존의 도전입자의 물리적인 결합에 의하여 전기적으로 연결시키는 구성의 단점을 보완하고 미세 피치화를 가능하도록 하기 위하여 자성을 갖는 도전입자를 전극 패드 사이에 정렬시키는 기술이 개발되고 있다.
그러나 자성을 갖는 도전 입자를 이용하여 반도체를 기판에 실장하는 경우, 자기장에 의하여 정렬된 도전입자가 물리적인 점접촉을 하고 있어 접촉저항이 크고, 외력에 의해 쉽게 전기적 연결이 끊어지는 문제가 있다.
본 발명은 상기와 같은 문제를 해결하기 위한 것으로서, 자기장에 의하여 도전입자의 코어가 정렬되고, 코어에 피복된 도전막이 용융되어 전극 패드간을 전기적으로 연결시키는 이방성 도전 접착제 및 이를 이용한 반도체 실장방법에 관한 것이다.
본 발명의 일 특징에 따른 이방성 도전 접착제는, 제 1 기판과 제 2 기판에 형성된 전극 패드를 대향시켜 배치한 후, 자성을 갖는 코어와 상기 코어에 피복된 도전막을 포함하는 도전입자, 및 상기 도전막이 용융되는 온도에서 경화되지 않는 접착성 절연 수지를 포함하는 이방성 도전 접착제를 상기 제 1 기판과 제 2 기판 사이에 위치시키는 배치단계; 상기 제 1 기판과 제 2 기판의 두께 방향으로 자기장을 인가하여 상기 코어를 정렬하면서, 상기 제 1 기판과 제 2 기판을 열압착하는 전기적 연결단계; 및 상기 접착성 절연 수지를 경화시키는 경화 단계;를 포함하되, 상기 전기적 연결단계에서, 상기 자기장은 상기 제 1 기판과 제 2 기판의 전극 패드가 서로 마주보고 있는 위치에만 인가되고, 상기 도전막은 용융되어 상기 전극 패드 간을 전기적으로 연결한다.
삭제
삭제
삭제
이때, 전기적 연결단계는, 상기 접착성 절연 수지가 용융되는 온도까지 가열하여 자기장에 의하여 도전입자가 정렬된 후, 상기 도전막의 융점온도까지 가열하여 수행될 수 있다.
삭제
삭제
본 발명에 따르면, 자기장의 인가에 의하여 도전입자의 코어가 정렬되고, 정렬된 코어의 도전막이 용융되어 전극 패드 사이를 전기적으로 연결하므로, 기존의 도전입자의 물리적 접촉에 의해서만 전기적 연결이 가능해지는 구성에 비해 접촉 저항이 작고, 전기적 신뢰성이 우수한 장점이 있다.
또한 미세피치(전극 패드와 전극 패드 사이의 거리)에 대한 적용성이 뛰어나며, 외력에 의한 미세 균열 발생시 용융된 도전막의 국부적 또는 전체적으로 가열하여 배열부위를 재용융시켜 전기적으로 재접속시킬 수 있는 리페어 특성을 가지는 특징이 있다.
도 1은 본 발명의 실시예에 따른 이방성 도전 접착제의 개념도이고,
도 2는 본 발명의 실시예에 따른 도전입자의 변형예이고,
도 3은 본 발명의 실시예에 따른 이방성 도전 접착제에 방열입자가 포함된 개념도이고,
도 4는 본 발명의 실시예에 따른 반도체 실장방법의 요부 공정도이고,
도 5는 본 발명의 실시예에 따라 전극 패드에 도전입자가 정렬된 상태를 보여주는 도면이고,
도 6은 본 발명의 실시예에 따른 반도체 실장방법의 변형예이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한 본 출원에서 첨부된 도면은 설명의 편의를 위하여 확대 또는 축소하여 도시된 것으로 이해되어야 한다.
이제 본 발명에 대하여 도면을 참고하여 상세하게 설명하고, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
삭제
도 1은 본 발명의 실시예에 따른 이방성 도전 접착제의 개념도이고, 도 2는 본 발명의 실시예에 따른 도전입자의 변형예이고, 도 3은 본 발명의 실시예에 따른 이방성 도전 접착제에 방열입자가 포함된 개념도이다.
본 발명의 실시예에 따른 이방성 도전 접착제(1)는 자성을 갖는 코어(21)와 상기 코어(21)에 피복된 도전막(22)을 포함하는 도전입자(20), 및 상기 도전막(22)이 용융되는 온도에서 경화되지 않는 접착성 절연 수지(10)를 포함한다.
이러한 이방성 도전 접착제(1)는 도전입자(20)가 접착성 절연 수지(10)에 분산된 페이스트 또는 필름 형태로 구성될 수 있다. 따라서 열압착시 도전입자(20)에 의하여 반도체 칩과 기판의 전극 패드 사이가 전기적으로 연결되며, 접착성 절연 수지(10)는 전기적으로 연결된 부분을 절연시키는 역할을 수행한다.
상기 도전입자(20)는 도 2a를 참조할 때, 자성을 갖는 코어(21)와 상기 코어(21)를 감싸는 도전막(22)으로 구성될 수 있다. 상기 코어(21)는 구형, 판상 등 그 형성에 제한이 없으며 자성을 갖는 물질이면 모두 적용가능하다. 바람직하게는 자기장에 의하여 쉽게 자화되는 강제성체로 구성되는 것이 좋다. 이러한 강자성체로는 Fe, Co, Ni, 및 이들의 합금으로 구성될 수 있다.
구체적으로 상기 합금으로는 FeCo, Gd, Tb, Dy, CrO2, MnAs, MnAl, MnBi, CuAlMn3, MnOFe2O3, EuO, NiO/Fe(Ferrit), Y3Fe5O12, FeCo, SmCo5, MnAlC, PtCo, PtFe, Fe3Al, MnBi, MnCuBi, MnTiBi, PtMnSb 등이 선택될 수 있다.
그러나 상기 코어(21)의 구성은 반드시 이에 한정되는 것은 아니고 다양한 변형이 가능하다. 예를 들면, 도 2b를 참조할 때 코어(21a)는 금속입자, 합금입자 또는 수지입자 중 어느 하나로 구성되고 코어(21a)의 표면에는 강자성체막(21b)이 코팅될 수 있고, 도 2c와 같이 코어(21a)의 표면에 강자성체 미립자(21c)가 형성될 수도 있는 것이다. 이외에도 코어가 자성을 갖고 코어의 표면에 융점이 낮은 도전막이 형성된 구성이면 모두 적용 가능하다.
이때 금속입자와 합금입자로 구성된 코어(21a)는 필요에 따라 접착성 절연 수지(10)의 경화 온도보다 높거나 낮은 용융 온도를 갖는 재료를 적절히 선택할 수 있다. 또한, 코어(21a)가 수지입자로 구성된 경우에는 열압착시 수지입자가 강자성체막(21b) 내에서 용융되므로 도전입자의 탄성이 증가하는 장점이 있다. 따라서 과도한 압력에 의하여 입자가 깨지거나, 전극 패드에 과도한 압력이 가해지는 것을 방지할 수 있다.
다시 도 2a를 참조할 때, 상기 도전막(22)은 접착성 절연 수지(10)의 경화온도 보다 낮은 융점을 갖는 금속 또는 합금으로 구성된다. 따라서 반도체 실장시 자기장에 의해 도전입자가 정렬된 경우, 코어(21)를 감싸고 있는 도전막(22)은 용융되어 이웃한 도전막(22)과 금속학적 결합을 하게 되므로 전극 패드 사이를 전기적으로 연결하게 된다.
또한, 용융된 도전막은 정렬된 복수 개의 코어(21)의 사이에 공간에 메워져 코어 간의 결합을 견고히 할 수 있으므로, 외력에 의하여 전기적 연결이 끊어지는 문제를 효과적으로 방지할 수 있다. 이때, 도전막(22) 용융시 도전막의 표면 장력에 의하여 코어가 서로 접촉될 수도 있다.
이러한 도전막(22)은 접착성 절연 수지(10)의 경화 온도보다 낮은 융점을 갖는 것이면 제한 없이 적용될 수 있다. 구체적으로는 용융점(녹는점)이 183℃인 Sn-37Pb를 기준으로 이보다 낮은 용융점을 갖는 Sn-57Bi, Sn-52In, Sn-44In-14Cd 등과 높은 용융점을 갖는 Sn-3.5Ag, Sn-2.5Ag-10Sb, Sn-4.7Ag-1.7Cu 등이 사용될 수 있다.
이하 접착성 절연 수지(10)에 대하여 살펴보면, 도전막(22)이 용융되는 온도에서 경화되지 않는 수지를 사용하는 것 이외에는 본 발명이 속하는 기술 분야에 널리 알려져 있는 수지성분을 사용할 수 있다.
예컨대 열경화성 수지, 열가소성 수지, 광경화성 수지 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나가 선택될 수 있다. 만약 열경화성 수지가 선택된 경우에는 수지의 경화 온도까지 가온하여 경화시키고, 열가소성 수지를 이용했을 경우에는 도전막의 융점까지 가온한 후 수지의 경화 온도까지 냉각하여 경화(본 명세서에서는 가소성 수지가 굳는 상태를 "경화"로 정의함)시키고, 광경화성 수지를 이용했을 경우에는 자외선을 조사하여 중합 반응을 개시시켜 경화시킬 수 있다.
다만, 열경화성 수지의 경우에는 도전막이 용융되는 온도에서 경화가 완료되지 않으면 족하다. 구체적으로 열경화성 수지로서는, 에폭시계 수지, 우레탄계 수지, 아크릴계 수지, 실리콘계 수지, 페놀계 수지,멜라민계 수지, 알키드계 수지, 요소수지, 아크릴계 수지, 불포화 폴리에스테르 수지 등을 들 수가 있으며, 열가소성 수지로서는, 초산비닐계 수지, 폴리비닐 부티날계 수지, 염화 비닐계 수지, 스틸렌계 수지, 비닐 메틸 에테르계 수지, 우레탄계 수지, 그리브틸 수지, 에틸렌-초산비닐 공중합계 수지, 스틸렌-부타디엔 공중합계 수지, 폴리 부타디엔 수지, 폴리비닐 알코올계 수지 등을 들 수가 있다.
또한, 광경화성 수지란 광중합성 모노머나 광중합성 올리고머와 광중합 개시제 등을 혼합한 것이며, 광조사에 의해 중합 반응이 개시되는 것을 말하는 것으로 광중합성 모노머나 광중합성 올리고머로는 아크릴산 에스테르류 모노머, 메타크릴산 에스테르류 모노머, 에테르 아크릴레이트, 우레탄 아크릴레이트, 엑폭시 아크릴레이트, 아미노 수지 아크릴레이트, 불포화폴리에스텔, 실리콘계 수지 등을 예로 들 수가 있다.
뿐만 아니라, 상기 수지로서 도전입자(20) 또는 전극 패드의 표면을 활성화시키는 표면활성화 효과를 가지는 표면활성화 수지를 사용할 수도 있다. 표면활성화 수지는 도전막(22)이나 전극 패드의 표면을 환원시키는 환원성을 가지는 것으로, 예를 들어, 가열하여 유기산을 유리(遊離)시키는 수지를 사용할 수 있다. 이러한 표면화성화 수지를 이용하면 도전막(22)이나 전극 패드의 표면을 활성화시켜 단자의 전극에 도전성 성분의 젖음(wetting) 특성을 향상시켜 도전 성분의 응집을 향상시킬 수 있다.
한편, 본 발명에 따른 이방성 도전성 접착제는 주 구성물질 이외에 플럭스, 표면활성제, 경화제 등을 더 함유할 수 있다.
플럭스는 특별히 한정하지는 않지만 예를 들어, 수지, 무기산, 아민, 유기산 등의 환원제를 들 수 있다. 플럭스는 용융된 도전막(22)이나 상하 전극 패드의 표면의 산화물 등의 표면 이물질을 환원시켜 가용성 및 가융성의 화합물로 변화시켜 제거한다.
또한, 표면 이물질이 제거되어 청정하게 된 상기 도전막(22) 및 상하 전극 패드 표면을 덮어 재산화를 방지한다.
그리고, 표면활성제는 특별히 한정하지 않지만 예를 들어, 에틸렌 글리콜이나 글리세린 등의 글리콜, 마레인산이나 아지핀산 등의 유기산, 아민, 아미노산, 아민의 유기산염, 아민의 할로겐염 등의 아민계 화합물, 무기산이나 무기산염 등으로, 용융된 도전막(22)이나 대향되는 상하 전극 패드 표면의 산화물 등의 표면의 이물질을 용해시켜 제거한다.
여기서, 플럭스 또는 표면활성제는 도전막(22)의 융점보다 높고 접착성 절연 수지의 경화 온도보다 낮은 비점을 가지도록 하는 것이 바람직하다. 또한, 경화제는 특별히 한정하지 않지만 예를 들어, 지시안지아미드나 이미다졸 등으로 수지의 경화를 촉진시킬 수 있다.
도 3을 참고할 때, 본 발명의 실시예에 따른 이방성 도전 접착제에는 방열입자(30)가 포함될 수 있다. 상기 방열입자(30)는 가열/가압시 열과 압력에 견딜 수 있도록 가열 온도보다 더 높은 융점을 가지고, 바람직하게는 상기 접착성 절연 수지(10)의 경화 온도에서 용융되지 않는 물질이 선택될 수 있다.
상기 방열입자(30)는 열 전도율을 높이는 역할을 수행하게 된다. 이러한 방열입자(30)에 의하여 반도체칩을 실장하기 위한 가열/가압시 열전도가 빠르게 일어나 공정 시간을 단축할 수 있으며, 실장된 이후 발생하는 열을 빠르게 외부로 방출하는 효과가 있다.
상기 방열입자(30)는 열 전도율이 높은 물질로 구성될 수도 있으며, 이러한 전도성 물질의 예로는 금, 은, 구리, 텅스텐, 탄소나노튜브(CNT), 흑연 및 이들의 혼합물 등으로 이루어진 그룹으로부터 선택된 하나 이상을 선택할 수 있다.
도 4는 본 발명의 실시예에 따른 반도체 실장방법의 개념도이고, 도 5는 본 발명의 실시예에 따라 전극 패드에 도전입자가 정렬된 상태를 보여주는 도면이고, 도 6은 본 발명의 실시예에 따른 반도체 실장방법의 변형예이다.
본 발명에 따른 반도체 실장방법은 기판 사이에 이방성 도전 접착제를 위치시키는 배치단계와, 기판의 두께 방향으로 자장을 인가하면서 열압착하는 도전 경로 형성단계, 및 경화 단계를 포함한다.
먼저 배치단계는, 제 1 기판의 전극 패드(111)와 제 2 기판의 전극 패드(121)가 서로 마주 보도록 위치시킨 후, 그 사이에 이방성 도전 접착제를 위치시킨다. 이때 제 1 기판(110)과 제 2 기판(120)은 반도체 소자를 비롯한 다양한 전자 부품의 기판이 모두 적용될 수 있다.
이때, 이방성 도전 접착제가 필름인 경우에는 필름을 양 기판 사이에 위치시키면 되고, 페이스트 상태인 경우에는 제 1 기판(110)과 제 2 기판(120) 사이에 전체적으로 충진하거나, 제 1 기판(110)과 제 2 기판(120) 중 어느 하나의 전극 패드(121)에만 국소적으로 충진할 수 있다.
그 다음으로 전기적 연결단계는, 열압착 및 자기장을 인가하여 제 1 기판과 제 2 기판을 전기적으로 연결시키는 단계로서, 이방성 도전 접착제의 접착성 절연 수지(10)가 용융될 정도의 온도로 가열하면 접착성 절연 수지(10)가 용융되어 점도가 낮아지므로 도전입자(20)의 유동이 가능해진다.
이때 제 1 기판(110)과 제 2 기판(120)의 두께 방향으로 자기장을 인가하면 강자성체인 코어(21)를 포함하는 도전입자(20)는 자기장에 의하여 쉽게 자화되어 상하로 정렬된다.
이때 자기장은 기판 전체에 조사되어도 무방하나, 도 4와 같이 제 1 기판과 제 2 기판의 전극 패드(111)(121)가 서로 마주보는 영역에만 조사될 수 있다.
제 1 기판과 제 2 기판의 전극 패드(111)(121)가 마주보는 영역에만 조사되는 경우, 전극 패드(111)(121) 부근에 위치한 도전입자(20)만이 자화되어 정렬되므로 이웃한 전극 패드와 단락의 위험이 줄어드는 장점이 있다.
제 1 기판과 제 2 기판의 전극 패드(111)(121)가 마주보는 영역에만 조사하는 방법은 제 1 기판(110)과 자기장 인가장치(미도시)의 사이에 전극 패드(111)(121)에 대응되는 부분만이 노출된 마스크(미도시)를 삽입하여 수행될 수 있다.
자기장에 의하여 도전입자(20)가 상하로 정렬된 후에 도전막(22)의 용융온도까지 가열 및 가압하면, 도전막(22)이 용융되어 이웃한 도전막(22)과 금속학적 결합을 하게 되므로, 도 5와 같이 정렬된 코어(210)를 커버하면서 제 1 기판과 제 2 기판의 전극 패드(111)(121) 사이를 전기적으로 연결하는 도전 경로(220)를 형성하게 된다.
따라서 기존의 도전입자 간의 점접촉에 의하여 전기적으로 연결되는 구성에 비하여 전기적 신뢰성이 뛰어난 장점이 있다.
또한, 도전 경로(220)는 정렬된 코어(210) 사이의 공간에도 메워지므로 코어(210)가 도전성이 있는 경우에는 정렬된 코어(210)에 의하여도 전기적 연결이 가능해져 전기적 연결이 더욱 향상되며, 외력이 가해진 경우에도 전기적 신뢰성이 보장되는 장점이 있다.
본 단계에서는 설명의 편의를 위하여 접착성 절연수지를 용융하는 단계와, 자기장을 인가하는 단계, 및 도전층이 용융되는 온도로 가열 및 압력을 가하는 단계로 나누어 설명하였으나, 이러한 과정은 거의 동시 또는 병렬적으로 수행될 수도 있으며, 필요에 따라 순서가 바뀌어도 무방하다. 예를 들면, 열과 압력을 동시에 가할 수도 있으며, 열만 가하거나, 열을 가한 후 압력을 가하거나, 압력을 가한 후 가온 설정을 하는 등 다양하게 변형될 수 있다.
이때, 도 6과 같이 제 2 자기장 인가장치(300)를 구비하여 기판(110 또는 120)의 두께 방향으로 제 2 자기장을 인가하면서, 기판의 길이방향으로 이동시키는 단계를 더 수행할 수 있다.
이러한 단계에 의하여 복수 개의 전극 패드(111) 사이에 위치한 도전입자(A)를 자기장 이동방향으로 이동시킴으로써 전극 패드(111) 사이에 위치한 도전입자(A)에 의하여 이웃한 전극 패드(111)와 단락되는 문제를 효과적으로 방지할 수 있다.
기판(110 또는 120)과 제 2 자기장 인가장치(300) 사이에는 전극 패드 사이 영역이 노출된 마스크를 삽입하는 경우, 전극 패드에 상하로 정렬된 도전입자(20)는 제 2 자기장의 영향을 받지 않고 그대로 고정될 수 있는 장점이 있다.
이러한 공정은 앞서 설명한 전극 패드에 자기장을 인가하는 동시에 수행될 수도 있다.
이후, 접착성 절연 수지(10)를 경화시켜 공정을 완료한다. 이때 완료 공정은 접착성 절연 수지(10)의 종류에 따라 상이해질 수 있다. 예를 들면 가소성 수지의 경우 온도를 낮추어 고화시킬 수 있으며, 열경화성 수지의 경우 경화온도까지 가열하여 경화시킬 수 있고, 광경화성 수지의 경우 자외선을 조사하여 경화시킬 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
1: 이방성 도전 접착제 10: 접착성 절연 수지
20: 도전입자 21: 코어
22: 도전막 111, 121: 전극 패드

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 기판과 제 2 기판에 형성된 전극 패드를 대향시켜 배치한 후, 자성을 갖는 코어와 상기 코어에 피복된 도전막을 포함하는 도전입자, 및 상기 도전막이 용융되는 온도에서 경화되지 않는 접착성 절연 수지를 포함하는 이방성 도전 접착제를 상기 제 1 기판과 제 2 기판 사이에 위치시키는 배치단계;
    상기 제 1 기판과 제 2 기판의 두께 방향으로 자기장을 인가하여 상기 코어를 정렬하면서, 상기 제 1 기판과 제 2 기판을 열압착하는 전기적 연결단계; 및
    상기 접착성 절연 수지를 경화시키는 경화 단계;를 포함하되,
    상기 전기적 연결단계에서, 상기 자기장은 상기 제 1 기판과 제 2 기판의 전극 패드가 서로 마주보고 있는 위치에만 인가되고, 상기 도전막은 용융되어 상기 전극 패드 간을 전기적으로 연결하는 반도체 실장방법.
  7. 제6항에 있어서, 상기 전기적 연결단계는, 상기 도전막은 용융되고 상기 접착성 절연 수지는 경화되지 않는 온도에서 수행되는 반도체 실장방법.
  8. 제6항에 있어서, 상기 전기적 연결단계는, 상기 접착성 절연 수지가 용융되는 온도까지 가열하고 자기장에 의하여 도전입자를 정렬한 후, 상기 도전막의 융점온도까지 가열 및 가압하는 반도체 실장방법.
  9. 삭제
  10. 제6항에 있어서, 상기 코어는 금속입자, 합금입자 또는 수지입자 중 어느 하나로 구성되고, 상기 코어의 표면에는 강자성체막 또는 강자성체 미립자가 형성되는 반도체 실장방법.
KR1020110040501A 2011-04-29 2011-04-29 이방성 도전 접착제 및 이를 이용한 반도체 실장 방법 KR101255775B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110040501A KR101255775B1 (ko) 2011-04-29 2011-04-29 이방성 도전 접착제 및 이를 이용한 반도체 실장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110040501A KR101255775B1 (ko) 2011-04-29 2011-04-29 이방성 도전 접착제 및 이를 이용한 반도체 실장 방법

Publications (2)

Publication Number Publication Date
KR20120122389A KR20120122389A (ko) 2012-11-07
KR101255775B1 true KR101255775B1 (ko) 2013-04-17

Family

ID=47508656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110040501A KR101255775B1 (ko) 2011-04-29 2011-04-29 이방성 도전 접착제 및 이를 이용한 반도체 실장 방법

Country Status (1)

Country Link
KR (1) KR101255775B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200137978A (ko) * 2019-05-29 2020-12-09 서울대학교산학협력단 전자 장치 및 스탬핑과 자기장 정렬을 이용한 전자 소자의 전사 방법
KR102485495B1 (ko) * 2021-08-17 2023-01-04 서울대학교산학협력단 발광 칩을 포함한 전자 장치의 제조 방법 및 그 전자 장치
US11848303B2 (en) 2020-08-18 2023-12-19 Seoul National University R&Db Foundation Electronic device and method of transferring electronic element using stamping and magnetic field alignment
WO2024144286A1 (ko) * 2022-12-28 2024-07-04 서울대학교산학협력단 마이크로 led 어레이 전자 소자 및 그 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150078320A (ko) * 2013-12-30 2015-07-08 삼성전기주식회사 이방 전도성 필름 및 그 제조방법
KR102458006B1 (ko) * 2018-01-03 2022-10-24 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
KR102258616B1 (ko) 2018-01-10 2021-05-28 주식회사 엘지화학 반도체 패키지용 절연층 제조방법 및 이에 의해 형성된 반도체 패키지용 절연층
JP7308660B2 (ja) * 2019-05-27 2023-07-14 東京エレクトロン株式会社 中間接続部材及び検査装置
US11760907B2 (en) 2020-08-19 2023-09-19 Lg Chem, Ltd. Adhesive resin composition for semiconductor, adhesive film for semiconductor device using the same and dicing die bonding film using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217223A (ja) * 2001-01-16 2002-08-02 Allied Material Corp 半導体パッケージおよびその製造方法
KR20070047443A (ko) * 2005-11-02 2007-05-07 중앙대학교 산학협력단 도전성 접착제와 이 도전성 접착제를 이용한 단자간의 접속 방법
KR100823390B1 (ko) * 2006-12-08 2008-04-17 엘에스전선 주식회사 이방 도전성 필름용 조성물 및 이방 도전성 필름의제조방법
KR20110017642A (ko) * 2009-08-14 2011-02-22 중앙대학교 산학협력단 이방성 도전 접속제 및 이를 이용한 반도체 실장방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217223A (ja) * 2001-01-16 2002-08-02 Allied Material Corp 半導体パッケージおよびその製造方法
KR20070047443A (ko) * 2005-11-02 2007-05-07 중앙대학교 산학협력단 도전성 접착제와 이 도전성 접착제를 이용한 단자간의 접속 방법
KR100823390B1 (ko) * 2006-12-08 2008-04-17 엘에스전선 주식회사 이방 도전성 필름용 조성물 및 이방 도전성 필름의제조방법
KR20110017642A (ko) * 2009-08-14 2011-02-22 중앙대학교 산학협력단 이방성 도전 접속제 및 이를 이용한 반도체 실장방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200137978A (ko) * 2019-05-29 2020-12-09 서울대학교산학협력단 전자 장치 및 스탬핑과 자기장 정렬을 이용한 전자 소자의 전사 방법
KR102311727B1 (ko) * 2019-05-29 2021-10-13 서울대학교산학협력단 전자 장치 및 스탬핑과 자기장 정렬을 이용한 전자 소자의 전사 방법
US11848303B2 (en) 2020-08-18 2023-12-19 Seoul National University R&Db Foundation Electronic device and method of transferring electronic element using stamping and magnetic field alignment
US12009339B2 (en) 2020-08-18 2024-06-11 Seoul National University R&Db Foundation Electronic device and method of transferring electronic element using stamping and magnetic field alignment
KR102485495B1 (ko) * 2021-08-17 2023-01-04 서울대학교산학협력단 발광 칩을 포함한 전자 장치의 제조 방법 및 그 전자 장치
WO2024144286A1 (ko) * 2022-12-28 2024-07-04 서울대학교산학협력단 마이크로 led 어레이 전자 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20120122389A (ko) 2012-11-07

Similar Documents

Publication Publication Date Title
KR101255775B1 (ko) 이방성 도전 접착제 및 이를 이용한 반도체 실장 방법
US20190308403A1 (en) Anisotropic conductive film, connected structure, and method for manufacturing a connected structure
WO2015141830A1 (ja) 異方性導電フィルム及びその製造方法
US7993984B2 (en) Electronic device and manufacturing method
JP2004260131A (ja) 端子間の接続方法及び半導体装置の実装方法
JP2010251337A (ja) 異方性導電膜及びその製造方法並びに接続構造体
JP2014096531A (ja) 接続構造体の製造方法及び接続方法
TW201803958A (zh) 異向性導電膜、其製造方法及連接結構體
WO2014021424A1 (ja) 異方性導電フィルムの製造方法、異方性導電フィルム、及び接続構造体
KR100777255B1 (ko) 이방성 도전 필름 및 이를 이용한 전자부품의 실장방법
KR101644849B1 (ko) 이방성 도전성 접착제 및 이를 이용한 반도체 실장 방법
JP5631654B2 (ja) 実装体の製造方法及び接続方法
KR101182714B1 (ko) 이방성 도전 접속제를 이용한 반도체 실장방법
KR20070047443A (ko) 도전성 접착제와 이 도전성 접착제를 이용한 단자간의 접속 방법
KR101096677B1 (ko) 이방성 도전 접속제, 이를 이용한 나노 도전성 패턴의 형성방법 및 전자부품의 실장방법
CN100447971C (zh) 半导体装置的安装方法、半导体装置及其安装结构
KR101083041B1 (ko) 범프 형성 방법 및 반도체 실장 방법
KR101666040B1 (ko) 이방성 도전성 접착제, 이를 이용한 반도체의 실장방법 및 웨이퍼 레벨 패키지
KR101637401B1 (ko) 도전성 접착제, 이를 이용한 반도체의 실장방법 및 웨이퍼 레벨 패키지
JP2004363167A (ja) 配線板の相互接続方法
JP6434210B2 (ja) 電子部品、接続体、接続体の製造方法及び電子部品の接続方法
KR20110053839A (ko) 이방성 도전 필름 및 이를 이용한 반도체 실장 방법
KR100742654B1 (ko) 다층 구조 도전성 접착제와 이 다층 구조 도전성 접착제를이용한 단자간의 접속 방법 및 반도체 장치의 실장 방법
JP2000174066A (ja) 半導体装置の実装方法
JP2001313315A (ja) 実装用半導体装置とその実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160325

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190807

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 8