KR102485495B1 - 발광 칩을 포함한 전자 장치의 제조 방법 및 그 전자 장치 - Google Patents

발광 칩을 포함한 전자 장치의 제조 방법 및 그 전자 장치 Download PDF

Info

Publication number
KR102485495B1
KR102485495B1 KR1020210108182A KR20210108182A KR102485495B1 KR 102485495 B1 KR102485495 B1 KR 102485495B1 KR 1020210108182 A KR1020210108182 A KR 1020210108182A KR 20210108182 A KR20210108182 A KR 20210108182A KR 102485495 B1 KR102485495 B1 KR 102485495B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting chip
resin
light
electronic device
Prior art date
Application number
KR1020210108182A
Other languages
English (en)
Inventor
홍용택
윤형수
정수진
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020210108182A priority Critical patent/KR102485495B1/ko
Application granted granted Critical
Publication of KR102485495B1 publication Critical patent/KR102485495B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

발광 칩을 포함한 전자 장치의 제조 방법 및 그 전자 장치를 제공한다. 본 전자 장치의 제조 방법은, 일 표면에 전극 패턴을 포함하는 제1 기판을 준비하고, 전극 패턴상에 전도성 입자들이 혼합된 레진 및 발광 칩 어레이를 배치시키며, 발광 칩 어레이 중 적어도 하나의 발광 칩을 발광시키고, 발광 칩의 발광에 의해 레진 중 일부 영역이 경화되어 발광된 발광 칩을 전극 패턴에 본딩된다.

Description

발광 칩을 포함한 전자 장치의 제조 방법 및 그 전자 장치{Manufacturing method of electronic device including light emitting element and electronic device thereof}
개시된 실시예들은 발광 칩을 포함한 전자 장치 및 그 제조 방법에 관한 것이다.
현재 LED(Light-Emitting Diode)는 높은 휘도와 긴 수명, 외부 환경에 강한 특징을 바탕으로 차세대 디스플레이에 적용되는 기술로 각광받고 있다. 한편, LED 크기가 작아짐에 따라 LED 를 효율적으로 전사하는 기술, 전사한 발광 다이오드 중 불량 LED 를 교체하는 방법에 관한 기술이 중요한 이슈로 여겨지고 있다.
LED 전사 공정에서 가장 문제가 되는 부분은 불량 LED를 정상 LED로 교체하는 방법이다. 기존에 발표된 연구 중에는 불량 LED를 사전에 점검하여 불량 LED를 제외한 정상 LED만을 선택적으로 전사하는 방식이 있다. 이와 같은 방식은 LED의 불량만을 고려할 수 있는데, 실제로 전자 장치를 제작하는 단계에서 LED 불량 뿐만 아니라, 전극과의 LED간의 전기적 연결 불량 등의 추가적인 문제가 있을 수 있다.
발광 칩에 방출된 광을 이용하여 발광 칩과 전극 패턴을 본딩시키는 전자 장치의 제조 방법 및 그 전자 장치를 제공한다.
일 유형에 따른 전자 장치의 제조 방법은, 일 표면에 전극 패턴을 포함하는 제1 기판을 준비하는 단계; 상기 전극 패턴상에 전도성 입자들이 혼합된 레진 및 발광 칩 어레이를 배치시키는 단계; 상기 발광 칩 어레이 중 적어도 하나의 발광 칩을 발광시키는 단계; 및 상기 발광 칩의 발광에 의해 상기 레진 중 일부 영역이 경화되어 발광된 발광 칩을 상기 전극 패턴에 본딩시키는 단계;를 포함한다.
그리고, 상기 발광 칩 어레이는 발광된 제1 발광 칩과 비발광된 제2 발광 칩을 포함하고, 상기 레진 중 상기 제1 발광 칩과 상기 전극 패턴 사이의 적어도 일부 영역은 경화되고, 상기 제2 발광 칩과 상기 전극 패턴 사이의 영역은 경화되지 않을 수 있다.
또한, 상기 제2 발광 칩을 상기 제1 기판으로부터 제거하는 단계;를 더 포함할 수 있다.
그리고, 상기 제1 기판 중 상기 제2 발광 칩이 제거된 영역에 새로운 발광 칩인 제3 발광 칩을 배치시키는 단계; 및 상기 제3 발광 칩을 발광시켜 상기 제3 발광 칩을 상기 전극 패턴에 본딩시키는 단계;를 더 포함할 수 있다.
또한, 상기 전도성 입자들은 이방성 강자성 특성을 갖고, 상기 전도성 입자들에 자기장을 인가하여 상기 전도성 입자들을 일정 방향으로 배향시키는 단계;를 더 포함할 수 있다.
그리고, 상기 발광시키는 단계는, 상기 전극 패턴을 통해 전기적 신호를 인가함으로써 상기 적어도 하나의 발광 칩을 발광시킬 수 있다.
또한, 상기 레진은 가시광선 영역의 광에 의해 경화되는 물질을 포함할 수 있다.
그리고, 상기 레진에는 광 산란제가 더 혼합되어 있을 수 있다.
또한, 상기 레진에 대한 상기 전도성 입자들의 질량비는 10wt% 내지 50wt% 일 수 있다.
그리고, 상기 발광 칩 어레이는 복수 개의 마이크로 발광 다이오드를 포함할 수 있다.
그리고, 상기 발광 칩 어레이 중 적어도 하나의 발광 칩은, 광을 방출할 수 있는 반도체 물질을 포함하는 몸체; 및 상기 몸체 중 상기 레진과 접하는 표면상에 배치되는 하나 이상의 전극;을 포함할 수 있다.
또한, 적어도 하나의 상기 전극 패턴은 투명 전극을 포함하는 것일 수 있다.
그리고, 상기 제1 기판은, 상기 발광 칩 어레이 중 적어도 하나의 발광 칩을 구동시키는 구동층을 포함할 수 있다.
또한, 상기 전극 패턴에 본딩된 발광 칩을 덮는 평탄화층을 형성하는 단계;를 더 포함할 수 있다.
한편, 일 실시예에 따른 전자 장치는, 표면에 전극 패턴을 포함하는 기판; 상기 전극 패턴상에 배열된 발광 칩 어레이; 상기 전극 패턴과 상기 발광 칩 어레이 사이에 배치되며, 전도성 입자들이 혼합된 레진;을 포함하고, 상기 레진은 상기 발광 어레이에서 방출된 광에 의해 경화되는 물질을 포함할 수 있다.
그리고, 상기 발광 칩 어레이는 복수 개의 마이크로 발광 다이오드를 포함할 수 있다.
또한, 상기 전도성 입자들은, 이방성 강자성 특성을 가질 수 있다.
그리고, 상기 레진에는 광 산란제가 더 혼합되어 있을 수 있다.
또한, 상기 레진에 대한 상기 전도성 입자들의 질량비는 10wt% 내지 50wt% 일 수 있다. 그리고, 상기 발광 칩 어레이를 덮는 평탄화층;을 더 포함할 수 있다.
한편, 또 다른 일 실시예에 따르는 전자 장치는, 표면에 다수의 전극 패턴을 포함하는 기판; 상기 전극 패턴 각각에 대응되도록 이격 형성된 복수 개의 발광 칩 어레이; 및 상기 전극 패턴과 상기 발광 칩 어레이 각각의 사이에서 이격된 공간을 채우며 경화된 복수 개의 레진 연결부;를 포함하고, 상기 복수 개의 레진 연결부 중 적어도 하나의 레진 연결부는 제1 레진을 포함하고, 상기 복수 개의 레진 연결부 중 적어도 하나의 다른 레진 연결부는, 제2 레진을 포함하는 것이고, 상기 제2 레진을 포함하는 레진 연결부는, 적어도 일부가 상기 전극 패턴과 직접 닿아있도록 형성되어 있는 제2-1 레진과, 적어도 일부가 상기 발광 칩 어레이에 직접 닿아있도록 형성되는 제2-2 레진이 혼합되며 접합된 것이고, 상기 복수 개의 레진 연결부는 상기 전극 패턴과 상기 발광 칩 어레이를 전기적으로 연결하도록 방향성을 가지고 배열된 전도성 입자들을 포함;하는 것일 수 있다.
일 실시예에 따른 전자 장치의 제조 방법 및 장치는, 발광 칩에서 방출되는 광을 이용하여 정상적인 발광 칩만 선택적으로 전극 패턴에 본딩시킬 수 있다.
또한, 발광 칩이 정상일 때 뿐만 아니라, 발광 칩이 전극 패턴에 전기적으로 연결된 경우에 한하여 발광 칩이 전극 패턴에 본딩되기 때문에 구성요소들간의 전기적 연결 여부도 함께 점검할 수 있다.
더 나아가 일정 양 이상의 광을 방출하는 발광 칩을 전자 장치에 전사시키고자 하는 경우, 레진의 경화 조건 등을 조절함으로써 특정 조건을 만족하는 발광 칩만을 본딩시킬 수 있다.
또한, 일 실시예에 따른 전자 장치의 제조 방법 및 장치는, LED 소자 크기가 작아 불량 LED를 정상 LED로 일일이 교체 및 수리하기가 어려운 마이크로 LED 공정에서 효과적으로 사용될 수 있다.
일 실시예에 따른 발광 칩의 광 방출에 의한 본딩 방식은 전자 장치의 국부적인 영역에만 광이 방출되어 전자 장치의 다른 구성요소에 대한 영향을 최소화할 수 있다.
일 실시예에 따른 광 경화에 의한 본딩 방식은 기존의 솔더링 방식처럼 높은 온도가 필요하지 않고, 유리, 실리콘 뿐만 아니라, 플라스틱 유연기판 (PI, PEN, PET 등)과 신축성 기판(PDMS, ecoflex 등) 등도 전사 기판으로 사용할 수 있기 때문에 다양한 전자 장치에 적용될 수 있다.
도 1은 일 실시예에 따른 전자 장치의 제조 방법을 설명하는 흐름도이다.
도 2는 일 실시예에 따른 전극 패턴이 형성된 제1 기판을 도시한 도면이다.
도 3는 일 실시예에 따른 발광 칩 어레이가 배치된 제2 기판을 도시한 도면이다.
도 4는 일 실시예에 따른 강자성 레진이 일면에 형성된 제3 기판을 도시한 도면이다.
도 5는 일 실시예에 따라 발광 칩 어레이에 강자성 레진을 코팅하는 방법을 설명하는 참조도면이다.
도 6은 일 실시예에 따른 발광 칩 어레이에 강자성 레진이 코팅된 상태를 도시한 도면이다.
도 7은 일 실시예에 따른 제2 기판과 제1 기판이 마주보는 상태를 도시한 도면이다.
도 8은 일 실시예에 따른 발광 칩 어레이에 자기장 및 전기적 신호를 인가한 상태를 도시한 도면이다.
도 9는 일 실시예에 따른 광을 방출하지 않는 제2 발광 칩을 제거하는 참조 도면이다.
도 10은 일 실시예에 따른 발광 칩을 리페어하는 참조 도면이다.
도 11은 일 실시예에 따른 평탄화층을 포함하는 전자 장치를 도시한 도면이다.
도 12는 일 실시예에 따른 색변환층을 포함하는 전자 장치를 도시한 도면이다.
도 13은 일 실시예에 따른 광 산란제를 이용하여 발광 칩을 전극 패턴에 본딩시키는 과정을 설명하는 참조도면이다.
도 14는 일 실시예에 따른 제1 기판상에 전도성 입자들이 혼합된 레진 및 수직형 발광 칩이 배열된 상태를 도시한 참조도면이다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하기로 한다. 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 이러한 용어들은 구성 요소들의 물질 또는 구조가 다름을 한정하는 것이 아니다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서에 기재된 “...부”, “모듈” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다.
방법을 구성하는 단계들은 설명된 순서대로 행하여야 한다는 명백한 언급이 없다면, 적당한 순서로 행해질 수 있다. 또한, 모든 예시적인 용어(예를 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구항에 의해 한정되지 않는 이상 이러한 용어로 인해 권리 범위가 한정되는 것은 아니다.
도 1은 일 실시예에 따른 전자 장치의 제조 방법을 설명하는 흐름도이다. 도 1을 참조하면, 전자 장치의 제조 방법은, 일 표면에 전극 패턴(230)을 포함하는 제1 기판(200)을 준비하는 단계(S110), 전극 패턴(230)상에 강자성 레진(600) 및 발광 칩 어레이(400A)를 배치시키는 단계(S120), 발광 칩 어레이(400A)에 중 적어도 하나의 발광 칩(400)을 발광시키는 단계(S130) 및 발광 칩(400)의 발광에 의해 레진(620) 중 일부 영역이 경화되어 발광된 발광 칩(400)을 전극 패턴(230)에 본딩시키는 단계(S140)를 포함할 수 있다. 발광 칩 어레이(400A) 중 발광된 발광 칩(400)만이 선택적으로 전극 패턴(230)에 본딩되는 바, 본딩 과정에서 정상 발광 칩(400)과 불량 발광 칩(400)이 구분될 수 있다.
이하 도면을 참조하여 보다 구체적으로 설명한다.
도 2는 일 실시예에 따른 전극 패턴(230)이 형성된 제1 기판(200)을 도시한 도면이다. 제1 기판(200)은 베이스층(210) 및 구동층(220)을 포함할 수 있다. 베이스층(210)은 유리, 유기 고분자, 수정 등과 같은 절연성 재료를 포함할 수 있다. 또한, 베이스층(210)은 휘거나 접힘이 가능하도록 가연성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조나 다층 구조를 가질 수 있다. 구동층(220)는 발광 칩(400)들을 구동시키는 트랜지스터(미도시), 전극 패턴(230) 등을 포함할 수 있다. 전극 패턴(230)은 스트라이프 타입의 복수 개의 전극을 포함할 수 있다. 그러나, 이에 한정되지 않는다.
도 3는 일 실시예에 따른 발광 칩 어레이(400A)가 배치된 제2 기판(300)을 도시한 도면이다. 도 3에 도시된 바와 같이, 제2 기판(300)에는 복수의 발광 칩(400)이 어레이 형태로 배열된 상태이다. 도 3에 도시된 복수의 발광 칩(400)은 일 예시에 해당하며, 복수의 발광 칩(400)의 개수 및 구성이 이에 한정되는 것은 아니다. 제2 기판(300)에 배열된 발광 칩 어레이(400A)는 전자 장치의 제작을 위해 다른 구성들이 형성된 제1 기판(200)으로 한번에 전사(transfer)될 수 있다.
발광 칩(400)는 무기물 기반의 발광 다이오드(Light Emitting Diode)일 수 있다. 발광 칩(400)는 발광 칩(400)에 포함된 물질에 따라 특정 파장의 광을 방출할 수 있다. 예를 들어, 발광 칩(400)은 가시 광선 대역의 광을 방출할 수 있다. 일 실시예에 따른 발광 칩(400)는 마이크로 사이즈일 수 있다. 예를 들어, 발광 칩(400)의 폭은 약 500㎛ 이하일 수 있고, 또는 약 100㎛ 이하일 수 있다.
발광 칩(400) 각각은 복수 개의 반도체층을 포함하는 몸체(410)와 몸체(410)에 전기적 신호를 인가하는 전극부(420)를 포함할 수 있다.
몸체(410)는 도펀트 타입이 다른 제1 및 제2 반도체층, 제1 및 제2 반도체층 사이에 배치되며 전자와 정공이 결합하면서 광을 발생시킬 수 있는 활성층을 포함할 수 있다. 활성층의 물질 성분에 따라 방출되는 광의 파장이 달라질 수 있다. 발광 칩(400) 각각은 동일한 파장 대역의 광을 방출할 수도 있고, 발광 어레이 중 인접한 발광 칩(400)은 서로 다른 파장 대역의 광을 방출할 수도 있다.
전극부(420)는 몸체(410)의 표면상에 배치되며, 각각이 제1 및 제2 반도체층과 접하는 제1 및 제2 전극(422, 424)을 포함할 수 있다. 제1 및 제2 전극(422, 424)은 투명 전극일 수 있다. 제1 및 제2 전극(422, 424)은 몸체(410)의 동일한 표면상에 배치되는 경우, 발광 칩(400)은 수평형 발광 칩(400)이라고 칭할 수 있다. 도 3에서는 수평형 발광 칩이 도시되어 있다.
제2 기판(300)은 유리 기판일 수 있으나, 이에 한정되는 것은 아니다. 제2 기판(300)은 발광 칩 어레이(400A)를 제1 기판(200)에 전달하기 위한 캐리어 기판일 수 있으며, 후술하는 공정이 끝난 이후 제거될 수 있다. 제2 기판(300)과 발광 칩 어레이(400A)는 접착층(미도시)을 통해 임시적으로 연결된 상태일 수 있다.
도 4는 일 실시예에 따른 강자성 레진(600)이 일면에 형성된 제3 기판(500)을 도시한 도면이다. 도 4에 도시된 바와 같이, 제3 기판(500)은 유리 기판일 수 있으나, 이에 한정되는 것은 아니다. 블레이드 코팅 등을 통해 레진(620)는 제3 기판(500)의 일면에 도포될 수 있다. 레진(620)은 발광 칩 어레이(400A)의 전체 면적에 대응되는 면적을 가지도록 제3 기판(500)의 일면에 형성된 상태일 수 있다. 예시적으로, 레진(620)의 전체 면적은 발광 칩 어레이(400A)의 전체 면적보다 넓을 수 있다.
레진(620)는 광 경화성 레진일 수 있으며, 특정 파장에 의해 형상이 경화될 수 있다. 레진(620)은 발광 칩(400)에서 방출되는 광에 의해 경화되는 물질을 포함할 수 있다. 예를 들어, 레진(620)은 Camphorquinone (CQ), 10-methacryloyl-oxy-camphorquinone (MCQ), 1-phenyl-1,2-propanedione (PPD), Acrylphosphine oxide (APO), Bisacrylphosphine oxide (Ir819), Bisacylphosphine oxide (BAPO), 7,7-dimethyl-2,3-dioxobicyclo[2.2.1]heptane-1-carbonyldiphenyl phosphine oxide (CQ-APO), Benzoyltrimethylgermane (DBTMGe), Dibenzoyldiethylgermane (DBDEGe), N,N'-dimethyl,-N,N'-di(methacryloxyethyl)-1,6-hexanediamine (NDMH), Tris(2,2'-bipyridine)ruthenium(II) (Ru(II)bpy32+), 2,4,6-trimethylbenzoyl-diphenylphosphine oxide (TPO), 9,10-Phenanthrenequinone (9,10-PQ), 9-(2,4,6-trimethylbenzoyl)-9-oxytho-9-phosphafuluorene, 9-(p-toluyl)-9-oxytho-9-phosphafuluorene, Dibenzoyl germanium (Ivocerin) 등을 포함할 수 있다. 레진(620)를 통해 구성 요소들 간의 물리적 연결, 결합이 가능할 수 있다. 즉, 레진(620)는 발광 칩(400)을 전극 패턴(230)에 고정하는 접착 기능을 제공할 수 있다. 또한, 레진(620)은 비전도성 레진일 수 있다.
레진(620) 내부에 분포된 전도성 입자(610)는 전기적 특성 뿐만 아니라 이방성 강자성 특성을 가질 수 있다. 전도성 입자(610)들은 제1 및 제2 전극(422, 424) 간의 간격보다 작은 크기를 가질 수 있다. 전도성 입자(610)들은 장축이 자기장 방향으로 배열되고 단축이 자기장 방향과 수직한 방향으로 배열되는 막대 형상(rod-like shape)일 수 있있다.
레진(620)에 대한 전도성 입자(610)들의 질량비는 50wt%이하일 수 있다. 전도성 입자(610)들의 농도가 너무 높은 경우, 수직방향 뿐만 아니라 수평 방향으로도 전도 특성을 보여 수평 방향으로 전기적 쇼트가 발생할 수 있다. 또한, 전도성 입자입자(610)들의 농도가 너무 높으면 전도성 입자(610)들끼리 뭉쳐서 분산성이 떨어질 수도 있다. 레진(620)에 대한 전도성 입자(610)들의 질량비는 약 10wt% 내지 50wt%일 있다. 또는 레진(620)에 대한 전도성 입자(610)들의 질량비는 약 20wt% 내지 30wt%일 있다.
예를 들어, 외부 자기장이 형성되지 않는 경우, 전도성 입자(610)들은 랜덤하게 배열되어 강자성 레진(600)은 전기적 특성을 갖지 않을 수 있다. 한편, 자기장이 인가되면, 전도성 입자(610)들은 자기장의 방향을 따라 배향되면서 자기장 방향으로 배열된 전도성 입자(610)들이 서로 연결될 수 있다. 그리하여, 강자성 레진(600)은 자기장 방향으로 전기적 특성을 가질 수 있다. 이하 설명의 편의를 도모하기 위해 강자성의 전도성 입자들(610)들이 혼합된 레진(620)을 강자성 레진이라고 칭할 수 있다.
다음으로, 제2 기판(300)의 발광 칩 어레이(400A)와 제3 기판(500)의 레진(620)을 접촉시켜 상기 발광 칩 어레이(400A)에 강자성 레진(600)을 코팅할 수 있다. 스탬핑 공정에 의해 발광 칩 어레이(400A)에 강자성 레진(600)을 코팅할 수 있다.
도 5는 일 실시예에 따라 발광 칩 어레이(1400A)에 강자성 레진(600)을 코팅하는 방법을 설명하는 참조도면이다. 도 5에 도시된 바와 같이, 발광 칩 어레이(400A)의 전극부(420)가 강자성 레진(600)을 마주하도록 제2 기판(300)과 제3 기판(500)을 위치시키고, 제2 기판(300) 및 제3 기판(500)간의 거리가 가까워지도록 제2 기판(300) 및 제3 기판(500) 중 적어도 하나를 이동시킬 수 있다.
제2 기판(300)과 제3 기판(500)의 거리가 가까워짐에 따라, 강자성 레진(600)이 제2 기판(300)의 발광 칩 어레이(400A)에 코팅될 수 있다. 즉, 제3 기판(500)의 강자성 레진(600) 중 일부가 발광 칩 어레이(400A)와 결합되어 이동될 수 있다. 충분한 양의 강자성 레진(600)이 발광 칩 어레이(400A)의 표면으로 이동된 이후, 제2 기판(300)과 제3 기판(500) 중 적어도 하나를 이동시켜 제2 기판(300)과 제3 기판(500)의 거리가 멀어지게 할 수 있다.
도 6은 일 실시예에 따른 발광 칩 어레이(400A)에 강자성 레진(600)이 코팅된 상태를 도시한 도면이다. 강자성 레진(600)은 발광 칩 어레이(400A)의 전체 면적에 대응하는 면적 또는 발광 칩 어레이(400A)의 전체 면적을 커버할 수 있는 면적을 가지므로, 발광 칩 어레이(400A)에 포함된 모든 발광 칩(400)은 한 번의 스탬핑 공정으로 레진(620)이 코팅될 수 있다. 즉, 발광 칩 어레이(400A)에 포함된 미세한 크기의 발광 칩(400)에 대한 개별적인 코팅 공정이 불필요하며, 한번의 스탬핑 공정으로 발광 칩(400)에 대한 강자성 레진(600)의 코팅 및 도포가 가능하다.
강자성 레진(600)이 코팅된 발광 칩 어레이(400A)을 전극 패턴(230)상에 배치시킬 수 있다. 도 7은 일 실시예에 따른 제2 기판(300)과 제1 기판(200)이 마주보는 상태를 도시한 도면이다. 도 7에 도시된 바와 같이, 전극 패턴(230)상에 강자성 레진(600) 및 발광 칩 어레이(400A)가 순차적으로 배열되도록 제1 기판(200)상에 제2 기판(300)을 정렬할 수 있다.
제1 및 제2 기판(200, 300) 사이에 자기장이 형성되지 않은 경우 전도성 입자(610)들은 랜덤한 방향으로 배열되기 때문에 발광 칩 어레이(400A)와 전극 패턴(230)은 전기적으로 연결되지 않을 수 있다.
도 8은 일 실시예에 따른 발광 칩 어레이(400A)에 자기장 및 전기적 신호를 인가한 상태를 도시한 도면이다.
강자성 레진(600)과 제2 기판(300)의 전극 패턴(230)을 접촉시킨 후, 발광 칩 어레이(400A) 중 적어도 하나의 발광 칩(400)을 발광시킬 수 있다. 전극 패턴(230)을 통해 발광 칩 어레이(400A)에 전기적 신호를 인가할 수 있다.
제1 기판(200)에서 제2 기판(300) 방향인 수직 방향으로 자기장이 형성되면, 전도성 입자(610)들은 자기장 방향에 대응하여 레진(620) 내에서 일정 방향으로 배향될 수 있다. 예를 들어, 전도성 입자(610)들은 자기장 방향과 나란한 방향으로 자기 정렬될 수 있다. 수직 방향으로 배향된 전도성 입자(610)들은 수직 방향으로 밀도가 증가하여 수직 방향으로 인접한 전도성 입자(610)들끼리 서로 전기적으로 연결될 수 있다. 그리하여, 전도성 입자(610)들을 통해 발광 칩 어레이(400A)와 전극 패턴(230)은 전기적으로 연결될 수 있다.
한편, 수직 방향으로 배향된 전도성 입자(610)들은 수평 방향으로 밀도가 감소하여 수평 방향으로 인접한 전도성 입자(610)들끼리 서로 전기적으로 연결되지 않을 수 있다. 전도성 입자(610)들이 수평 방향으로 전기적으로 연결되지 않는 바, 제1 및 제2 전극(422, 424)간에 단락이 발생하지 않을 수 있다.
전도성 입자(610)들이 수직 방향으로 배향된 상태에서 전극 패턴(230)을 통해 발광 칩 어레이(400A)에 전기적 신호를 인가할 수 있다. 발광 칩 어레이(400A) 중 적어도 하나의 발광 칩(400)은 광을 방출할 수 있다. 발광 칩(400)이 광을 방출하기 위해서는 전극 패턴(230)과 발광 칩(400)이 전도성 입자(610)들에 의해 전기적으로 연결될 뿐만 아니라, 발광 칩(400)이 정상적으로 동작할 수 있어야 한다.
반면에, 전극 패턴(230) 자체에 문제가 있거나, 발광 칩(400)과 전극 패턴(230)이 얼라인되지 않거나, 전도성 입자(610)들의 밀도가 너무 적거나 많은 등의 이유로 전극 패턴(230)과 발광 칩(400)이 전기적으로 연결되지 않을 수 있다. 또는, 발광 칩(400) 자체에 결함 등이 있어 광을 방출하지 않을 수 있다. 그러면, 해당 발광 칩(400)은 광을 방출하지 않는다.
발광 칩(400)의 발광에 의해 레진(620) 중 일부 영역이 경화되어 발광된 발광 칩(400)을 전극 패턴(230)에 본딩시킬 수 있다. 발광 칩 어레이(400A) 중 일부의 발광 칩(400)을 발광할 수 있고, 일부 발광 칩(400)은 발광하지 않을 수 있다. 광을 방출하는 발광 칩(400)을 제1 발광 칩(400a)이라고 칭하고, 광을 방출하지 않는 발광 칩(400)을 제2 발광 칩(400b)이라고 칭할 수 있다. 도 8에 도시된 제2 발광 칩(400b) 는 발광 칩 자체의 불량으로 광을 방출하지 않는 것으로 도시되어 있다.
제1 발광 칩(400a)의 발광에 의해 제1 발광 칩(400a)과 전극 패턴(230) 사이에 있는 레진(620)은 경화되어 제1 발광 칩(400a)은 전극 패턴(230)에 본딩될 수 있다. 그러나, 제2 발광 칩(400b)은 발광하지 않는 바, 제2 발광 칩(400b)과 전극 패턴(230) 사이에 있는 레진(620)은 경화되지 않는다. 제1 발광 칩(400a)에서 방출된 광은 다양한 방향으로 방출될 수도 있다. 그러나, 제1 발광 칩(400a)과 제2 발광 칩(400b) 사이의 공간은 유전 상수가 낮은 매질, 예를 들어, 공기 등으로 채워져 있기 때문에 제1 발광 칩(400a)에서 발생된 광은 공기에 의해 전반사되어 제2 발광 칩(400b) 또는 제2 발광 칩(400b)과 인접한 레진(620)으로 입사되는 확률은 낮다. 따라서, 제1 발광 칩(400a)에서 방출된 광은 제1 발광 칩(400a)과 전극 패턴(230)에 사이에 있는 레진(620)만을 국부적으로 경화됨으로써 제1 발광 칩(400a)이 전극 패턴(230)에 본딩될 수 있다.
본딩 단계에서 제1 및 제2 기판(200, 300) 간의 거리가 가까워지도록 제1 및 제2 기판(200, 300) 중 적어도 하나를 압착할 수 있다. 압착을 통해 전도성 입자(610)들의 전기적 연결을 보다 강화될 수 있고, 경화된 레진(620)에 의한 제1 발광 칩(400a)과 전극 패턴(230)간의 물리적 연결을 보다 강화될 수 있다.
또한, 압착 과정에서 제1 및 제2 기판(200, 300)이 맞닿으면서 제1 발광 칩(400a) 등에 물리적 손상을 방지하기 위해 제1 및 제2 기판(200, 300) 사이에 특정 두께의 스페이서(미도시)를 더 배치시킬 수 있다. 제1 및 제2 기판(200, 300) 중 적어도 하나에 압착이 가해지더라도 스페이서의 두께만큼 제1 및 제2 기판(200, 300) 사이의 간격이 유지되는 바, 제1 발광 칩(400a) 등의 물리적 손상을 방지할 수 있다.
제2 발광 칩(400b)은 제1 기판(200)으로부터 제거될 수 있다. 도 9는 일 실시예에 따른 광을 방출하지 않는 제2 발광 칩(400b)을 제거하는 참조 도면이다. 제2 발광 칩(400b)과 전극 패턴(230) 사이에 있는 레진(620)은 경화되지 않는 바, 제2 기판(300)을 제1 기판(200)으로 멀리 이동시키는 것만으로 제2 발광 칩(400b)은 제1 기판(200)으로부터 제거될 수 있다.
제1 발광 칩(400a)에서 방출된 광은 제1 발광 칩(400a)과 전극 패턴(230) 사이의 레진(620)을 경화시켜, 제1 발광 칩(400a)과 전극 패턴(230)간의 접착력이 제1 발광칩(400a)와 제1 기판(200)간의 접착력보다 강할 수 있다. 또는 제1 발광 칩(400a)에서 방출된 광은 제1 발광 칩(400a)과 전극 패턴(230) 사이의 레진(620)을 경화시킬 뿐만 아니라, 제2 기판(300)과 제1 발광 칩(400a) 사이의 접착층(미도시)을 용해시킬 수 있다. 그리하여, 제2 기판(300)을 제1 기판(200)으로부터 멀리 이동시킬 때 제1 발광 칩(400a)은 제2 기판(300)으로부터 분리될 수 있다.
반면에 제2 발광 칩(400b)은 광을 방출하지 않는 바, 제2 발광 칩(400b)은 제1 기판(200)에 본딩되지 않고, 제2 발광 칩(400b)은 접착층에 의해 제2 기판(300)과 여전히 물리적으로 연결될 수 있다. 그리하여, 제2 기판(300)을 제1 기판(200)으로부터 멀리 이동시킬 때 제2 발광 칩(400b)은 제1 기판(200)으로부터 분리될 수 있다.
제2 발광 칩(400b)이 제거된 영역에 리페어 공정을 수행할 수 있다. 도 10은 일 실시예에 따른 발광 칩을 리페어하는 참조 도면이다. 도 10에 도시된 바와 같이, 제2 발광 칩(400b)이 제거된 영역상에 새로운 발광 칩인 제3 발광 칩(400c)을 배치시킬 수 있다. 제3 발광 칩(400c)이 정상적인 발광 칩이면서 전극 패턴(230)에 전기적으로 연결된 경우에 한하여, 제3 발광 칩(400c)은 광을 방출할 수 있다. 방출된 광은 레진(620)을 경화시켜 제3 발광 칩(400c)을 전극 패턴(230)에 본딩시킬 수 있다.
상기와 같이, 발광 칩(400a)이 본딩된 제1 기판(200)은 디스플레이 장치로 동작할 수 있다. 이후에도 전자 장치의 용도에 따라 추가적인 층이 더 형성될 수 있다. 도 11은 일 실시예에 따른 평탄화층을 포함하는 전자 장치를 도시한 도면이다. 도 11에 도시된 바와 같이, 복수 개의 발광 칩(400)상에 평탄화층을 형성할 수 있다. 평탄화층(700)은 발광 칩(400)를 덮으면서 상부 표면이 평평할 수 있다. 평탄화층(700)은 평탄화층(700) 아래에 배치된 구성 요소들에 의해 발생된 단차를 완화시키고, 발광 칩(400)로 산소 및 수분 등이 침투되는 것을 방지할 수도 있다. 평탄화층(700)은 절연 물질로 형성될 수 있다. 평탄화층(700)은 유기절연막(아크릴 또는 실리콘 기반의 폴리머) 또는 무기절연막(SiO2, SiN, Al2O3 또는 TiO2) 등을 포함할 수 있지만 이에 한정되지는 않는다. 평탄화층(700)은 유전 상수가 다른 복수 개의 절연 물질이 다층 구조로 형성될 수도 있다.
발광 칩(400) 각각은 화소에 대응하는 파장 대역의 광을 방출할 수 있다. 발광 칩(400)인 동일한 파장의 광을 방출하는 경우, 전자 장치는 색 변환층을 더 포함할 수 있다.
도 12는 일 실시예에 따른 색변환층을 포함하는 전자 장치를 도시한 도면이다. 색 변환층(800)은 발광 칩(400)에서 발생된 광을 소정의 파장의 광으로 변환시키는 제1 내지 제3 색 변환 패턴(810, 820, 830)을 포함할 수 있다. 여기서, 제1 내지 제3 색 변환 패턴(810, 820, 830) 각각은 각 서브 화소에 대응될 수 있다. 예를 들어, 제1 색 변환 패턴(810)은 제1 서브 화소(SP1)에 대응되고, 제2 색 변환 패턴(820)은 제2 서브 화소(SP2)에 대응되며, 제3 색 변환 패턴(830)은 제3 서브 화소(SP3)에 대응될 수 있다.
일 실시예에 따른 강자성 레진(600)은 입사된 광을 산란시키는 광 산란제(630)를 더 포함할 수 있다. 도 13은 일 실시예에 따른 광 산란제(630)를 이용하여 발광 칩(400)을 전극 패턴(230)에 본딩시키는 과정을 설명하는 참조도면이다. 광 산란제(630)는 발광 칩(400)에서 방출되어 입사된 광을 다양한 방향으로 산란시키는 바, 레진(620)의 경화 속도를 증가시킬 수 있다. 따라서, 짧은 시간내 또는 저전력으로 발광 칩(400)을 전극 패턴(230)에 본딩시킬 수 있다.
또한, 레진(620)에 광 산란제(630)가 포함되어 있으면, 발광 칩(400)에 배치된 제1 및 제2 전극(422, 424)이 반사 특성을 갖는다 하더라도 레진(620)은 잘 경화될 수 있다. 예를 들어, 제1 및 제2 전극(422, 424)은 반사 또는 반투과 전극일 수 있다. 제1 및 제2 전극(422, 424)의 물질 또는 두께에 따라 제1 및 제2 전극(422, 424)은 반사 특성을 가질 수 있다. 제1 및 제2 전극(422, 424)이 반사 특성을 갖는다 하더라도 몸체(410) 중 제1 및 제2 전극(422, 424)과 중첩되지 않은 영역을 통해 레진(620)으로 입사된 광은 광 산란제(630)를 통해 레진(620)의 다양한 영역으로 산란될 수 있다. 따라서, 산란된 광에 의해 레진(620)은 경화될 수 있다.
도 4 내지 도 7에서는 스탬핑 공정에 의해 제1 기판(200)에서 강자성 레진(600) 및 발광 칩 어레이(400A)를 배치시킨다고 하였으나, 이에 한정되지 않는다. 전극 패턴(230)상에 강자성 레진(600)을 코팅하고, 자기 조립(fluidic self-assembly), 픽앤 플레이스(Pick and Place) 방식 등으로 강자성 레진(600)상에 발광 칩 어레이(400A)를 배치시킬 수도 있다. 예를 들어, 전극 패턴(230)상에 강자성 레진(600)을 패터닝하고, 자기장을 형성한 상태에서 발광 칩(400)들을 전사시키면, 발광 칩(400)의 전극부(420)가 전도성 입자(610)들과 마주하도록 자기 정렬될 수도 있다.
지금까지 수평형 발광 칩을 이용하여 전자 장치를 제조하는 방법을 설명하였다. 그러나, 이에 한정되지 않는다. 수직형 발광 칩도 발광 칩에서 방출된 광에 의해 전극 패턴과 본딩할 수 있다.
도 14는 일 실시예에 따른 제1 기판(200a)상에 전도성 입자(610a)들이 혼합된 레진(620) 및 수직형 발광 칩(900)이 배열된 상태를 도시한 참조도면이다. 발광 칩(900)은 서로 마주하는 면에 제1 및 제2 전극(922, 924)이 배치되는 수직형 발광 칩일 수 있다. 도 13에 도시된 바와 같이, 제1 기판(200a) 상에는 전도성 입자(610a)들이 혼합된 레진(620), 제1 전극(922), 몸체(910) 및 제2 전극(924)이 순차적으로 배열될 수 있다.
수직형 발광 칩(900)을 전극 패턴(230a)에 본딩시킬 때, 전도성 입자(610)들은 이방성 강자성 특성을 갖지 않아도 무방하다. 수평형 발광 칩(400)에서는 제1 및 제2 전극(422, 424)간의 단락을 방지하기 위해 이방성 강자성 특성을 갖는 전도성 입자(610)들을 이용하였다, 그러나, 수직형 발광 칩(900)은 제1 및 제2 전극(922, 924)이 서로 다른 면에 배치되기 때문에 제1 및 제2 전극(922, 924)간의 전기적 단락이 문제되지 않는다. 따라서, 전도성 입자(610a)들은 자성 특성을 갖지 않아도 무방하고, 자성 특성을 갖는다 하더라도 그 특성이 약하여도 무방하다. 또한, 전도성 입자(610a)는 레진(620)에 대한 체적 밀도의 상한 범위도 제한되지 않을 수 있다.
일 실시예에 따른 전자 장치의 제조 방법 및 장치는, 발광 칩에서 방출되는 광을 이용하여 정상적인 발광 칩만 선택적으로 전극 패턴에 본딩시킬 수 있다.
또한, 발광 칩이 정상일 때 뿐만 아니라, 발광 칩이 전극 패턴에 전기적으로 연결된 경우에 한하여 발광 칩이 전극 패턴에 본딩되기 때문에 구성요소들간의 전기적 연결 여부도 함께 점검할 수 있다.
더 나아가 일정 양 이상의 광을 방출하는 발광 칩을 전자 장치에 전사시키고자 하는 경우, 레진의 경화 조건 등을 조절함으로써 특정 조건을 만족하는 발광 칩만을 본딩시킬 수 있다.
일 실시예에 따른 발광 칩의 광 방출에 의한 본딩 방식은 전자 장치의 국부적인 영역에만 광이 방출되어 전자 장치의 다른 구성요소에 대한 영향을 최소화할 수 있다.
일 실시예에 따른 광 경화에 의한 본딩 방식은 기존의 솔더링 방식처럼 높은 온도가 필요하지 않고, 유리, 실리콘 뿐만 아니라, 플라스틱 유연기판 (PI, PEN, PET 등)과 신축성 기판(PDMS, ecoflex 등) 등도 전사 기판으로 사용할 수 있기 때문에 다양한 전자 장치에 적용될 수 있다. 뿐만 아니라, 본딩 과정에서 스페이서를 추가적으로 적용함으로써 압력에 취약한 유연 기판, 신축성 기판에도 발광 칩을 용이하게 본딩할 수 있다.
한편, 또 다른 일 실시예에 따르는 전자 장치는, 표면에 다수의 전극 패턴을 포함하는 기판; 상기 전극 패턴 각각에 대응되도록 이격 형성된 복수 개의 발광 칩 어레이; 및 상기 전극 패턴과 상기 발광 칩 어레이 각각의 사이에서 이격된 공간을 채우며 경화된 복수 개의 레진 연결부;를 포함하고, 상기 복수 개의 레진 연결부 중 적어도 하나의 레진 연결부는 제1 레진을 포함하고, 상기 복수 개의 레진 연결부 중 적어도 하나의 다른 레진 연결부는, 제2 레진을 포함하는 것이고, 상기 제2 레진을 포함하는 레진 연결부는, 적어도 일부가 상기 전극 패턴과 직접 닿아있도록 형성되어 있는 제2-1 레진과, 적어도 일부가 상기 발광 칩 어레이에 직접 닿아있도록 형성되는 제2-2 레진이 혼합되며 접합된 것이고, 상기 전극 패턴과 상기 발광 칩 어레이를 전기적으로 연결하도록 방향성을 가지고 배열된 전도성 입자들을 포함;하는 것일 수 있다.
상술한 발광 칩(400, 900)을 포함한 전자 장치는 디스플레이 장치로 동작할 수 있다. 예를 들어, 디스플레이 장치는 텔레비젼, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), 내비게이션, 스마트 워치와 같은 각종 웨어러블 기기 등에 적용될 수 있다. 뿐만 아니라, 디스플레이 장치는 AR, VR 및 차량용 디스플레이, 플렉서블, 스트레처블 디스플레이 등 미래 디스플레이에도 적용될 수 있다.
상술한 전자 장치의 제조 방법 및 전자 장치는 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 상술한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 권리 범위는 따라서 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
200: 제1 기판
210: 베이스층
220: 구동층
230: 전극 패턴
300: 제2 기판
400: 발광 칩
400: 몸체
420: 전극부
500: 제3 기판
600: 강자성 레진
610: 전도성 입자
620: 레진

Claims (20)

  1. 일 표면에 전극 패턴을 포함하는 제1 기판을 준비하는 단계;
    상기 전극 패턴상에 전도성 입자들이 혼합된 레진 및 발광 칩 어레이를 배치시키는 단계;
    상기 발광 칩 어레이 중 적어도 하나의 발광 칩을 발광시키는 단계; 및
    상기 발광 칩의 발광에 의해 상기 레진 중 일부 영역이 경화되어 발광된 발광 칩을 상기 전극 패턴에 본딩시키는 단계;를 포함하는 전자 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 발광 칩 어레이는 발광된 제1 발광 칩과 비발광된 제2 발광 칩을 포함하고,
    상기 레진 중 상기 제1 발광 칩과 상기 전극 패턴 사이의 적어도 일부 영역은 경화되고, 상기 제2 발광 칩과 상기 전극 패턴 사이의 영역은 경화되지 않은 전자 장치의 제조 방법.
  3. 제 2항에 있어서,
    상기 제2 발광 칩을 상기 제1 기판으로부터 제거하는 단계;를 더 포함하는 전자 장치의 제조 방법.
  4. 제 2항에 있어서,
    상기 제1 기판 중 상기 제2 발광 칩이 제거된 영역에 새로운 발광 칩인 제3 발광 칩을 배치시키는 단계; 및
    상기 제3 발광 칩을 발광시켜 상기 제3 발광 칩을 상기 전극 패턴에 본딩시키는 단계;를 더 포함하는 전자 장치의 제조 방법.
  5. 제 1항에 있어서,
    상기 전도성 입자들은 이방성 강자성 특성을 갖고,
    상기 전도성 입자들에 자기장을 인가하여 상기 전도성 입자들을 일정 방향으로 배향시키는 단계;를 더 포함하는 전자 장치의 제조 방법.
  6. 제 1항에 있어서,
    상기 발광시키는 단계는,
    상기 전극 패턴을 통해 전기적 신호를 인가함으로써 상기 적어도 하나의 발광 칩을 발광시키는 전자 장치의 제조 방법.
  7. 제 1항에 있어서,
    상기 레진은
    가시광선 영역의 광에 의해 경화되는 물질을 포함하는 전자 장치의 제조 방법.
  8. 제 1항에 있어서,
    상기 레진에는
    광 산란제가 더 혼합되어 있는 전자 장치의 제조 방법.
  9. 제 1항에 있어서,
    상기 레진에 대한 상기 전도성 입자들의 질량비는 10 wt%이상 50wt% 이하인 전자 장치의 제조 방법.
  10. 제 1항에 있어서,
    상기 발광 칩 어레이는
    복수 개의 마이크로 발광 다이오드를 포함하는 전자 장치의 제조 방법.
  11. 제 1항에 있어서,
    상기 발광 칩 어레이 중 적어도 하나의 발광 칩은,
    광을 방출할 수 있는 반도체 물질을 포함하는 몸체; 및
    상기 몸체 중 상기 레진과 접하는 표면상에 배치되는 하나 이상의 전극;을 포함하는 전자 장치의 제조 방법.
  12. 제 1항에 있어서,
    적어도 하나의 상기 전극 패턴은 투명 전극을 포함하는 것인, 전자 장치의 제조 방법.
  13. 제 1항에 있어서,
    상기 제1 기판은,
    상기 발광 칩 어레이 중 적어도 하나의 발광 칩을 구동시키는 구동층을 포함하는 전자 장치의 제조 방법.
  14. 제 1항에 있어서,
    상기 전극 패턴에 본딩된 발광 칩을 덮는 평탄화층을 형성하는 단계;를 더 포함하는 전자 장치의 제조 방법.

  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020210108182A 2021-08-17 2021-08-17 발광 칩을 포함한 전자 장치의 제조 방법 및 그 전자 장치 KR102485495B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210108182A KR102485495B1 (ko) 2021-08-17 2021-08-17 발광 칩을 포함한 전자 장치의 제조 방법 및 그 전자 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210108182A KR102485495B1 (ko) 2021-08-17 2021-08-17 발광 칩을 포함한 전자 장치의 제조 방법 및 그 전자 장치

Publications (1)

Publication Number Publication Date
KR102485495B1 true KR102485495B1 (ko) 2023-01-04

Family

ID=84924909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210108182A KR102485495B1 (ko) 2021-08-17 2021-08-17 발광 칩을 포함한 전자 장치의 제조 방법 및 그 전자 장치

Country Status (1)

Country Link
KR (1) KR102485495B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255775B1 (ko) * 2011-04-29 2013-04-17 중앙대학교 산학협력단 이방성 도전 접착제 및 이를 이용한 반도체 실장 방법
US20160254244A1 (en) * 2013-05-31 2016-09-01 Sunray Scientific, Llc Systems and Methods Utilizing Anisotropic Conductive Adhesives
KR20190096256A (ko) * 2018-02-08 2019-08-19 한국과학기술원 전사부재 및 선택적 전사 기술을 이용한 액티브 매트릭스 rgb 수직형 마이크로led 디스플레이
KR20200137978A (ko) * 2019-05-29 2020-12-09 서울대학교산학협력단 전자 장치 및 스탬핑과 자기장 정렬을 이용한 전자 소자의 전사 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255775B1 (ko) * 2011-04-29 2013-04-17 중앙대학교 산학협력단 이방성 도전 접착제 및 이를 이용한 반도체 실장 방법
US20160254244A1 (en) * 2013-05-31 2016-09-01 Sunray Scientific, Llc Systems and Methods Utilizing Anisotropic Conductive Adhesives
KR20190096256A (ko) * 2018-02-08 2019-08-19 한국과학기술원 전사부재 및 선택적 전사 기술을 이용한 액티브 매트릭스 rgb 수직형 마이크로led 디스플레이
KR20200137978A (ko) * 2019-05-29 2020-12-09 서울대학교산학협력단 전자 장치 및 스탬핑과 자기장 정렬을 이용한 전자 소자의 전사 방법

Similar Documents

Publication Publication Date Title
KR20190075869A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
TWI685961B (zh) 光電半導體裝置
KR101723436B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
TWI821301B (zh) 包含顯示面板的電子設備
KR20190106885A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
CN109962082A (zh) 电子封装单元与其制造方法及电子装置
KR20190099164A (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판
US10672829B2 (en) Manufacturing method of LED display device
CN111508989B (zh) 显示基板及其制备方法、显示面板及其制备方法
KR102659865B1 (ko) 디스플레이 모듈 및 디스플레이 모듈의 제조 방법
KR102227086B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20190092331A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20210043236A (ko) 디스플레이 모듈 및 이의 제조 방법
KR20180120527A (ko) 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법
KR20190099163A (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 전사 기판
KR20190057681A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200095210A (ko) 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
CN106816547A (zh) 有机发光显示装置及其制造方法
US8330053B2 (en) Optoelectronic device and method for producing an optoelectronic device
US20210391510A1 (en) Substrate for manufacturing display device, display device and manufacturing method thereof
KR102485495B1 (ko) 발광 칩을 포함한 전자 장치의 제조 방법 및 그 전자 장치
US11876081B2 (en) Electronic device and manufacturing method thereof
KR20180115135A (ko) 마이크로 led 모듈 및 마이크로 led 모듈 제조 방법
TW202131508A (zh) 顯示面板及其製造方法
CN108987382A (zh) 一种电致发光器件及其制作方法

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant