KR100476055B1 - 반사형 액정표시소자의 박막트랜지스터 패널 제조방법 - Google Patents
반사형 액정표시소자의 박막트랜지스터 패널 제조방법 Download PDFInfo
- Publication number
- KR100476055B1 KR100476055B1 KR10-2001-0083316A KR20010083316A KR100476055B1 KR 100476055 B1 KR100476055 B1 KR 100476055B1 KR 20010083316 A KR20010083316 A KR 20010083316A KR 100476055 B1 KR100476055 B1 KR 100476055B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- layer
- forming
- metal film
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000002161 passivation Methods 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 55
- 230000001681 protective effect Effects 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010408 film Substances 0.000 description 64
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 239000011521 glass Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 반사형 패널 제작시 패드영역의 구조를 변경하여 공정을 단순화시킬 수 있는 반사형 TFT LCD 패널 제조방법에 관한 것으로, TFT 영역, 커패시터 홀 영역, 게이트 패드 영역 그리고 팬 아웃 영역을 갖는 기판을 준비하는 단계와 상기 기판 상에 제 1 마스크를 이용하여 상기 TFT 영역에 게이트 전극을 형성함과 동시에 커패시터 홀 영역에 제 1 금속막을 형성하는 단계와 상기 제 1 금속막이 형성된 상기 기판 전 영역 상에 게이트 절연막을 형성하는 단계와 상기 게이트 절연막 상의 상기 TFT 영역에 제 2 마스크를 이용하여 활성층을 형성하는 단계와 상기 활성층이 형성된 상기 기판 상에 제 3 마스크를 이용하여 상기 TFT 영역에 소오스 및 드레인 전극을 형성함과 동시에 상기 커패시터 홀 영역에 공통라인과 팬 아웃 영역에 제 2 금속막을 형성하는 단계와 상기 소오스 및 드레인 전극과 상기 공통라인과 상기 제 2 금속막이 형성된 상기 기판 전 영역 상에 보호막을 형성하는 단계와 상기 보호막 전 영역 상에 유기절연막을 증착하는 단계와 상기 유기절연막을 선택적으로 패터닝하는 단계와 상기 소오스 및 드레인 전극과 상기 제 1 및 제 2 금속막이 노출되도록 제 4 마스크를 이용하여 상기 보호막을 식각하는 단계와 상기 소오스 및 드레인 전극과 상기 제 1 금속막과 연결되는 화소전극을 형성함과 동시에 상기 제 2 금속막 그리고 상기 게이트 패드 영역에 제 3 금속막을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 반사형 TFT LCD 패널 제조방법에 관한 것으로, 특히 반사형 패널 제작시 패드영역의 구조를 변경하여 공정을 단순화시킬 수 있는 반사형 TFT LCD 패널 제조방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 반사형 TFT LCD 패널 제조방법에 대하여 설명하기로 한다.
도 1a 내지 도 1f는 종래의 반사형 TFT LCD 패널 제조방법을 나타낸 공정 단면도이다.
도 1a에 도시한 바와 같이 TFT 영역, 커패시터 홀 영역, 게이트 패드 영역 그리고 팬 아웃(PAN OUT) 영역을 갖는 절연기판 예컨대 유리기판(11)상에 게이트용 금속막을 증착하고, 제 1 마스크를 이용한 식각 공정으로 상기 게이트용 금속막을 패터닝하여 TFT 영역, 게이트 패드 영역 그리고 팬 아웃 영역에 게이트 전극(12a, 12c, 12d)을 형성함과 동시에 커패시터 홀 영역에 제 1 금속막(12b)형성한다.
도 1b에 도시한 바와 같이 게이트 전극(12a,12c,12d)과 제 1 금속막(12b)이 형성된 유리기판(11) 전 영역 상에 게이트 절연막(13)을 형성하고, 상기 게이트 절연막(13)상에 도핑되지 않는 비정질 실리콘층(이하, a-Si층이라 칭함)과 도핑된 비정질실리콘층(이하, n+ a-Si층이라 칭함)을 차례로 증착한 후, 제 2 마스크를 이용한 식각 공정으로 상기 a-Si층과 n+ a-Si층을 선택적으로 식각하여 상기 TFT 영역에 활성층(14)을 형성한다.
도 1c에 도시한 바와 같이 활성층(14) 상부에 소오스 및 드레인 전극용 금속막을 증착하고, 제 3 마스크를 이용하여 상기 소오스 및 드레인 전극용 금속막을 선택적으로 식각하여 상기 TFT 영역에 소오스 및 드레인 전극(15a)을 형성함과 동시에 상기 커패시터 홀 영역에 공통라인(15b)을 형성하고, 상기 팬 아웃 영역에 제 2 금속막(15c)을 형성한다.
도 1d에 도시한 바와 같이 소오스 및 드레인 전극(15a)과, 공통라인(15b)과, 제 2 금속막(15c)이 형성된 유리기판(11) 전 영역 상에 보호막(16)을 형성한 후, 상기 보호막(16)상에 유기절연막(17)을 증착한다. 상기 유기절연막(17)을 선택적으로 패터닝한 후, 열처리 공정을 실시한다.
도 1e에 도시한 바와 같이 상기 유기절연막(17)을 제 4 마스크로 이용하여 상기 TFT 영역의 소오스 및 드레인 전극(15a)중 어느 하나가 노출되도록 제 1 콘택홀(18)을 형성하고, 상기 커패시터 홀 영역의 제 1 금속막(12b)이 노출되도록 제 2 콘택홀(19)을 형성하며, 상기 팬 아웃 영역의 게이트 전극(12d) 및 제 2 금속막(15c)이 노출되도록 제 3 콘택홀(20)을 동시에 형성한다. 이때, 상기 게이트 패드 영역의 보호막(17)은 식각되어 상기 게이트 전극(12c)이 노출된다.
도 1f에 도시한 바와 같이 상기 결과물 상부에 투명 금속막 예컨대, ITO 금속막을 증착하고 제 5 마스크를 이용하여 상기 ITO 금속막을 선택적으로 제거하여 상기 TFT 영역에 상기 소오스 및 드레인 전극(15a)중 어느 하나와 콘택되는 화소전극(21a)과 상기 커패시터 홀 영역에 제 1 금속막(12b)과 콘택되는 화소전극(21b)을 형성함과 동시에 상기 게이트 패드 영역에 게이트 전극(12c)과 콘택되는 제 3 금속막(21c)과 상기 팬 아웃 영역에 게이트 전극(12d) 및 제 2 금속막(15c)과 콘택되는 제 3 금속막(21d)을 동시에 형성한다.
그러나 상기와 같은 종래의 5 마스크를 이용한 반사형 TFT LCD 패널 제조방법에 있어서는 다음과 같은 문제점이 있었다.
레진을 패터닝한 후, 보호막을 패터닝하기 때문에 도 2와 같이 게이트 패드 영역의 게이트 전극(12c)이 노출되어 게이트 전극 식각액과 동일한 식각액을 사용하는 화소전극 형성을 위한 금속막 식각시 게이트 전극에 어택(attack)이 발생한다.
따라서, 오픈성 결함이 발생한다.
이를 해결하기 위하여 6 마스크를 이용한 반사형 TFT LCD 패널을 제조할 경우 6개의 마스크를 가지고 6번의 사진 식각 공정을 진행하여야 한다.
이때, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서 공정에 적용되는 마스크 수가 증대되면 반사형 TFT LCD 패널을 제조하는 비용이 이에 비례하여 상승한다.
그리고 6개의 마스크를 가지고 6번의 사진 식각 공정이 진행되므로 장비간 잦은 이동에 의한 공정시간 증가 등으로 공정이 매우 복잡하다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 5 마스크를 이용하여 오픈성 결함을 해결할 수 있는 반사형 TFT LCD 패널 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반사형 TFT LCD 패널 제조방법은 TFT 영역, 커패시터 홀 영역, 게이트 패드 영역 그리고 팬 아웃 영역을 갖는 기판을 준비하는 단계와; 상기 기판 상에 제 1 마스크를 이용하여 상기 TFT 영역에 게이트 전극을 형성함과 동시에 커패시터 홀 영역에 제 1 금속막을 형성하는 단계와; 상기 제 1 금속막이 형성된 상기 기판 전 영역 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상의 상기 TFT 영역에 제 2 마스크를 이용하여 활성층을 형성하는 단계와; 상기 활성층이 형성된 상기 기판 상에 제 3 마스크를 이용하여 상기 TFT 영역에 소오스 및 드레인 전극을 형성함과 동시에 상기 커패시터 홀 영역에 공통라인과 팬 아웃 영역에 제 2 금속막을 형성하는 단계와; 상기 소오스 및 드레인 전극과 상기 공통라인과 상기 제 2 금속막이 형성된 상기 기판 전 영역 상에 보호막을 형성하는 단계와; 상기 보호막 전 영역 상에 유기절연막을 증착하는 단계와; 상기 유기절연막을 선택적으로 패터닝하는 단계와; 상기 소오스 및 드레인 전극과 상기 제 1 및 제 2 금속막이 노출되도록 제 4 마스크를 이용하여 상기 보호막을 식각하는 단계와; 상기 소오스 및 드레인 전극과 상기 제 1 금속막과 연결되는 화소전극을 형성함과 동시에 상기 제 2 금속막 그리고 상기 게이트 패드 영역에 제 3 금속막을 형성하는 단계를 포함하여 이루어진다.
또한, 상기 화소전극은 Al 단일막, AlNd 단일막, Mo와Al이 차례로 적층된 이중막, Mo와AlNd이 차례로 적층된 이중막 중 하나를 사용하는 것이 바람직하다.
또한, 상기 보호막 식각시 상기 유기절연막을 동시에 에싱처리 하는 것이 바람직하다.
또한, 상기 보호막 식각 및 유기절연막 에싱처리 가스는 SF6, O2, He 혼합가스를 사용하는 것이 바람직하다.
또한, 상기 유기절연막 패터닝시 상기 게이트 패드 영역을 완전히 오픈시키는 것이 바람직하다.
또한, 상기 유기절연막 패터닝 후 열처리 공정을 추가하는 것이 바람직하다.
또한, 상기 열처리 공정은 150∼230℃에서 30분∼1시간 실시하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 반사형 TFT LCD 패널 제조방법에 대하여 보다 상세히 설명하기로 한다.
도 3a 내지 도 3f는 본 발명의 일실시예에 따른 반사형 TFT LCD 패널 제조방법을 나타낸 공정 단면도이다.
도 3a에 도시한 바와 같이, TFT 영역, 커패시터 홀 영역, 게이트 패드 영역 그리고 팬 아웃(PAN OUT) 영역을 갖는 절연기판 예컨대 유리기판(101)상에 게이트용 금속막을 증착하고, 제 1 마스크를 이용한 식각 공정으로 상기 게이트용 금속막을 패터닝하여 TFT 영역에 게이트 전극(102a)을 형성함과 동시에 커패시터 홀 영역에 제 1 금속막(102b)형성한다.
도 3b에 도시한 바와 같이, 게이트 전극(102a)과 제 1 금속막(102b)이 형성된 유리기판(101) 전 영역 상에 게이트 절연막(103)을 형성하고, 형성된 게이트 절연막(103) 상에 도핑되지 않는 비정질 실리콘층(이하, a-Si층이라 칭함)과 도핑된 비정질실리콘층(이하, n+ a-Si층이라 칭함)을 차례로 증착한 후, 제 2 마스크를 이용한 식각 공정으로 상기 a-Si층과 n+ a-Si층을 선택적으로 식각하여 상기 TFT 영역에 활성층(104)을 형성한다.
도 3c에 도시한 바와 같이, 활성층(104)이 형성된 TFT 영역에 소오스 및 드레인 전극용 금속막을 증착하고, 제 3 마스크를 이용하여 소오스 및 드레인 전극용 금속막을 선택적으로 식각하여 TFT 영역에 소오스 및 드레인 전극(105a)을 형성함과 동시에 커패시터 홀 영역에 공통라인(105b)을 형성하고, 상기 팬 아웃 영역에 제 2 금속막(105c)을 형성한다.
도 3d에 도시한 바와 같이, 소오스 및 드레인 전극(105a)과 공통라인(105b)과 제 2 금속막(105c)이 형성된 유리기판(101) 전 영역 상에 보호막(106)을 형성한 후, 형성된 보호막(106)상에 유기절연막(107)을 증착한다. 그런 다음, 유기절연막 (17)을 선택적으로 패터닝한 후, 열처리 공정을 실시한다. 유기절연막(107) 패터닝 시 게이트 패드 영역을 완전히 오픈시킨다.
이때, 유기절연막(107)을 패터닝한 후, 플라즈마 표면처리를 생략한다. 그리고 상기 열처리 공정은 150∼230℃ 사이의 온도에서 약 30분∼1시간 실시한다.
도 3e에 도시한 바와 같이, 유기절연막(107)을 제 4 마스크로 이용하여 보호막(106)을 선택적으로 식각하여 TFT 영역에 형성된 소오스 및 드레인 전극(105a)중 어느 하나가 노출되도록 제 1 콘택홀(108)을 형성하고, 커패시터 홀 영역에 형성된 제 1 금속막(102b)이 노출되도록 제 2 콘택홀(109)을 형성하며, 팬 아웃 영역에 형성된 제 2 금속막(105c)이 노출되도록 제 3 콘택홀(110)을 동시에 형성한다. 한편, 보호막(106) 식각 시 유기절연막(107)을 동시에 에싱 처리한다. 이때, 보호막(106) 식각 및 유기절연막(107) 에싱처리 가스는 SF6, O2, He 혼합가스를 사용한다.
도 3f에 도시한 바와 같이, 제 1, 제 2 및 제 3 콘택홀(108, 109, 110)이 형성된 유리기판(101) 전 영역 상에 화소전극용 금속막을 증착하고 제 5 마스크를 이용하여 화소전극용 금속막을 선택적으로 제거하여 TFT 영역에 소오스 및 드레인 전극(105a)중 어느 하나와 콘택되는 화소전극(111a)을 형성하고, 동시에 커패시터 홀 영역의 제 1 금속막(102b)과 TFT 영역에 형성된 화소전극(111a)과 콘택되는 화소전극(111b)을 형성한다. 또한, 게이트 패드 영역에 제 3 금속막(111c)을 형성함과 동시에 팬 아웃 영역에 형성된 제 2 금속막(105c)과 제 3 금속막(111c)과 콘택되는 제 3 금속막(111d)을 형성한다. 이때, 화소전극용 금속막은 Al의 단층막, AlNd의 단층막, Mo와Al이 차례로 적층된 이중막, Mo와AlNd이 차례로 적층된 이중막 중 하나를 사용한다.
즉, 도 4와 같이 게이트 패드 영역에 게이트 전극을 형성하지 않고 화소전극 형성 공정 시에 제 3 금속막(110c)으로 게이트 패드를 형성한다.
이상에서 설명한 바와 같이 본 발명의 반사형 TFT LCD 패널 제조방법에 의하면, 게이트 패드 영역에 게이트 전극을 형성하지 않고 화소전극 형성을 위한 공정에서 패드를 형성시킴으로서 게이트 전극의 오픈성 결함을 해결할 수 있는 효과가 있다.
따라서, 5 마스크를 이용하므로 공정을 단순화시킬 수 있다.
도 1a 내지 도 1f는 종래의 반사형 TFT LCD 패널 제조방법을 나타낸 공정 단면도
도 2는 종래의 반사형 TFT LCD의 게이트 패드 영역과 팬 아웃 영역을 나타낸 평면도
도 3a 내지 도 3f는 본 발명의 일실시예에 따른 TFT LCD 패널 제조방법을 나타낸 공정 단면도
도 4는 본 발명의 일실시예에 따른 반사형 TFT LCD의 게이트 패드 영역과 팬 아웃 영역을 나타낸 평면도
<도면의 주요 부분에 대한 부호의 설명>
101 : 유리기판 102a,102b : 게이트 전극
103 : 게이트 절연막 104 : 활성층
105a : 소오스 및 드레인 전극 105b : 공통라인
105c : 제 2 금속막 106 : 보호막
107 : 유기절연막 108 : 제 1 콘택홀
109 : 제 2 콘택홀 110 : 제 3 콘택홀
111a,111b : 화소전극 111c,111d : 제 3 금속막
Claims (7)
- TFT 영역, 커패시터 홀 영역, 게이트 패드 영역 그리고 팬 아웃 영역을 갖는 기판을 준비하는 단계와;상기 기판 상에 제 1 마스크를 이용하여 상기 TFT 영역에 게이트 전극을 형성함과 동시에 커패시터 홀 영역에 제 1 금속막을 형성하는 단계와;상기 제 1 금속막이 형성된 상기 기판 전 영역 상에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상의 상기 TFT 영역에 제 2 마스크를 이용하여 활성층을 형성하는 단계와;상기 활성층이 형성된 상기 기판 상에 제 3 마스크를 이용하여 상기 TFT 영역에 소오스 및 드레인 전극을 형성함과 동시에 상기 커패시터 홀 영역에 공통라인과 팬 아웃 영역에 제 2 금속막을 형성하는 단계와;상기 소오스 및 드레인 전극과 상기 공통라인과 상기 제 2 금속막이 형성된 상기 기판 전 영역 상에 보호막을 형성하는 단계와;상기 보호막 전 영역 상에 유기절연막을 증착하는 단계와;상기 유기절연막을 선택적으로 패터닝하는 단계와;상기 소오스 및 드레인 전극과 상기 제 1 및 제 2 금속막이 노출되도록 제 4 마스크를 이용하여 상기 보호막을 식각하는 단계와;상기 소오스 및 드레인 전극과 상기 제 1 금속막과 연결되는 화소전극을 형성함과 동시에 상기 제 2 금속막 그리고 상기 게이트 패드 영역에 제 3 금속막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반사형 TFT LCD 패널 제조방법.
- 제 1 항에 있어서,상기 화소전극은 Al 단일막, AlNd 단일막, Mo와Al이 차례로 적층된 이중막, Mo와AlNd이 차례로 적층된 이중막 중 하나를 사용하는 것을 특징으로 하는 반사형 TFT LCD 패널 제조방법.
- 제 1 항에 있어서,상기 보호막 식각시 상기 유기절연막을 동시에 에싱처리 하는 것을 특징으로 하는 반사형 TFT LCD 패널 제조방법.
- 제 3 항에 있어서,상기 보호막 식각 및 유기절연막 에싱처리 가스는 SF6, O2, He 혼합가스를 사용하는 것을 특징으로 하는 반사형 TFT LCD 패널 제조방법.
- 제 1 항에 있어서,상기 유기절연막 패터닝시 상기 게이트 패드 영역을 완전히 오픈시키는 것을 특징으로 하는 반사형 TFT LCD 패널 제조방법.
- 제 1 항에 있어서,상기 유기절연막 패터닝 후 열처리 공정을 추가하는 것을 특징으로 하는 반사형 TFT LCD 패널 제조방법.
- 제 6 항에 있어서,상기 열처리 공정은 150∼230℃에서 30분∼1시간 실시하는 것을 특징으로 하는 반사형 TFT LCD 패널 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0083316A KR100476055B1 (ko) | 2001-12-22 | 2001-12-22 | 반사형 액정표시소자의 박막트랜지스터 패널 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0083316A KR100476055B1 (ko) | 2001-12-22 | 2001-12-22 | 반사형 액정표시소자의 박막트랜지스터 패널 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030053563A KR20030053563A (ko) | 2003-07-02 |
| KR100476055B1 true KR100476055B1 (ko) | 2005-03-10 |
Family
ID=32212228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0083316A KR100476055B1 (ko) | 2001-12-22 | 2001-12-22 | 반사형 액정표시소자의 박막트랜지스터 패널 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100476055B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101252004B1 (ko) | 2007-01-25 | 2013-04-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR100899426B1 (ko) * | 2007-09-14 | 2009-05-27 | 삼성모바일디스플레이주식회사 | 유기 전계 발광표시장치 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980031762A (ko) * | 1996-10-31 | 1998-07-25 | 김광호 | Loc 패널의 아웃 리드 본딩패드와 팬 아웃부의 콘택구조 |
| KR20000066953A (ko) * | 1999-04-22 | 2000-11-15 | 김영환 | 액정 패널의 데이터 패드부 |
| KR20010066244A (ko) * | 1999-12-31 | 2001-07-11 | 구본준, 론 위라하디락사 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
-
2001
- 2001-12-22 KR KR10-2001-0083316A patent/KR100476055B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980031762A (ko) * | 1996-10-31 | 1998-07-25 | 김광호 | Loc 패널의 아웃 리드 본딩패드와 팬 아웃부의 콘택구조 |
| KR20000066953A (ko) * | 1999-04-22 | 2000-11-15 | 김영환 | 액정 패널의 데이터 패드부 |
| KR20010066244A (ko) * | 1999-12-31 | 2001-07-11 | 구본준, 론 위라하디락사 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030053563A (ko) | 2003-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8040452B2 (en) | Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island | |
| KR100333180B1 (ko) | Tft-lcd제조방법 | |
| US8497949B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR20000034859A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100653467B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| US8349737B2 (en) | Manufacturing method of array substrate using lift-off method | |
| KR101201310B1 (ko) | 반투과형 액정표시소자의 제조방법 | |
| KR100492727B1 (ko) | 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법 | |
| KR100623982B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| US8421096B2 (en) | Pixel structure and display panel | |
| KR100640213B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| JP5221082B2 (ja) | Ｔｆｔ基板 | |
| KR100658068B1 (ko) | 수직형 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR100476055B1 (ko) | 반사형 액정표시소자의 박막트랜지스터 패널 제조방법 | |
| KR100296112B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR910009039B1 (ko) | 비정질 실리콘 박막 트랜지스터의 제조방법 | |
| KR100507283B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| US6462793B1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR20020002655A (ko) | 박막 트랜지스터 액정표시 소자의 제조방법 | |
| KR100195253B1 (ko) | 다결정실리콘-박막트랜지스터의 제조방법 | |
| KR20020028014A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR101096721B1 (ko) | 콘택 배선 형성방법 및 이를 이용한 액정표시장치의제조방법 | |
| KR20060104146A (ko) | 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법 | |
| KR20020080866A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130305 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150216 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180222 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190226 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20200226 Year of fee payment: 16 |