KR101219931B1 - 기억 소자 및 메모리 - Google Patents

기억 소자 및 메모리 Download PDF

Info

Publication number
KR101219931B1
KR101219931B1 KR1020050103026A KR20050103026A KR101219931B1 KR 101219931 B1 KR101219931 B1 KR 101219931B1 KR 1020050103026 A KR1020050103026 A KR 1020050103026A KR 20050103026 A KR20050103026 A KR 20050103026A KR 101219931 B1 KR101219931 B1 KR 101219931B1
Authority
KR
South Korea
Prior art keywords
layer
memory
magnetization
current
storage
Prior art date
Application number
KR1020050103026A
Other languages
English (en)
Other versions
KR20060052359A (ko
Inventor
가즈히로 벳쇼
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20060052359A publication Critical patent/KR20060052359A/ko
Application granted granted Critical
Publication of KR101219931B1 publication Critical patent/KR101219931B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)

Abstract

기억 소자에 흘리는 전류의 극성을 바꾸지 않아도 정보의 기록을 가능하게 함으로써, 구조를 간소화할 수 있는 메모리를 제공한다. 기억층(5)의 아래에, 중간층(4)을 개재하여 자화 고정층(3)이 형성되고, 기억층(5)의 위에, 비자성층(6)을 개재하여, 자화의 방향이 적층 방향으로 고정되어 있는 구동층(7)이 형성되고, 적층 방향으로 전류를 흘림으로써, 기억층(5)의 자화 M2의 방향이 변화하고 기억층(5)에 대하여 정보의 기록이 행해지는 기억 소자(10)와, 이 기억 소자(10)에 대하여 적층 방향의 전류를 흘리는 전류 공급 수단을 구비하고, 전류 공급 수단으로부터 기억 소자(10)에 전류가 공급되는 시간의 길이에 의해, 기록되는 정보의 내용이 변하는 메모리를 구성한다.
기억 소자, 드레인 영역, 소스 영역, NMOS 트랜지스터

Description

기억 소자 및 메모리{STORAGE ELEMENT AND MEMORY}
도 1은 본 발명의 일 실시예의 메모리의 메모리 셀을 구성하는 기억 소자의 개략 구성도(단면도).
도 2는 도 1의 기억 소자를 이용한 메모리의 1개의 메모리 셀의 단면도.
도 3은 도 2의 메모리 셀의 상면도.
도 4는 기억층의 자기 모멘트가 우향일 때에 전류 펄스를 인가한 후의 자기 모멘트의 운동을 도시하는 도면이고, (a)는 기억층의 자기 모멘트의 시간 변화이고, (b)는 기억층의 자기 모멘트의 x축 방향의 성분의 시간 변화임.
도 5는 기억층의 자기 모멘트가 좌향일 때에 전류 펄스를 인가한 후의 자기 모멘트의 운동을 도시하는 도면이고, (a)는 기억층의 자기 모멘트의 시간 변화이고, (b)는 기억층의 자기 모멘트의 x축 방향의 성분의 시간 변화임.
도 6의 (a), (b)는 전류 펄스의 펄스폭의 변화에 대한 100㎱ 후의 기억층의 자화의 방향을 도시하는 도면.
도 7의 (a), (b)는 기억층의 자기 덤핑 상수를 0.03으로 한 경우의 전류 펄스의 펄스폭의 변화에 대한 100㎱ 후의 기억층의 자화의 방향을 도시하는 도면.
도 8은 본 발명의 또 다른 실시예의 메모리의 메모리 셀을 구성하는 기억 소자의 개략 구성도(단면도).
도 9는 스핀 트랜스퍼를 이용하여 정보의 기록을 하는 기억 소자의, 일반적인 구성의 개략 단면도.
도 10은 종래의 스핀 트랜스퍼를 이용한 메모리의 메모리 셀의 구조를 도시한 도면이고, (a)는 메모리 셀의 제1층의 배선층보다 하층을 나타낸 평면도, (b)는 메모리 셀의 상면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기초층
2 : 반강자성층
3 : 자화 고정층
4, 6 : 비자성층
5 : 기억층
7 : 구동층
8 : 캡층
10, 20 : 기억 소자
12 : 드레인 영역
13 : 소스 영역
14 : 게이트 전극
19N : NMOS 트랜지스터
WL : 워드선
BL : 비트선
SL : 센스선
비특허 문헌 1 : 일경 일렉트로닉스 2001.2.12호(제164페이지-171페이지)
비특허 문헌 2 : J.NaHas et al., IEEE/ISSCC 2004 Visulas Supplement, p.22
특허 문헌 1 : 일본 특개 2003-17782호 공보
본 발명은, 강자성층의 자화 상태를 정보로서 기억하는 기억층과, 자화의 방향이 고정된 자화 고정층으로 이루어져, 전류를 흘림으로써 기억층의 자화의 방향을 변화시키는 기억 소자, 및 이 기억 소자를 구비한 메모리에 관한 것으로, 불휘발성 메모리에 적용하기에 적합한 것이다.
정보 통신 기기, 특히 휴대 단말기 등의 개인용 소형 정보 기기의 비약적인 보급에 수반하여, 이것을 구성하는 메모리나 로직 등의 소자에는, 고집적화, 고속화, 저소비 전력화 등, 한층 더 고성능화가 요청되고 있다.
특히, 반도체 불휘발성 메모리의 고속화·대용량화는, 가동 부분의 존재 등의 이유에 의해 본질적으로 소형화·고속화·저소비 전력화가 곤란한 자기 하드디스크 등과 상보적인 기술로서, 또한 전원 투입과 동시에 오퍼레이션 시스템을 구동시키는 소위 「인스턴트·온」 등의 새로운 기능의 실현을 향하여, 점점 더 중요하 게 되어 있다.
불휘발성 메모리로서는, 반도체 플래시 메모리나 FeRAM(강유전체 불휘발 메모리) 등이 실용화되어 있고, 한층 더 고성능화에 항해서의 활발한 연구 개발이 행해지고 있다.
최근, 자성체를 이용한 새로운 불휘발성 메모리로서, 터널 자기 저항 효과를 이용한 MRAM(Magnetic Random Access Memory)의 개발 진척이 현저하여, 주목을 받고 있다(예를 들면, 비특허 문헌 1, 비특허 문헌 2 참조).
이 MRAM은, 정보의 기록을 하는 미소한 자기 메모리 소자를 규칙적으로 배치하여, 그 각각에 액세스할 수 있도록, 배선 예를 들면 워드선 및 비트선을 설치한 구조를 갖고 있다.
각각의 자기 메모리 소자는, 정보를 강자성체의 자화의 방향으로서 기록시키는 기억층을 가지고 구성된다.
그리고, 자기 메모리 소자의 구성으로서는, 전술한 기억층과, 터널 절연막(비자성 스페이서막)과, 자화의 방향이 고정된 자화 고정층으로 이루어진, 소위 자기 터널 접합(Magnetic Tunnel Junction: MTJ)을 이용한 구조가 채용되어 있다. 자화 고정층의 자화의 방향은, 예를 들면 반강자성층을 형성함으로써 고정할 수 있다.
이러한 구조에서는, 기억층의 자화의 방향과 자화 고정층의 자화의 방향과의 이루는 각도에 따라서, 터널 절연막을 흐르는 터널 전류에 대한 저항값이 변화하는, 소위 터널 자기 저항 효과를 발생하기 때문에, 이 터널 자기 저항 효과를 이용하여, 정보의 기입(기록)을 행할 수 있다. 이 저항값의 크기는, 기억층의 자화의 방향과 자화 고정층의 자화의 방향이 반평행일 때에 최대값이 되고, 평행일 때에 최소값이 된다.
이와 같이 구성한 자기 메모리 소자에서, 자기 메모리 소자에의 정보의 기입(기록)은, 워드선 및 비트선의 양방에 전류를 흘림으로써 발생하는 합성 전류 자계에 의해, 자기 메모리 소자의 기억층의 자화의 방향을 제어함으로써 행할 수 있다. 일반적으로는, 이 때의 자화의 방향(자화 상태)의 차이를, 「0」 정보와 「1」 정보과 각각 대응시켜서 기억시킨다.
한편, 기록된 정보의 판독은, 트랜지스터 등의 소자를 이용하여 메모리 셀의 선택을 하여, 자기 메모리 소자의 터널 자기 저항 효과를 이용하여, 기억층의 자화의 방향의 차이를 전압 신호의 차로서 검출함으로써, 기록된 정보를 검지할 수 있다.
이 MRAM을 다른 불휘발성 메모리와 비교한 경우, 최대의 특징은, 강자성체로 이루어지는 기억층의 자화의 방향을 반전시킴으로써, 「0」 정보와 「1」 정보를 재기입하기 위해서, 고속으로 또한 거의 무한(>1015회)의 재기입이 가능한 것이다.
그러나, MRAM에서는, 기록된 정보를 재기입하기 위해서, 비교적 큰 전류 자계를 발생시킬 필요가 있어, 어드레스 배선에 어느 정도 큰(예를 들면 수㎃ 정도) 전류를 흘려야 한다. 그 때문에 소비 전력이 커진다.
또한, MRAM에서는, 기입용 어드레스 배선과 판독용 어드레스 배선을 각각 필 요로 하기 때문에, 구조적으로 메모리 셀의 미세화가 곤란하였다.
또한, 소자의 미세화에 따라서, 어드레스 배선도 가늘게 되어, 충분한 전류를 흘리는 것이 어렵게 되는 문제나, 보자력이 커지기 때문에 필요해지는 전류 자계가 증대하여, 소비 전력이 증가하여 버리는 문제 등이, 발생하게 된다.
따라서, 소자의 미세화가 곤란했다.
따라서, 보다 적은 전류로 자화 반전이 가능한 구성으로서, 스핀 트랜스퍼에 의한 자화 반전을 이용하는 구성의 메모리가 주목받고 있다.
스핀 트랜스퍼에 의한 자화 반전은, 자성체의 내부를 통과하여 스핀 편극한 전자를 다른 자성체에 주입함으로써, 다른 자성체에 있어서 자화 반전을 일으키게 하는 것이다(예를 들면, 특허 문헌 1 참조).
즉, 자화의 방향이 고정된 자성층(자화 고정층)을 통과한 스핀 편극 전자가, 자화의 방향이 고정되지 않는 다른 자성층(자화 자유층)에 진입할 때에, 이 자성층의 자화에 토크를 부여한다고 하는 현상이다. 그리고, 임의의 임계값 이상의 전류를 흘리면, 자성층(자화 자유층)의 자화의 방향을 반전시킬 수 있다.
예를 들면, 자화 고정층과 자화 자유층을 갖는, 거대 자기 저항 효과 소자(GMR 소자)나 자기 터널 접합 소자(MTJ 소자)에 대하여, 그 막면에 수직인 방향으로 전류를 흘림으로써, 이들의 소자 중 적어도 일부의 자성층의 자화의 방향을 반전시킬 수 있다.
이에 의해, 자화 고정층과 자화 자유층(기억층)을 갖는 기억 소자를 구성하여, 기억 소자에 흘리는 전류의 극성을 바꿈으로써, 기억층의 자화의 방향을 반전 시켜, 「0」 정보와 「1」 정보와의 재기입을 행한다.
기록된 정보의 판독은, 자화 고정층과 자화 자유층(기억층) 사이에 터널 절연층을 형성한 구성으로 함으로써, MRAM과 같이 터널 자기 저항 효과를 이용할 수 있다.
그리고, 스핀 트랜스퍼에 의한 자화 반전은, 소자가 미세화되어도, 전류를 늘리지 않고서 자화 반전을 실현할 수 있는 이점을 갖고 있다.
자화 반전을 위해 기억 소자에 흘리는 전류의 절대값은, 예를 들면 0.1㎛ 정도의 스케일의 기억 소자로 1㎃ 이하이며, 더구나 기억 소자의 체적에 비례하여 감소하기 때문에, 스케일링상 유리하다.
더구나, MRAM에서 필요한 기록용 워드선이 불필요해지기 때문에, 메모리 셀의 구성이 단순하게 된다고 하는 이점도 있다.
스핀 트랜스퍼를 이용하여 정보의 기록을 하는 기억 소자의, 일반적인 구성의 개략 단면도를 도 9에 도시한다.
이 기억 소자(110)는, 하층에서, 기초층(101), 반강자성층(102), 자화 고정층(103), 비자성층(104), 기억층(105), 캡층(106)의 각층이 적층되어 구성되어 있다.
기억층(105)은, 일축 자기 이방성을 갖는 강자성체로 이루어지며, 이 기억층(105)의 자화 상태, 즉 기억층(105)의 자화 M112의 방향에 의해서, 기억 소자(110)에 정보를 기억시킬 수 있다.
또한, 기억층(105)의 아래에, 비자성층(104)을 개재하여, 강자성체로 이루어져 자화 M111의 방향이 고정되어 있는 자화 고정층(103)이 형성되어 있다. 도 9의 구성에서는, 자화 고정층(103)의 하층에 반강자성층(102)이 형성되어 있는 것에 의해, 이 반강자성층(102)의 작용에 의해 자화 고정층(103)의 자화 M111의 방향이 고정되어 있다.
이 기억 소자(110)에 대하여, 정보를 기입하는 때는, 기억층(105)의 막면에 수직인 방향, 즉 기억 소자의 적층 방향으로 전류를 흘려, 스핀 트랜스퍼에 의해 기억층(105)의 자화 M112의 방향을 반전시킨다.
여기서, 스핀 트랜스퍼에 의한 자화 반전에 대하여 간단히 설명한다.
전자는 두 가지의 스핀각(角) 운동량을 갖는다. 만약, 이들 2가지의 스핀각 운동량을, 각각 상향 및 하향으로 정의한다. 비자성체 내부에서는 양자가 동수이며, 강자성체 내부에서는 양자의 수에 차가 있다.
그리고, 도 9에 도시하는 기억 소자(110)에서, 자화 고정층(103) 및 기억층(105)에서, 서로의 자기 모멘트의 방향이 반평행 상태에 있어, 전자를 자화 고정층(103)으로부터 기억층(105)으로 이동시키는 경우에 대해 생각한다.
자화 고정층(103)을 통과한 전자는, 스핀 편극하고 있어, 스핀각 운동량의 상향과 하향의 수에 차가 발생하고 있다.
비자성층(104)의 두께가 충분히 얇고, 이 스핀 편극이 완화하여 통상의 비자성체에서의 비편극(상향과 하향이 동수) 상태로 되기 전에, 다른 쪽의 자성체인 기억층(105)에 도달하면, 자화 고정층(103) 및 기억층(105)의 자기 모멘트의 방향이 반평행 상태에 있고, 스핀 편극도의 부호가 반대로 되어 있는 것에 의해, 계(系)의 에너지를 내리기 위해서 일부의 전자는 반전, 즉 스핀각 운동량의 방향을 바꾸게 한다. 이 때, 계의 전각 운동량은 보존되어야 하기 때문에, 방향을 바꾼 전자에 의한 각 운동량 변화의 합계와 등가인 반작용이, 기억층(105)의 자기 모멘트에도 공급된다.
전류 즉 단위 시간에 통과하는 전자의 수가 적은 경우에는, 방향을 바꾸는 전자의 총수도 적기 때문에, 기억층(105)의 자기 모멘트에 발생하는 각 운동량 변화도 작지만, 전류가 증가하면, 많은 각 운동량 변화를 단위 시간 내에 부여할 수 있다. 각 운동량의 시간 변화는 토크이며, 토크가 임의의 임계값을 초과하면 기억층(105)의 자기 모멘트 M112는 반전을 개시하고, 그 일축 이방성에 의해 180도 회전한 바로 안정되게 된다. 즉, 반평행 상태로부터 평행 상태에의 반전이 발생한다.
한편, 자화 고정층(103) 및 기억층(105)에서, 서로의 자기 모멘트의 방향이 평행 상태에 있을 때, 전류를 반대로 기억층(105)으로부터 자화 고정층(103)으로 전자를 보내는 방향으로 흘리면, 이번은 자화 고정층(103)으로 반사될 때에 스핀 반전한 전자가 기억층(105)에 진입할 때에 토크를 부여하여, 반평행 상태로 반전시킬 수 있다.
단, 이 평행 상태로부터 반평행 상태로 반전시키는 경우에 필요한 전류량은, 반평행 상태로부터 평행 상태로 반전시키는 경우보다도 많아진다.
이와 같이, 기억층(105)에의 정보(0 정보/1 정보)의 기록은, 자화 고정층(103)으로부터 기억층(105)으로의 방향, 또는 그 역 방향으로, 각각의 극성에 대응하는 임의의 임계값 이상의 전류를 흘림으로써 행해진다.
또한, 기억층(105)에 기록된 정보의 판독은, 기억층(105)과 자화 고정층(103)과의 자기 모멘트의 상대 각도에 의존한 저항 변화, 즉 상호 평행한 경우에 최소 저항, 반평행하게 된 경우에 최대 저항으로 되는, 소위 자기 저항 효과를 이용하여 행할 수 있다. 자화 고정층(103)의 자화의 방향이, 기억층(105)의 자화의 방향이 기준으로 되기때문에, 자화 고정층(103)은 참조층으로도 칭한다.
구체적으로는, 기억 소자(110)에 대략 일정 전압을 인가하고, 그 때에 흐르는 전류의 대소를 검출함으로써, 정보의 판독을 행할 수 있다.
여기서는, 기억 소자(110)의 저항 상태와 정보와의 관계를, 저저항 상태를「1」 정보, 고저항 상태를 「0」 정보로 각각 규정한다.
또한, 도 9의 캡층(106)으로부터 기초층(101)을 향하여, 즉 상층에서 하층을 향하여, 전자를 이동시키는 전류를, 정극성의 전류로 규정한다. 이 때, 정극성의 전류를 흘리면, 전자가 캡층(106)으로부터 기초층(101)을 향하여, 즉 기억층(105)으로부터 자화 고정층(103)을 향하여 이동하기 때문에, 전술한 바와 같이, 자화 고정층(103)의 자화 M111과 기억층(105)의 자화 M112가 반평행한 방향으로 되고, 기억 소자(110)가 고저항 상태로 된다.
따라서, 「1」 정보(저저항 상태)를 기입하는 전류는 부극성, 「0」 정보(고저항 상태)를 기입하는 전류는 정극성이 된다.
전술한 스핀 트랜스퍼에 의한 자화 반전을 이용하여 메모리를 구성하는 경우 에는, 기억층에 정보를 기입할(「0」 정보와 「1」 정보로 재기입할) 때에, 전류의 극성(정극성 또는 부극성)을 바꾸어야 한다.
이 때문에, 메모리 셀을 선택하기 위해, 예를 들면, p형 트랜지스터 및 n형 트랜지스터로 이루어지는 트랜스퍼 게이트를 이용하여 메모리 셀을 구성한다.
여기서, 도 9의 기억 소자(110)을 이용하여 메모리 셀을 구성한 메모리의 하나의 메모리 셀에 대하여, 제1층의 배선층보다 하층을 나타낸 평면도를 도 10의 (a)에 도시하여, 상면도를 도 10의 (b)에 도시한다.
도 10의 (a) 및 도 10의 (b)에 도시한 바와 같이 NMOS 트랜지스터(119N) 및 PMOS 트랜지스터(119P)를, 소스끼리 및 드레인끼리로, 각각 제1층의 배선층(116A)를 통하여 전기적으로 접속함으로써, 선택용 트랜지스터가 구성되어 있다.
이에 의해, 이들 NMOS 트랜지스터(119N) 및 PMOS 트랜지스터(119P)에서, 소위 트랜스퍼 게이트가 구성된다.
그리고, 이 트랜스퍼 게이트에 의해, 기억 소자(110)에 전류를 흘리게 하거나, 기억 소자(110)에 전류가 흐르지 않게 하도록 스위칭할 수 있다.
PMOS 트랜지스터(119P)의 게이트 전극(114)은, 컨택트층(115G)을 통하여, 제1층의 배선층(116A)에 의해 형성된 워드선 WL에 접속되어 있다. NMOS 트랜지스터(119N)의 게이트 전극(114)은, 컨택트층(115G)을 통하여 워드선 WL에 접속되어 있다. 기억 소자(110)에 흘리는 전류의 온·오프에 대응하여, PMOS 트랜지스터(119P) 측의 워드선 WL과, NMOS 트랜지스터(119N) 측의 워드선 WL은, 한 쪽에 제어 신호가 공급되고, 다른 쪽에는 동일한 제어 신호를 인버터에 통과시킨 제어 신호가 공급된다.
이 메모리 셀에서는, 비트선 BL과 센스선 SL에 대하여, 플러스 또는 마이너스의 전위차를 부여하여, 워드선 WL에 전압을 인가하여 트랜스퍼 게이트를 온 상태로 함으로써, 기억 소자(110)의 적층 방향 중 어느 하나의 방향으로 전류를 흘릴 수 있다.
그러나, 이러한 2개의 트랜지스터(119N, 119P)으로 이루어지는 트랜스퍼 게이트를 이용한 구성의 메모리 셀이라고 하면, 트랜지스터 하나로 메모리 셀이 구성된, 소위 1Tr형의 다른 메모리와 비교하여, 구조나 회로가 복잡하게 된다.
또한, 메모리 셀마다 여분의 스페이스를 필요로 하기 위해서, 메모리의 고밀도화나 대용량화가 어렵게 된다.
전술한 문제의 해결을 위해, 본 발명에서는, 기억 소자에 흘리는 전류의 극성을 바꾸지 않아도 정보의 기록을 가능하게 함으로써, 구조를 간소화할 수 있는 기억 소자 및 메모리를 제공하는 것이다.
본 발명의 기억 소자는, 정보를 자성체의 자화 상태에 의해 유지하는 기억층을 갖고, 상기 기억층의 아래에, 중간층을 개재하여 자화 고정층이 형성되고, 적층 방향으로 전류를 흘림으로써, 상기 기억층의 자화의 방향이 변화하여, 상기 기억층에 대하여 정보의 기록이 행해지는 기억 소자로서, 상기 기억층의 위에, 비자성층을 개재하여, 자화의 방향이 적층 방향으로 고정되어 있는 구동층이 형성되어 있는 것이다.
본 발명의 메모리는, 정보를 자성체의 자화 상태에 의해 유지하는 기억층을 갖고, 상기 기억층의 아래에, 중간층을 개재하여 자화 고정층이 형성되고, 상기 기억층의 위에, 비자성층을 개재하여, 자화의 방향이 적층 방향으로 고정되어 있는 구동층이 형성되고, 적층 방향으로 전류를 흘림으로써, 상기 기억층의 자화의 방향이 변화하여, 상기 기억층에 대하여 정보의 기록이 행해지는 기억 소자와, 상기 기억 소자에 대하여, 상기 적층 방향의 전류를 흘리는 전류 공급 수단을 구비하고, 상기 전류 공급 수단으로부터 상기 기억 소자에 전류가 공급되는 시간의 길이에 의해, 기록되는 정보의 내용이 변하는 것이다.
전술한 본 발명의 기억 소자의 구성에 따르면, 정보를 자성체의 자화 상태에 의해 유지하는 기억층을 갖고, 이 기억층의 아래에 중간층을 개재하여 자화 고정층이 형성되어 있어, 적층 방향으로 전류를 흘림으로써, 기억층의 자화의 방향이 변화하여, 기억층에 대하여 정보의 기록이 행해지기 때문에, 적층 방향으로 전류를 흘려 스핀 트랜스퍼(스핀 주입)에 의한 정보의 기록을 할 수 있다.
또한, 기억층의 위에, 비자성층을 개재하여, 자화의 방향이 적층 방향으로 고정되어 있는 구동층이 형성되어 있는 것에 의해, 구동층은 자화의 방향이 적층 방향이기 때문에, 수직 자기 이방성을 갖고 있다. 이에 의해, 기억 소자의 적층 방향으로 전류를 흘리면, 구동층과 기억층 사이의 편극 전자의 이동(스핀 주입)에 의해, 기억층의 자화 벡터에 대하여 적층 방향의 힘을 부여하기 때문에, 기억층의 자화 벡터에 세차(歲差) 운동을 발생시켜, 자화의 방향을 변화시킬 수 있다. 그리고, 전류를 흘리는 시간에 의해서, 전류를 흘리기 전의 자화의 방향으로부터 반전시키거나, 혹은 반전시키지 않도록(전류를 흘리기 전과 동일한 방향으로 하도록) 제어하는 것이 가능하게 된다.
따라서, 전류의 극성을 바꾸지 않아도, 동일한 극성의 전류를 기억 소자에 흘리는 시간을 바꿈으로써, 「0」 및 「1」의 정보의 기록을 할 수 있게 된다.
전술한 본 발명의 메모리의 구성에 따르면, 정보를 자성체의 자화 상태에 의해 유지하는 기억층을 갖는 기억 소자와, 기억 소자에 대하여 그 적층 방향의 전류를 흘리는 전류 공급 수단(전극이나 배선, 전원 등)을 구비하고, 기억 소자가 상기 본 발명의 기억 소자의 구성인 것에 의해, 전류 공급 수단을 통하여 기억 소자의 적층 방향으로 전류를 흘려 스핀 트랜스퍼(스핀 주입)에 의한 정보의 기록을 할 수 있다.
또한, 전류 공급 수단으로부터 기억 소자에 전류가 공급되는 시간의 길이에 의해, 기록되는 정보의 내용이 변하는 구성이기 때문에, 전류 공급 수단으로부터 기억 소자에 흘리는 전류의 극성을 바꾸지 않아도, 동일한 극성의 전류만으로 「0」 및 「1」의 정보의 기록을 할 수 있다.
또한, 상기 본 발명의 기억 소자에서, 구동층이 2층 이상의 적층막으로 이루어져, 구동층의 기억층에 대향하는 쪽에 분극율이 보다 높은 재료로 이루어지는 층이 배치되어, 기억층과 대향하지 않는 측에 수직 자기 이방성이 보다 강한 재료로 이루어지는 층이 배치되어 있는 구성으로 하는 것도 가능하다.
이러한 구성으로 했을 때에는, 기억층에 대향하는 쪽의 분극율이 보다 높은 재료로 이루어지는 층(제1층)에 의해, 스핀 트랜스퍼(스핀 주입)의 효율을 높이는 수 있고, 또한 기억층과 대향하지 않는 측의 수직 자기 이방성이 보다 강한 재료로 이루어지는 층(제2층)에 의해, 기억층에 대향하는 쪽의 제1 층과의 상호 작용에 의해서, 제1 층의 자기 모멘트를 기억 소자의 적층 방향을 향할 수 있다. 이와 같이, 구동층을 구성하는 2층 이상의 층에 각각 역할을 분담시킬 수 있기 때문에, 구동층의 재료 선택의 폭을 넓힐 수 있게 되고, 또한 상호 작용을 이용하고 기억층의 자화의 방향을 용이하게 움직일 수 있기 때문에, 단층의 구동층에서는 실현 불가능한 저전류에서의 기록도 가능하게 된다.
(실시예)
우선, 본 발명의 구체적인 실시예의 설명에 앞서서, 본 발명의 개요에 대하여 설명한다.
본 발명은, 전술한 스핀 트랜스퍼(스핀 주입)에 의해, 기억 소자의 기억층의 자화의 방향을 반전시켜, 정보의 기록을 하는 것이다. 기억층은, 강자성층 등의 자성체에 의해 구성되고, 정보를 자성체의 자화 상태(자화의 방향)에 의해 유지하는 것이다.
스핀 주입에 의해 자성층의 자화의 방향을 반전시키는 기본적인 동작은, 거대 자기 저항 효과 소자(GMR 소자) 혹은 터널 자기 저항 효과 소자(MTJ 소자)로 이루어지는 기억 소자에 대하여, 그 막면에 수직인 방향(기억 소자의 각 층의 적층 방향)에, 임의의 임계값 이상의 전류를 흘리는 것이다.
본 발명에서는, 또한 종래의 기억층 및 자화 고정층(참조층) 외에, 기억층의 위에 비자성층을 개재하여, 자화의 방향이 적층 방향으로 거의 고정되어 있는, 즉 수직 자기 이방성을 갖는 구동층을 형성하여, 기억 소자를 구성한다.
그리고, 정보의 기록, 즉 기억층의 자화의 방향을 반전시키는 동작은, 구동층으로부터 기억층에 전자를 보내는 방향의 전류를 흘리는 것만으로 행하고, 기록을 위한 전류 극성의 반전은 행하지 않는다.
그리고, 기억층의 자화의 방향의 제어는, 전류를 공급하는 시간을 바꿈으로써 행한다.
이 원리에 대하여 설명한다.
구동층은, 수직 자기 이방성을 갖기 때문에, 기억 소자의 각 층의 적층 방향(z축 방향)에 평행한 자기 이방성을 갖고 있다.
이 수직 자기 이방성을 갖는 구동층으로부터, 기억층을 향하여 편극 전자를 공급하여 스핀 주입을 하면, 기억층의 자기 모멘트에 대하여, z축의 주위의 세차 운동을 여기한다.
그리고, 이 세차 운동을 어디에서 멈출지, 즉 언제 편극 전자의 공급을 멈출지에 의해서, 자화 용이축 방향(x축 방향)으로 안정되는 기억층의 자화의 방향이 상이하게 된다.
따라서, 기억 소자에 전류 펄스를 공급한 경우에, 전류 펄스의 펄스폭(시간)을 바꿈으로써, 기억층의 자화의 방향이 반전할지 반전하지 않을지를 제어하는 것이 가능하다.
자화 고정층(참조층), 기억층, 구동층을 분리하는 비자성층(중간층)에는, 스핀이 그 분극 정보를 잃게 되는 데 필요한 거리(스핀 확산 길이)가 긴 Cu 등의 비자성 금속막, 혹은 Al 산화막 등의 터널 절연막을 이용하는 것이 바람직하다.
기억 소자의 기억층에 기록된 정보를 판독하는 방법으로서는, 기억 소자의 기억층에 얇은 터널 절연층을 개재하여, 정보가 기준으로 되는 자화 고정층(참조층)을 형성하여, 터널 절연층을 개재하여 흐르는 강자성 터널 전류에 의해서 판독하여도 되고, 자기 저항 효과에 의해 판독하여도 된다.
또한, 기억층과 자화 고정층(참조층) 사이를 터널 절연층으로 하여, 구동층과 기억층의 사이를 비자성 금속층(비자성 도전층)으로서, 판독한 정보의 출력 신호가 기억층과 자화 고정층(참조층)으로 거의 결정되도록 구성하는 것이 바람직하다.
또한, 기억층의 자기 덤핑 상수를 0.03 이상으로 하면, 기억층의 자화의 방향이 변하는 펄스폭의 간격이 넓어지기 때문에, 정보의 기록의 동작의 마진을 넓게 취할 수 있다.
또한, 전술한, 펄스 전류를 공급하는 시간의 길이에 의해 기억층의 자화의 방향의 변화를 제어하는 기록 방법은, 특정한 정보(0 혹은 1)를 선택적으로 덮어쓰기하는 것이 아니기 때문에, 기록을 해야 되는 메모리 셀(기억 소자의 기억층)에 현재 기록되어 있는 정보가 「0」 혹은 「1」 중 어느 한쪽의 상태에 있는지를, 사전에 읽고 확인하고나서 기록을 하기 위한 회로(소위 Write-after-Read 회로)를 설치하여, 메모리를 구성한다.
이 회로를 이용하면, 기록 전 후의 정보의 내용이 동일하며, 기억층의 자화의 방향을 반전시킬 필요가 없는 경우에는, 기록 전류의 공급을 하지 않도록 하는 것이 가능하게 되기 때문에, 저소비 전력화가 가능하다.
계속해서, 본 발명의 구체적인 실시예를 설명한다.
본 발명의 일 실시예로서, 메모리의 메모리 셀을 구성하는 기억 소자의 개략 구성도(단면도)를 도 1에 도시한다.
이 기억 소자(10)는, 하층에서, 기초층(1), 반강자성층(2), 자화 고정층(3), 비자성층(4), 기억층(5)의 순으로, 각 층이 적층되어 이루어진다.
자화 고정층(3)의 밑으로 반강자성층(2)이 형성되어 있고, 이 반강자성층(2)에 의해, 자화 고정층(3)의 자화 M1의 방향이 고정된다. 도 1에서는 자화 고정층(3)의 자화 M1의 방향이, 우향으로 고정되어 있다.
기억층(5)은, 정보를 자화 상태 즉 기억층(5)의 자화 M2의 방향에 의해 유지하는 것이며, 자화 M2의 방향이 우향인지 좌향인지에 따라, 각각 정보를 보유할 수 있다.
또한, 기억층(5)과 자화 고정층(3) 사이에 비자성층(4)이 형성되어 있음으로써, 기억층(5)과 자화 고정층(3)에 의해, GMR 소자 또는 MTJ 소자가 구성된다. 이에 의해, 자기 저항 효과를 이용하여, 기억층(5)의 자화 M2의 방향을 검출할 수 있다.
즉, 기억층(5)의 자화 M2의 방향이, 자화 고정층(3)의 자화 M1의 방향(우향)에 대하여, 평행(우향)인 경우에는 전기 저항이 낮게 되고, 반평행(좌향)한 경우에는 전기 저항이 높게 되기 때문에, 자기 저항 효과를 이용하여, 기억층(5)의 자화 M2의 방향을 검출할 수 있다.
자화 고정층(3)이나 기억층(5)의 재료로서는, 특별히 한정은 없지만, 철, 니 켈, 코발트의 1종 혹은 2종 이상으로 이루어지는 합금 재료를 이용할 수 있다. 또한 Nb, Zr 등의 천이 금속 원소나, B 등의 경 원소를 함유시킬 수도 있다.
반강자성층(2)의 재료로서는, 철, 니켈, 백금, 이리듐, 로듐 등의 금속 원소와 망간과의 합금, 코발트나 니켈의 산화물 등을 사용할 수 있다.
비자성층(4)은, 비자성 도전층에 의해, 혹은 터널 배리어층 등의 절연층에 의해 구성한다. 비자성 도전층으로서는, 예를 들면 루테늄, 구리, 크롬, 금, 은 등이 사용할 수 있다. 터널 배리어층에서는, 산화 알루미늄 등의 절연 재료를 사용할 수 있다.
본 실시예에서는, 특히 기억 소자(10)의 기억층(5)의 위에, 비자성층(6)을 개재하여, 전술한, 자화의 방향이 적층 방향으로 거의 고정된 구동층(7)을 형성하고 있다.
즉, 도 1에 도시한 바와 같이 기억층(5) 위에, 또한 비자성층(6), 구동층(7), 캡층(8)이 적층되어, 기억 소자(10)가 구성되어 있다.
또한, 본 실시예에서는, 기억 소자(10)에 대하여, 캡층(8)으로부터 기초층(1)으로의 방향에, 즉 구동층(7)으로부터 기억층(5)으로의 방향에, 전자를 흘림으로써, 기억층(5)에 정보의 기록을 하고, 기록을 위한 전류 극성의 반전은 행하지 않는다. 그리고, 정보의 기록 시에 그 방향으로 전자가 흐르도록, 전극이나 배선, 전원 등의 전류 공급 수단을 구성한다.
이 때, 기록 전류 I는, 전자를 흘리는 방향과는 반대이며, 도면 중 화살표 9로 나타낸 바와 같이 기초층(1)으로부터 캡층(8)으로의 방향이 된다.
또한, 전류 공급 수단으로부터 전류를 공급하는 시간의 길이에 의해, 기억층(5)에 기록하는 정보(「0」 혹은 「1」)를 제어한다.
이에 의해, 전류 공급 수단으로부터 기억 소자(10)에 공급하는 전류의 극성을, 한 쪽만으로 할 수 있고, 선택 트랜지스터로서, NMOS 트랜지스터와 PMOS 트랜지스터의 양쪽을 설치할 필요가 없어지고, 어느 한 쪽을 설치하면 충분하게 된다.
다음으로, 본 실시예의 메모리의 개략 구성도(단면도)를 도 2에 도시한다. 이 도 2는, 메모리(기억 장치)를 구성하는 하나의 메모리 셀의 단면도를 나타내고 있다.
이 메모리는, 도 1에 도시한 기억 소자(10)에 의해, 메모리 셀이 구성되어 있다.
이 기억 소자(10)는, 전술한 바와 같이, 정보를 자화 상태 즉 자화 M2의 방향에 의해 유지하는 기억층(5)을 갖는다.
또한, 실리콘 기판 등의 반도체 기체(11)에, 각 메모리 셀을 선택하기 위한 선택용 트랜지스터를 구성하는, 드레인 영역(12), 소스 영역(13), 및 게이트 전극(14)이, 각각 형성되어 있다.
이 중, 게이트 전극(14)은, 도 2와는 상이한 단면에 있는 워드선 WL(도 3 참조)에 접속된다. 드레인 영역(12)은, 컨택트층(15D), 제1층의 배선층(16A), 매립 금속층(17)을 통하여, 제2층의 배선층(16B)으로 이루어지는 센스선 SL에 접속되어 있다. 소스 영역(13)은, 컨택트층(15S), 제1층의 배선층(16A), 제2층의 배선층(16B), 제3층의 배선층(16C) 및 각 배선층(16A, 16B, 16C)의 사이의 매립 금속층 (17)을 통하여, 기억 소자(10)에 접속되어 있다.
그리고, 기억 소자(10)는, 그 위의 제4층의 배선층(18)으로 이루어지는 비트선 BL에 접속되어 있다.
또한, 드레인 영역(12)을, 예를 들면 인접하는 2개의 메모리 셀의 각각의 선택용 트랜지스터에 공통되어 형성함으로써, 센스선 SL을 2개의 메모리 셀에 공통으로 할 수 있게 된다.
계속해서, 도 2의 1개의 메모리 셀에 대하여, 그 상면도를 도 3에 도시한다.
도 3에 도시한 바와 같이 NMOS 트랜지스터(19N)에만 따라서, 선택용 트랜지스터가 구성되어 있다.
그리고, 이 NMOS 트랜지스터(19N)에 의해, 기억 소자(10)에 전류를 흘리게 하거나, 기억 소자(10)에 전류가 흐르지 않게 하도록 스위칭할 수 있다.
NMOS 트랜지스터(19N)의 게이트 전극(14)은, 컨택트층(15G)을 통하여 워드선 WL에 접속되어 있다. 기억 소자(10)에 흘리는 전류의 온·오프에 대응하여, 워드선 WL에 제어 신호(전압)가 공급된다.
본 실시예의 메모리는, 도 2 및 도 3에 도시한 메모리 셀의 구성을 갖는 것에 의해, 비트선 BL과 센스선 SL에 대하여, 전위차를 부여하여, 워드선 WL에 전압을 인가하여 NMOS 트랜지스터(19N)을 온 상태로 함으로써, 기억 소자(10)의 적층 방향 중 어느 한 쪽의 방향으로만 전류를 흘릴 수 있다.
그리고, 도 3에 도시한 바와 같이 NMOS 트랜지스터(19N)에 의해서만 선택용 트랜지스터가 구성되어 있기 때문에, 도 10의 (a) 및 도 10의 (b)에 도시한, 2개의 트랜지스터(119N, 119P)에 의해 선택 트랜지스터가 구성된 경우에 비하여, 메모리 셀의 면적을 대폭 저감시킬 수 있게 된다.
여기서, 본 실시예의 메모리에 대하여, 도 1에 도시한 기억 소자(10)를 실제로 제작하여, 특성을 조사했다.
도 4의 (a)는, 도 1의 기억 소자(10)의 기억층(5)의 자기 모멘트가 x축 방향(자화 용이축 방향)의 우향인 상태에서, 1㎱(나노초; 이하 마찬가지임)의 펄스 전류를 인가하고, 그 후 전류를 차단한 경우의 자기 모멘트의 운동을 나타낸 것이다. 또한, 도 4의 (b)는 기억층의 자기 모멘트의 x축 성분 mx의 시간 변화를 나타낸 것이다.
도 5의 (a) 및 도 5의 (b)는, 반대로 기억층(5)의 자기 모멘트가 x축 방향의 좌향인 상태에서, 마찬가지로 1㎱의 펄스 전류를 인가하여, 그 후 전류를 차단한 경우의 자기 모멘트의 운동을 나타낸 것이다.
이와 같이, 1㎱의 펄스 전류에 의해, 기억층의 자화를, 우향으로부터 좌향으로, 좌향으로부터 우향으로, 각각 반전시켜지는 것이 표시되었다.
다음으로, 기억 소자(10)에 흘리는 펄스 전류의 펄스폭(시간)을 변화시키고, 100㎱ 후에 기억층(5)의 자화 M2가 어느 쪽을 향하고 있었는지를 조사하였다.
기억층(5)의 재료를 CoFeB 합금으로서, 그 포화 자화를 1[T], 자기 덤핑 상수를 0.01, 막 두께를 5㎚로 하고, 기억 소자(10)의 평면 형상을 단축 0.1㎛·장축 0.2㎛의 타원형상으로 하였다.
그리고, 기억 소자(10)에 흘리는 전류 I를, 600㎂와 650㎂로서, 각각의 전류 량에 대하여, 전류 펄스의 펄스폭에 의한 100㎱ 후의 기억층(5)의 자화 M2의 방향의 변화를 조사했다.
결과를 도 6의 (a) 및 도 6의 (b)에 도시한다. 도 6의 (a)는 전류 I=600㎂인 경우를 나타내고, 도 6의 (b)는 전류 I=650㎂인 경우를 나타내고 있다. 또한, 도 6의 종축 mx는, 기억층(5)의 자화 M2의 방향을 나타내고 있고, 실선은 초기 상태의 자화가 우향(mx=1)인 경우, 파선은 초기 상태가 좌향(mx=-1)인 경우를 나타내고 있다.
도 6의 (a)에 도시한 바와 같이 전류 I=600㎂인 경우에는, 펄스 전류의 펄스폭에 상관없이, 기억층(5)의 자화 M2의 방향이 변화하지 않는다.
한편, 도 6의 (b)에 도시한 바와 같이 전류 I=650㎂인 경우에는, 펄스 전류의 펄스폭에 의해, 기억층(5)의 자화 M2의 방향이 변화하지 않거나, 반전하거나, 동일한 방향으로 되돌아가거나 한다. 예를 들면, 펄스폭 0~0.9㎱에서는 자화의 방향이 변화하지 않고, 펄스폭 1~1.2㎱에서는 자화의 방향이 반전하고, 펄스폭 1.3㎱에서는 자화의 방향이 원래의 방향으로 되돌아가고, 펄스폭1.5㎱에서는 최종적으로 원래의 방향으로부터 반전한 방향이 된다.
즉, 600㎂와 650㎂ 사이에 존재하는 임계값을 초과하는 전류를 인가한 경우에는, 반전이 발생할지 혹은 발생하지 않을지는, 펄스 전류를 공급한 시간에 의존하여, 거의 주기적으로 변화한다.
즉, 반전을 일으키게 하고 싶은 경우에는, 도 6의 (b)에서 반전이 발생하는 시간 T(예를 들면 1.5㎱)의 펄스폭으로 펄스 전류 폭을 공급하도록 설정하면 된다. 이 때, 기억층(5)의 자화 M2의 방향의 초기 상태가 우향이든 좌향이든 반전하기 위해서, 전류의 극성을 초기 상태에 따라서 바꿀 필요는 없다.
전술한 본 실시예에 따르면, 기억 소자(10)의 기억층(5)의 위에, 비자성층(6)을 개재하여, 자화의 방향이 기억 소자(10)의 적층 방향으로 거의 고정되어, 수직 자기 이방성을 갖는 구동층(7)이 형성되어 있는 것에 의해, 기억 소자(10)의 적층 방향으로 전류를 흘리면, 구동층(7)과 기억층(5) 사이의 편극 전자의 이동(스핀 주입)에 의해, 기억층(5)의 자화 벡터에 대하여 적층 방향의 힘을 부여하기 때문에, 기억층(5)의 자화 벡터에 세차 운동을 발생시켜, 기억층(5)의 자화 M2의 방향을 변화시킬 수 있다.
그리고, 전류를 흘리는 시간에 의해서, 전류를 흘리기 전의 자화 M2의 방향으로부터 반전시키거나, 혹은 반전시키지 않거나 하도록(전류를 흘리기 전과 동일한 방향으로 하도록) 제어하는 것이 가능하게 된다.
따라서, 전류의 극성을 바꾸지 않아도, 동일한 극성의 전류 I를 기억 소자(10)에 흘리는 시간을 바꿈으로써, 「0」 및 「1」의 정보의 기록을 할 수 있게 된다.
이 때문에, 각 메모리 셀에 선택 트랜지스터를 설치하는 경우에, 기억 소자(10)에 흘리는 전류의 극성에 대응하여, 그 극성의 전류를 흘리기 쉬운 1개의 트랜지스터를 설치하면 된다.
이와 같이 선택 트랜지스터를 NMOS 트랜지스터(19N)만으로 구성할 수 있기 때문에, 선택 트랜지스터로서 2개의 트랜지스터로 이루어지는 트랜스퍼 게이트를 구성하고 있었던 메모리와 비교하여, 메모리 셀의 구성을 간소화하여, 메모리 셀의 사이즈를 축소화할 수 있다.
이에 의해, 기억 소자(10)로 이루어지는 메모리 셀을 다수 구성한 메모리에서, 기억 소자를 고밀도로 집적하는 것이 가능하게 된다. 즉, 메모리를 소형화하거나, 고밀도화하여 기억 용량을 크게 하거나 하는 것이 용이하게 가능하게 된다.
따라서, 본 실시예의 구성에 따르면, 고밀도의 불휘발성 메모리를 실현할 수 있다.
다음으로, 본 발명의 다른 실시예를 설명한다.
본 실시예에서는, 메모리 셀을 구성하는 기억 소자(10)의 기억층(5)의 자기 덤핑 상수 α를 0.03 이상으로 크게 하여, 메모리를 구성한다.
기억층(5)의 자기 덤핑 상수 α를 증대시키기 위해서는, 기억층에 Pt, Au 등의 원자량이 큰 원소나 희토류 원소를 첨가하는 방법이나, 이들의 원소 Pt, Au 등을 함유하는 층과 기억층을 적층시키는 등의 방법을 예로 든다.
또한, 기억 소자(10) 및 메모리의 그 밖의 구성은, 앞의 실시예와 마찬가지로 하기 때문에, 중복된 설명을 생략한다.
여기서, 기억층(5)의 자기 덤핑 상수 α의, 동작 마진에 대한 영향을 조사했다.
기억층(5)의 자기 덤핑 상수 α=0.03로서, 그 밖의 조건은 도 6에 측정 결과를 나타낸 것으로 마찬가지로 하여, 기억 소자(10)를 제작했다.
그리고, 기억 소자(10)에 흘리는 전류 I를, 700㎂와 750㎂로서, 각각의 전류 량에 대하여, 전류 펄스의 펄스폭에 의한 100㎱ 후의 기억층(5)의 자화 M2의 방향의 변화를 조사했다.
결과를 도 7의 (a) 및 도 7의 (b)에 도시한다. 도 7의 (a)는 전류 I=700㎂인 경우를 나타내고, 도 7의 (b)는 전류 I=750㎂인 경우를 나타내고 있다.
도 7의 (a) 및 도 7의 (b)에 도시한 바와 같이 α=0.03이라고 하면, 도 6의 (a) 및 도 6의 (b)에 도시한 α=0.01인 경우와 비교하여, 기록에 필요한 전류 펄스의 전류량 I는 약간 커지지만, 자화의 방향이 변화할 때의 펄스폭의 간격이 길어져 있기 때문에, 펄스폭의 변동에 대하여, 보다 큰 마진을 얻는 것이 가능하다.
따라서, 본 실시예에 따르면, 기억 소자(10)의 기억층(5)의 자기 덤핑 상수 α를 0.03 이상과 크게 한 것에 의해, 펄스폭의 변동에 대하여 보다 큰 마진을 얻을 수 있기 때문에, 정보의 기록의 동작을 안정적으로 행할 수 있다.
다음으로, 본 발명의 또 다른 실시예로서, 메모리의 메모리 셀을 구성하는 기억 소자의 개략 구성도(단면도)를 도 8에 도시한다.
본 실시예에서는, 도 8에 도시한 바와 같이 구동층(7)을 2층의 자성층(7A, 7 B)의 적층 구조로서, 기억 소자(20)를 구성한다.
2층의 자성층(7A, 7B) 중, 기억층(5)과 대향하는 자성층(7A)은, 스핀 트랜스퍼 효율을 향상시키기 위해서, 분극율이 크고, 편극도가 높은 전류를 공급할 수 있는 CoFe 등의 재료로 구성한다. 여기서, 이 자성층(7A)은, 단독으로 수직 자기 이방성을 가질 필요는 없다.
한편, 기억층(5)과 대향하지 않은 자성층(7B)에 대해서는, 수직 이방성이 강 한 FePt나 Co/Pt 다층막, 희토류 합금 등을 사용하여, 기억층(5)과 대향하는 자성층(7A)과의 상호 작용에 의해, 자성층(7A)의 자기 모멘트를 기억 소자(20)의 적층 방향을 향하는 것에 공헌시킨다.
이와 같이, 구동층(7)을 구성하는 2층의 자성층(7A, 7B)에 각각 역할을 분담시킴으로써, 구동층(7)의 재료 선택의 폭을 넓어지는 것이 가능해지고, 단독의 자성층에서는 실현 불가능한 저전류에서의 기록도 가능하게 된다.
그 밖의 구성은, 앞의 실시예의 기억 소자(10) 및 메모리와 마찬가지이기 때문에, 동일 부호를 붙여 중복된 설명을 생략한다.
전술한 본 실시예에 따르면, 기억 소자(20)의 구동층(7)이 2층(7A, 7B)의 적층막으로 이루어져, 구동층(7)의 기억층(5)에 대향하는 쪽에 분극율이 보다 높은 재료로 이루어지는 층(7A)이 배치되고, 기억층(5)과 대향하지 않는 측에 수직 자기 이방성이 보다 강한 재료로 이루어지는 층(7B)이 배치되어 있다.
이에 의해, 기억층(5)에 대향하는 쪽의 분극율이 보다 높은 재료로 이루어지는 층(7A)에 의해서, 스핀 트랜스퍼의 효율을 향상시킬 수 있다.
또한, 기억층(5)과 대향하지 않는 측의 수직 자기 이방성이 보다 강한 재료로 이루어지는 층(7B)에 의해, 층(7A)과의 상호 작용에 의해서, 층(7A)의 자기 모멘트를 기억 소자(20)의 적층 방향을 향할 수 있다.
이와 같이, 구동층(7)을 구성하는 2층의 자성층(7A, 7B)에 각각 역할을 분담시킬 수 있기 때문에, 구동층(7)의 재료 선택의 폭을 넓힐 수 있게 된다.
또한, 2층(7A, 7B)의 상호 작용을 이용하여, 기억층(5)의 자화 M2의 방향을 용이하게 움직일 수 있기 때문에, 단층의 구동층(7)으로서는 실현 불가능한 저전류에서의 기록도 가능하게 된다.
전술한 각 실시예에서의 기억 소자의 층 구성은, 그 본질적인 역할을 다 하는 범위에서 변경이 가능하다.
예를 들면, 자화 고정층으로서, 반강자성층과의 적층에 상관없이, 단독으로 충분히 큰 보자력을 갖는 강자성 재료를 이용하여도 된다.
또한, 기억층이나 자화 고정층을 구성하는 자성체층은, 단층의 자성체층에 한정되는 것이 아니라, 조성이 상이한 2층 이상의 자성체층을 직접 적층하거나, 2층 이상의 자성체층을 비자성층을 개재하여 적층한 적층 페리 구조로 하거나 하는 것도 가능하다.
그 외에, 각 층의 적층 순서나 층 구성과 전류의 방향과의 조합 등의 구성도, 전술한 각 실시예와는 상이한 구성으로 하는 것도 가능하다.
본 발명에서는, 기억층에 대하여, 자화의 방향이 적층 방향으로 거의 고정되어 있는 구동층이 적어도 형성되고, 기억 소자가 구성되어 있으면 된다.
본 발명은, 전술한 실시예에 한정되는 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위에서 기타 여러가지 구성을 취할 수 있다.
전술한 본 발명에 따르면, 전류의 극성을 바꾸지 않아도, 동일한 극성의 전류를 흘리는 시간을 바꿈으로써, 기억 소자의 기억층에 「0」 및 「1」의 정보의 기록을 할 수 있게 된다. 이 때문에, 각 메모리 셀에 선택 트랜지스터를 설치하는 경우에, 기억 소자에 흘리는 전류의 극성에 대응하여, 그 극성의 전류를 흘리기 쉬운 1개의 트랜지스터를 설치하면 된다.
이에 의해, 선택 트랜지스터를 단일의 트랜지스터(예를 들면 NMOS 트랜지스터)만으로 구성할 수 있기 때문에, 선택 트랜지스터로서 2개의 트랜지스터로 이루어지는 트랜스퍼 게이트를 구성하고 있었던 메모리와 비교하여, 메모리 셀의 구성을 간소화하여, 메모리 셀의 사이즈를 축소화할 수 있다.
이에 의해, 기억 소자로 이루어지는 메모리 셀을 다수 구성한 메모리에서, 기억 소자를 고밀도로 집적하는 것이 가능하게 된다. 즉, 메모리를 소형화하거나, 고밀도화하여 기억 용량을 크게 하거나 하는 것이 용이하게 가능하게 된다.
따라서, 본 발명에 따르면, 고밀도의 불휘발성 메모리를 실현할 수 있다.

Claims (5)

  1. 정보를 자성체의 자화 상태에 의해 유지하는 기억층을 갖고,
    상기 기억층의 아래에, 중간층을 개재하여 자화 고정층이 형성되고,
    적층 방향으로 전류를 흘림으로써, 상기 기억층의 자화의 방향이 변화하여, 상기 기억층에 대하여 정보의 기록이 행해지는 기억 소자로서,
    상기 기억층의 위에, 비자성층을 개재하여, 자화의 방향이 적층 방향으로 고정되어 있는 구동층이 형성되어 있는 것을 특징으로 하는 기억 소자.
  2. 제1항에 있어서,
    상기 중간층이 터널 절연층이며, 상기 비자성층이 비자성 도전층인 것을 특징으로 하는 기억 소자.
  3. 제1항에 있어서,
    상기 구동층이 2층 이상의 적층막으로 이루어지며, 상기 구동층의 상기 기억층에 대향하는 측에, 상기 기억층과 대향하지 않는 측보다 분극율이 보다 높은 재료로 이루어지는 층이 배치되고, 상기 기억층과 대향하지 않는 측에, 상기 기억층에 대향하는 측보다 수직 자기 이방성이 보다 강한 재료로 이루어지는 층이 배치되어 있는 것을 특징으로 하는 기억 소자.
  4. 정보를 자성체의 자화 상태에 의해 유지하는 기억층을 갖고,
    상기 기억층의 아래에, 중간층을 개재하여 자화 고정층이 형성되고,
    상기 기억층의 위에, 비자성층을 개재하여, 자화의 방향이 적층 방향으로 고정되어 있는 구동층이 형성되고,
    적층 방향으로 전류를 흘림으로써, 상기 기억층의 자화의 방향이 변화하여, 상기 기억층에 대하여 정보의 기록이 행해지는 기억 소자와,
    상기 기억 소자에 대하여, 상기 적층 방향의 전류를 흘리는 전류 공급 수단을 구비하고,
    상기 전류 공급 수단으로부터 상기 기억 소자에 전류가 공급되는 시간의 길이에 의해, 기록되는 정보의 내용이 변하는 것을 특징으로 하는 메모리.
  5. 제4항에 있어서,
    정보를 기록할 때에, 상기 전류 공급 수단으로부터 상기 기억 소자에 흘리는 전류의 극성이 한 쪽만인 것을 특징으로 하는 메모리.
KR1020050103026A 2004-11-01 2005-10-31 기억 소자 및 메모리 KR101219931B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00318464 2004-11-01
JP2004318464A JP4682585B2 (ja) 2004-11-01 2004-11-01 記憶素子及びメモリ

Publications (2)

Publication Number Publication Date
KR20060052359A KR20060052359A (ko) 2006-05-19
KR101219931B1 true KR101219931B1 (ko) 2013-01-08

Family

ID=36261615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050103026A KR101219931B1 (ko) 2004-11-01 2005-10-31 기억 소자 및 메모리

Country Status (3)

Country Link
US (1) US7313015B2 (ko)
JP (1) JP4682585B2 (ko)
KR (1) KR101219931B1 (ko)

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911832B2 (en) 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7573737B2 (en) * 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US9978413B2 (en) 2006-06-17 2018-05-22 Dieter Suess Multilayer exchange spring recording media
US20070297220A1 (en) * 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP4518049B2 (ja) * 2006-07-03 2010-08-04 ソニー株式会社 記憶装置
KR100813261B1 (ko) * 2006-07-13 2008-03-13 삼성전자주식회사 자구벽 이동을 이용한 반도체 장치
KR100745767B1 (ko) * 2006-07-25 2007-08-02 삼성전자주식회사 자구벽 이동을 이용한 반도체 장치
KR100799097B1 (ko) * 2006-09-06 2008-01-29 한국기초과학지원연구원 하이브리드 소자
JP2008112841A (ja) 2006-10-30 2008-05-15 Tdk Corp 磁気抵抗効果素子、薄膜磁気ヘッド、基体、ウェハ、ヘッドジンバルアセンブリ、ハードディスク装置
US7508042B2 (en) * 2006-12-22 2009-03-24 Magic Technologies, Inc. Spin transfer MRAM device with magnetic biasing
JP2008192916A (ja) 2007-02-06 2008-08-21 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
WO2008101545A1 (en) * 2007-02-21 2008-08-28 Commissariat A L'energie Atomique Spin-transfer torque oscillator
JP5397902B2 (ja) * 2007-03-16 2014-01-22 国立大学法人東北大学 スピン緩和変動方法、スピン流検出方法、及び、スピン緩和を利用したスピントロニクスデバイス
JP4874884B2 (ja) 2007-07-11 2012-02-15 株式会社東芝 磁気記録素子及び磁気記録装置
US20090289289A1 (en) * 2007-10-05 2009-11-26 Northern Lights Semiconductor Corp. Dram cell with magnetic capacitor
US20090090946A1 (en) * 2007-10-05 2009-04-09 James Chyi Lai Dram cell with magnetic capacitor
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
WO2009078202A1 (ja) * 2007-12-19 2009-06-25 Fuji Electric Holdings Co., Ltd. 磁気メモリー素子、その駆動方法及び不揮発性記憶装置
JP5260040B2 (ja) * 2007-12-19 2013-08-14 株式会社日立製作所 単一方向電流磁化反転磁気抵抗効果素子と磁気記録装置
JP5224803B2 (ja) * 2007-12-26 2013-07-03 株式会社日立製作所 磁気メモリ及び磁気メモリの書き込み方法
KR101550080B1 (ko) 2008-02-08 2015-09-03 아이아이아이 홀딩스 3, 엘엘씨 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억 장치
JP5283922B2 (ja) 2008-02-14 2013-09-04 株式会社東芝 磁気メモリ
US8508985B2 (en) 2008-05-28 2013-08-13 Hitachi, Ltd. Magnetic memory cell and magnetic random access memory
JP5387990B2 (ja) 2008-06-25 2014-01-15 富士電機株式会社 磁気メモリ素子とその駆動方法及び不揮発記憶装置
US7935435B2 (en) 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US8134864B2 (en) * 2008-08-14 2012-03-13 Regents Of The University Of Minnesota Exchange-assisted spin transfer torque switching
WO2010064476A1 (ja) 2008-12-02 2010-06-10 富士電機ホールディングス株式会社 磁気メモリー素子及び不揮発性記憶装置
EP2375464B1 (en) 2008-12-22 2014-09-10 Fuji Electric Co., Ltd. Magnetoresistive element and memory device using same
WO2010134378A1 (ja) 2009-05-19 2010-11-25 富士電機ホールディングス株式会社 磁気メモリ素子およびそれを用いる記憶装置
US8406041B2 (en) 2009-07-08 2013-03-26 Alexander Mikhailovich Shukh Scalable magnetic memory cell with reduced write current
US9171601B2 (en) 2009-07-08 2015-10-27 Alexander Mikhailovich Shukh Scalable magnetic memory cell with reduced write current
US8102703B2 (en) * 2009-07-14 2012-01-24 Crocus Technology Magnetic element with a fast spin transfer torque writing procedure
EP2479787B1 (en) 2009-09-17 2020-04-29 III Holdings 3, LLC Magnetoresistive element and non-volatile semiconductor memory device using same
US8508973B2 (en) * 2010-11-16 2013-08-13 Seagate Technology Llc Method of switching out-of-plane magnetic tunnel junction cells
CN103299370B (zh) * 2010-11-17 2016-01-20 纽约大学 双极性自旋转移切换
US8644055B2 (en) 2010-12-09 2014-02-04 Infineon Technologies Ag Nonvolatile memory with enhanced efficiency to address asymetric NVM cells
EP2477227B1 (en) 2011-01-13 2019-03-27 Crocus Technology S.A. Magnetic tunnel junction comprising a polarizing layer
JP5732894B2 (ja) * 2011-02-17 2015-06-10 富士通株式会社 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
US9142758B2 (en) * 2011-06-14 2015-09-22 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction configured for precessional switching using a bias structure
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9159350B1 (en) * 2014-07-02 2015-10-13 WD Media, LLC High damping cap layer for magnetic recording media
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
WO2018063177A1 (en) * 2016-09-28 2018-04-05 Intel Corporation Spin transfer torque memory device having a pmos transistor coupled to a spin transfer torque element
US9886977B1 (en) 2016-12-22 2018-02-06 Western Digital Technologies, Inc. Dual cap layers for heat-assisted magnetic recording media
CN108461101B (zh) * 2017-02-17 2021-08-27 中电海康集团有限公司 存储单元与存储器
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US20190296220A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010062464A (ko) * 1999-12-16 2001-07-07 니시무로 타이죠 자기 메모리 장치
KR20040002751A (ko) * 2002-06-26 2004-01-07 소니 가부시끼 가이샤 자기 저항 효과 소자 및 자기 메모리 장치
JP2004153070A (ja) * 2002-10-31 2004-05-27 Nec Corp 磁気ランダムアクセスメモリ，及びその製造方法
JP2004221288A (ja) * 2003-01-15 2004-08-05 Sony Corp 磁気メモリ装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817998B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
JP2002314167A (ja) * 2001-04-16 2002-10-25 Sony Corp 巨大磁気抵抗効果素子、磁気抵抗効果型ヘッド、薄膜磁気メモリ、並びに薄膜磁気センサ
JP3849460B2 (ja) * 2001-05-29 2006-11-22 ソニー株式会社 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッド
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
JP2004031547A (ja) * 2002-06-25 2004-01-29 Alps Electric Co Ltd 磁気検出素子及びその製造方法
JP4371781B2 (ja) * 2002-11-26 2009-11-25 株式会社東芝 磁気セル及び磁気メモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010062464A (ko) * 1999-12-16 2001-07-07 니시무로 타이죠 자기 메모리 장치
KR20040002751A (ko) * 2002-06-26 2004-01-07 소니 가부시끼 가이샤 자기 저항 효과 소자 및 자기 메모리 장치
JP2004153070A (ja) * 2002-10-31 2004-05-27 Nec Corp 磁気ランダムアクセスメモリ，及びその製造方法
JP2004221288A (ja) * 2003-01-15 2004-08-05 Sony Corp 磁気メモリ装置

Also Published As

Publication number Publication date
US7313015B2 (en) 2007-12-25
US20060092696A1 (en) 2006-05-04
JP2006128579A (ja) 2006-05-18
JP4682585B2 (ja) 2011-05-11
KR20060052359A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
KR101219931B1 (ko) 기억 소자 및 메모리
KR101202098B1 (ko) 메모리
KR101357929B1 (ko) 메모리
US8976577B2 (en) High density magnetic random access memory
JP4380707B2 (ja) 記憶素子
US8842465B2 (en) Memory element and memory apparatus
US9105831B2 (en) Nonvolatile magnetic element and nonvolatile magnetic device
CN103151454A (zh) 存储元件和存储设备
JP7267623B2 (ja) 磁気抵抗効果素子及び磁気メモリ
KR20100094974A (ko) 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치
KR20080040566A (ko) 기억 소자와 메모리
KR101607357B1 (ko) 자기 메모리 소자 및 불휘발성 기억장치
KR101231288B1 (ko) 자기 메모리 셀 및 자기 랜덤 액세스 메모리
JP4438806B2 (ja) メモリ
CN110366756B (zh) 磁存储器、半导体装置、电子设备和读取磁存储器的方法
KR20200099583A (ko) 자기 저항 효과 소자 및 자기 메모리
JP2005223086A (ja) 磁気記憶素子及びその駆動方法、磁気メモリ
WO2005020327A1 (ja) 磁気記憶セルおよび磁気メモリデバイス
JP2008211059A (ja) 記憶素子、メモリ
JP2008084950A (ja) 記憶素子、メモリ
JP2001256773A (ja) 磁気メモリセルのアクセス方法及び磁気メモリセル
WO2006035943A1 (ja) 磁気メモリ
JP2012028798A (ja) メモリ
JP2008205186A (ja) 記憶素子、メモリ
JP2010021584A (ja) 記憶素子、メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181220

Year of fee payment: 7