KR101186102B1 - 표시장치의 구동회로 - Google Patents

표시장치의 구동회로 Download PDF

Info

Publication number
KR101186102B1
KR101186102B1 KR1020110024479A KR20110024479A KR101186102B1 KR 101186102 B1 KR101186102 B1 KR 101186102B1 KR 1020110024479 A KR1020110024479 A KR 1020110024479A KR 20110024479 A KR20110024479 A KR 20110024479A KR 101186102 B1 KR101186102 B1 KR 101186102B1
Authority
KR
South Korea
Prior art keywords
signal
driving
driving chip
communication
enable signal
Prior art date
Application number
KR1020110024479A
Other languages
English (en)
Other versions
KR20120106397A (ko
Inventor
김영기
홍나라
김혜란
나준호
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020110024479A priority Critical patent/KR101186102B1/ko
Priority to US13/422,961 priority patent/US9129551B2/en
Publication of KR20120106397A publication Critical patent/KR20120106397A/ko
Application granted granted Critical
Publication of KR101186102B1 publication Critical patent/KR101186102B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 하나의 디스플레이 패널에 대응하여 다수의 구동칩이 데이지 체인 방식으로 연결된 표시장치에서, 구동칩들의 직렬통신이 정상적으로 완료되지 않거나 정상적으로 동작하지 않을 때 화상 데이터의 출력을 차단하여 이상 화면이 디스플레이되는 것을 방지할 수 있도록 한 기술에 관한 것이다.
이를 위해 본 발명은, 초기화 시점에서 메모리와의 직렬통신이 성공적으로 완료되면 제2구동칩으로 제1인에이블 신호를 제공하고, 상기 제2구동칩으로부터 제2인에이블신호가 수신되면 내부 오실레이터의 클럭을 이용하여 화상데이터를 생성하는 첫째 단의 구동칩; 상기 제1인에이블 신호가 수신된 후 상기 메모리와의 직렬통신이 성공적으로 완료되면 마지막 단의 구동칩으로 상기 제1인에이블 신호를 제공하고, 상기 제2인에이블신호가 수신되면 내부 오실레이터의 클럭을 이용하여 화상데이터를 생성하는 중간 단의 구동칩; 상기 중간 단의 구동칩으로부터 상기 제1인에이블신호가 수신된 후 상기 메모리와의 직렬통신이 성공적으로 완료되면 상기 중간 단의 구동칩으로 제2인에이블신호를 제공함과 아울러, 내부 오실레이터의 클럭을 이용하여 화상데이터를 생성하는 마지막 단의 구동칩을 포함한다.

Description

표시장치의 구동회로{A DRIVING CIRCUIT OF DISPLAY DEVICE}
본 발명은 디스플레이 패널을 구동하는 표시장치의 구동회로에 관한 것이다.
근래 들어, 액정표시장치(LCD), 피디피(PDP), 유기발광다이오드(OLED) 패널 등과 같은 평판 표시 장치가 널리 보급되어 사용되고 있다.
도 1은 종래 기술에 의한 표시장치의 블록도이다.
도 1을 참조하면, 종래 기술에 의한 표시장치는 하나의 타이밍 제어 칩(100)과 복수의 소스드라이버 칩(Source Driver IC)(110A-110D)을 포함한다.
타이밍 제어 칩(100)은 직렬 데이터(Serial Data) 전송을 위한 데이터라인(SDA) 및 직렬 클럭(Serial Clock) 전송을 위한 클럭라인(SCL)에 연결되어 초기화 단계 등에서 I2C(Inter-Integrated Circuit) 통신을 통해 메인보드 상의 이이피롬(도면에 미표시)으로부터 초기화정보를 참조한다.
타이밍 제어 칩(100)은 I2C 통신에 성공하면, 내부 오실레이터의 클럭을 이용하여 생성한 화상 데이터(예: 블랙 데이터)와 인에이블신호를 복수의 소스드라이버 칩(110A-110D)에 제공한다. 타이밍 제어 칩(100)은 I2C 통신에 실패하면, 소스드라이버 칩(110A-110D) 모두에게 인에이블신호를 제공하지 않는다.
종래 표시장치의 타이밍 제어 칩(100)은 I2C 통신 성공여부에 따라 복수의 소스드라이버 칩(110A-110D) 모두를 구동시키거나 구동시키지 않게 하므로, 정상신호가 입력되지 않는 경우 디스플레이 패널(120)에 부자연스러운 블랙화면이 표시되는 일이 발생되지 않는다.
최근 들어, 표시장치에 대한 대형화 및 슬림화 요구에 부응하기 위하여, 타이밍 제어 칩과 소스드라이버 칩이 하나로 병합되어 복합 기능을 수행하는 구동칩이 개발되고 있다. 복합 기능 구동칩은 자체적으로 내부에 오실레이터를 구비하고 오실레이터로부터 발생되는 클럭을 이용하여 타이밍 제어기능 및 소스 드라이버 구동기능을 수행한다. 디스플레이 패널을 구동하기 위해 복합 기능 구동칩은 데이지 체인 방식으로 연결되어 사용되는 데, 각각의 구동칩은 모두 클럭을 발생하는 마스터 칩으로 동작할 수 있다.
초기화 단계 등에서 복수의 구동칩은 I2C 통신을 통해 이이피롬으로부터 초기화 정보를 참조한다. 이 때, 다른 구동칩들은 I2C 통신에 성공하였으나, 어느 하나의 구동칩이 I2C 통신에 실패하면 I2C 통신에 실패한 구동칩은 다른 구동칩과 달리 디스플레이 패널에 화상 데이터(예: 블랙 데이터)를 출력하지 못하게 되어 디스플레이 패널에 이상 화면(부자연스러운 블랙화면)이 나타나는 문제점이 있다.
따라서, 본 발명의 목적은 디스플레이 패널 구동을 위한 구동칩들이 데이지 체인 방식으로 연결된 표시장치에서, 구동칩들의 직렬통신이 정상적으로 완료되지 않거나, 구동칩들 중 적어도 어느 하나가 정상적으로 동작하지 않을 때 화상 데이터의 출력을 차단하는 표시장치의 구동회로를 제공함에 있다.
본 발명의 목적들은 앞에서 언급한 목적으로 제한되지 않는다. 본 발명의 다른 목적 및 장점들은 아래 설명에 의해 더욱 분명하게 이해될 것이다.
상기와 같은 목적을 달성하기 위한 본 발명은, 디스플레이 패널에 화상데이터를 전송하는 표시장치의 구동회로에 있어서, 타이밍 구동칩과 소스 구동칩이 하나의 칩으로 병합되고 공통의 통신라인을 통해 메모리와 직렬통신을 수행하여 상기 디스플레이 패널의 구동정보를 획득하는 복수의 구동칩을 포함하고, 상기 복수의 구동칩은 마스터 구동칩과 복수의 슬레이브 구동칩을 포함하고, 초기화 시점에서 상기 각 구동칩들이 상기 메모리와 통신을 수행하여 정상적으로 통신을 완료할 때 일방향으로 제1인에이블신호를 전송하는 동작을 순차적으로 수행하고, 마지막 단의 구동칩에서 상기 제1인에이블신호를 수신한 후 상기 메모리와 통신을 수행하여 정상적으로 통신을 완료할 때 상기 일방향과 반대인 타방향으로 제2인에이블신호를 전송함과 아울러 화상데이터를 생성하여 상기 디스플레이 패널에 전송하고, 상기 마지막 단의 구동칩 이외의 구동칩들이 상기 제1인에이블신호를 전송하는 반대 순서로 상기 제2인에이블신호를 순차적으로 수신하며 수신 순서대로 화상데이터를 생성하여 상기 디스플레이 패널에 전송한다.
상기 복수의 구동칩은 데이지 체인 방식으로 연결된다.
상기 복수의 구동칩은 I2C 방식이나 SPI(Serial Peripheral Interface) 규약으로 직렬통신을 수행한다.
상기 마지막 단의 구동칩에서 제공되는 제2인에이블 신호가 별도의 신호선을 통해 제1구동칩과 제2구동칩에 전달된다.
상기 복수의 구동칩들은 미리 설정된 우선순위에 따라 상기 메모리와 통신한다.
상기 초기화 시점은 전원이 인가되고 정상신호가 입력되지 않는 시점이나, 전원이 인가되고 정상 동작 범위를 벗어나는 비정상 신호가 들어오는 시점을 포함한다.
상기 화상데이터는 블랙데이터를 포함한다.
상기와 같은 목적을 달성하기 위한 또 다른 본 발명은, 타이밍 구동칩과 소스 구동칩이 하나의 칩으로 병합되고 메모리와 직렬통신을 통해 구동정보를 획득하여 디스플레이 패널에 화상데이터를 전송하는 표시장치의 구동회로에 있어서, 초기화 시점에서 메모리와의 직렬통신이 성공적으로 완료되면 인접된 다른 구동칩으로 제1인에이블 신호를 전송하고, 모든 구동칩들의 상기 직렬통신이 성공적으로 완료되었음을 알리는 제2인에이블 신호가 상기 인접된 다른 구동칩으로부터 수신될 때, 상기 수신된 제2인에이블신호를 상기 인접된 다른 구동칩의 반대방향에 위치한 또 다른 구동칩에 전달함과 아울러, 내부 오실레이터의 클럭을 이용하여 화상데이터를 생성하여 상기 디스플레이 패널에 전송하는 구동칩을 포함한다.
상기 구동칩은, 신호처리부로부터 공급되는 I2C인에이블신호(I2C_EN)에 응답하여 상기 메모리와 직렬통신을 수행하는 송수신부; 상기 송수신부에서 직렬통신이 성공적으로 완료되었는지 검출하여 그에 따른 검출신호(DETECT)를 출력하는 검출부; 상기 송수신부로부터 제공되는 구동정보를 저장하고, 소스구동부 및 타이밍제어부에 구동정보를 제공하는 레지스터; 상기 신호처리부에서 제공되는 소스드라이버 온신호(SD_ON)에 응답하여 화상데이터를 생성하는 소스구동부; 상기 소스 구동부의 구동에 필요한 타이밍 신호를 제공하는 타이밍제어부; 전원이 인가되기 시작하는 초기화 단계에서 미리 설정된 우선순위를 참고하여 자신이 1순위로 설정되어 있으면, 상기 송수신부를 인에이블시킨 후 상기 검출부로부터 직렬통신 완료 통보를 받고 제1인에이블신호를 생성하여 다음 단의 구동칩에 제공하며, 상기 인접된 다른 구동칩으로부터 상기 제2인에이블신호가 수신될 때 상기 소스드라이버 온신호(SD_ON)를 생성하는 신호처리부를 포함한다.
상기 신호처리부는, 상기 메모리와 직렬통신의 우선순위를 결정하는 칩선택신호 CS[0],CS[1]와 인접된 다른 구동칩으로부터 제공되는 제1인에이블 입력신호(PRE_EN1)를 연산하여 I2C인에이블신호(I2C_EN)를 생성하고, 상기 I2C인에이블신호(I2C_EN), 검출신호(DETECT) 및 상기 칩선택신호 CS[0],CS[1]를 연산하여 제1인에이블 출력신호(NEXT_EN1)를 생성하고, 상기 I2C인에이블신호(I2C_EN), 상기 칩선택신호 CS[0],CS[1] 및 검출신호(DETECT)를 연산하여 제2인에이블 출력신호(NEXT_EN2)를 생성하고, 상기 제2인에이블 출력신호(NEXT_EN2) 및 제2인에이블 입력신호(PRE_EN2)를 연산하여 소스드라이버 온신호(SD_ON)를 생성한다.
본 발명은 디스플레이 패널 구동을 위한 구동칩들이 데이지 체인 방식으로 연결된 표시장치에서, 구동칩들 중 어느 하나가 정상적으로 동작하지 않을 때 화상 데이터의 출력을 차단할 수 있으므로, 디스플레이 패널에 이상 화면이 나타나는 것을 방지할 수 있는 효과가 있다.
도 1은 종래 기술에 의한 표시장치의 블록도이다.
도 2는 본 발명의 일실시예에 의한 표시장치의 구동회로의 블록도이다.
도 3은 도 2에서 제1-3구동칩의 상세 블록도이다.
도 4는 도 3에서 신호 처리부의 상세 회로도이다.
도 5는 본 발명의 다른 실시예에 의한 표시장치의 구동회로에 대한 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 일실시예에 의한 표시장치의 구동회로의 블록도이다.
도 2에 도시한 바와 같이, 본 발명의 일실시예에 의한 표시장치의 구동회로는, 메모리(200), 제1구동칩(210A), 제2구동칩(210B) 및, 제3구동칩(210C)을 포함한다. 제1구동칩(210A), 제2구동칩(210B) 및 제3구동칩(210C)은 타이밍제어기능 및 소스구동기능을 수행하며, 내부 오실레이터로 클럭을 발생시켜 마스터 칩으로 동작할 수 있다.
상기 제1구동칩(210A), 제2구동칩(210B) 및 제3구동칩(210C)은 디스플레이 패널(220)을 구동시키기 위해 데이지 체인 방식으로 연결되며, 구동정보를 얻기 위해 데이터라인(SDA) 및 클럭라인(SCL)을 통하여 메모리(200)와 I2C(Inter-Integrated Circuit) 방식으로 통신한다. 디스플레이 패널(220)은 액정표시장치(LCD; Liquid Crystal Display), 능동형 유기발광 다이오드(AMOLED; Active Matrix Organic Light Emitting Diodes) 등 평판 표시 패널일 수 있다.
상기 메모리(200)는 구동정보가 저장되는 비휘발성 메모리, 예를들면 이이피롬(EEPROM; Electrically Erasable Programmable Read-Only Memory)일 수 있다. 메모리(200)는 클럭을 수신하며 어드레스가 할당되어 슬레이브 칩으로 동작할 수 있다. 구동정보는 디스플레이 패널(220)을 구동시키기 위한 초기정보를 포함한다.
제1구동칩(210A), 제2구동칩(210B) 및 제3구동칩(210C)은 메모리(200)와 I2C 통신시 충돌을 피하기 위하여 우선순위를 가지는 것이 바람직하다. 우선순위는 옵션 핀(Option Pin)을 통해 설정될 수 있다. 본 실시 예는 우선순위가 제1구동칩(210A), 제2구동칩(210B), 제3구동칩(210C) 순서로 설정된 경우를 예시한다.
다음으로, 초기화 단계 등에서 본 실시 예에 따른 디스플레이 패널의 구동장치의 동작을 설명한다. 여기서 초기화 단계는 전원이 인가되고 정상신호가 입력되지 않은 초기화 상태와 전원이 인가되고 정상 동작 범위를 벗어나는 비정상 신호가 들어오는 상태를 포함한다.
전원이 인가되면 제1구동칩(210A)은 메모리(200)와 I2C 방식으로 통신을 수행하고 통신이 성공적으로 완료되면 제2구동칩(210B)으로 제1인에이블 신호(EN1)를 제공한다. 제2구동칩(210B)은 제1인에이블 신호(EN1)를 수신하면 메모리(200)와 I2C 방식으로 통신을 수행하고 통신이 성공적으로 완료되면 제3구동칩(210C)으로 제1인에이블 신호(EN1)를 제공한다. 제3구동칩(210C)은 제1인에이블신호(EN1)를 수신하면 메모리(200)와 I2C 방식으로 통신을 수행하고 통신이 성공적으로 완료되면 제2인에이블신호(EN2)를 생성하여 제2구동칩(210B)으로 제공한다. 제2구동칩(210B)은 제2인에이블신호(EN2)를 제1구동칩(210A)으로 전달한다.
제1구동칩(210A), 제2구동칩(210B) 및 제3구동칩(210C)은 각각 제2인에이블신호(EN2)에 응답하여 내부 오실레이터의 클럭을 이용하여 화상데이터를 생성하고, 생성된 화상 데이터를 상기 디스플레이 패널(220)에 제공한다.
제1구동칩(210A), 제2구동칩(210B) 및 제3구동칩(210C) 중 어느 하나의 구동칩이 메모리(200)와의 I2C 통신에 성공하지 못하여 제3구동칩(210A)이 제1인에이블신호(EN1)을 수신하지 못하면, 제3구동칩(210C)은 제2인에이블신호(EN2)를 생성하지 아니하므로 제1구동칩(210A), 제2구동칩(210B) 및 제3구동칩(210C) 모두는 화상 데이터를 디스플레이 패널(220)에 제공하지 않는다. 따라서, 종래의 디스플레이 패널과 달리, 초기화 단계 등에서 구동칩들 중 어느 하나가 정상적으로 동작하지 않는 경우 디스플레이 패널(220)에 이상 화면이 표시되지 않는다.
도 3은 상기 제1구동칩(210A), 제2구동칩(210B) 및 제3구동칩(210C)의 상세 블록도를 나타낸 것이다.
도 3을 참조하면, 제1구동칩(210A)은 송수신부(311), 오실레이터(312), 검출부(313), 레지스터(314), 소스구동부(315), 타이밍제어부(316) 및 신호처리부(317)를 포함한다.
송수신부(311)는 신호처리부(317)의 I2C인에이블신호(I2C_EN)에 응답하여 클럭라인(SCL) 및 데이터라인(SDA)을 통해 메모리(200)와 I2C 통신을 수행한다. 오실레이터(312)는 요구된 주파수를 가지는 클럭을 생성하여 검출부(313) 등으로 제공한다. 검출부(313)는 오실레이터(312)의 클럭을 이용하여 송수신부(311)의 I2C 통신이 성공적으로 완료되었는지 검출하고, 검출신호(DETECT)를 신호처리부(317)로 제공한다. 검출부(313)는 I2C 통신 성공 여부 검출을 위해 체크섬(checksum) 기능을 수행하는 회로 및 프로그램을 포함할 수 있다.
레지스터(314)는 송수신부(311)로부터 제공되는 구동정보를 저장하고 소스구동부(315) 및 타이밍제어부(316)로 구동정보를 제공한다. 구동정보는 제1구동칩(210A)의 초기화 구동에 필요한 정보를 포함한다. 소스구동부(315)는 신호처리부(317)에서 제공되는 소스드라이버 온신호(SD_ON)에 응답하여 화상데이터를 생성하고, 생성된 화상 데이터를 디스플레이 패널(220)에 제공한다. 생성된 화상 데이터는 블랙 데이터일 수 있다. 타이밍제어부(316)는 소스 구동부(315) 등의 구동에 필요한 타이밍 신호를 생성하여 제공한다.
전원이 인가된 초기화 단계에서 신호처리부(317)는 미리 설정된 우선순위를 참고하여 자신이 1순위로 설정되어 있으면, I2C인에이블신호(I2C_EN)를 송수신부(311)에 제공하여 송수신부(311)를 인에이블시킨다. 신호처리부(317)는 검출부(313)로부터 I2 C 통신 완료를 알리는 검출신호(DETECT)를 통보 받고 제1인에이블신호(EN1)를 생성하여 제2구동칩(210B)으로 제공한다. 신호처리부(317)는 제3구동칩(210C)에서 생성된 제2인에이블 입력신호(PRE_EN2)를 제2구동칩(210B)을 통해 전달받으면 소스드라이버 온신호(SD_ON)를 생성하여 소스 구동부(315)에 제공한다.
제2구동칩(210B)은 송수신부(321), 오실레이터(322), 검출부(323), 레지스터(324), 소스구동부(325), 타이밍제어부(326) 및 신호처리부(327)를 포함한다.
전원이 인가된 초기화 단계에서 신호처리부(327)는 미리 설정된 우선순위를 참고하여 자신이 2순위로 설정되어 있으면, 제1구동칩(210A)으로부터 제1인에이블신호(EN1)가 제공될 때가지 대기한다. 신호처리부(327)는 제1구동칩(310A)으로부터 제1인에이블신호(EN1)를 제공받으면 I2C인에이블신호(I2C_EN)를 송수신부(321)에 제공하여 송수신부(321)가 I2C 통신을 수행하도록 한다.
신호처리부(327)는 검출부(323)로부터 I2C 통신 완료를 알리는 검출신호(DETECT)를 제공 받고 제1인에이블신호(EN1)를 제3구동칩(210C)에 전달한다. 신호처리부(327)는 제3구동칩(210C)으로부터 제2인에이블신호(EN2)를 수신하면 제2인에이블신호(EN2)를 제1구동칩(210A)으로 전달하고, 소스드라이버 온신호(SD_ON)를 생성하여 소스 구동부(325)에 제공한다.
제3구동칩(210C)은 송수신부(331), 오실레이터(332), 검출부(333), 레지스터(334), 소스구동부(335), 타이밍제어부(336) 및 신호처리부(337)를 포함한다.
전원이 인가된 초기화 단계에서 신호처리부(337)는 미리 설정된 우선순위를 참고하여 자신이 3순위로 설정되어 있으면, 제2구동칩(210B)으로부터 제1인에이블신호(EN1)가 제공될 때까지 대기한다. 신호처리부(337)는 제2구동칩(210B)으로부터 제1에이블신호(EN1)가 제공되면 I2C인에이블신호(I2C_EN)를 송수신부(321)에 제공하여 송수신부(331)가 I2C 통신을 수행하도록 한다. 신호처리부(337)는 검출부(333)로부터 I2C 통신 완료를 알리는 검출신호(DETECT)를 제공 받고 제2인에이블신호(EN2)를 생성하여 제2구동칩(210B)으로 제공하고, 소스드라이버 온신호(SD_ON)를 생성하여 소스구동부(335)에 제공한다.
칩선택신호(CS[1:0])는 옵션 핀(Option Pin)을 통해 제1구동칩(210A), 제2구동칩(210B), 제3구동칩(210C)에 각각 입력되어 우선순위를 설정하기 위한 신호이다. 본 실시예에서 제1구동칩(210A)은 ‘00’, 제2구동칩(210B)는 ‘01’ 및 제3구동칩(210C)는 ‘11’로 설정된 경우이지만 칩선택신호(CS[1:0])는 이에 한정되지 아니하며, 구동칩의 개수에 따라 적의 적절히 조정될 수 있다. 기타 제2구동칩(210B), 제3구동칩(210C)의 다른 구성은 제1구동칩(210A)의 설명으로부터 당업자가 용이하게 이해할 수 있는 것이므로 상세한 설명은 생략한다.
도 4는 도3에 도시된 구동칩의 신호처리부의 구현예를 보인 상세 회로도이다. 도 4에 도시한 바와 같이, 제1 내지 3구동칩(210A,210B,210C)의 신호처리부(317,327,337)는 칩선택신호 CS[0],CS[1]를 노아연산하는 노아게이트(NOR1), 노아게이트(NOR1)의 출력신호를 반전출력하는 제1인버터(I1), 제1인버터(I1)의 출력신호와 이전 단의 구동칩으로부터 입력되는 제1인에이블 입력신호(PRE_EN1)를 앤드연산하는 제1앤드게이트(AD1), 노아게이트(NOR1)의 출력신호와 제1앤드게이트(AD1)의 출력신호를 오아연산하여 생성한 I2C인에이블신호(I2C_EN)를 출력하는 제1오아게이트(OR1), 칩선택신호 CS[0],CS[1]를 낸드연산하는 낸드게이트(ND1), 낸드게이트(ND1)의 출력신호를 반전출력하는 제2인버터(I2), 제1오아게이트(OR1)의 출력신호, 검출신호(DETECT) 및 낸드게이트(ND1)의 출력신호를 앤드연산하여 생성한 제1인에이블 출력신호(NEXT_EN1)를 출력하는 제2앤드게이트(AD2), 제1오아게이트(OR1)의 출력신호, 검출신호(DETECT) 및 제2인버터(I2)의 출력신호를 앤드연산하여 생성한 제2인에이블 출력신호(NEXT_EN2)를 출력하는 제3앤드게이트(AD3) 및, 제3앤드게이트(AD3)의 출력신호와 이후 단의 구동칩(210C)으로부터 입력되는 제2인에이블 입력신호(PRE_EN2)를 오아연산하여 생성한 소스드라이버 온신호(SD_ON)를 출력하는 제2오아게이트(OR2)를 포함한다.
도 4에서 제1인에이블 입력신호(PRE_EN1) 및 제1인에이블 출력신호(NEXT_EN1)는 도 2 및 도3에서 제1인에이블신호(EN1)와 동일한 신호이지만, 신호 처리부(327)를 기준으로 입출력에 따라 구분하여 표현한 것이다. 마찬가지로, 도 4에서 제2인에이블 입력신호(PRE_EN2)와 제2인에이블 출력 신호(NEXT_EN2)는 도 2 및 도3에서 제2인에이블신호(EN2)와 동일한 신호이지만 신호 처리부(327)를 기준으로 입출력에 따라 구분하여 표현한 것이다.
표1은 제1 내지 3구동칩(210A,210B,210C) 각각이 I2C인에이블신호(I2C_EN)를 생성하기 위한 논리게이트의 출력 상태를 나타낸 것이다.
구분 CS[0] CS[1] NOR1 I1 PRE_EN1 AD1 OR1
제1구동칩 0 0 1 0 0 0 1
제2구동칩 0 1 0 1 1 1 1
제3구동칩 1 1 0 1 1 1 1
표1을 참조하면, 제1 우선순위를 가진 제1구동칩(210A)은 이전 단의 구동칩이 존재하지 아니하므로, 제1인에이블 입력신호(PRE_EN1)는 ‘0’의 논리상태로 설정되는 것이 바람직하다. 제1구동칩(210A)은 초기화 단계에서 전원이 인가되면 I2C인에이블신호(I2C_EN)를 ‘1’로 활성화시켜 송수신부(311)로 제공한다. 제2 우선순위를 가진 제2구동칩(210B)는 제1구동칩(210A)으로부터 제1인에이블 입력신호(PRE_EN1)가 ‘1’로 활성화되어 입력되면 I2C인에이블신호(I2C_EN)을 ‘1’로 활성화시켜 송수신부(321)로 제공한다. 제3 우선순위를 가진 제3구동칩(210C)는 제2구동칩(210B)로부터 제1인에이블 입력신호(PRE_EN1)가 ‘1’로 활성화되어 입력되면 I2C인에이블신호(I2C_EN)를 ‘1’로 활성화시켜 송수신부(331)로 제공한다.
표2는 제1 내지 3구동칩(210A,210B,210C) 각각이 제1인에이블 출력신호(NEXT_EN1)를 생성하기 위한 논리게이트의 출력 상태를 나타낸 것이다.
구분 CS[0] CS[1] ND1 DETECT OR1 AD2
제1구동칩 0 0 1 1 1 1
제2구동칩 0 1 1 1 1 1
제3구동칩 1 1 0 1 1 0
표2를 참조하면, 제1구동칩(210A) 및 제2구동칩(210B)은 검출부(313,323)로부터 검출신호(DETECT)가 ‘1’로 활성화되면 제1인에이블 출력신호(NEXT_EN1)을 ‘1’로 활성화시켜 제2구동칩(201B) 및 제3구동칩(210C)로 각각 출력한다. 제3 우선순위를 가진 제3구동칩(210C)은 이후 단의 구동칩이 존재하지 아니하므로 제2앤드게이트(AD2)의 출력은 ‘0’으로 비활성화된다.
표3은 제1 내지 3구동칩(210A,210B,210C) 각각이 제2인에이블 출력신호(NEXT_EN2)를 생성하기 위한 논리게이트의 출력 상태를 나타낸 것이다.
구분 CS[0] CS[1] ND1 I2 DETECT OR1 AD3
제1구동칩 0 0 1 0 1 1 0
제2구동칩 0 1 1 0 1 1 0
제3구동칩 1 1 0 1 1 1 1
표3을 참조하면, 제1 우선순위를 가진 제1구동칩(210A)은 제2 인에이블 출력신호(NEXT_EN2)를 전달할 이전 단의 구동칩이 존재하지 아니하므로, 제3앤드게이트(AD3)의 출력은 ‘0’으로 비활성화된다. 제2구동칩(210B) 및 제3구동칩(210C)은 검출부(323,333)로부터 검출신호(DETECT)가 ‘1’로 활성화되면 제2인에이블 출력신호(NEXT_EN2)를 ‘1’로 활성화시켜 제1구동칩(201A) 및 제2구동칩(210B)로 각각 출력한다.
표4는 제1 내지 3구동칩(210A,210B,210C) 각각이 소스드라이버 온신호(SD_ON)를 생성하기 위한 논리게이트의 출력 상태를 나타낸 것이다.
구분 CS[0] CS[1] NEXT_EN2 PRE_EN2 DETECT OR2
제1구동칩 0 0 0 1 1 1
제2구동칩 0 1 0 1 1 1
제3구동칩 1 1 1 0 1 1
표4를 참조하면, 제1구동칩(210A) 및 제2구동칩(210B)는 제2구동칩(210B) 및 제3구동칩(210C)로부터 제2 인에이블 출력신호(NEXT_EN2)가 ‘1’로 활성화되어 입력되면 소스드라이버 온신호(SD_ON)를 ‘1’로 활성화시켜 디스플레이 패널로 화상 데이터를 전송한다. 제3구동칩(210C)는 이후 단의 구동칩이 존재하지 아니하므로, 검출부(333)로부터 검출신호(DETECT)가 활성화되면 소스드라이버 온신호(SD_ON)를 ‘1’로 활성화시켜 디스플레이 패널로 화상 데이터를 전송한다.
본 발명의 실시예에 따르면, 제1구동칩(210A), 제2구동칩(210B), 제3구동칩(210C) 모두가 순차적으로 I2C 통신에 성공하여 이전 단의 구동칩으로부터 활성화된 제1인에이블 신호(EN1)가 최종 단에 위치한 제3구동칩(210C)에 입력되어야, 제3구동칩(210C)이 제2인에이블 신호(EN2)를 활성화시켜 이전 단으로 제공하는 구성을 가지므로, 어느 하나의 구동칩이 I2C 통신에 성공하지 못하면 모든 구동칩이 패널로 데이터를 전송하지 않게 된다.
따라서, 다른 구동칩들은 I2C 통신에 성공하였으나, 어느 하나의 구동칩이 I2C 통신에 실패하는 경우에도 어느 구동칩은 화상 데이터(예: 블랙 데이터)를 출력하고 어느 구동칩은 화상 데이터를 출력하지 아니하여 발생되는 이상 화면이 제거될 수 있다.
본 실시 예에서 표시패널용 구동칩은 3개인 경우를 예시하였지만, 본 발명은 이에 한정되지 아니하며, 2개의 구동칩 또는 4개 이상의 구동칩이 데이지 체인방식으로 연결되어 메모리와 I2C 통신하는 경우를 포함한다.
또한 본 실시 예에서는 마스터로 동작하는 제1 내지 제3구동칩과 슬레이브로 동작하는 메모리 간 I2C 통신방식을 사용한 경우를 예시하여 설명하였지만 통신방식은 이에 한정되지 아니하며, 복수의 마스터칩과 슬레이브칩간 통신을 위해 사용되는 다른 통신규약, 예를 들면, SPI(Serial Peripheral Interface) 규약 등이 사용될 수 도 있다.
한편, 도 5는 본 발명의 다른 실시예에 의한 표시장치의 구동회로의 블록도이다.
도 5에 도시한 바와 같이, 본 발명의 다른 실시예에 의한 표시장치의 구동회로는 제1구동칩(510A), 제2구동칩(510B), 제3구동칩(510C)을 포함한다.
본 발명의 다른 실시예에 따른 표시장치의 구동회로는 제3구동칩(510C)의 제2인에이블신호(EN2)를 제2구동칩(510B)을 경유하지 않고 별도의 신호선을 통해 직접 제1구동칩(510A)으로 제공할 수 있는 구성을 갖는다. 이와 같은 경우 제2구동칩(510B)은 마지막 구동칩인 제3구동칩(510C)의 제2인에이블신호(EN2)를 전단의 구동칩인 제1구동칩(510A)으로 전달하기 위한 입출력 포트가 줄어들 수 있다.
여기서, 상기 제2구동칩(510B)은 우선순위가 첫 번째인 구동칩과 우선순위가 마지막 번째인 구동칩 사이에 데이지 체인 방식으로 연결된 복수의 구동칩을 예시적으로 나타낸 것이다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
200 : 메모리 210A-210C : 제1-3구동칩
220 : 디스프레이 패널

Claims (9)

  1. 타이밍제어기능과 소스구동기능을 수행하며, 메모리와 통신을 수행하여 디스플레이 패널의 구동정보를 획득하는 구동칩들을 포함하고,
    상기 각 구동칩들은 초기화 단계에서 상기 메모리와 통신을 수행하여 정상적으로 통신을 완료하면 일방향으로 제1인에이블신호를 전송하는 동작을 순차적으로 수행하고,
    상기 구동칩들 중 마지막 단 구동칩은 상기 제1인에이블신호를 수신한 후 상기 메모리와 통신을 수행하여 정상적으로 통신을 완료하면 상기 일방향과 반대인 타방향으로 제2인에이블신호를 전송하고 화상데이터를 생성하여 상기 디스플레이 패널에 전송하고,
    상기 마지막 단 구동칩 이외의 다른 구동칩들은 상기 제2인에이블신호를 수신하면 화상데이터를 생성하여 상기 디스플레이 패널에 전송하는 표시장치의 구동회로.
  2. 제1항에 있어서, 상기 구동칩들은 데이지 체인 방식으로 연결된 것을 특징으로 하는 표시장치의 구동회로.
  3. 제1항에 있어서, 상기 마지막 단 구동칩은 상기 제2인에이블 신호를 별도의 신호선을 통해 상기 다른 구동칩들에 전달하는 것을 특징으로 하는 표시장치의 구동회로.
  4. 제1항에 있어서, 상기 초기화 단계는 전원이 인가되고 정상신호가 입력되지 않는 상태나, 전원이 인가되고 정상 동작 범위를 벗어나는 비정상 신호가 들어오는 상태를 포함하는 것을 특징으로 하는 표시장치의 구동회로.
  5. 디스플레이 패널을 구동하기 위하여 타이밍제어기능과 소스구동기능을 수행하며, 메모리와 통신을 수행하여 상기 디스플레이 패널의 구동정보를 획득하는 구동칩들 중 어느 구동칩으로서,
    초기화 단계에서 메모리와 통신이 성공적으로 완료되면 인접 구동칩으로 제1인에이블 신호를 전송하고,
    상기 구동칩들 모두가 상기 메모리와 통신이 성공적으로 완료되었음을 알리는 제2인에이블 신호가 다른 구동칩으로부터 수신되면, 내부 오실레이터의 클럭으로 화상데이터를 생성하여 상기 디스플레이 패널에 전송하는 구동칩.
  6. 제5항에 있어서,
    통신 인에이블신호에 응답하여 상기 메모리와 통신을 수행하는 송수신부;
    상기 송수신부의 성공적 통신 완료를 검출하여 검출신호로 출력하는 검출부;
    소스드라이버 온신호에 응답하여 화상데이터를 생성하는 소스구동부; 및
    설정된 우선순위 또는 제1인에이블신호에 따라, 상기 통신 인에이블신호를 송수신부에 제공하고, 상기 검출부로부터 검출신호를 수신하면 제1인에이블신호를 상기 인접 구동칩에 제공하며, 상기 인접 구동칩으로부터 상기 제2인에이블신호를 수신하면 상기 소스드라이버 온신호를 상기 소스구동부로 제공하는 신호처리부를 포함하는 것을 특징으로 하는 구동칩.
  7. 디스플레이 패널을 구동하기 위하여 타이밍제어기능과 소스구동기능을 수행하며, 메모리와 통신을 수행하여 상기 디스플레이 패널의 구동정보를 획득하기 위해 데이지 체인방식으로 연결된 구동칩들 중 마지막 단 구동칩으로서,
    초기화 단계에서 인접 구동칩으로부터 제1인에이블 신호를 수신하면 상기 메모리와의 통신을 수행하고,
    상기 메모리와 통신이 성공적으로 완료되면 제2인에이블 신호를 상기 인접 구동칩으로 전송하며, 내부 오실레이터의 클럭으로 화상데이터를 생성하여 상기 디스플레이 패널에 전송하는 구동칩.
  8. 제7항에 있어서,
    통신 인에이블신호에 응답하여 상기 메모리와 통신을 수행하는 송수신부;
    상기 송수신부의 성공적 통신 완료를 검출하여 검출신호로 출력하는 검출부;
    소스드라이버 온신호에 응답하여 화상데이터를 생성하는 소스구동부; 및
    제1인에이블신호에 따라, 상기 통신 인에이블신호를 송수신부에 제공하고, 상기 검출부로부터 검출신호를 수신하면 상기 인접 구동칩으로 상기 제2인에이블신호를 전송하며 상기 소스드라이버 온신호를 상기 소스구동부로 제공하는 신호처리부를 포함하는 것을 특징으로 하는 구동칩.
  9. 제8항에 있어서, 신호처리부는
    상기 메모리와 통신의 우선순위를 결정하는 칩선택신호와 인접된 다른 구동칩으로부터 제공되는 제1인에이블 입력신호를 연산하여 통신인에이블신호를 생성하고,
    상기 통신인에이블신호, 검출신호 및 상기 칩선택신호를 연산하여 제1인에이블 출력신호를 생성하고,
    상기 통신인에이블신호, 상기 칩선택신호 및 검출신호를 연산하여 제2인에이블 출력신호를 생성하고,
    상기 제2인에이블 출력신호 및 제2인에이블 입력신호를 연산하여 소스드라이버 온신호를 생성하는 것을 특징으로 하는 구동칩.

KR1020110024479A 2011-03-18 2011-03-18 표시장치의 구동회로 KR101186102B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110024479A KR101186102B1 (ko) 2011-03-18 2011-03-18 표시장치의 구동회로
US13/422,961 US9129551B2 (en) 2011-03-18 2012-03-16 Driving circuit of display apparatus and driving chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110024479A KR101186102B1 (ko) 2011-03-18 2011-03-18 표시장치의 구동회로

Publications (2)

Publication Number Publication Date
KR20120106397A KR20120106397A (ko) 2012-09-26
KR101186102B1 true KR101186102B1 (ko) 2012-09-28

Family

ID=46828072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110024479A KR101186102B1 (ko) 2011-03-18 2011-03-18 표시장치의 구동회로

Country Status (2)

Country Link
US (1) US9129551B2 (ko)
KR (1) KR101186102B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190075610A (ko) * 2017-12-21 2019-07-01 주식회사 실리콘웍스 디스플레이를 위한 데이터 구동 장치
KR20190075224A (ko) * 2017-12-21 2019-07-01 주식회사 실리콘웍스 디스플레이를 위한 데이터 구동 장치
WO2024112002A1 (ko) * 2022-11-23 2024-05-30 삼성전자주식회사 디스플레이 모듈, 복수의 디스플레이 모듈을 포함하는 모듈러 디스플레이 장치 및 그 제어 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6088202B2 (ja) 2012-10-26 2017-03-01 ラピスセミコンダクタ株式会社 表示パネルドライバの設定方法、表示パネルドライバ及びこれを含む表示装置
KR102196087B1 (ko) 2014-01-07 2020-12-30 삼성디스플레이 주식회사 구동 모듈의 동기화 방법 및 이를 수행하는 표시 장치
KR102129552B1 (ko) * 2014-03-20 2020-07-02 주식회사 실리콘웍스 소스 드라이버 및 디스플레이 장치
KR20150120620A (ko) * 2014-04-18 2015-10-28 삼성전자주식회사 디스플레이 드라이버 ic와 이를 포함하는 디스플레이 시스템
KR102164798B1 (ko) * 2014-09-11 2020-10-13 삼성전자 주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
KR20160065556A (ko) * 2014-12-01 2016-06-09 삼성전자주식회사 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치
KR102554493B1 (ko) * 2016-06-14 2023-07-13 주식회사 엘엑스세미콘 소스드라이버 및 패널구동시스템
KR102543180B1 (ko) 2016-09-02 2023-06-14 삼성전자주식회사 디스플레이 구동 장치
EP3497688A4 (en) * 2016-09-29 2019-12-18 Hewlett-Packard Development Company, L.P. MODULAR ACCESSORIES
KR20210116785A (ko) * 2020-03-16 2021-09-28 삼성디스플레이 주식회사 데이터 드라이버 및 이를 갖는 표시장치
US11783739B2 (en) * 2020-09-10 2023-10-10 Apple Inc. On-chip testing architecture for display system
CN114863849A (zh) * 2022-04-19 2022-08-05 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030076282A1 (en) * 2001-10-19 2003-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
JP2005004120A (ja) * 2003-06-16 2005-01-06 Advanced Display Inc 表示装置及び表示制御回路
KR100719362B1 (ko) 2005-05-13 2007-05-17 삼성전자주식회사 소스 드라이버, 소스 드라이버의 클럭 신호 제어 방법 및이를 포함하는 디스플레이 장치
KR101374507B1 (ko) * 2006-10-31 2014-03-26 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR101319088B1 (ko) * 2006-11-30 2013-10-17 엘지디스플레이 주식회사 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치
KR101352175B1 (ko) * 2007-05-09 2014-01-16 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR20090078577A (ko) 2008-01-15 2009-07-20 삼성에스디아이 주식회사 주사구동부 및 그를 이용한 평판 표시장치
JP5206397B2 (ja) * 2008-02-19 2013-06-12 株式会社Ｊｖｃケンウッド 液晶表示装置及び液晶表示装置の駆動方法
KR100939211B1 (ko) * 2008-02-22 2010-01-28 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR20090112874A (ko) 2008-04-25 2009-10-29 유한회사코브라오토모티브테크놀로지스코리아 초음파 센서 모듈을 이용한 엘아이엔 통신 장치
JP5507090B2 (ja) * 2008-09-30 2014-05-28 富士通テン株式会社 表示装置
KR101037559B1 (ko) 2009-03-04 2011-05-27 주식회사 실리콘웍스 데이터 구동부의 모니터링 수단이 구비된 디스플레이 구동 시스템
US8248358B2 (en) * 2009-03-27 2012-08-21 Qualcomm Mems Technologies, Inc. Altering frame rates in a MEMS display by selective line skipping
JP5426562B2 (ja) * 2009-04-07 2014-02-26 パナソニック株式会社 画像表示装置及びその補正方法
KR101388286B1 (ko) * 2009-11-24 2014-04-22 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
JP6124573B2 (ja) * 2011-12-20 2017-05-10 キヤノン株式会社 表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190075610A (ko) * 2017-12-21 2019-07-01 주식회사 실리콘웍스 디스플레이를 위한 데이터 구동 장치
KR20190075224A (ko) * 2017-12-21 2019-07-01 주식회사 실리콘웍스 디스플레이를 위한 데이터 구동 장치
KR102586479B1 (ko) * 2017-12-21 2023-10-06 주식회사 엘엑스세미콘 디스플레이를 위한 데이터 구동 장치
KR102634475B1 (ko) * 2017-12-21 2024-02-06 주식회사 엘엑스세미콘 디스플레이를 위한 데이터 구동 장치
WO2024112002A1 (ko) * 2022-11-23 2024-05-30 삼성전자주식회사 디스플레이 모듈, 복수의 디스플레이 모듈을 포함하는 모듈러 디스플레이 장치 및 그 제어 방법

Also Published As

Publication number Publication date
US9129551B2 (en) 2015-09-08
KR20120106397A (ko) 2012-09-26
US20120235964A1 (en) 2012-09-20

Similar Documents

Publication Publication Date Title
KR101186102B1 (ko) 표시장치의 구동회로
US20220188002A1 (en) Sff-ta-100x based multi-mode protocols solid state devices
CN107403601B (zh) 一种显示驱动芯片和终端设备
US7444453B2 (en) Address translation device
US11216049B2 (en) Bus system
US10007631B2 (en) Display device
US10056058B2 (en) Driver and operation method thereof
US20190189079A1 (en) Display system and control method thereof
US11183126B2 (en) Device and method for mura correction
US10747360B2 (en) Display device and driver thereof
US20180068600A1 (en) Display driving device
US11980085B2 (en) Display device and method of inspecting the same
JP7109272B2 (ja) 半導体集積回路、ブリッジチップ、ディスプレイシステム、自動車
US11321258B2 (en) Integrated circuit, bus system and scheduling method
KR101784522B1 (ko) 멀티 마스터의 데이터 통신 장치와 이를 이용한 표시장치
US10915200B2 (en) Touch and display driver, driving method, host and touch display apparatus
US20230015354A1 (en) Transmission system
TWI497481B (zh) 用於顯示裝置之傳輸方法
CN106228930B (zh) 显示装置
US20160148336A1 (en) Data communication device and data communication system
CN109949770B (zh) 显示器的数据驱动装置及其驱动器
US10700730B2 (en) Semiconductor device, electronic device, data transmission method, timing controller, and vehicle
US10789193B2 (en) Device connected to other device by single wire and method of operating system including the devices
KR20120070199A (ko) 영상 표시장치와 이의 구동방법
US8212804B2 (en) Integrated circuit for controlling operations of display module and first circuit module with shared pin

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 6