KR101170764B1 - 다층 회로기판 제조방법 - Google Patents

다층 회로기판 제조방법 Download PDF

Info

Publication number
KR101170764B1
KR101170764B1 KR1020060111952A KR20060111952A KR101170764B1 KR 101170764 B1 KR101170764 B1 KR 101170764B1 KR 1020060111952 A KR1020060111952 A KR 1020060111952A KR 20060111952 A KR20060111952 A KR 20060111952A KR 101170764 B1 KR101170764 B1 KR 101170764B1
Authority
KR
South Korea
Prior art keywords
circuit board
interlayer connection
connection hole
forming
hole
Prior art date
Application number
KR1020060111952A
Other languages
English (en)
Other versions
KR20070082492A (ko
Inventor
후미히코 마츠다
Original Assignee
니폰 메크트론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니폰 메크트론 가부시키가이샤 filed Critical 니폰 메크트론 가부시키가이샤
Publication of KR20070082492A publication Critical patent/KR20070082492A/ko
Application granted granted Critical
Publication of KR101170764B1 publication Critical patent/KR101170764B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 미세하고 고밀도의 실장이 가능한 회로를 형성할 수 있는 다층 회로기판을 제공하는 동시에, 그와 같은 다층 회로기판을 저가이면서 안정적으로 제조하는 방법을 제공하는 것으로, 내층 코어기판에 외층 빌드업층을 적층하고 층간접속구멍에 의해 접속한 다층 회로기판에 있어서, 상기 내층 코어기판에 설치된 상기 층간접속구멍의 수용랜드(6)를 구성하는 도체의 두께가, 상기 층간접속구멍 부분을 제외한 상기 내층 코어기판의 배선패턴의 도체의 두께보다 두꺼운 것을 특징으로 하는 다층 회로기판 및 그 제조방법에 관한 것이다.
다층 회로기판

Description

다층 회로기판 제조방법{Method for manufacturing Multi-layer circuit board}
도 1은 본 발명의 실시예 1에 따른 다층 회로기판의 구조를 나타내는 단면도이다.
도 2는 본 발명의 실시예 1에 따른 다층 회로기판의 제조방법을 나타내는 단면공정도이다.
도 3은 본 발명의 실시예 1에 따른 다층 회로기판의 제조방법을 나타내는 단면공정도이다.
도 4는 본 발명의 실시예 1에 따른 다층 회로기판의 제조방법을 나타내는 단면공정도이다.
도 5는 종래방법에 따른 다층 회로기판의 제조방법을 나타내는 단면공정도이다.
도 6은 종래방법에 따른 다층 회로기판의 제조방법을 나타내는 단면공정도이다.
도 7은 종래방법에 따른 다층 회로기판의 제조방법을 나타내는 단면공정도이다.
**주요 도면부호의 부호설명**
1: 가요성 절연 베이스재 2,3: 동박
4: 층간접속구멍 5: 수용랜드 형성부
6: 부분 도금용 레지스트층 7: 전해도금피막
8: 쓰루홀 랜드 9: 배선패턴
10: 수용랜드부 11: 폴리이미드필름
12: 접착재 13: 커버레이
14: 양면 코어기판 15: 가요성 절연 베이스재
16: 개구 17: 컨포멀 마스크
18: 접착제 19: 층간접속구멍
20: 전해도금피막 21: 외층의 패턴
22: 가용성 케이블부
본 발명은 빌드업형 다층 회로기판 및 그 제조방법에 관한 것으로, 특히 빌드업층 배선패턴을 미세화하는 다층 회로기판 및 그 제조방법에 관한 것이다.
근래, 전자기기의 소형화 및 고기능화가 점점 촉진되어, 그로 인해 회로기판에 대한 고밀도화의 요구가 높아지고 있다.
그래서, 고밀도 실장을 실현하기 위하여, 양면 혹은 다층 플렉시블 회로기판을 코어기판으로 하고, 1~2층 정도의 빌드업층을 양면 혹은 한쪽 면에 가지는 빌드 업형 다층 플렉시블 회로기판도 실용화되고 있다(예를 들어, 일본특허공개 2004-200260호 공보).
하지만, 상술한 빌드업형 다층 플렉시블 회로기판은, 고밀도 실장을 반드시 쉽게는 이룰 수 없다는 문제가 있다. 즉, 빌드업층과 내층의 양면 코어기판을 전기적으로 접속하는 바닥을 가지는 도통부, 이른바 비아홀로 내층 코어기판의 회로와 가장 바깥층의 회로를 전기적으로 접속할 때, 비아홀의 깊이가 깊어짐에 따라, 각 구성부재의 두께 방향의 열팽창에 의한 비아 도통부가 파괴되거나, 도금 피막 형성공정에서 도금액이 바닥부에서 체류하기 쉬워져서, 두께를 충분히 얻을 수 없다는 문제가 있다.
그래서, 전기적 신뢰성을 확보하기 위하여 비아홀 벽면의 도금 두께를 두껍게 하게 되어, 가장 바깥층 도체층의 두께가 두꺼워져 버리고 미세회로의 형성이 어려워져, 고밀도 실장에 대한 요구를 만족시키기가 어려워진다.
도 5는 종래의 다층 회로기판의 제조방법을 나타내는 단면공정도로서, 먼저 도 5의 (1)에 나타내는 바와 같이, 폴리이미드 등의 가요성(可撓性) 절연 베이스재(151)(여기서는, 두께 25㎛의 폴리이미드)의 양면에 두께 8㎛의 동박(152, 153)을 가지는, 이른바 양면 동장적층판에 대하여, 층간접속구멍(154)을 NC 드릴 등으로 형성하는 동시에, 층간접속구멍(154)과 그 주변부를 제외하고 부분 도금용 레지스트층(155)을 형성한다.
이어서, 도 5의 (2)에 나타내는 바와 같이, 층간접속구멍(154)에 도전화 처리와 이에 이어지는 전해 도금처리에 의해 10㎛ 정도의 전해도금피막(156)을 형성 하여 층간 접속로를 완성한다. 지금까지의 공정으로 관통형 도통부인 쓰루홀이 형성된다. 이와 같이 양면의 도통부에만 도금피막을 형성하고, 배선패턴을 형성하는 영역의 동박 위에는 도금피막을 형성하지 않는 구성은, 배선패턴을 위한 도전층을 얇게 구성할 수 있기 때문에, 미세회로를 형성하는데 바람직하다.
이어서, 도 5의 (3)에 나타내는 바와 같이, 양면의 배선패턴을 포토패브리케이션(photo-fabrication) 방법에 의해 형성하기 위한 레지스트층의 형성, 노광, 현상, 에칭, 레지스트층 박리 등의 일련의 공정에 의해, 쓰루홀 랜드(157)를 포함하는 배선패턴(158)을 형성한다.
이어서, 도 5의 (4)에 나타내는 바와 같이, 예를 들어, 12㎛ 두께의 폴리이미드 필름(160)을 두께 20㎛의 아크릴?에폭시 등의 접착재(159)를 사용하여 접착하여, 커버레이(161)를 형성한다.
양면에 커버레이(161)를 접착하기 위해서는, 회로간격이나 층간접속구멍으로 기포가 혼입하는 것을 방지하기 위하여, 진공 프레스, 진공 라미네이터 등을 사용하여 접착된다.
지금까지의 공정으로 양면형 코어기판(162)을 얻는다.
그 후, 도 6의 (5)에 나타내는 바와 같이, 폴리이미드 등의 가요성 절연 베이스재(163)(여기서는 두께 25㎛의 폴리이미드)의 한쪽 면에 두께 12㎛의 동박을 가지는, 이른바 일면 동장적층판의 동박에 대하여, 레지스트층의 형성, 노광, 현상, 에칭, 레지스트층의 박리 등의 일련의 공정에 의한 포토패브리케이션 방법에 의해, 레이저 가공에 의해 수지를 제거하여 바닥을 가지는 층간접속구멍을 형성하기 위한 개구(164)를 형성하여, 레이저의 차광용 컨포멀마스크(165)로 하는 동시에, 양면 코어기판(162)에 빌드업하기 위한 접착제(166)에 의해 양면 코어기판(162)에 적층 접착한다. 접착제(166)로서는 로우플로우 타입의 프리프레그, 본딩시트 등의 유출이 적은 것이 바람직하다.
이어서, 도 6의 (6)에 나타내는 바와 같이, 상기 공정에서 제작한 컨포멀 마스크(165)를 사용하여 레이저 가공을 하여 층간접속구멍(167)을 형성한다. 레이저 가공법은 UV-YAG 레이저, 탄산 레이저, 엑시머 레이저 등을 선택할 수 있다.
이어서, 도 6의 (7)에 나타내는 바와 같이, 도전화 처리와 이에 이어지는 전해도금처리에 의해, 층간 접속을 위한 25~30㎛ 정도의 두께를 가지는 전해 도금 피막(168)을 형성하고, 바닥을 가지는 비아홀에 의한 층간 접속로를 형성한다.
이어서, 도 7의 (8)에 나타내는 바와 같이, 외층의 패턴(169)을 통상의 포토패브리케이션 방법에 의해 형성한다. 그 후, 필요에 따라 포토솔더레지스트층의 형성, 땜납도금, 니켈도금, 금도금 등의 표면처리를 실시하고, 외형가공을 함으로써 다층 회로기판을 얻는다.
상술한 바와 같이, 12㎛ 두께의 동박 위에 25~30㎛ 정도 전해도금을 하면, 외층의 총도체 두께가 37~42㎛가 되어, 회로피치 100㎛의 미세패턴을 수율좋게 형성하는 것이 어렵기 때문에, 고밀도 실장에 대한 요구를 만족시킬 수 없다.
이와 같이 종래의 방법에서는, 빌드업층과 내층의 양면 코어기판을 전기적으로 접속하는 비아홀의 접속신뢰성을 확보하기 위하여 필요한 빌드업층의 비아홀 도 금두께가 두꺼워져, 미세회로의 형성이 어렵게 되고 고밀도 실장에 대한 요구를 만족시킬 수 없다. 이 때문에, 고밀도실장이 가능한 다층 회로기판을 저가이면서 안정적으로 제조하는 방법이 요구되고 있다.
본 발명은 상술한 점을 고려하여 이루어진 것으로, 미세하고 고밀도의 실장이 가능한 회로를 형성할 수 있는 다층 회로기판을 제공하는 동시에, 그와 같은 다층 회로기판을 저가이면서 안정적으로 제조하는 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에서는,
플렉시블한 내층 코어기판에 외층 빌드업층을 적층하고 층간접속구멍에 의해 접속한 다층 회로기판의 제조방법에 있어서,
a) 가요성 절연 베이스재의 양면에 동박을 가지는, 양면 동장적층판을 준비하고, 쓰루홀을 형성하는 공정,
b) 상기 쓰루홀과 그 주변부 및 이후 공정에서 형성되는 비아홀의 바닥부에 위치하는 회로기판의 층간접속부에 부분 도금하는 공정,
c) 상기 양면 동장적층판에 있어서 동박을 포토패브리케이션(photo-fabrication) 방법에 의해 처리하여 배선패턴을 형성하고, 또한 상기 층간접속부에 상기 배선패턴의 두께보다 두꺼운 수용랜드를 형성하는 공정,
d) 평활성이 있는 열기판을 가지는 프레스 장치로 커버레이를 부착하여, 내층 코어기판을 제조하는 공정,
e) 일면형 동장적층판에서의 상기 층간접속구멍을 형성하는 부위에, 천공용 개구를 형성한 상기 외층 빌드업층의 베이스 절연수지측을 상기 내층 코어기판과 마주보게 하여, 접착재를 통하여 상기 내층 코어기판에 적층하여 적층 회로기재를 형성하는 공정,
f) 상기 적층 회로기재에 대해, 상기 개구를 사용한 레이저 가공에 의하여 천공하고, 상기 수용랜드에 도달하는 바닥이 있는 층간접속구멍을 형성하는 공정, 및
g) 상기 층간접속구멍에 도전화처리 및 전해도금을 하여 비아홀을 형성하는 공정을 구비한 것을 특징으로 하는 다층 회로기판의 제조방법을 제공하고 있다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하, 첨부도면을 참조하여 본 발명의 실시예를 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 따른 다층 회로기판의 구조를 나타내는 개념적인 단면구성도이다. 이 실시예 1은 내층의 양면 코어기판(14)에 대하여 일면의 외층 회로기판을 적층하고, 내층 회로와 빌드업한 외층 회로기판의 회로를 바닥이 있는 비아홀로 접합하는 구성이다.
이 다층 회로기판에서는 내층 회로기판 및 외층 회로기판이 가요성을 가지는 플렉시블 회로기판용 소재를 사용하고 있어, 플렉시블한 내층의 양면 기판의 일부가 다층부의 외부로 연장되어 케이블부를 구성하는 플렉시블 다층 회로기판으로 되어 있다.
그리고, 이 실시예 1의 특징은, 내층 회로기판의 회로와 외층 회로기판의 회로를 전기적으로 접속하는 비아홀의 수용랜드부(10)에 전해도금피막(7)이 형성되어 있다는 점에 있다.
도 2는 본 발명의 실시예 1에 따른 다층 회로기판의 제조방법을 나타내는 단면공정도이다. 이 실시예 1에서는 도 1에 나타낸 플렉시블 다층 회로기판을 제조예로서 채용하여 설명한다.
먼저, 폴리이미드 등의 가요성 절연 베이스재(1)(여기서는, 두께 25㎛의 폴리이미드)의 도시한 상하양면에 두께 8㎛의 동박(2, 3)을 가지는, 이른바 양면 동장적층판을 준비한다. 이 때, 동박은 굴곡성이 뛰어난 압연 동박 혹은 특수전해 동박이 바람직하다.
이어서 도 2의 (1)에 나타내는 바와 같이, 이 양면 동장적층판에 층간접속구멍(4)을 NC 드릴 등으로 형성한다. 더욱이, 층간접속구멍(4)과 그 주변부, 및 후공정에서 형성되는 층간접속용구멍의 바닥부에 위치하는 비아홀 수용랜드 형성부(5)를 제외하고, 부분 도금용 레지스트층(6)을 형성한다.
이어서, 도 2의 (2)에 나타내는 바와 같이, 층간접속구멍(4) 및 수용랜드부(5)에 도전화 처리와 그에 이어지는 전해 도금처리에 의해 10㎛ 정도의 전해도금피막(7)을 형성하여 층간접속구멍으로 한다. 이 때, 수용랜드부(5)의 도체두께를 두껍게 구성한다. 지금까지의 공정으로 관통형 도통부인 쓰루홀이 형성된다.
이어서, 양면 배선패턴을 포토패브리케이션 방법에 의해 형성하기 위한 레지스트층의 형성, 노광, 현상, 에칭, 레지스트층 박리 등의 일련의 공정을 실시하여, 도 2의 (3)에 나타내는 쓰루홀 랜드(8)를 포함하는 배선패턴(9) 및 수용랜드부(10)를 형성한다.
이어서, 도 2의 (4)에 나타내는 바와 같이, 예를 들어 12㎛ 두께의 폴리이미 드 필름(11)을 두께 20㎛의 아크릴?에폭시 등의 접착재(12)를 사용하여 접착함으로써 커버레이(13)를 형성한다. 이 커버레이(13)를 형성할 때, 예를 들어, 평판 프레이 등의 평행도, 평활성이 있는 열기판을 가진 프레스 장치로 접착한다.
여기서, 평판 프레스 등을 사용하는 이유는, 도체 두께가 다른 장소에서도 커버레이 표면이 평활하게 처리될 필요가 있기 때문이다. 또한, 경면처리된 스테인레스판 등을 중간판으로서 사용하여도 마찬가지의 효과를 얻을 수 있다.
더욱이, 순차 라미네이트 공정을 적용하는 경우, 최초의 라미네이트를 접착제의 유동성이 없어지지 않는 온도에서 진공 라미네이트 등의 충전성이 좋은 장치로 진행하고, 이어서 상술한 평판 프레스 등을 사용하는 방법도 채용할 수 있다. 지금까지의 공정에 의해 다층 회로기판의 코어기판이 되는 양면 코어기판(14)을 얻는다.
그 후, 도 3의 (5)에 나타내는 바와 같이, 일면 동장적층판의 동박에 개구(16)를 형성하여 컨포멀 마스크(17)로 하고, 양면 코어기판(14)의 도시한 상하양면에 적층한다.
즉, 폴리이미드 등의 가용성 절연 베이스재(15)(여기서는 두께 25㎛의 폴리이미드)의 한 쪽 면에 두께 12㎛의 동박을 가지는, 이른바 일면 동장적층판의 동박에 대하여, 레지스트층의 형성, 노광, 현상, 에칭, 레지스트층의 박리 등의 일련의 공정에 의한 포토패브리케이션 방법에 의해, 레이저 가공에 의해 수지를 제거하여 바닥이 있는 층간접속구멍을 형성하기 위한 개구(16)를 형성하여, 레이저의 차광용 컨포멀 마스크(17)로 한다. 이와 함께, 양면 코어기판(14)에 빌드업하기 위한 접착제(18)에 의해 양면 코어기판(14)에 적층접착한다. 접착제(18)로서는 로우플로우 타입의 프리프레그나 본딩시트 등의 유출이 적은 것이 바람직하다.
이어서 도 3의 (6)에 나타내는 바와 같이, 상기 공정으로 제작한 컨포멀 마스크(17)를 사용하여 레이저 가공을 하여 층간접속구멍(19)을 형성한다. 레이저 가공법은 UV-YAG 레이저, 탄산 레이저, 엑시머 레이저 등을 선택하여 실시할 수 있다.
이어서, 도 4의 (7)에 나타내는 바와 같이, 도전화 처리와 그에 이어지는 전해도금처리에 의해, 층간접속을 위한 25~30㎛ 정도의 두께를 가지는 전해도금피막(20)을 형성하여, 바닥이 있는 비아홀 층간접속로로 한다.
이어서, 도 4의 (8)에 나타내는 바와 같이, 외층의 패턴(21)을 통상의 포토패브리케이션 방법에 의해 형성한다. 그 후, 필요에 따라 포토솔더레지스트층의 형성, 땜납도금, 니켈도금, 금도금 등의 표면처리를 실시하여 외형가공을 함으로써 다층 회로기판을 얻는다.
상기 제조방법에 따르면, 층간접속구멍의 수용랜드부(10)에 도금피막(7)이 형성되어 있기 때문에, 층간접속구멍(19)의 깊이가 종래의 구조에 비하여 10㎛ 정도 얕아져, 층간접속구멍(19)에 대한 비아홀의 벽면 도금피막의 전착용이성이 향상되고, 구성부재의 열팽창의 영향을 받기어려워지는 등의 유리한 구조가 된다. 이 때문에, 수율의 향상이나 신뢰성을 확보하기 위하여 필요한 도금두께의 저감이 도모된다.
또한, 이 수용랜드부(10)도 도금한 구조는, 층간접속구멍을 형성하기 위한 레이저 가공시의 열 손상을 완화하는 효과도 가진다.
더욱이, 층간접속구멍을 NC 드릴을 사용한 비관통가공에 의해 형성하면, 종래방법에서는 깊이방향으로 높은 가공정밀도가 요구되어 작업이 어려웠던 것에 비하여, 가공마진을 늘리는 효과도 있다. 이 때문에, 설계사양에 따라서는 레이저 가공보다 저가인 NC 드릴에 의한 비관통가공을 선택하는 것도 가능해진다.
실시예 1에서는 도금의 두께증가에 의해 층간접속구멍의 깊이를 얕게하는 방법을 선택하였는데, 수용랜드에 도전성 페이스트?잉크 등을 인쇄하는 등의 방법도 선택할 수 있다.
한편, 레이저 가공에는 상술한 바와 같이 컨포멀 마스크를 사용한 가공 이외에도, 미리 레이저의 빔직경보다 크게 구리 마스크를 개구해 두고, 그곳에 레이저 가공을 하는 라아지 윈도우법도 적용할 수 있다.
더욱이, 동박과 수지를 직접 레이저광으로 관통시키는 다이렉트 레이저법도 적용할 수 있다. 또한, 상기 컨포멀 마스크를 사용한 가공과 라아지 윈도우법, 다이렉트 레이저법을 조합하여도 좋다. 한편, 다이렉트 레이저법을 사용하는 경우, 실시예 1과 같이 동박의 두께는 20㎛ 이하인 것이 바람직하다.
(다른 실시예)
도 2 내지 도 4에 도시된 다층 회로기판은, 코어기판을 가요성 회로기판으로 하고, 그 일부를 가요성 케이블부(22)로 하여, 다층의 부품실장부로부터 연장되는 구성의 플렉시블 다층 회로기판으로 하고 있는데, 코어기판이 가요성 케이블을 구성하지 않는 다층 회로기판이어도 또한 마찬가지이다.
또한, 다층 회로기판은 코어기판의 양면이 아니라 한 면에만 외층 빌드업층을 적층하는 구성으로 하여도 좋다.
상술한 특징들에 의해, 본 발명은 아래와 같은 효과를 나타낸다.
본 발명의 제조방법에 따르면, 두껍게 도금된 수용랜드를 갖는 내층 코어기판을 형성하고, 천공용 개구를 형성한 외층 빌드업 기판을 형성하여 내층 코어기판에 외층 빌드업 기판을 적층하고, 수용랜드 및 천공용 개구를 이용하여 층간접속을 행하고 있기 때문에, 종래의 제조방법에서는 곤란했던 고밀도 실장이 가능한 회로기판을 저가로 안정적으로 제조할 수 있게 된다.
그리고, 본 발명에 의해 제조된 다층회로기판은 비아홀의 수용랜드의 도금을 두껍게 하고 있기 때문에, 이 수용랜드를 바닥면으로 이용하는 비아홀의 깊이를 얕게하여 벽면이 단축된 비아홀을 형성할 수 있다. 그 결과, 벽면으로의 도금 피막의 전착이 용이해지고 구성부재의 열팽창의 영향을 받기 어려워진다.
이에 의해, 수율의 향상이나 신뢰성을 확보하는데 필요한 도금 두께의 감소를 도모할 수 있어 미세한 배선패턴을 외층에 수율 좋게 형성할 수 있으며, 회로기판의 고밀도 실장화가 가능해진다.
삭제

Claims (2)

  1. 삭제
  2. 플렉시블한 내층 코어기판에 외층 빌드업층을 적층하고 층간접속구멍에 의해 접속한 다층 회로기판의 제조방법에 있어서,
    a) 가요성 절연 베이스재의 양면에 동박을 가지는, 양면 동장적층판을 준비하고, 쓰루홀을 형성하는 공정,
    b) 상기 쓰루홀과 그 주변부 및 이후 공정에서 형성되는 비아홀의 바닥부에 위치하는 회로기판의 층간접속부에 부분 도금하는 공정,
    c) 상기 양면 동장적층판에 있어서 동박을 포토패브리케이션(photo-fabrication) 방법에 의해 처리하여 배선패턴을 형성하고, 또한 상기 층간접속부에 상기 배선패턴의 두께보다 두꺼운 수용랜드를 형성하는 공정,
    d) 평활성이 있는 열기판을 가지는 프레스 장치로 커버레이를 부착하여, 내층 코어기판을 제조하는 공정,
    e) 일면형 동장적층판에서의 상기 층간접속구멍을 형성하는 부위에, 천공용 개구를 형성한 상기 외층 빌드업층의 베이스 절연수지측을 상기 내층 코어기판과 마주보게 하여, 접착재를 통하여 상기 내층 코어기판에 적층하여 적층 회로기재를 형성하는 공정,
    f) 상기 적층 회로기재에 대해, 상기 개구를 사용한 레이저 가공에 의하여 천공하고, 상기 수용랜드에 도달하는 바닥이 있는 층간접속구멍을 형성하는 공정, 및
    g) 상기 층간접속구멍에 도전화처리 및 전해도금을 하여 비아홀을 형성하는 공정을 구비한 것을 특징으로 하는 다층 회로기판의 제조방법.
KR1020060111952A 2006-02-16 2006-11-14 다층 회로기판 제조방법 KR101170764B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00039380 2006-02-16
JP2006039380A JP4813204B2 (ja) 2006-02-16 2006-02-16 多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
KR20070082492A KR20070082492A (ko) 2007-08-21
KR101170764B1 true KR101170764B1 (ko) 2012-08-03

Family

ID=38497840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060111952A KR101170764B1 (ko) 2006-02-16 2006-11-14 다층 회로기판 제조방법

Country Status (4)

Country Link
JP (1) JP4813204B2 (ko)
KR (1) KR101170764B1 (ko)
CN (1) CN100594758C (ko)
TW (1) TWI391063B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101946989B1 (ko) * 2011-12-09 2019-02-12 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101390696B1 (ko) * 2012-11-27 2014-04-30 대덕지디에스 주식회사 인쇄회로기판 및 그 제조방법
CN106163141A (zh) * 2016-07-08 2016-11-23 台山市精诚达电路有限公司 四层fpc的制作方法
JP7381323B2 (ja) * 2019-12-17 2023-11-15 日東電工株式会社 両面配線回路基板の製造方法および両面配線回路基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150370A (ja) * 1997-11-18 1999-06-02 Kyocera Corp 多層配線基板
JP2004228446A (ja) 2003-01-24 2004-08-12 Nec Corp プリント基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246724A (ja) * 1996-03-04 1997-09-19 Hitachi Chem Co Ltd 多層プリント配線板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150370A (ja) * 1997-11-18 1999-06-02 Kyocera Corp 多層配線基板
JP2004228446A (ja) 2003-01-24 2004-08-12 Nec Corp プリント基板

Also Published As

Publication number Publication date
JP2007220893A (ja) 2007-08-30
CN101022697A (zh) 2007-08-22
TWI391063B (zh) 2013-03-21
TW200742523A (en) 2007-11-01
CN100594758C (zh) 2010-03-17
JP4813204B2 (ja) 2011-11-09
KR20070082492A (ko) 2007-08-21

Similar Documents

Publication Publication Date Title
JP4527045B2 (ja) ケーブル部を有する多層配線基板の製造方法
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
JP5165265B2 (ja) 多層プリント配線板の製造方法
JP5313202B2 (ja) ビルドアップ型多層プリント配線板及びその製造方法
WO2008004382A1 (fr) Procédé de fabrication d'une plaque de circuit imprimé à couches multiples
JP2009231770A (ja) 多層フレキシブルプリント配線板およびその製造方法
JP7016256B2 (ja) 印刷配線板の製造方法
KR101387564B1 (ko) 다층 프린트 배선판의 제조방법 및 그 배선판
JP5073395B2 (ja) 多層プリント配線板の製造方法
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
KR101170764B1 (ko) 다층 회로기판 제조방법
TWI487451B (zh) Manufacturing method of multilayer printed wiring board
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
KR101229967B1 (ko) 케이블부를 가지는 다층회로기판 및 그 제조방법
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP4045120B2 (ja) 多層プリント配線板とその製造方法
JP2018107172A (ja) 内層配線基板の製造方法、内層配線基板および半導体パッケージ基板
JP2005109299A (ja) 多層配線板およびその製造方法
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
JP5000742B2 (ja) ケーブル部を有する多層配線基板の製造方法
CN116321810A (zh) 线路板制备方法以及线路板
JP2563815B2 (ja) ブラインドスルーホール付プリント配線板
KR20070076950A (ko) 다층 인쇄회로기판 및 그 제조방법
JP2007201200A (ja) 高周波用プラスチック基板とその製造方法
JPH05191052A (ja) プリント配線板とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150717

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 7