KR101156620B1 - 그라핀 채널층을 가지는 전계 효과 트랜지스터 - Google Patents

그라핀 채널층을 가지는 전계 효과 트랜지스터 Download PDF

Info

Publication number
KR101156620B1
KR101156620B1 KR1020090030516A KR20090030516A KR101156620B1 KR 101156620 B1 KR101156620 B1 KR 101156620B1 KR 1020090030516 A KR1020090030516 A KR 1020090030516A KR 20090030516 A KR20090030516 A KR 20090030516A KR 101156620 B1 KR101156620 B1 KR 101156620B1
Authority
KR
South Korea
Prior art keywords
electrode
graphene
layer
channel layer
field effect
Prior art date
Application number
KR1020090030516A
Other languages
English (en)
Other versions
KR20100111999A (ko
Inventor
채병규
김현탁
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020090030516A priority Critical patent/KR101156620B1/ko
Priority to US12/649,321 priority patent/US8247806B2/en
Publication of KR20100111999A publication Critical patent/KR20100111999A/ko
Application granted granted Critical
Publication of KR101156620B1 publication Critical patent/KR101156620B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0895—Tunnel injectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate

Abstract

본 발명은 그라핀을 채널층으로 이용함으로써 작동 전류의 온/오프 비를 증가시킬 수 있는 그라핀 채널층을 가지는 전계 효과 트랜지스터를 제공한다. 본 발명의 그라핀 채널층을 가지는 전계 효과 트랜지스터는: 기판; 기판의 일부 영역 상에 위치하고 그라핀을 포함하는 그라핀 채널층; 그라핀 채널층의 제1 영역 상에 위치하는 제1 전극; 그라핀 채널층의 상기 제1 영역과 이격된 제2 영역 상에 위치하는 개재층; 및 개재층 상에 위치하는 제2 전극; 상기 그라핀 채널층, 상기 제1 전극, 상기 제2 전극 상에 위치하는 게이트 절연층; 및 상기 게이트 절연층 상에 위치하는 게이트 전극;을 포함한다.
전계 효과 트랜지스터, 그라핀, 채널, 작동 전류 오프 전류

Description

그라핀 채널층을 가지는 전계 효과 트랜지스터{Field effect transistor having graphene channel layer}
본 발명은 전계 효과 트랜지스터에 관한 것으로서, 더욱 상세하게는, 그라핀을 채널층으로 이용하는 전계 효과 트랜지스터에 관한 것이다.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT원천기술개발 사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2008-F-025-01, 과제명: 전기적 점프(Current Jump)를 이용한 신소자 기술].
노보셀로프(Novoselov)와 게임(Geim) 등은 그라파이트를 기계적으로 박리하여 6각 구조의 2차원 형상의 탄소원자로 구성된 그라핀(graphene)을 제조하였고, 이러한 그라핀에서 나타나는 전계효과(field effect) 특성을 보고한 바 있다. 이후에, 그라핀을 이용하여 높은 동작 속도를 가지는 고성능의 트랜지스터를 제조하는 시도들이 많이 진행되고 있다.
그라핀은 2차원 형상의 카본 나노 구조체이고, 전하이동도가 대략 15,000cm2/Vs로 매우 크고 열전도성이 우수한 것으로 알려져 있다. 이에 따라 그라 핀은 전계효과 트랜지스터에 현재 사용되는 실리콘 물질을 대체할 차세대 물질로서 주목받고 있다. 트랜지스터의 형성에 카본나노튜브(carbon nano tube, CNT)를 이용하는 경우에는 대면적 집적화가 어려운 반면, 그라핀 물질을 이용하면 종래의 반도체 공정 기술을 이용하여 소자를 제조하기 용이하며, 특히 대면적 집적화가 용이한 잇점이 있다.
그러나, 그라핀은 0의 밴드 갭(band gap)을 가진(즉, 밴드 갭을 가지지 않음) 반금속(semimetal)으로 오프 전류가 매우 크며, 따라서 작동 전류의 온/오프(On/Off) 비가 매우 작은 단점을 가진다. 현재까지 알려진 반금속상 그라핀을 이용한 전계효과 트랜지스터의 온/오프 비는 최대 6 정도이다. 이와 같이 낮은 온/오프 비는 전계효과 트랜지스터 소자의 대량 집적화와 고속 구동에 문제가 된다.
최근에, 이러한 작동 전류의 온/오프 비를 증가시키는 시도들이 계속되고 있다. 이러한 시도들 중에 하나는 효율적인 전계 효과를 발생시키도록 적절한 밴드 갭을 가지는 반도체 상태의 그라핀을 제조하는 것이다. 장(Zhang) 등은 반도체 그라핀을 이용한 나노 리본 터널 트랜지스터 모델을 시뮬레이션하여 온/오프 비를 증가시키는 방법을 제시하였다. 또한, 레메(Lemme) 등은 그라핀의 화학적 조성을 변화시켜 온/오프 비가 매우 큰 비휘발성 전계효과 스위칭 소자를 제조하였다. 이와 같이, 밴드 갭을 가지는 그라핀 층은, 예를 들어 그라핀과 기판 사이 격자 부정합으로 나타나는 그라핀 결정구조의 대칭성을 파괴하여 구현하거나, 나노리본 형태 패턴을 형성하여 구현하거나, 또는 그라핀의 화학조성을 변화시켜 구현한다.
그러나, 이러한 그라핀을 수 나노 크기의 형상으로 구현하기가 용이하지 않 고, 또한 우수한 품질의 그라핀을 형성하기도 용이하지 않다. 따라서, 그라핀 자체의 우수한 특성에도 불구하고, 반도체 소자로서 집적화를 구현하지 못하고 있다.
본 발명이 이루고자 하는 기술적 과제는, 그라핀을 채널층으로 이용함으로써 작동 전류의 온/오프 비를 증가시킬 수 있는 그라핀 채널층을 가지는 전계 효과 트랜지스터를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 그라핀 채널층을 가지는 전계 효과 트랜지스터는, 기판; 상기 기판의 일부 영역 상에 위치하고 그라핀을 포함하는 그라핀 채널층; 상기 그라핀 채널층의 제1 영역 상에 위치하는 제1 전극; 상기 그라핀 채널층의 상기 제1 영역과 이격된 제2 영역 상에 위치하는 개재층; 상기 개재층 상에 위치하는 제2 전극; 상기 그라핀 채널층, 상기 제1 전극, 상기 제2 전극 상에 위치하는 게이트 절연층; 및 상기 게이트 절연층 상에 위치하는 게이트 전극;을 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 그라핀은, 밴드 갭을 가지지 않고, 상기 게이트 전극에 인가된 전압에 의하여 페르미면의 레벨이 변화되는 반금속 그라핀일 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제2 전극은 상기 개재층을 사이에 두고 상기 그라핀 채널층과 중첩되어 위치할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 개재층은 절연층을 포함할 수 있다. 상기 절연층은 상기 게이트 전극에 인가된 전압에 의하여 전계효과를 실질적 으로 거의 받지 않는 크기의 밴드 갭을 가질 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제2 전극은 상기 개재층 상의 전체 영역 상에 위치하고, 상기 개재층은 절연층을 포함할 수 있다. 상기 절연층은 상기 게이트 전극에 인가된 전압에 의하여 전계효과를 실질적으로 거의 받지 않는 크기의 밴드 갭을 가질 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 개재층은, 상기 그라핀 채널층과 상기 제2 전극 사이에 터널링 효과를 발생할 수 있는 두께를 가질 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제1 전극 및 상기 제2 전극은 각각 소스 전극 및 드레인 전극 중 하나일 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 그라핀 채널층을 가지는 전계 효과 트랜지스터는, 기판; 상기 기판의 일부 영역 상에 위치하고 그라핀을 포함하는 그라핀 채널층; 상기 그라핀 채널층의 제1 영역 상에 위치하는 제1 전극; 상기 그라핀 채널층의 상기 제1 영역과 이격된 제2 영역 상에 위치하는 개재층; 상기 개재층의 일부 영역 상에 위치하는 제2 전극; 상기 그라핀 채널층, 상기 제1 전극, 상기 제2 전극 상에 위치하는 게이트 절연층; 및 상기 게이트 절연층 상에 위치하는 게이트 전극; 을 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 그라핀은, 밴드 갭을 가지지 않고, 상기 게이트 전극에 인가된 전압에 의하여 페르미면의 레벨이 변화되는 반금속 그라핀일 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제2 전극은 상기 개재층을 사이에 두고 상기 그라핀 채널층과 중첩되지 않은 영역을 포함하도록 이격되어 위치할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 개재층은, 상기 게이트 전극에 인가된 전압에 의하여 전계효과가 발생되는 크기의 밴드 갭을 가지는 반도체를 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 개재층은, 반도체 그라핀 또는 그라핀 산화물을 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 그라핀 채널층을 가지는 전계 효과 트랜지스터는, 기판; 상기 기판의 일부 영역 상에 위치하고 그라핀을 포함하는 그라핀 채널층; 상기 그라핀 채널층의 제1 영역과 상기 제1 영역과 이격된 제2 영역 상에 각각 위치하는 개재층; 상기 제1 영역 상의 상기 개재층 상에 위치하는 제1 전극; 상기 제2 영역 상의 상기 개재층 상에 위치하는 제2 전극; 상기 그라핀 채널층, 상기 제1 전극, 상기 제2 전극 상에 위치하는 게이트 절연층; 상기 게이트 절연층 상에 위치하는 게이트 전극; 을 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 그라핀은, 밴드 갭을 가지는 반도체 그라핀일 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제1 전극 및 상기 제2 전극은 각각 상기 개재층을 사이에 두고 상기 그라핀 채널층과 중첩되어 위치할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 개재층은, 불순물이 도핑된 반도체층일 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 개재층과 상기 그라핀 채널층은 서로 반도체 접합을 형성하고, 상기 반도체 접합에 대하여 역방향으로 인가된 전압에 대하여 공핍층을 형성하도록 서로 접합될 수 있다.
본 발명에 따른 그라핀 채널층을 가지는 전계효과 트랜지스터는, 그라핀의 우수한 전하 이동도 특성을 그대로 유지하면서도 오프 전류를 감소시킬 수 있다. 그라핀 채널층이 반금속 그라핀을 포함하는 경우에는, 그라핀 채널층과 전극 사이에 형성된 절연층에 의하여 누설 전류를 방지 할 수 있다. 반면, 그라핀 채널층이 반도체 그라핀을 포함하는 경우에는, 그라핀 채널층과 그 양단에 형성된 고농도 반도체층에 의하여 오프 전류를 방지할 수 있다.
또한, 본 발명에 따른 그라핀 채널층을 가지는 전계효과 트랜지스터는 이극성(ambipolar) 특성이 나타나지 않으므로, n 형 트랜지스터와 p 형 트랜지스터를 개별적으로 제조할 수 있다. 따라서, 본 발명에 따라, 트랜지스터의 작동전류 온/오프 비가 매우 크고 고속, 대량 집적화가 가능한 CMOS 기술에 부합하는 그라핀 전계효과 트랜지스터를 만들 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서 막, 영역, 또는 기판등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1a 및 도 1b는 각각 외부 전압이 인가되지 않은 경우와 인가된 경우의 그라핀(graphene)의 에너지 밴드 구조 내의 페르미 면의 변화를 개략적으로 도시하는 도면이다. 여기에서, 전도대(C)와 가전자대(V)는 원뿔형으로 도시하였다.
도 1a를 참조하면, 반금속(semi-metal) 상태를 가지는 그라핀의 에너지 밴드가 도시되어 있다. 상기 반금속 그라핀은 전도대(C)와 가전자대(V)가 약하게 중첩된 영역(O)을 포함하는 밴드 구조를 가진다. 전도대(C)의 주 캐리어는 전자이고, 가전자대(V)의 주 캐리어는 정공(hole)이다. 상기 그라핀에 외부 게이트 전압이 인가되지 않는 경우에는, 페르미면의 초기 에너지 레벨(EF(0))은 상기 약하게 중첩되는 영역(O)에 위치한다.
도 1b를 참조하면, 그라핀에 양(+)의 게이트 전압을 인가하면, 페르미면의 초기 에너지 레벨(EF(0))은 전도대(C)를 향하여 화살표 방향(A)으로 이동하여 제1 에너지 레벨(EF(+Vg))이 되고, 상기 그라핀에 음(-)의 게이트 전압을 인가하면, 페르미면의 초기 에너지 레벨(EF(0))은 가전자대(V)를 향하여 화살표 방향(B)으로 이동하여 제2 에너지 레벨(EF(-Vg))이 된다. 즉, 그라핀에 외부 게이트 전압을 인가하여 상기 그라핀의 페르미면의 에너지 레벨을 이동시킬 수 있고, 상기 인가되는 게이트 전압의 부호에 따라 주 캐리어를 전자 또는 정공으로 선택할 수 있다.
도시되지는 않았지만, 그라핀은 반도체 상태를 가질 수 있다. 이러한 경우에는 그라핀은 가전자대와 전도대 사이에 밴드 갭을 가진다.
도 2는 본 발명의 일부 실시예들에 따른 반금속 그라핀 채널층을 포함하는 전계효과 트랜지스터(10)의 단면도이다.
도 2를 참조하면, 전계효과 트랜지스터(10)는 기판(100), 그라핀 채널층(110), 제1 전극(120), 개재층(130), 제2 전극(140), 게이트 절연층(150), 및 게이트 전극(160)을 포함한다.
기판(100) 상의 일부 영역에 그라핀 채널층(110)이 위치한다. 그라핀 채널층(110)은 서로 이격된 제1 영역(112)과 제2 영역(114)을 포함하고, 제1 영역(112)과 제2 영역(114)은 그라핀 채널층(110)의 양 단부에 각각 위치할 수 있다. 그라핀 채널층(110)의 제1 영역(112) 상에 제1 전극(120)이 위치한다. 제1 전극(120)은 기판(100) 상에도 위치하도록 연장될 수 있다. 그라핀 채널층(110)의 제2 영역(114) 상에 개재층(interlayer, 130)이 위치한다. 개재층(130)은 기판(100) 상에도 위치하도록 연장될 수 있다. 개재층(130) 상에 제2 전극(140)이 위치한다. 제2 전극(140)은 개재층(130)의 전체에 대하여 그 상에 위치하거나, 또는 개재층(130)의 일부에 대하여 그 상에 위치할 수 있다. 제1 전극(120)과 제2 전극(140)은 그라핀 채널층(110)을 사이에 두고 서로 이격되어 위치한다. 그라핀 채널층(110), 제1 전극(120), 및 제2 전극(140) 상에 게이트 절연층(150)이 위치한다. 게이트 절연층(150) 상에 게이트 전극(160)이 위치한다.
기판(100)은 그 상에 증착이 가능한 다양한 물질들 중에서 선택될 수 있으 며, 예를 들어 실리콘, 실리콘-게르마늄, 실리콘 탄화물(SiC), 유리(glass), 플라스틱(plastic)의 물질로 구성될 수 있다. 또한, 기판(100)은 에피택셜 층, 실리콘-온-절연체(silicon-on-insulator, SOI)층, 반도체-온-절연체(semiconductor-on-insulator, SEOI)층 등을 포함할 수 있다.
그라핀 채널층(110)은 도 1a 및 도 1b에 도시된 에너지 상태를 가지는 반금속 그라핀을 포함할 수 있다. 상술한 바와 같이, 게이트 전극(160)에 외부 전압이 인가되면, 페르미면의 에너지 레벨이 변화될 수 있다. 그라핀 채널층(110)은 흑연 결정으로부터의 기계적 박리법 또는 정전기적 박리법에 의하여 형성할 수 있다. 또는, 그라핀 채널층(110)은, 실리콘 탄화물의 열분해법, 히드라진(hydrazine, NH2NH2)과 같은 산화제를 용제로 이용한 추출법, 또는 수소 및 탄소를 포함하는 반응 가스를 이용하는 화학기상증착법(chemical vapor deposition, CVD)에 의하여 형성할 수 있다.
제1 전극(120)과 제2 전극(140)은 그라핀 채널층(110)을 통하여 전기적으로 연결될 수 있고, 각각 소스 전극 및 드레인 전극 중 하나일 수 있다. 제1 전극(120)과 제2 전극(140)은 도전성을 가지는 물질을 포함할 수 있고, 예를 들어, 폴리 실리콘, 또는 ITO(indium-tin oxide)를 포함할 수 있다. 또한, 제1 전극(120)과 제2 전극(140)은 금속을 포함할 수 있고, 예를 들어 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레 늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn), 또는 지르코늄(Zr) 중의 적어도 하나를 포함할 수 있다. 제1 전극(120)과 제2 전극(140)은 화학기상증착법, 플라즈마 여기 CVD(plasma enhanced CVD, PECVD), 저압 CVD(low pressure CVD, LPCVD), 물리기상증착법(physical vapor deposition, PVD), 스퍼터링(sputtering), 원자층 증착법(atomic layer deposition, ALD) 등의 증착 방법에 의하여 형성할 수 있다.
개재층(130)은 절연물을 포함할 수 있고, 상기 절연물은 게이트 전극(160)에 인가된 전압에 의하여 전계 효과(field effect)가 발생되지 않는 크기의 밴드갭을 가지거나, 실질적으로 거의 발생되지 않는 크기의 밴드 갭을 가질 수 있다. 개재층(130)이 절연물을 포함하는 경우에는, 제2 전극(140)이 개재층(130)을 사이에 두고 그라핀 채널층(110)과 중첩하도록 위치한다. 또한, 개재층(130)은, 그라핀 채널층(110)과 제2 전극(140) 사이에 터널링 효과(tunneling effect)를 발생할 수 있는 두께를 가질 수 있다. 개재층(130)은, 예를 들어, 산화물, 질화물, 또는 산질화물, 예를 들어 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물을 포함할 수 있다. 또는, 개재층(130)은, 예를 들어 PMMA(poly methyl methcrylate)와 같은 유기물 고분자를 포함할 수 있다.
게이트 절연층(150)은, 절연물을 포함할 수 있고, 예를 들어 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물을 포함할 수 있다. 또한, 게이트 절연층(150)은, 실리콘 산화층과 실리콘 질화층의 이중 구조를 가지는 복합층일 수 있고, 또는 일부 영역이 질화 처리된 실리콘 산화층일 수 있다. 상기 질화 처리는, 예를 들어 NH3 가스와 같은 질소 포함 가스를 이용한 어닐링(annealing) 또는 고속 열 어닐링(rapid thermal annealing, RTA), 레이저 RTA(laser RTA) 등의 방법에 의하여 수행할 수 있다. 또한, 상기 질화 처리는, 플라즈마 질화 처리, 플라즈마 이온 주입, 플라즈마 강화 CVD(PECVD), 고밀도 플라즈마 CVD(HDP-CVD) 또는 라디칼 질화법에 의하여 수행될 수 있다. 이러한 질화 처리를 수행한 후에, 헬륨 또는 아르곤과 같은 비활성 가스를 포함하는 비활성 분위기에서 상기 구조물을 열처리할 수 있다. 이와 같이 질화처리된 표면은 후속의 공정에서 형성되는 게이트 전극(160)과 대면하도록 형성할 수 있다.
게이트 전극(160)은 도전성을 가지는 물질을 포함할 수 있고, 예를 들어, 폴리 실리콘, 이나 금속을 포함할 수 있다. 상기 금속은, 예를 들어 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn), 또는 지르코늄(Zr) 중의 적어도 하나를 포함할 수 있다. 게이트 전극(160)은 화학기상증착법, 플라즈마 여기 CVD(PECVD), 저압 CVD(LPCVD), 물리기상증착법(PVD), 스퍼터링, 원자층 증착법(ALD) 등의 증착 방법에 의하여 형성할 수 있다.
도 2의 전계 효과 트랜지스터(10)는 상부 게이트 구조로서 도시되어 있으나, 본 실시예는 게이트 전극(160)이 그라핀 채널층(110), 제1 전극(120), 개재층(130), 제2 전극(140)의 하측에 위치하는 하부 게이트 구조도 포함할 수 있음을 이해할 수 있다.
도 3a 내지 도 3c는 도 2의 전계 효과 트랜지스터(10)의 작동 원리를 설명하기 위한 에너지 밴드 다이어그램이다. 도 3b는 n 형의 전계 효과 트랜지스터(10)를 도시하며, 도 3c는 p 형의 전계 효과 트랜지스터(10)를 도시한다.
도 3a를 참조하면, 게이트 전극(160)에 전압이 인가되지 않은 경우, 개재층(130)의 양측에 각각 그라핀 채널층(110)과 제2 전극(140)이 각각의 일함수(work function)에 상응하여 열역학적 평형을 이루도록 에너지 밴드 구조가 형성된다. 그라핀 채널층(110)의 페르미면의 에너지 레벨이 초기 에너지 레벨(EF(0))이다. 따라서, 그라핀 채널층(110)과 제2 전극(140) 사이에는 개재층(130)에 의한 에너지 장벽이 존재한다.
도 3b를 참조하면, n 형의 전계 효과 트랜지스터(10)의 게이트 전극(160)에 양의 게이트 전압(+Vg)을 인가하는 경우는, 도 3a에 도시된 상기 에너지 밴드의 형태가 변화한다. 또한, 그라핀 채널층(110)의 페르미면의 에너지 레벨이 초기 에너지 레벨(EF(0))로부터 제1 에너지 레벨(EF(+Vg))로 변화한다. 여기에서, 제1 에너지 레벨(EF(+Vg))은 개재층(130)의 전도대의 말단의 레벨과 거의 동일하게 되므로, 개재층(130)에 의한 에너지 장벽이 사라지게 된다. 따라서, 그라핀 채널층(110) 내의 전자가 제2 전극(140)으로 용이하게 이동하고(실선 화살표로 도시됨), 이에 따라 전계 효과 트랜지스터(10)는 온(on) 상태가 된다. 또한, 상기 전자는 그라핀 채널층(110)과 개재층(130)의 에너지 밴드 접합 부분에서의 터널링 효과에 의하여 제2 전극(140)으로 이동할 수 있으며, 이러한 터널링 효과에 의한 전자의 이동은 점선 화살표로 도시되어 있다.
여기에서, 개재층(130)은 상술한 바와 같이 절연물을 포함할 수 있다. 상기 절연물은 그라핀 채널층(110)의 일함수와 개재층(130)의 전도대의 말단 사이의 에너지 차이를 양의 게이트 전압(+Vg)을 인가함으로서 효과적으로 감소시킬 수 있는 밴드 갭을 갖는 물질을 선택한다. 또한, 상술한 터널링 효과에 의하여 전자를 이동시키는 경우에는, 개재층(130)이 상기 터널링 효과를 발생시킬 수 있는 두께를 가져야 한다.
도 3c를 참조하면, p 형의 전계 효과 트랜지스터(10)의 게이트 전극(160)에 음의 게이트 전압(-Vg)을 인가하는 경우에는, 도 3a에 도시된 상기 에너지 밴드의 형태가 변화한다. 또한, 그라핀 채널층(110)의 페르미면의 에너지 레벨이 초기 에너지 레벨(EF(0))로부터 제2 에너지 레벨(EF(-Vg))로 변화한다. 여기에서, 제2 에너지 레벨(EF(-Vg))은 개재층(130)의 가전자대 말단의 레벨과 거의 동일하게 되므로, 개재층(130)에 의한 에너지 장벽이 사라지게 된다. 따라서, 그라핀 채널층(110) 내의 정공(hole)이 제2 전극(140)으로 용이하게 이동하고(실선 화살표로 도시됨), 이에 따라 전계 효과 트랜지스터(10)는 온(on) 상태가 된다. 또한, 상기 정공은 그라핀 채널층(110)과 개재층(130)의 에너지 밴드 접합 부분에서의 터널링 효과에 의하여 제2 전극(140)으로 이동할 수 있으며, 이러한 터널링 효과에 의한 정공의 이동은 점선 화살표로 도시되어 있다.
여기에서, 개재층(130)은 상술한 바와 같이 절연물을 포함할 수 있다. 상기 절연물은 그라핀 채널층(110)의 일함수와 개재층(130)의 가전자대의 말단 사이의 에너지 차이를 음의 게이트 전압(-Vg)을 인가함으로서 효과적으로 감소시킬 수 있는 밴드 갭을 갖는 물질을 선택한다. 또한, 상술한 터널링 효과에 의하여 정공을 이동시키는 경우에는, 개재층(130)이 상기 터널링 효과를 발생시킬 수 있는 두께를 가져야 한다.
상술한 바와 같이, 개재층(130)이 그라핀 채널층(110)과 제2 전극(140)에 비하여 높은 에너지 장벽을 가지므로, 오프(Off) 전류는 흐르지 못하는 반면, 온(On) 전류는 그라핀의 고유 특성에 가까울 수 있다. 그러므로, 본 실시예에 따른 전계 효과 트랜지스터(10)에 있어서, 작동 전류의 온/오프 비가 증가된다.
도 4는 본 발명의 일부 실시예들에 따른 반금속 그라핀 채널층을 포함하는 전계효과 트랜지스터(20)의 단면도이다. 본 실시예의 간명한 설명을 위하여, 상술한 실시예와 중복되는 설명은 생략하기로 한다.
도 4를 참조하면, 전계효과 트랜지스터(20)는 기판(200), 그라핀 채널층(210), 제1 전극(220), 개재층(230), 제2 전극(240), 게이트 절연층(250), 및 게이트 전극(260)을 포함한다.
기판(200) 상의 일부 영역에 그라핀 채널층(210)이 위치한다. 그라핀 채널층(210)은 서로 이격된 제1 영역(212)과 제2 영역(214)을 포함하고, 제1 영역(212)과 제2 영역(214)은 그라핀 채널층(210)의 양 단부에 각각 위치할 수 있다. 그라핀 채널층(210)의 제1 영역(212) 상에 제1 전극(220)이 위치한다. 제1 전극(220) 은 기판(200) 상에도 위치하도록 연장될 수 있다. 그라핀 채널층(210)의 제2 영역(214) 상에 개재층(230)이 위치한다. 개재층(230)은 기판(200) 상에도 위치하도록 연장될 수 있다. 개재층(230)의 일부 영역 상에 제2 전극(240)이 위치한다. 제1 전극(220)과 제2 전극(240)은 그라핀 채널층(210)을 사이에 두고 서로 이격되어 위치한다. 그라핀 채널층(210), 제1 전극(220), 및 제2 전극(240) 상에 게이트 절연층(250)이 위치한다. 게이트 절연층(250) 상에 게이트 전극(260)이 위치한다.
기판(200)은 상술한 바와 같이 그 상에 증착이 가능한 다양한 물질들 중에서 선택될 수 있다. 그라핀 채널층(210)은 도 1a 및 도 1b에 도시된 에너지 상태를 가지는 반금속 그라핀을 포함할 수 있다. 제1 전극(220)과 제2 전극(240)은 그라핀 채널층(210)을 통하여 전기적으로 연결될 수 있고, 각각 소스 전극 및 드레인 전극 중 하나일 수 있다. 제1 전극(220)과 제2 전극(240)은 도전성을 가지는 물질을 포함할 수 있다. 게이트 절연층(250)은, 절연물을 포함할 수 있고, 게이트 전극(260)은 도전성을 가지는 물질을 포함할 수 있다.
개재층(230)은 반도체 물질을 포함할 수 있고, 상기 반도체 물질은 게이트 전극(260)에 인가된 전압에 의하여 전계 효과(field effect)가 발생되는 크기의 밴드 갭을 가질 수 있다. 개재층(230)이 반도체 물질을 포함하는 경우에는, 제2 전극(240)이 개재층(230)의 일부 영역 상에 위치할 수 있고, 예를 들어, 제2 전극(240)이 개재층(230)을 사이에 두고 그라핀 채널층(210)과 중첩되지 않은 영역을 포함하도록 이격되어 위치할 수 있다. 개재층(230)은, 예를 들어, 실리콘, 게르마늄, 실리콘-게르마늄, III족-V족 반도체, 또는 II족-VI족 반도체를 포함할 수 있 다. 또는 개재층(230)은 반도체 상태의 그라핀 또는 그라핀 산화물을 포함할 수 있다. 또한, 개재층(230)은, 그라핀 채널층(210)과 제2 전극(240) 사이에 터널링 효과를 발생시킬 수 있는 두께를 가질 수 있다.
도 4의 전계 효과 트랜지스터(20)는 상부 게이트 구조로서 도시되어 있으나, 본 실시예는 게이트 전극(260)이 그라핀 채널층(210), 제1 전극(220), 개재층(230), 제2 전극(240)의 하측에 위치하는 하부 게이트 구조도 포함할 수 있음을 이해할 수 있다.
도 5a 및 도 5b는 도 4의 전계 효과 트랜지스터(20)의 작동 원리를 설명하기 위한 에너지 밴드 다이어그램이다. 도 5a는 n 형의 전계 효과 트랜지스터(20)를 도시하며, 도 5b는 p 형의 전계 효과 트랜지스터(20)를 도시한다.
전계 효과 트랜지스터(20)에 있어서, 게이트 전극(260)에 전압이 인가되지 않은 경우, 개재층(230)의 양측에 각각 그라핀 채널층(210)과 제2 전극(240)이 각각의 일함수에 상응하여 열역학적 평형을 이루도록 에너지 밴드 구조가 형성되며, 이는 도 3a를 참조하여 상술한 바와 같다. 그라핀 채널층(210)의 페르미면의 에너지 레벨이 초기 에너지 레벨(EF(0))이다. 따라서, 그라핀 채널층(210)과 제2 전극(240) 사이에는 개재층(230)에 의한 에너지 장벽이 존재한다. 본 실시예의 경우에는, 개재층(230)이 반도체 물질을 포함하고 있으므로, 개재층(230)의 에너지 장벽이 도 3a와는 다른 형태를 가진다. 예를 들어, n 형 트랜지스터인 경우에는, 도 5a에 도시된 바와 같이 개재층(230)의 전도대와 가전자대가 오목한 형상을 가진다. 반면, p 형 트랜지스터인 경우에는, 도 5b에 도시된 바와 같이 개재층(230)의 전도대와 가전자대가 볼록한 형상을 가진다.
도 5a를 참조하면, n 형의 전계 효과 트랜지스터(20)의 게이트 전극(260)에 양의 게이트 전압(+Vg)을 인가하는 경우에는, 그라핀 채널층(210)의 페르미면의 에너지 레벨이 초기 에너지 레벨(EF(0))로부터 제1 에너지 레벨(EF(+Vg))로 변화한다. 또한, 게이트 전극(260)에 의한 전계 효과에 의하여, 오목한 형상을 가지는 개재층(230)의 전도대가 점선으로 이동한다. 여기에서, 제1 에너지 레벨(EF(+Vg))은 개재층(230)의 전도대의 말단의 레벨과 거의 동일하게 되므로, 개재층(230)에 의한 에너지 장벽이 사라지게 된다. 따라서, 그라핀 채널층(210) 내의 전자가 제2 전극(240)으로 용이하게 이동하고, 이에 따라 전계 효과 트랜지스터(20)는 온(on) 상태가 된다. 또한, 상술한 바와 같이, 상기 전자는 그라핀 채널층(210)과 개재층(230)의 에너지 밴드 접합 부분에서의 터널링 효과에 의하여 제2 전극(240)으로 이동할 수 있으며, 이러한 경우에는 개재층(230)이 상기 터널링 효과를 발생시킬 수 있는 두께를 가져야 한다.
도 5b를 참조하면, p 형의 전계 효과 트랜지스터(20)의 게이트 전극(260)에 음의 게이트 전압(-Vg)을 인가하는 경우에는, 그라핀 채널층(210)의 페르미면의 에너지 레벨이 초기 에너지 레벨(EF(0))로부터 제2 에너지 레벨(EF(-Vg))로 변화한다. 또한, 게이트 전극(260)에 의한 전계 효과에 의하여, 볼록한 형상을 가지는 개재 층(230)의 전도대가 점선으로 이동한다. 여기에서, 제2 에너지 레벨(EF(-Vg))은 개재층(230)의 가전자대의 말단의 레벨과 거의 동일하게 되므로, 개재층(230)에 의한 에너지 장벽이 사라지게 된다. 따라서, 그라핀 채널층(210) 내의 정공이 제2 전극(240)으로 용이하게 이동하고, 이에 따라 전계 효과 트랜지스터(20)는 온(on) 상태가 된다. 또한, 상술한 바와 같이, 상기 정공은 그라핀 채널층(210)과 개재층(230)의 에너지 밴드 접합 부분에서의 터널링 효과에 의하여 제2 전극(240)으로 이동할 수 있으며, 이러한 경우에는 개재층(230)이 상기 터널링 효과를 발생시킬 수 있는 두께를 가져야 한다.
상술한 바와 같이, 개재층(230)이 그라핀 채널층(210)과 제2 전극(240)에 비하여 높은 에너지 장벽을 가지므로, 오프(Off) 전류는 흐르지 못하는 반면, 온(On) 전류는 그라핀의 고유 특성에 가까울 수 있다. 그러므로, 본 실시예에 따른 전계 효과 트랜지스터(20)에 있어서, 작동 전류의 온/오프 비가 증가된다.
도 6은 본 발명의 일부 실시예들에 따른 반도체 그라핀 채널층을 포함하는 전계효과 트랜지스터(30)의 단면도이다. 본 실시예의 간명한 설명을 위하여, 상술한 실시예들과 중복되는 설명은 생략하기로 한다.
도 6을 참조하면, 전계효과 트랜지스터(30)는 기판(300), 그라핀 채널층(310), 제1 전극(320), 개재층(330), 제2 전극(340), 게이트 절연층(350), 및 게이트 전극(360)을 포함한다.
기판(300) 상의 일부 영역에 그라핀 채널층(310)이 위치한다. 그라핀 채널 층(310)은 서로 이격된 제1 영역(312)과 제2 영역(314)을 포함하고, 제1 영역(312)과 제2 영역(314)은 그라핀 채널층(310)의 양 단부에 각각 위치할 수 있다. 그라핀 채널층(310)의 제1 영역(312) 및 제2 영역(314) 상에 각각 개재층(330)이 위치한다. 개재층(330)은 기판(300) 상에도 위치하도록 연장될 수 있다. 개재층(330) 상에 제1 전극(320)과 제2 전극(340)이 각각 위치한다. 다시 말하면, 제1 전극(320)과 제2 전극(340)은 제1 영역(312)과 제2 영역(314) 상에 각각 대응하여 개재층(330) 상에 위치할 수 있다. 제1 전극(320)과 제2 전극(340)은 그라핀 채널층(310)을 사이에 두고 서로 이격되어 위치한다. 그라핀 채널층(310), 제1 전극(320), 및 제2 전극(340) 상에 게이트 절연층(350)이 위치한다. 게이트 절연층(350) 상에 게이트 전극(360)이 위치한다.
기판(300)은 상술한 바와 같이 그 상에 증착이 가능한 다양한 물질들 중에서 선택될 수 있다. 그라핀 채널층(310)은 전도대와 가전자대 사이에 밴드갭을 가지는 반도체 그라핀을 포함할 수 있다. 제1 전극(320)과 제2 전극(340)은 그라핀 채널층(310)을 통하여 전기적으로 연결될 수 있고, 각각 소스 전극 및 드레인 전극 중 하나일 수 있다. 제1 전극(320)과 제2 전극(340)은 도전성을 가지는 물질을 포함할 수 있다. 게이트 절연층(350)은, 절연물을 포함할 수 있고, 게이트 전극(360)은 도전성을 가지는 물질을 포함할 수 있다.
개재층(330)은 반도체 물질, 예를 들어, 실리콘, 게르마늄, 실리콘-게르마늄, III족-V족 반도체, 또는 II족-VI족 반도체를 포함할 수 있다. 상기 반도체 물질은 게이트 전극(360)에 인가된 전압에 의하여 전계 효과(field effect)가 발생되 는 크기의 밴드 갭을 가질 수 있다. 또한, 개재층(330)은 n 형 불순물 또는 p 형 불순물이 도핑될 수 있다. 특히, 개재층(330)은 본 기술분야에서 통상적으로 p+형, 또는 n+형으로 표시되는 정도의 고농도로 도핑될 수 있다. 여기에서, 반도체가 고농도로 도핑되는 경우, 상기 도핑된 반도체는, 예를 들어 전기전도도와 같은 물질 특성이 금속과 거의 유사할 수 있다. 상기 n 형 불순물은, 예를 들어 질소(N), 인(P), 비소(As), 안티몬(Sb), 비스무트(Bi)와 같은 V-족 원소일 수 있다. 또한, 상기 p 형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga), 인듐(In), 또는 탈륨(Tl)과 같은 III-족 원소 일 수 있다. 개재층(330)에 도핑되는 불순물의 도전형은 트랜지스터의 도전형과 반대일 수 있다. 예를 들어, n 형의 전계 효과 트랜지스터의 경우에는 개재층(330)에 도핑되는 불순물의 도전형은 p 형일 수 있고, p 형의 전계 효과 트랜지스터의 경우에는 개재층(330)에 도핑되는 불순물의 도전형은 n 형일 수 있다.
도 7a 및 도 7b는 도 6의 전계 효과 트랜지스터(30)의 작동 원리를 설명하기 위한 에너지 밴드 다이어그램이다. 도 7a는 n 형의 전계 효과 트랜지스터를 도시하며, 도 7b는 p 형의 전계 효과 트랜지스터를 도시한다.
도 7a를 참조하면, n 형의 전계 효과 트랜지스터(30)에 있어서, 게이트 전극(360)에 전압이 인가되지 않은 경우, 그라핀 채널층(310)의 양측에 각각 개재층(330)이 각각의 일함수에 상응하여 열역학적 평형을 이루도록 에너지 밴드 구조가 형성된다. 게이트 전극(360)에 양의 게이트 전압(+Vg)을 인가하는 경우에는, 그 라핀 채널층(310)의 전도대가 개재층(330)의 전도대의 레벨로 상승하고, 이에 따라 그라핀 채널층(310)과 개재층(330) 사이의 에너지 장벽이 사라지게 된다. 따라서, 그라핀 채널층(310) 내의 전자가 개재층(330)으로 용이하게 이동하고, 더 나아가 상기 전자가 제1 전극(320) 또는 제2 전극(340)으로 용이하게 이동한다. 이에 따라 전계 효과 트랜지스터(30)는 온(on) 상태가 된다.
도 6의 전계 효과 트랜지스터(30)는 상부 게이트 구조로서 도시되어 있으나, 본 실시예는 게이트 전극(360)이 그라핀 채널층(310), 제1 전극(320), 개재층(330), 제2 전극(340)의 하측에 위치하는 하부 게이트 구조도 포함할 수 있음을 이해할 수 있다.
도 7b를 참조하면, p 형의 전계 효과 트랜지스터(30)에 있어서, 게이트 전극(360)에 전압이 인가되지 않은 경우, 그라핀 채널층(310)의 양측에 각각 개재층(330)이 각각의 일함수에 상응하여 열역학적 평형을 이루도록 에너지 밴드 구조가 형성된다. 게이트 전극(360)에 음의 게이트 전압(-Vg)을 인가하는 경우에는, 그라핀 채널층(310)의 가전자대가 개재층(330)의 가전자대의 레벨로 이동하고, 이에 따라 그라핀 채널층(310)과 개재층(330) 사이의 에너지 장벽이 사라지게 된다. 따라서, 그라핀 채널층(310) 내의 정공이 개재층(330)으로 용이하게 이동하고, 더 나아가 상기 정공이 제1 전극(320) 또는 제2 전극(340)으로 용이하게 이동한다. 이에 따라 전계 효과 트랜지스터(30)는 온(on) 상태가 된다.
그라핀 채널층(310)과 개재층(330)은 서로 반도체 접합을 형성하며, 상기 반 도체 접합에 대하여 역방향으로 인가된 전압에 대하여 공핍층을 형성한다. 상기 공핍층은 전자나 정공을 트랩할 수 있고. 따라서 오프 전류를 감소시킬 수 있다. 그러므로, 본 실시예에 따른 전계 효과 트랜지스터(30)에 있어서, 작동 전류의 온/오프 비가 증가된다.
도 8은 본 발명의 일부 실시예들에 따른 그라핀 채널층을 포함하는 n 형 및 p 형 전계효과 트랜지스터의 게이트 전압에 따른 드레인 전류 밀도를 나타내는 그래프이다. 도 8에서 가로축은 게이트 전압에 인가된 전압을 나타내며, 세로축은 소스와 드레인 전극 사이에 흐르는 전류(드레인 전류)를 나타낸다.
도 8을 참조하면, n 형 전계효과 트랜지스터의 경우에는 양의 게이트 전압을 인가하는 경우에 드레인 전류가 많이 흐르게 되며, p 형 전계효과 트랜지스터의 경우에는 음의 게이트 전압을 인가하는 경우에 드레인 전류가 많이 흐르게 된다. 따라서, 본 발명에 따른 그라핀 채널층을 가지는 전계효과 트랜지스터는, 종래의 기존 그라핀을 이용한 전계효과 트랜지스터에서 통상적으로 나타나는 이극성(ambipolar) 특성이 나타나지 않으므로, n 형 트랜지스터와 p 형 트랜지스터를 개별적으로 제조할 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1a 및 도 1b는 각각 외부 전압이 인가되지 않은 경우와 인가된 경우의 그라핀의 에너지 밴드 구조 내의 페르미 면의 변화를 개략적으로 도시하는 도면이다.
도 2는 본 발명의 일부 실시예들에 따른 반금속 그라핀 채널층을 포함하는 전계효과 트랜지스터의 단면도이다.
도 3a 내지 도 3c는 도 2의 전계 효과 트랜지스터의 작동원리를 설명하기 위한 에너지 밴드 다이어그램이다.
도 4는 본 발명의 일부 실시예들에 따른 반금속 그라핀 채널층을 포함하는 전계효과 트랜지스터의 단면도이다.
도 5a 및 도 5b는 도 4의 전계 효과 트랜지스터의 작동원리를 설명하기 위한 에너지 밴드 다이어그램이다.
도 6는 본 발명의 일부 실시예들에 따른 반도체 그라핀 채널층을 포함하는 전계효과 트랜지스터의 단면도이다.
도 7a 및 도 7b는 도 6의 전계 효과 트랜지스터의 작동원리를 설명하기 위한 에너지 밴드 다이어그램이다.
도 8은 본 발명의 일부 실시예들에 따른 그라핀 채널층을 포함하는 전계효과 트랜지스터의 게이트 전압에 따른 드레인 전류 밀도를 나타내는 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
100, 200, 300: 기판, 110, 210, 310: 그라핀 채널층
120, 220, 320: 제1 전극, 130, 230, 330: 개재층
140, 240, 340: 제1 전극, 150, 250, 350: 게이트 절연층
160, 260, 360: 게이트 전극

Claims (18)

  1. 기판;
    상기 기판의 일부 영역 상에 위치하고 그라핀을 포함하는 그라핀 채널층;
    상기 그라핀 채널층의 제1 영역 상에 위치하는 제1 전극;
    상기 그라핀 채널층의 상기 제1 영역과 이격된 제2 영역 상에 위치하는 개재층(interlayer);
    상기 개재층 상에 위치하는 제2 전극;
    상기 그라핀 채널층, 상기 제1 전극, 상기 제2 전극 상에 위치하는 게이트 절연층; 및
    상기 게이트 절연층 상에 위치하는 게이트 전극;
    을 포함하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
  2. 제 1 항에 있어서, 상기 그라핀은, 밴드 갭을 가지지 않고, 상기 게이트 전극에 인가된 전압에 의하여 페르미면의 레벨이 변화되는 반금속(semi-metal) 그라핀인 것을 특징으로 하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
  3. 제 1 항에 있어서, 상기 제2 전극은 상기 개재층을 사이에 두고 상기 그라핀 채널층과 중첩(overlap)되어 위치하는 것을 특징으로 하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
  4. 제 1 항에 있어서, 상기 개재층은 절연층을 포함하는 것을 특징으로 하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
  5. 제 1 항에 있어서, 상기 제2 전극은 상기 개재층 상의 전체 혹은 일부 영역 상에 위치하고,
    상기 개재층은 절연층을 포함하는 것을 특징으로 하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
  6. 제 1 항에 있어서, 상기 개재층은, 상기 그라핀 채널층과 상기 제2 전극 사이에 터널링 효과(tunneling effect)를 발생할 수 있는 두께를 가지는 것을 특징으로 하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
  7. 제 1 항에 있어서, 상기 제1 전극 및 상기 제2 전극은 각각 소스 전극 및 드레인 전극 중 하나인 것을 특징으로 하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
  8. 기판;
    상기 기판의 일부 영역 상에 위치하고 그라핀을 포함하는 그라핀 채널층;
    상기 그라핀 채널층의 제1 영역 상에 위치하는 제1 전극;
    상기 그라핀 채널층의 상기 제1 영역과 이격된 제2 영역 상에 위치하는 개재층;
    상기 개재층의 일부 영역 상에 위치하는 제2 전극;
    상기 그라핀 채널층, 상기 제1 전극, 상기 제2 전극 상에 위치하는 게이트 절연층; 및
    상기 게이트 절연층 상에 위치하는 게이트 전극;
    을 포함하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
  9. 제 8 항에 있어서, 상기 그라핀은, 밴드 갭을 가지지 않고, 상기 게이트 전극에 인가된 전압에 의하여 페르미면의 레벨이 변화되는 반금속 그라핀인 것을 특징으로 하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
  10. 제 8 항에 있어서, 상기 제2 전극은 상기 개재층을 사이에 두고 상기 그라핀 채널층과 중첩되지 않은 영역을 포함하도록 이격되어 위치하는 것을 특징으로 하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
  11. 제 8 항에 있어서, 상기 개재층은, 상기 게이트 전극에 인가된 전압에 의하여 전계효과가 발생되는 크기의 밴드 갭을 가지는 반도체를 포함하는 것을 특징으로 하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
  12. 제 8 항에 있어서, 상기 개재층은, 상기 그라핀 채널층과 상기 제2 전극 사이에 터널링 효과를 발생할 수 있는 두께를 가지는 것을 특징으로 하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
  13. 제 8 항에 있어서, 상기 개재층은, 반도체 그라핀 또는 그라핀 산화물을 포함하는 것을 특징으로 하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
  14. 기판;
    상기 기판의 일부 영역 상에 위치하고 그라핀을 포함하는 그라핀 채널층;
    상기 그라핀 채널층의 제1 영역과 상기 제1 영역과 이격된 제2 영역 상에 각각 위치하는 개재층;
    상기 제1 영역 상의 상기 개재층 상에 위치하는 제1 전극;
    상기 제2 영역 상의 상기 개재층 상에 위치하는 제2 전극;
    상기 그라핀 채널층, 상기 제1 전극, 상기 제2 전극 상에 위치하는 게이트 절연층;
    상기 게이트 절연층 상에 위치하는 게이트 전극;
    을 포함하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
  15. 제 14 항에 있어서, 상기 그라핀은, 밴드 갭을 가지는 반도체 그라핀인 것을 특징으로 하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
  16. 제 14 항에 있어서, 상기 제1 전극 및 상기 제2 전극은 각각 상기 개재층을 사이에 두고 상기 그라핀 채널층과 중첩되어 위치하는 것을 특징으로 하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
  17. 제 14 항에 있어서, 상기 개재층은, 불순물이 도핑된 반도체층인 것을 특징으로 하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
  18. 제 17 항에 있어서, 상기 개재층과 상기 그라핀 채널층은 서로 반도체 접합을 형성하고, 상기 반도체 접합에 대하여 역방향으로 인가된 전압에 대하여 공핍층을 형성하도록 서로 접합되어 있는 것을 특징으로 하는 그라핀 채널층을 가지는 전계 효과 트랜지스터.
KR1020090030516A 2009-04-08 2009-04-08 그라핀 채널층을 가지는 전계 효과 트랜지스터 KR101156620B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090030516A KR101156620B1 (ko) 2009-04-08 2009-04-08 그라핀 채널층을 가지는 전계 효과 트랜지스터
US12/649,321 US8247806B2 (en) 2009-04-08 2009-12-29 Field effect transistor having graphene channel layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090030516A KR101156620B1 (ko) 2009-04-08 2009-04-08 그라핀 채널층을 가지는 전계 효과 트랜지스터

Publications (2)

Publication Number Publication Date
KR20100111999A KR20100111999A (ko) 2010-10-18
KR101156620B1 true KR101156620B1 (ko) 2012-06-14

Family

ID=42933645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090030516A KR101156620B1 (ko) 2009-04-08 2009-04-08 그라핀 채널층을 가지는 전계 효과 트랜지스터

Country Status (2)

Country Link
US (1) US8247806B2 (ko)
KR (1) KR101156620B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140103022A (ko) * 2013-02-15 2014-08-25 삼성전자주식회사 그래핀 소자 및 이를 포함하는 전자 기기
KR20200101714A (ko) 2019-02-20 2020-08-28 충남대학교산학협력단 질소-도핑된 그래핀층을 활성층으로 포함하는 그래핀 기반의 tft

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450779B2 (en) * 2010-03-08 2013-05-28 International Business Machines Corporation Graphene based three-dimensional integrated circuit device
KR20110119456A (ko) * 2010-04-27 2011-11-02 삼성전자주식회사 탄성 채널 트랜지스터를 구비하는 반도체 소자
US8445320B2 (en) * 2010-05-20 2013-05-21 International Business Machines Corporation Graphene channel-based devices and methods for fabrication thereof
KR101180176B1 (ko) * 2010-10-26 2012-09-05 주식회사 엘지실트론 화합물 반도체 장치 및 그 제조 방법
CN102468333B (zh) * 2010-10-29 2014-05-28 中国科学院微电子研究所 一种石墨烯器件及其制造方法
CN102479819A (zh) * 2010-11-30 2012-05-30 中国科学院微电子研究所 场效应晶体管及其制备方法
KR101715355B1 (ko) 2010-11-30 2017-03-13 삼성전자주식회사 그래핀 전자 소자
CN102074584B (zh) * 2010-12-06 2012-07-04 复旦大学 一种空气隙石墨烯晶体管及其制备方法
KR101736970B1 (ko) 2010-12-17 2017-05-30 삼성전자주식회사 그래핀 전자 소자 및 제조방법
US8530886B2 (en) * 2011-03-18 2013-09-10 International Business Machines Corporation Nitride gate dielectric for graphene MOSFET
KR101813173B1 (ko) 2011-03-30 2017-12-29 삼성전자주식회사 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치
KR101224866B1 (ko) * 2011-04-12 2013-01-22 한국과학기술원 물리 공극을 갖는 그래핀 소자
KR101813179B1 (ko) 2011-06-10 2017-12-29 삼성전자주식회사 복층의 게이트 절연층을 구비한 그래핀 전자 소자
KR20130014249A (ko) 2011-07-29 2013-02-07 한국전자통신연구원 광검출기
US8969154B2 (en) 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
KR101813181B1 (ko) 2011-08-26 2017-12-29 삼성전자주식회사 튜너블 배리어를 포함하는 그래핀 전계효과 트랜지스터를 구비한 인버터 논리소자
KR101920712B1 (ko) 2011-08-26 2018-11-22 삼성전자주식회사 튜너블 배리어를 구비한 그래핀 스위칭 소자
KR101878738B1 (ko) 2011-09-16 2018-07-17 삼성전자주식회사 반도체 장치 및 반도체 장치의 동작 방법
KR101830782B1 (ko) * 2011-09-22 2018-04-05 삼성전자주식회사 그래핀을 포함하는 전극 구조체 및 전계효과 트랜지스터
US9171907B2 (en) * 2011-09-27 2015-10-27 Georgia Tech Research Corporation Graphene transistor
CN102354668B (zh) * 2011-10-12 2013-03-06 北京大学 一种碳基纳米材料晶体管的制备方法
CN102339735B (zh) * 2011-10-12 2013-03-06 北京大学 一种石墨烯晶体管的制备方法
US9324634B2 (en) 2011-11-08 2016-04-26 International Business Machines Corporation Semiconductor interconnect structure having a graphene-based barrier metal layer
US8633055B2 (en) 2011-12-13 2014-01-21 International Business Machines Corporation Graphene field effect transistor
KR101920713B1 (ko) 2011-12-23 2018-11-22 삼성전자주식회사 그래핀 소자 및 그 제조방법
KR101878743B1 (ko) * 2012-01-10 2018-07-16 삼성전자주식회사 3차원 그래핀 스위칭 소자
KR101532312B1 (ko) * 2012-01-19 2015-06-29 삼성전자주식회사 그래핀을 이용한 논리소자와 그 제조 및 동작방법
US8680511B2 (en) * 2012-02-09 2014-03-25 International Business Machines Corporation Bilayer gate dielectric with low equivalent oxide thickness for graphene devices
US9064842B2 (en) * 2012-03-20 2015-06-23 International Business Machines Corporation Semiconductor device including graphene layer and method of making the semiconductor device
CN102593159A (zh) * 2012-03-20 2012-07-18 四川大学 一种增强型石墨烯场效应晶体管
KR101952363B1 (ko) * 2012-04-03 2019-05-22 삼성전자주식회사 그래핀 반도체 소자 및 그 제조 방법, 그래핀 반도체 소자를 포함하는 유기 발광 표시 장치 및 기억 소자
KR101906972B1 (ko) * 2012-04-18 2018-10-11 삼성전자주식회사 튜너블 배리어를 구비한 그래핀 스위칭 소자
KR101910976B1 (ko) 2012-07-16 2018-10-23 삼성전자주식회사 그래핀을 이용한 전계효과 트랜지스터
KR101919420B1 (ko) 2012-10-08 2019-02-08 삼성전자주식회사 그래핀 스위칭 소자를 이용한 메모리 어레이
KR101919425B1 (ko) * 2012-10-09 2018-11-19 삼성전자주식회사 그래핀 채널을 포함한 터널링 전계효과 트랜지스터
KR101910579B1 (ko) * 2012-10-29 2018-10-22 삼성전자주식회사 튜너블 배리어를 구비한 그래핀 스위칭 소자
KR101430140B1 (ko) 2012-11-28 2014-08-13 성균관대학교산학협력단 인-도핑된 그래핀을 이용한 전계효과 트랜지스터, 그의 제조 방법, 인-도핑된 그래핀, 및 그의 제조 방법
KR101920724B1 (ko) 2012-12-11 2018-11-21 삼성전자주식회사 그래핀을 포함하는 전자 소자
KR101919426B1 (ko) * 2013-01-08 2018-11-19 삼성전자주식회사 그래핀 전자 소자 및 그 제조 방법
EP2768039B1 (en) * 2013-02-15 2021-01-13 Samsung Electronics Co., Ltd. Graphene device and electronic apparatus
KR102059131B1 (ko) * 2013-04-05 2019-12-24 삼성전자주식회사 그래핀 소자 및 이의 제조 방법
US9338927B2 (en) 2013-05-02 2016-05-10 Western Digital Technologies, Inc. Thermal interface material pad and method of forming the same
WO2014206435A1 (en) * 2013-06-24 2014-12-31 Abb Technology Ltd A material comprising reduced graphene oxide, a device comprising the material and a method of producing the material
US8901666B1 (en) 2013-07-30 2014-12-02 Micron Technology, Inc. Semiconducting graphene structures, methods of forming such structures and semiconductor devices including such structures
KR102107537B1 (ko) 2013-10-01 2020-05-07 삼성전자주식회사 반도체소자 및 그 제조방법
US9570609B2 (en) 2013-11-01 2017-02-14 Samsung Electronics Co., Ltd. Crystalline multiple-nanosheet strained channel FETs and methods of fabricating the same
US9484423B2 (en) 2013-11-01 2016-11-01 Samsung Electronics Co., Ltd. Crystalline multiple-nanosheet III-V channel FETs
KR102128526B1 (ko) * 2013-11-15 2020-06-30 삼성전자주식회사 분리된 정션 컨택을 갖는 그래핀 소자 및 그 제조 방법
KR102311676B1 (ko) * 2014-01-21 2021-10-12 삼성전자주식회사 접착층을 포함하는 전극 연결 구조체 및 이를 포함하는 전자 소자
KR102257243B1 (ko) * 2014-01-28 2021-05-27 삼성전자주식회사 튜너블 배리어를 구비한 그래핀 트랜지스터
US9548394B2 (en) * 2014-04-22 2017-01-17 Uchicago Argonne, Llc All 2D, high mobility, flexible, transparent thin film transistor
KR102237826B1 (ko) 2014-07-18 2021-04-08 삼성전자주식회사 그래핀 소자와 그 제조 및 동작방법과 그래핀 소자를 포함하는 전자장치
US9647098B2 (en) 2014-07-21 2017-05-09 Samsung Electronics Co., Ltd. Thermionically-overdriven tunnel FETs and methods of fabricating the same
US9431529B2 (en) * 2014-09-08 2016-08-30 Samsung Electronics Co., Ltd. Confined semi-metal field effect transistor
KR102266615B1 (ko) * 2014-11-17 2021-06-21 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US10006910B2 (en) 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US11782057B2 (en) 2014-12-18 2023-10-10 Cardea Bio, Inc. Ic with graphene fet sensor array patterned in layers above circuitry formed in a silicon based cmos wafer
US11921112B2 (en) 2014-12-18 2024-03-05 Paragraf Usa Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US9618474B2 (en) 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
KR102335772B1 (ko) 2015-04-07 2021-12-06 삼성전자주식회사 측면 게이트와 2차원 물질 채널을 포함하는 전자소자와 그 제조방법
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
KR101706753B1 (ko) * 2015-07-10 2017-02-14 건국대학교 산학협력단 전자장치 제조방법 및 이를 이용해 제조된 전자장치
KR102446671B1 (ko) * 2016-01-08 2022-09-23 삼성전자주식회사 비대칭 활성 영역을 포함하는 반도체 소자 및 그의 형성 방법
EP3231768A1 (en) * 2016-04-13 2017-10-18 Nokia Technologies Oy An apparatus and method comprising a two dimensional channel material and an electrode comprising a conductive material with a coating of a two-dimensional material
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
KR102651544B1 (ko) 2016-11-21 2024-03-28 삼성전자주식회사 광대역 다기능 광학소자와 그 제조 및 동작방법
CN110663117B (zh) * 2017-05-25 2021-05-14 华为技术有限公司 一种石墨烯场效应晶体管及其制备方法
US10164018B1 (en) * 2017-05-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnect structure having graphene-capped metal interconnects
US10304967B1 (en) 2018-03-02 2019-05-28 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device over semiconductor layer
CN108956742B (zh) * 2018-07-24 2020-06-30 中国电子科技集团公司第四十九研究所 一种石墨烯场效应晶体管阵列生物传感器及其制备方法和检测方法
US11908901B1 (en) * 2019-03-14 2024-02-20 Regents Of The University Of Minnesota Graphene varactor including ferroelectric material
FR3095549B1 (fr) * 2019-04-25 2021-05-21 Commissariat Energie Atomique Procede de realisation d’un transistor dont la zone active comporte un materiau semi-metallique
CN110311010B (zh) * 2019-06-28 2022-06-07 西安交通大学 一种基于石墨烯纳米带的红外宽光谱探测器
US11935938B2 (en) * 2020-05-13 2024-03-19 Massachusetts Institute Of Technology Devices and methods for creating ohmic contacts using bismuth
KR102418302B1 (ko) * 2021-01-14 2022-07-06 성균관대학교산학협력단 다중 영미분 전달전도 특성을 갖는 반도체 소자 및 그 제조 방법
GB2619255A (en) 2022-02-16 2023-12-06 Paragraf Ltd A transistor and a method for the manufacture of a transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205272A (ja) 2007-02-21 2008-09-04 Fujitsu Ltd グラフェントランジスタ及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619257B2 (en) 2006-02-16 2009-11-17 Alcatel-Lucent Usa Inc. Devices including graphene layers epitaxially grown on single crystal substrates
WO2008023399A1 (fr) * 2006-08-21 2008-02-28 Fujitsu Limited NANOTUBES DE CARBONE SEMICONDUCTEURS DE TYPE n, PROCÉDÉ DE PRODUCTION DE CEUX-CI, ET PROCÉDÉ DE PRODUCTION DE DISPOSITIFS SEMICONDUCTEURS
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
US7952088B2 (en) * 2008-07-11 2011-05-31 International Business Machines Corporation Semiconducting device having graphene channel
US20110114914A1 (en) * 2008-07-25 2011-05-19 Hideaki Numata Field effect transistor and circuit device
US7858989B2 (en) * 2008-08-29 2010-12-28 Globalfoundries Inc. Device and process of forming device with device structure formed in trench and graphene layer formed thereover
US7858990B2 (en) * 2008-08-29 2010-12-28 Advanced Micro Devices, Inc. Device and process of forming device with pre-patterned trench and graphene-based device structure formed therein

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205272A (ja) 2007-02-21 2008-09-04 Fujitsu Ltd グラフェントランジスタ及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Jing zhu et al, "A Novel Graphene Channel Field Effect Transistor with Schottky Tunneling Source and Drain", IEEE Solid State Device Research Conference, 2007. pp.243-246 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140103022A (ko) * 2013-02-15 2014-08-25 삼성전자주식회사 그래핀 소자 및 이를 포함하는 전자 기기
KR102081891B1 (ko) * 2013-02-15 2020-02-26 삼성전자주식회사 그래핀 소자 및 이를 포함하는 전자 기기
KR20200101714A (ko) 2019-02-20 2020-08-28 충남대학교산학협력단 질소-도핑된 그래핀층을 활성층으로 포함하는 그래핀 기반의 tft

Also Published As

Publication number Publication date
US8247806B2 (en) 2012-08-21
KR20100111999A (ko) 2010-10-18
US20100258787A1 (en) 2010-10-14

Similar Documents

Publication Publication Date Title
KR101156620B1 (ko) 그라핀 채널층을 가지는 전계 효과 트랜지스터
US9166062B2 (en) Field effect transistor using graphene
KR102156320B1 (ko) 이차원 물질을 포함하는 인버터와 그 제조방법 및 인버터를 포함하는 논리소자
EP2720273B1 (en) Tunneling field-effect transistor including graphene channel
KR20220031600A (ko) 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자
KR101830782B1 (ko) 그래핀을 포함하는 전극 구조체 및 전계효과 트랜지스터
US10872973B2 (en) Semiconductor structures with two-dimensional materials
US9136336B2 (en) Inverter logic devices including graphene field effect transistor having tunable barrier
KR102128526B1 (ko) 분리된 정션 컨택을 갖는 그래핀 소자 및 그 제조 방법
US11152209B2 (en) Forming semiconductor structures with two-dimensional materials
EP3134919B1 (en) Tunable barrier transistors for high power electronics
KR20160097391A (ko) Ｐ-타입 그라핀 베이스 트랜지스터
JP2011198938A (ja) トランジスタ
US9306021B2 (en) Graphene devices and methods of fabricating the same
KR101904383B1 (ko) 원자층 증착을 이용한 이차원 반도체의 도핑방법 및 그를 포함하는 cmos 소자의 제조방법
KR102370695B1 (ko) 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자
WO2019107411A1 (ja) トンネル電界効果トランジスタ
US20220238721A1 (en) Semiconductor device including two-dimensional material
Yan et al. Electronic Devices Based on Transition Metal Dichalcogenides

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150527

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee