KR101153651B1 - 멀티 전압 레귤레이터 - Google Patents

멀티 전압 레귤레이터 Download PDF

Info

Publication number
KR101153651B1
KR101153651B1 KR1020100139025A KR20100139025A KR101153651B1 KR 101153651 B1 KR101153651 B1 KR 101153651B1 KR 1020100139025 A KR1020100139025 A KR 1020100139025A KR 20100139025 A KR20100139025 A KR 20100139025A KR 101153651 B1 KR101153651 B1 KR 101153651B1
Authority
KR
South Korea
Prior art keywords
voltage
output terminal
error amplifier
input terminal
channel mosfet
Prior art date
Application number
KR1020100139025A
Other languages
English (en)
Inventor
권용일
박타준
조군식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100139025A priority Critical patent/KR101153651B1/ko
Priority to US13/329,942 priority patent/US20120169305A1/en
Application granted granted Critical
Publication of KR101153651B1 publication Critical patent/KR101153651B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은 멀티 전압 레귤레이터에 관한 것으로, 기설정된 기준전압과 피드백되는 전압의 차전압을 증폭하는 에러앰프와 에러앰프의 출력단에 연결되어, 전원입력단의 전압의 레벨을 조절하여 제 1 출력단으로 출력하는 제 1 전압조절부와 에러앰프의 출력단에 연결되어 전원입력단의 전압의 레벨을 조절하여 제 2 출력단으로 출력하는 제 2 전압조절부 및 제 1 출력단의 전압 및 제 2 출력단의 전압으로부터 전압을 검출하는 전압검출부를 포함하는 것을 특징으로 한다. 이를 통해 멀티 전압 레귤레이터의 입력전압에 변동이 생기더라도 안정된 멀티 전압을 공급할 수 있다. 또한, 멀티 전압 레귤레이터가 메모리 등에 복수의 전압을 공급하는 경우, 필요 전압 선택순간에 전압이 급격히 떨어져 메모리 데이터가 삭제되는 것을 방지할 수 있다는 효과가 있다.

Description

멀티 전압 레귤레이터 {VOLTAGE REGULATOR WITH MULTIPLE OUTPUT}
본 발명은 복수의 전압을 출력할 수 있는 전압 레귤레이터에 관한 것이다.
일반적으로 메모리, IC등을 포함하는 전자장치에 전원을 공급하는 전원장치에서는 안정한 전원을 공급하기 위해 레귤레이터가 사용될 수 있다. 이러한 전자장치에서 전력소모를 줄이기 위해 대기모드 및 동작모드에 따라 별도의 전압을 필요로 하는 경우, 레귤레이터가 멀티 전압을 생성하여 필요 전압을 공급할 수 있다.
종래의 멀티 전압 레귤레이터는, 에러앰프와 복수개의 MOSFET를 사용하는 방식이 있다. 또한 레귤레이터에서 출력되는 복수의 전압 중 필요전압을 선택하기 위해 출력단에서 스위치를 사용하는 방식이 있다.
그러나 이와 같은 종래의 멀티 전압 레귤레이터는, 멀티 전압을 생성할 때 입력 전압에 변동이 생기는 경우 출력 레귤레이션이 나빠질 수 있다는 문제가 있었다. 또한, 메모리 장치에 사용될 수 있는 레귤레이터에서 필요전압 선택을 위해 출력단에서 스위치를 사용하는 종래 방식은, 스위칭 순간에 전압이 0에 가깝게 강하될 수 있으며, 이때 메모리가 적용된 경우에는 메모리 데이터가 삭제될 수 있는 문제점이 있었다.
본 발명의 과제는 종래기술의 문제점을 해결하기 위한 것으로써, 본 발명은 출력 레귤레이션이 향상되어 안정된 멀티 전압을 출력할 수 있고, 또한 필요 전압을 선택하는 순간의 전압 강하를 줄일 수 있는 멀티 전압 레귤레이터를 제공함에 있다.
본 발명의 제 1 기술적인 측면은, 기설정된 기준전압과 피드백되는 전압의 차전압을 증폭하는 에러앰프; 에러앰프의 출력단에 연결되어, 전원입력단의 전압의 레벨을 조절하여 제 1 출력단으로 출력하는 제 1 전압조절부; 에러앰프의 출력단에 연결되어 전원입력단의 전압의 레벨을 조절하여 제 2 출력단으로 출력하는 제 2 전압조절부 및 제 1 출력단의 전압 및 제 2 출력단의 전압으로부터 전압을 검출하는 전압검출부를 포함하는 것을 특징으로 하는 멀티 전압 레귤레이터를 제안하는 것이다.
본 발명의 제 2 기술적인 측면은, 기설정된 기준전압과 피드백되는 전압의 차전압을 증폭하는 에러앰프; 에러앰프의 출력단에 연결되어, 전원입력단의 전압의 레벨을 조절하여 제 1 출력단으로 출력하는 제 1 전압조절부; 에러앰프의 출력단에 연결되어 전원입력단의 전압의 레벨을 조절하여 제 2 출력단으로 출력하는 제 2 전압조절부 및 제 1 출력단의 전압 및 제 2 출력단의 전압으로부터 전압을 검출하는 전압검출부; 에러앰프에 공급되는 제 1 기준전압을 생성하는 제 1 기준전압부; 에러앰프에 공급되는 제 2 기준전압을 생성하는 제 2 기준전압부 및 제 1 기준전압 및 제 2 기준전압 중 어느 하나의 기준전압을 선택하여 에러앰프에 공급하는 기준전압선택부를 포함하는 것을 특징으로 하는 멀티 전압 레귤레이터를 제안하는 것이다.
또한, 제 1 및 제 2 기준전압부는, 입력단 전압의 변동에 무관하게 일정한 전압을 생성하는 것을 특징으로 한다.
본 발명의 제 1 및 2 기술적인 측면은, 제 1 전압조절부는, 에러앰프의 출력단에 게이트가 연결되고, 전원입력단에 소스가 연결되고, 제 1 출력단에 드레인이 연결된 p채널 MOSFET을 포함하는 것을 특징으로 한다.
또한, 제 2 전압조절부는, 에러앰프의 출력단에 게이트가 연결되고, 전원입력단에 소스가 연결되고, 제 2 출력단에 드레인이 연결된 p채널 MOSFET을 포함하는 것을 특징으로 한다.
또한, 에러앰프는, 기준전압을 입력받는 반전입력단; 피드백되는 전압이 입력되는 비반전입력단 및 제 1 전압조절부 및 제 2 전압조절부에 연결된 출력단을 포함하는 것을 특징으로 한다.
또한, 전압검출부는, 제 1 출력단에 일단이 연결되고, 에러앰프와 제 2 출력단간의 접속노드에 타단이 연결된 제 1 저항; 및 제 1 저항에 일단에 연결되고, 접지에 타단이 연결된 제 2 저항을 포함하고, 제 1 저항과 제 2 저항간의 접속노드의 전압이, 에러앰프로 피드백 되는 전압인 것을 특징으로 한다.
또한, 전압검출부는, 제 1 출력단에 게이트와 드레인이 연결되고, 에러앰프와 제 2 출력단간의 접속노드에 소스가 연결된 제 1 n채널 MOSFET 및 제 1 n채널 MOSFET의 소스에 게이트와 드레인이 연결되고, 접지에 소스가 연결된 제 2 n채널 MOSFET을 포함하고, 제 1 n채널 MOSFET과 제 2 n채널 MOSFET간의 접속노드가 에러앰프의 입력단에 연결된 것을 특징으로 한다.
본 발명에 의하면, 멀티 전압 레귤레이터의 입력전압에 변동이 생기더라도 안정된 멀티 전압을 공급할 수 있다. 또한, 멀티 전압 레귤레이터가 메모리 등에 복수의 전압을 공급하는 경우, 필요 전압 선택순간에 전압이 급격히 떨어져 메모리 데이터가 삭제되는 것을 방지할 수 있다는 효과가 있다.
도 1은 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터의 구성도.
도 2는 도 1의 상세도.
도 3은 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터의 전압검출부의 다른 실시예.
도 4는 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터의 제 1 기준전압부 및 제 2 기준전압부의 구성도.
도 5는 도 4의 상세도.
도 6는 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터가 전원을 공급하는 부하에서의 동작모드와 이에 따른 공급전압의 변화를 나타내는 타이밍차트.
도 7은 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터의 다른 실시예.
이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.
본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 실시 예는 본 발명의 기술적 사상에 대한 이해를 돕기 위해서 사용된다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
도 1 및 도 2는 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터의 상세도이다.
도 1을 참조하면, 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터는 제 1 전압조절부(100), 제 2 전압조절부(200), 에러앰프(300), 전압검출부(400)를 포함할 수 있다. 여기서, 제 1 출력단(Out1)과 전압검출부(400) 및 에러앰프(300)가 제 1 피드백 경로를 형성할 수 있고, 제 2 출력단(Out2)과 전압검출부(400) 및 에러앰프(300)가 제 2 피드백 경로를 형성할 수 있다.
도 2를 참조하면, 제 1 전압조절부(100)는 전원입력단의 전압(Vin)의 레벨을 조절하여 제 1 출력단(Out1)으로 출력할 수 있다. 구체적으로 제 1 전압조절부(100)는 에러앰프(300)의 출력단에 게이트가 연결되고, 전원입력단과 소스가 연결되고, 제 1 출력단(Out1)과 전압검출부(400)와 연결된 드레인을 갖는 p채널 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) (이하 PMOS라 한다.)을 포함할 수 있다.
제 2 전압조절부(200)는 전원입력단의 전압(Vin)의 레벨을 조절하여 제 2 출력단(Out2)으로 출력할 수 있다. 구체적으로 제 2 전압조절부(200)는 에러앰프(300)의 출력단에 게이트가 연결되고, 전원입력단과 소스가 연결되고, 제 2 출력단(Out2)에 연결된 드레인을 갖는 PMOS를 포함할 수 있다.
에러앰프(300)는 제 1 전압조절부(100) 및 제 2 전압조절부(200)의 전압조절을 제어할 수 있다. 구체적으로 에러앰프(300)는 기 설정된 기준전압을 입력받는 반전입력단과 제 1 및 제 2 피드백 루프로 피드백되는 전압이 입력되는 비반전입력단 및 제 1 전압조절부(100) 및 제 2 전압조절부(200)에 연결된 출력단을 갖는 증폭기일 수 있다.
전압검출부(400)는 제 1 출력단(Out1)의 전압으로부터 에러앰프(300)로 피드백되는 전압을 검출할 수 있다. 구체적으로 전압검출부(400)는, 제 1 출력단(Out1)에 일단이 연결되고, 에러앰프(300)와 제 2 출력단(Out2)의 접속노드에 타단이 연결된 제 1 저항(410) 및 제 1 저항(410)에 일단에 연결되고 접지에 타단이 연결된 제 2 저항(411)을 포함할 수 있다. 여기서, 제 1 저항(410), 제 2 저항(411), 에러앰프(300) 및 제 2 출력단(Out2)의 접속노드에서의 전압이 에러앰프(300)로 피드백 되는 전압(Vfd)이 될 수 있다.
도 3은 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터의 전압검출부(400)의 다른 일 실시형태이다.
도 3을 참조하면, 전압검출부(400)는, 제 1 출력단(Out1)에 게이트와 드레인이 연결되고, 에러앰프(300)와 제 2 출력단(Out2)의 접속노드에 소스가 연결된 제 1 n채널 MOSFET(430)(이하, NMOS라 한다.) 및 제 1 NMOS(430)의 소스에 게이트와 드레인이 연결되고, 접지에 소스가 연결된 제 2 NMOS(431)을 포함할 수 있다. 여기서, 제 1 NMOS(430)의 소스, 제 2 NMOS(431)의 드레인, 에러앰프(300) 및 제 2 출력단(Out2)의 접속노드에서의 전압이 에러앰프(300)로 피드백 되는 전압(Vfd)이 될 수 있다.
도 4 및 도 5는 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터의 제 1 기준전압부(500)및 제 2 기준전압부(510)의 구성도 및 상세도이다.
도 4를 참조하면, 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터는 기준전압을 공급하기 위해, 제 1 기준전압부(500), 제 2 기준전압부(510) 및 기준전압선택부(600)를 포함할 수 있다.
도 5를 참조하면, 제 1 기준전압부(500)는 전원입력단의 전압(Vin)으로부터 제 1 기준전압(Vref1)을 생성하고, 제 2 기준전압부(510)도 전원입력단의 전압(Vin)으로부터 제 2 기준전압(Vref2)을 생성할 수 있다. 구체적으로 제 1 기준전압부(500) 및 제 2 기준전압부(510)는, 제 1 PMOS(M1) 및 제 2 PMOS(M2), 제 3 NMOS(M3), 제 4 NMOS(M4) 및 저항을 포함할 수 있다. 제 1 PMOS(M1)는, 소스가 전원이 공급되는 전원입력단에 연결되고, 게이트가 제 2 PMOS(M2)의 게이트에 연결되고, 드레인이 제 3 NMOS(M3)의 드레인에 연결되며, 게이트와 드레인이 서로 연결된다. 저항은 일단이 제 1 PMOS(M1)와 전원입력단에 병렬로 연결되고, 타단이 제 2 PMOS(M2)의 소스에 연결된다.
제 2 PMOS(M2)는, 소스가 저항의 타단에 연결되고, 게이트가 제 1 PMOS(M1)의 게이트에 연결되고, 드레인이 제 4 NMOS(M4)의 드레인 및 제 1 기준전압(Vref1)을 출력하는 단자에 연결된다. 제 3 NMOS(M3)는 제 1 PMOS(M1)의 드레인에 연결되고, 게이트가 제 4 NMOS(M4)의 게이트에 연결되고, 소스가 접지에 연결된다. 제 4 NMOS(M4)는 제 2 PMOS(M2)의 드레인 및 제 1 기준전압(Vref1)을 출력하는 단자에 연결되고, 게이트가 제 3 NMOS(M3)의 게이트에 연결되고, 소스가 접지에 연결되며 드레인과 게이트가 연결된다. 여기서 제 3 NMOS(M3)와 제 4 NMOS(M4)는 전류미러(current mirror)구조를 형성한다.
기준전압선택부(600)는, 에러앰프(300)의 반전단자에 제 1 기준전압부(500)에서 생성된 제 1 기준전압(Vref1) 또는 제 2 기준전압부(510)에서 생성된 제 2 기준전압(Vref2) 중 어느 하나의 기준전압을 선택하여 공급할 수 있다.
도 6는 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터가 전원을 공급하는 부하에서의 동작모드와 이에 따른 공급전압의 변화를 나타내는 타이밍차트이다.
도 6을 참조하면, 가로축은 부하에서의 동작모드의 변화를 나타내고, 세로축은 동작전압 및 대기전압의 크기를 나타낸다. 제 1 파형(VW1)은 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터에서의 전압파형이고, 제 2 파형(VW2)는 종래기술에 따른 멀티 전압 레귤레이터에서의 전압파형이다.
도 7은, 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터의 다른 실시예이다.
도 7을 참조하면, 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터는 제 3 전압조절부(250)를 더 포함할 수 있다. 이 때, 전압검출부(400)는 도 2에 도시된 구성에 추가하여 제 3 전압조절부(250)의 출력이 피드백 되는 경로와 연결되는 제 3 저항(412)을 더 포함할 수 있다.
제 3 전압조절부(250)는 제 1 전압조절부(100)및 제 2 전압조절부(200)와 마찬가지로 전원입력단의 전압(Vin)의 레벨을 조절하여 제 3 출력단(Out3)으로 출력할 수 있다. 구체적으로 제 3 전압조절부(250)는 에러앰프(300)의 출력단에 게이트가 연결되고, 전원입력단에 소스가 연결되고, 제 3 출력단(Out3)에 드레인이 연결된 PMOS를 포함할 수 있다.
전압검출부(400)는 상술한 제 2 저항의 타단과 제 3 출력단간의 접속노드에 일단이 연결되고, 접지에 타단이 연결된 제 3 저항을 더 포함할 수 있다.
이하 본 발명의 작용 및 효과를 첨부한 도면에 의거하여 상세히 설명한다.
도 1 및 도 2를 참조하여 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터에 대해 설명한다.
도 1에서, 제 1 전압조절부(100)는 전원입력단의 전압(Vin)을 에러앰프(300)의 출력에 따라 전압레벨을 조절하여 제 1 출력단(Out1)으로 정전압을 출력한다.
도 2를 참조하면 제 1 전압조절부(100)는 PMOS로 이루어지는데, 이하 이를 전제로 설명한다.
도 2에서, PMOS의 소스는 전원입력단에서 전압(Vin)을 공급받고, 상기 PMOS의 드레인은 제 1 출력단(Out1)과 전압검출부(400)간의 접속노드에 연결된다. 상기 PMOS의 게이트는 에러앰프(300)의 출력단에 연결되어, 피드백 전압(Vfd)과 기준전압(Vref)간의 증폭된 차전압을 입력받는다.
예를 들어, 전원입력단의 전압이 상승하면 PMOS의 드레인에 연결된 제 1 출력단(Out1)의 전압도 상승한다. 이에 따라 전압검출부(400)에서 검출되는 피드백 전압(Vfd)도 이전상태보다 상승하게 된다. 에러앰프(300)의 비반전 단자에 입력되는 피드백 전압(Vfd)이 상승하지만, 반전단자에 입력되는 기준전압은 일정하므로 양 단자의 전압차도 커지게 된다.
에러앰프(300)는 입력단자간 전압차를 증폭하므로 PMOS의 게이트에 입력되는, 에러앰프(300)의 출력도 이전상태보다 커지게 된다. PMOS의 게이트 전압이 상승됨에 따라 제 1 출력단(Out1)의 전압은 이전상태보다 낮아지게 된다. 따라서 전원입력단의 전압(Vin)이 변동되더라도 에러앰프(300)의 제어를 받는 PMOS를 통해, 제 1 출력단(Out1)에 출력되는 전압은 큰 변동 없는 안정한 전압이 될 수 있다.
제 2 전압조절부(200) 역시 상술한 제 1 전압조절부(100)의 동작원리와 유사하게 제 2 출력단(Out2)의 전압을 안정화시킨다. 이를 수학식 1로 표현하면 다음과 같다.
[수학식 1]
Figure 112010087664512-pat00001
상기 수학식 1에서, R1은 제 1 저항, R2는 제 2 저항, Vref는 기준전압, 0.5는 피드백을 고려하여 결정된 상수값을 의미한다.
상기 수학식 1을 참조하면, 전압검출부(400)의 제 1 저항(410) 및 제 2 저항(411)값을 변경하여 필요한 레벨의 안정된 출력을 얻을 수 있다는 효과가 있다.
도 3을 참조하여 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터에서 전압검출부(400)의 다른 실시예에 대해 설명한다.
도 3을 참조하면, 도 2의 제 1 저항(410) 및 제 2 저항(411) 대신 제 1 출력단(Out1)에 게이트와 드레인이 연결되고, 에러앰프(300)와 제 2 출력단(Out2)의 접속노드에 소스가 연결된 제 1 NMOS(430) 및 제 1 NMOS(430) 의 소스에 게이트와 드레인이 연결되고, 접지에 소스가 연결된 제 2 NMOS(431)로 이루어져 있다.
즉, 도 3의 전압검출부(400)는 저항 대신 트랜지스터의 턴 온(turn-on)저항을 이용해 동일한 효과를 얻으면서도 레귤레이터의 전체 크기를 줄일 수 있는 효과가 있다.
도 2와 도 4를 참조하여 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터에 대해 설명한다.
도 2와 도 4를 참조하면, 에러앰프(300)의 반전단자에 입력되는 기준전압을 변경할 수 있음을 알 수 있다. 에러앰프(300)에 입력되는 기준전압은 제 1 기준전압부(500)에서 생성되는 제 1 기준전압(Vref1) 또는 제 2 기준전압부(510)에서 생성되는 제 2 기준전압부(510) 중에서 기준전압선택부(600)가 부하의 동작모드 또는 대기모드에 따라 선택된다.
일 예로, 제 1 기준전압부(500)에서 생성되는 기준전압이 1[V]이고 제 2 기준전압부(510)에서 생성되는 기준전압이 1.4[V], 전압검출부(400)의 제 1 저항(410)이 300K[Ohm], 제 2 저항(411)이 600K[Ohm]인 경우, 상기 수학식에 따르면 제 1 기준전압(Vref1)에서 제 1 출력단(Out1)의 전압은 1.25[V]이고 제 2 출력단(Out2)의 전압은 1.0[V]가 된다. 그리고 제 2 기준전압(Vref2)에서는 제 1 출력단(Out1)의 전압은 1.75[V]이고 제 2 출력단(Out2)의 전압은 1.4[V]가 된다.
통상 메모리에서 동작전압은 1.8[V], 대기모드에서 메모리 데이터 리텐션을 위해 필요한 전압이 1[V] 이상 임을 고려할 때, 상기 예에서 제 1 출력단(Out1)에서 메모리에 전압을 공급하도록 하고, 동작모드에서는 기준전압선택부(600)가 제 2 기준전압(Vref2)을 선택하게 하고, 대기모드에서는 기준전압선택부(600)가 제 1 기준전압(Vref1)을 선택하도록 할 수 있다. 이 때, 제 2 출력단(Out2)는 부하의 다른 블록에 전압을 공급할 수 있다. 상술한 바와 같이, 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터는, 복수의 출력단을 통해 서로 다른 부하에 전압을 공급하면서도 하나의 출력단에서 기준전압의 변경에 따라 동작모드와 대기모드에 필요한 전압을 큰 전압강하 없이(도 6에 대한 설명에서 후술함) 공급할 수 있다.
도 5를 참조하면 제 1 기준전압부(500)와 제 2 기준전압부(510)는 동일한 구조로써, 전류 미러(current mirror)구조를 갖는 밴드 갭 레퍼런스 회로가 될 수 있음을 알 수 있다.
도 5의 회로에서 공급되는 기준전압을 산출하면, 아래 수학식 2와 같이 표현된다.
Figure 112010087664512-pat00002
여기서
Figure 112010087664512-pat00003
은 전자의 이동도,
Figure 112010087664512-pat00004
는 정공의 이동도, Vthn은 NMOS의 문턱전압, Cox는 단위면적당 게이트 커패시턴스, W는 채널의 폭, L은 채널의 길이, R은 저항값을 의미한다.
상기 수학식2에서 각 기준전압부에서 생성되는 기준전압은, 일단이 제 1 PMOS와 전원입력단에 병렬로 연결되고, 타단이 제 2 PMOS의 소스에 연결된 저항값과 제 1, 2 PMOS 및 제 4 NMOS의 각 채널의 폭(W)과 길이(L)에 종속되므로, 전원입력단의 전압 변동에 무관하게 제 1 기준전압(Vref1)을 생성할 수 있음을 알 수 있다.
도 6을 참조하면, 메모리 등을 포함하는 전자장치에서, 본 발명의 일 실시형태에 따른 멀티 전압 레귤레이터 및 종래기술에 의한 멀티 전압 레귤레이터에서, 대기모드 및 동작모드에 따라 전압을 변경하여 공급하는 경우의 각 파형이다.
종래기술의 전압파형(VW2)의 경우에는 필요전압 선택을 위한 스위칭 순간에 전압이 0에 가깝게 강하되는 것과 비교해, 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터에 의한 전압파형(VW1)의 경우 모드 전환에 따라 공급전압이 달라지더라도 전압강하가 크지 않음을 알 수 있다.
즉, 종래의 멀티 전압 레귤레이터는 하나의 기준전압을 이용하여 복수의 출력단에서 출력되는 전압을 출력단측에서 선택하므로, 출력단에서 스위칭 순간에 시간 간극이 반드시 있게 되므로 전압강하가 크게 일어난다.
이에 비해 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터는, 도 4에 도시된 바와 같이 복수의 기준전압부를 포함하고 동작모드 또는 대기모드에서 필요한 전압을 기준전압부를 변경하여 전압을 공급하므로, 종래기술에서처럼 출력단을 선택할 필요가 없어 전압강하가 크게 발생하지 않게 된다.
특히, 본 발명의 일 실시 형태에 따른 멀티 전압 레귤레이터가 메모리에 멀티 전압을 공급하는 경우, 전압 변경시 전압이 크게 떨어지지 않으므로, 모드 변경시에 메모리가 지워질 수 있다는 종래기술의 문제점을 해결 할 수 있는 효과가 있다.
도 7을 참조하면, 제 3 전압조절부(250)와 전압검출부(400)의 제 3 저항(412)을 더 포함하고, 이에 따른 피드백 루프를 형성하여 추가적으로 안정된 멀티 전압을 구현할 수도 있음을 알 수 있다. 제 3 전압조절부(250)는 에러앰프(300)의 출력단에 게이트가 연결되고, 전원입력단에 소스가 연결되고, 제 3 출력단(Out3)에 드레인이 연결된 PMOS로 이루어져 있다. 제 3 전압조절부(250)는 제 1 전압조절부(100)및 제 2 전압조절부(200)와 마찬가지로 전원입력단의 전압(Vin)의 레벨을 조절하여 제 3 출력단(Out3)으로 출력한다.
전압검출부(400)는 상술한 제 2 저항의 타단과 제 3 출력단간의 접속노드에 일단이 연결되고, 접지에 타단이 연결된 제 3 저항을 더 포함한다. 따라서, 에러앰프로 피드백되는 전압(Vfd)값이 도 1 및 도 6의 경우와 달라지지만, 동작원리는 동일하므로 자세한 설명은 생략하기로 한다.
전술한 바와 같이, 본 발명에 의하면, 멀티 전압 레귤레이터의 입력전압에 변동이 생기더라도 안정된 멀티 전압을 공급할 수 있다. 또한, 멀티 전압 레귤레이터가 메모리 등에 복수의 전압을 공급하는 경우, 필요 전압 선택순간에 전압이 급격히 떨어져 메모리 데이터가 삭제되는 것을 방지할 수 있다는 효과가 있다.
100 : 제 1 전압조절부 200 : 제 2 전압조절부
300 : 에러앰프 400 : 전압검출부
410 : 제 1 저항 411 : 제 2 저항
430 : 제 1 n채널 MOSFET 431 : 제 2 n채널 MOSFET
500 : 제 1 기준전압부 510 : 제 2 기준전압부
600 : 기준전압선택부

Claims (13)

  1. 기설정된 기준전압과 입력받은 피드백전압의 차전압을 증폭하는 에러앰프;
    상기 에러앰프의 출력단에 연결되어, 전원입력단의 전압의 레벨을 조절하여 제 1 출력단으로 출력하는 제 1 전압조절부;
    상기 에러앰프의 출력단에 연결되어 상기 전원입력단의 전압의 레벨을 조절하여 제 2 출력단으로 출력하는 제 2 전압조절부; 및
    상기 제 1 출력단의 전압 및 제 2 출력단의 전압에 따라 전압을 검출하여 상기 피드백전압으로 제공하는 전압검출부
    를 포함하는 것을 특징으로 하는 멀티 전압 레귤레이터.
  2. 제 1 항에 있어서, 상기 제 1 전압조절부는,
    상기 에러앰프의 출력단과 연결된 게이트와, 상기 전원입력단과 연결된 소스 및 상기 제 1 출력단과 연결된 드레인을 갖는 p채널 MOSFET
    을 포함하는 것을 특징으로 하는 멀티 전압 레귤레이터.
  3. 제 2 항에 있어서, 상기 제 2 전압조절부는,
    상기 에러앰프의 출력단과 연결된 게이트와, 상기 전원입력단과 연결된 소스 및 상기 제 2 출력단과 연결된 드레인을 갖는 p채널 MOSFET
    을 포함하는 것을 특징으로 하는 멀티 전압 레귤레이터.
  4. 제 1 항에 있어서, 상기 에러앰프는,
    상기 기준전압을 입력받는 반전입력단;
    상기 피드백되는 전압이 입력되는 비반전입력단; 및
    상기 제 1 전압조절부 및 제 2 전압조절부에 연결된 출력단
    을 포함하는 것을 특징으로 하는 멀티 전압 레귤레이터.
  5. 제 1 항에 있어서, 상기 전압검출부는,
    상기 제 1 출력단에 연결된 일단 및 상기 에러앰프와 제 2 출력단간의 접속노드에 연결된 타단을 갖는 제 1 저항; 및
    상기 제 1 저항과 연결된 일단 및 접지에 연결된 타단을 갖는 제 2 저항을 포함하고,
    상기 제 1 저항과 제 2 저항간의 접속노드의 전압이, 상기 에러앰프로 피드백 되는 전압인 것
    을 특징으로 하는 멀티 전압 레귤레이터.
  6. 제 1 항에 있어서, 상기 전압검출부는,
    상기 제 1 출력단과 연결된 게이트와 드레인 및 상기 에러앰프와 제 2 출력단간의 접속노드와 연결된 소스를 갖는 제 1 n채널 MOSFET; 및
    상기 제 1 n채널 MOSFET의 소스와 연결된 게이트와 드레인 및 접지와 연결된 소스를 갖는 제 2 n채널 MOSFET을 포함하고,
    상기 제 1 n채널 MOSFET과 제 2 n채널 MOSFET간의 접속노드가 상기 에러앰프의 입력단에 연결된 것
    을 특징으로 하는 멀티 전압 레귤레이터.
  7. 기 설정된 기준전압과 피드백되는 전압의 차전압을 증폭하는 에러앰프;
    상기 에러앰프의 출력단에 연결되어, 전원입력단의 전압의 레벨을 조절하여 제 1 출력단으로 출력하는 제 1 전압조절부;
    상기 에러앰프의 출력단에 연결되어 상기 전원입력단의 전압의 레벨을 조절하여 제 2 출력단으로 출력하는 제 2 전압조절부;
    상기 제 1 출력단의 전압 및 제 2 출력단의 전압에 따라 전압을 검출하여 상기 피드백전압으로 제공하는 전압검출부;
    상기 에러앰프에 공급되는 제 1 기준전압을 생성하는 제 1 기준전압부;
    상기 에러앰프에 공급되는 제 2 기준전압을 생성하는 제 2 기준전압부; 및
    상기 제 1 기준전압 및 제 2 기준전압 중 어느 하나의 기준전압을 선택하여 상기 에러앰프에 공급하는 기준전압선택부
    를 포함하는 것을 특징으로 하는 멀티 전압 레귤레이터.
  8. 제 7 항에 있어서, 상기 제 1 및 제 2 기준전압부는,
    상기 전원입력단의 전압의 변동에 무관하게 일정한 전압을 생성하는 것
    을 특징으로 하는 멀티 전압 레귤레이터.
  9. 제 7 항에 있어서, 상기 제 1 전압조절부는,
    상기 에러앰프의 출력단과 연결된 게이트와, 상기 전원입력단과 연결된 소스 및 상기 제 1 출력단과 연결된 드레인을 갖는 p채널 MOSFET
    을 포함하는 것을 특징으로 하는 멀티 전압 레귤레이터.
  10. 제 9 항에 있어서, 상기 제 2 전압조절부는,
    상기 에러앰프의 출력단과 연결된 게이트와, 상기 전원입력단과 연결된 소스 및 상기 제 2 출력단과 연결된 드레인을 갖는 p채널 MOSFET
    을 포함하는 것을 특징으로 하는 멀티 전압 레귤레이터.
  11. 제 7 항에 있어서, 상기 에러앰프는,
    상기 기준전압을 입력받는 반전입력단;
    상기 피드백되는 전압이 입력되는 비반전입력단; 및
    상기 제 1 전압조절부 및 제 2 전압조절부에 연결된 출력단
    을 포함하는 것을 특징으로 하는 멀티 전압 레귤레이터.
  12. 제 7 항에 있어서, 상기 전압검출부는,
    상기 제 1 출력단에 연결된 일단 및 상기 에러앰프와 제 2 출력단간의 접속노드에 연결된 타단을 갖는 제 1 저항; 및
    상기 제 1 저항과 연결된 일단 및 접지에 연결된 타단을 갖는 제 2 저항을 포함하고,
    상기 제 1 저항과 제 2 저항간의 접속노드의 전압이, 상기 에러앰프로 피드백 되는 전압인 것
    을 특징으로 하는 멀티 전압 레귤레이터.
  13. 제 7 항에 있어서, 상기 전압검출부는,
    상기 제 1 출력단과 연결된 게이트와 드레인 및 상기 에러앰프와 제 2 출력단간의 접속노드와 연결된 소스를 갖는 제 1 n채널 MOSFET; 및
    상기 제 1 n채널 MOSFET의 소스와 연결된 게이트와 드레인 및 접지와 연결된 소스를 갖는 제 2 n채널 MOSFET을 포함하고,
    상기 제 1 n채널 MOSFET과 제 2 n채널 MOSFET간의 접속노드가 상기 에러앰프의 입력단에 연결된 것
    을 특징으로 하는 멀티 전압 레귤레이터.
KR1020100139025A 2010-12-30 2010-12-30 멀티 전압 레귤레이터 KR101153651B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100139025A KR101153651B1 (ko) 2010-12-30 2010-12-30 멀티 전압 레귤레이터
US13/329,942 US20120169305A1 (en) 2010-12-30 2011-12-19 Multi-voltage regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100139025A KR101153651B1 (ko) 2010-12-30 2010-12-30 멀티 전압 레귤레이터

Publications (1)

Publication Number Publication Date
KR101153651B1 true KR101153651B1 (ko) 2012-06-18

Family

ID=46380182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100139025A KR101153651B1 (ko) 2010-12-30 2010-12-30 멀티 전압 레귤레이터

Country Status (2)

Country Link
US (1) US20120169305A1 (ko)
KR (1) KR101153651B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180056067A (ko) * 2016-11-18 2018-05-28 주식회사 알앤에스랩 히터 상태 검출 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975776B2 (en) * 2011-08-04 2015-03-10 Nxp B.V. Fast start-up voltage regulator
TWM480212U (zh) * 2013-08-16 2014-06-11 Min-Chuan Lin 多路讀取電壓頻率轉換積體電路
CN104714584B (zh) * 2013-12-13 2016-04-06 芯视达***公司 具有多输出范围的电压调节器及其控制方法
JP2021043786A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体装置および電圧供給方法
US11757459B2 (en) * 2022-02-17 2023-09-12 Caelus Technologies Limited Cascode Class-A differential reference buffer using source followers for a multi-channel interleaved Analog-to-Digital Converter (ADC)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004118591A (ja) * 2002-09-26 2004-04-15 Aisin Seiki Co Ltd 過電流保護回路を備えるマルチ出力電源回路

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208124B1 (en) * 1999-06-04 2001-03-27 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
JP2001282371A (ja) * 2000-03-31 2001-10-12 Seiko Instruments Inc ボルテージレギュレータ
US6501256B1 (en) * 2001-06-29 2002-12-31 Intel Corporation Trimmable bandgap voltage reference
JP2003216252A (ja) * 2001-11-15 2003-07-31 Seiko Instruments Inc ボルテージレギュレータ
US7002401B2 (en) * 2003-01-30 2006-02-21 Sandisk Corporation Voltage buffer for capacitive loads
GB2405707B (en) * 2003-09-05 2007-03-14 Micron Technology Europ Ltd Low voltage bandgap reference circuit with reduced area
JP4150326B2 (ja) * 2003-11-12 2008-09-17 株式会社リコー 定電圧回路
US7106042B1 (en) * 2003-12-05 2006-09-12 Cypress Semiconductor Corporation Replica bias regulator with sense-switched load regulation control
US7211993B2 (en) * 2004-01-13 2007-05-01 Analog Devices, Inc. Low offset bandgap voltage reference
JP2005235932A (ja) * 2004-02-18 2005-09-02 Seiko Instruments Inc ボルテージレギュレータおよびその製造方法
US7319314B1 (en) * 2004-12-22 2008-01-15 Cypress Semiconductor Corporation Replica regulator with continuous output correction
US7170265B2 (en) * 2005-04-07 2007-01-30 Sige Semiconductor Inc. Voltage regulator circuit with two or more output ports
JP2007011972A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 直流電源電圧安定化回路
JP2008026947A (ja) * 2006-07-18 2008-02-07 Seiko Instruments Inc ボルテージレギュレータ
US7859240B1 (en) * 2007-05-22 2010-12-28 Cypress Semiconductor Corporation Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof
US7573323B2 (en) * 2007-05-31 2009-08-11 Aptina Imaging Corporation Current mirror bias trimming technique
EP2031476B1 (en) * 2007-08-30 2011-01-26 austriamicrosystems AG Voltage regulator and method for voltage regulation
US8154263B1 (en) * 2007-11-06 2012-04-10 Marvell International Ltd. Constant GM circuits and methods for regulating voltage
JP2009169785A (ja) * 2008-01-18 2009-07-30 Seiko Instruments Inc ボルテージレギュレータ
US7821330B2 (en) * 2008-03-11 2010-10-26 International Business Machines Corporation Method and apparatus for extending the lifetime of a semiconductor chip
JP4565283B2 (ja) * 2008-06-10 2010-10-20 マイクロン テクノロジー， インク． 電圧調整系
JP5120111B2 (ja) * 2008-06-30 2013-01-16 富士通株式会社 シリーズレギュレータ回路、電圧レギュレータ回路、及び半導体集積回路
TWI377460B (en) * 2008-09-02 2012-11-21 Faraday Tech Corp Reference current generator circuit for low-voltage applications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004118591A (ja) * 2002-09-26 2004-04-15 Aisin Seiki Co Ltd 過電流保護回路を備えるマルチ出力電源回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180056067A (ko) * 2016-11-18 2018-05-28 주식회사 알앤에스랩 히터 상태 검출 장치
KR101867871B1 (ko) 2016-11-18 2018-06-18 (주)알앤에스랩 히터 상태 검출 장치

Also Published As

Publication number Publication date
US20120169305A1 (en) 2012-07-05

Similar Documents

Publication Publication Date Title
KR101153651B1 (ko) 멀티 전압 레귤레이터
US9645594B2 (en) Voltage regulator with dropout detector and bias current limiter and associated methods
CN102622026B (zh) 电压调节电路及相关操作方法
KR101422924B1 (ko) 저전압 강하 레귤레이터
US9122293B2 (en) Method and apparatus for LDO and distributed LDO transient response accelerator
US7932707B2 (en) Voltage regulator with improved transient response
US20140117958A1 (en) Method and apparatus for load adaptive ldo bias and compensation
EP3051378B1 (en) Low dropout regulator circuit and method for controlling a voltage of a low dropout regulator circuit
TW200601658A (en) Overcurrent detecting circuit and regulator having the same
US20070096748A1 (en) Current sensing circuit
JP2008217677A (ja) 定電圧回路及びその動作制御方法
CN108021177B (zh) 基于nmos的电压调节器
JP2006031672A (ja) 電源装置および電子機器
EP2767838B1 (en) Static offset reduction in a current conveyor
US20190179352A1 (en) Regulator circuit and semiconductor device, and power supply
CN112640285A (zh) 用于在降压转换器或其他开关模式电源中提供自适应补偿的方法和装置
JP2009277233A (ja) 電圧調整装置
US20150227147A1 (en) Load dependent biasing cell for low dropout regulator
US10175708B2 (en) Power supply device
JP2009295119A (ja) ボルテージレギュレータ
US20130049872A1 (en) Power amplifier system
CN104569548B (zh) 一种开关电源的线电压检测电路
KR101288216B1 (ko) 전력 증폭기
KR100967029B1 (ko) 소프트 스타트를 갖는 레귤레이터
US6940329B2 (en) Hysteresis circuit used in comparator

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee