KR101150385B1 - 다층기판 간 상호 결합 구조 제조 방법 및 그 구조 - Google Patents

다층기판 간 상호 결합 구조 제조 방법 및 그 구조 Download PDF

Info

Publication number
KR101150385B1
KR101150385B1 KR1020097018481A KR20097018481A KR101150385B1 KR 101150385 B1 KR101150385 B1 KR 101150385B1 KR 1020097018481 A KR1020097018481 A KR 1020097018481A KR 20097018481 A KR20097018481 A KR 20097018481A KR 101150385 B1 KR101150385 B1 KR 101150385B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
composite structure
multilayer
boundary
Prior art date
Application number
KR1020097018481A
Other languages
English (en)
Other versions
KR20100014906A (ko
Inventor
치광 양
Original Assignee
프린코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프린코 코포레이션 filed Critical 프린코 코포레이션
Publication of KR20100014906A publication Critical patent/KR20100014906A/ko
Application granted granted Critical
Publication of KR101150385B1 publication Critical patent/KR101150385B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/058—Direct connection between two or more FPCs or between flexible parts of rigid PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09109—Locally detached layers, e.g. in multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

다층기판들의 복합구조물 제조방법을 개시한다. 이 제조방법은 각 다층기판에 대해서 적어도 하나의 금속층과 대응하는 절연층이 결합된 상태로 그들의 경계구역들에서 인접한 금속층들과 인접한 절연층들로부터 분기시키는 단계; 및 하나의 다층기판의 금속층의 분기된 경계구역을 다른 다층기판의 금속층의 분기된 경계구역과 연결하여 연결부를 형성하는 단계를 포함한다. 복합구조물은 적어도 제 1 다층기판과 제 2 다층기판을 포함한다. 적어도 하나의 제 1 금속층이 적어도 하나의 제 2 금속층과 연결되어 연결부를 형성한다.
다층기판, 칩 디바이스, 패키징, 패키지 집적도, 금속층, 절연층

Description

다층기판 간 상호 결합 구조 제조 방법 및 그 구조{A Method Of Manufacturing A Mutual Connection Structure Between Multi-Layer Baseboards And Structure Thereof}
본 발명은 다층기판 간 상호 결합 구조 제조 방법 및 그 구조에 관한 것으로서, 특히 복수의 다층기판을 연합한 복합구조물의 제조방법 및 다양한 종류의 칩 디바이스를 위한 유연성 있는 패키지에 적용될 수 있는 다층기판 간 상호 결합 구조 제조 방법 및 그 구조에 관한 것이다.
모든 전자제품의 소형화는 현 세계에서 피할 수 없는 추세이다. 반도체 칩의 스케일이 계속 작아지는 동안 관련 패키징 기술의 스케일도 이에 따라 불가피하게 초소형화되어야 하는 것이다. 오늘날, 집적회로의 집적도는 많이 증가했기 때문에 여러 종류의 기능을 통합하여 최종적으로 고성능 집적시스템을 확보하기 위해서는 상이한 유형의 칩 디바이스들의 패키징에 다층기판을 이용할 필요가 있다. 예를 들어, 어떤 집적시스템은 다양한 칩 디바이스, 예를 들어, 논리회로 컴포넌트, 메모리, 아날로그 컴포넌트, 광전 컴포넌트, 초미세 전기기계 컴포넌트 또는 발광 컴포넌트를 포함할 수 있다. 일반적으로, 이런 종류의 칩 디바이스는 선행기술에 따르면 하나의 공유 패키지 기판(메인보드 같은 것)을 통해 서로 연결해야 한다. 즉, 하나의 칩 디바이스를 다른 칩 디바이스에 직접 연결시킬 수 있게 되면, 패키지 집적도를 증가시켜 전체 시스템을 더욱 초소형화할 수 있게 된다. 스택 칩 스케일 패키징(Stack Chip Scale Packaging: SCSP)으로 몇 개의 칩을 패키징을 해보려는 시도가 최근 있으며, 이를 3D-패키지라고 부르고 있다. 그러나, 그러한 3D-패키지 개념은 고정형 시스템 패키지에 국한되는 것이다.
다양한 현대적 전자제품의 제조요건을 충족시키기 위하여 고집적 패키지에 유연성 있는 다층기판 또는 비평판형 기판을 사용할 수 있다. 선행기술에 따르면, 독립된 두 다층기판의 연결은 커넥터를 통하거나 하나의 공유 패키지 기판을 이용한다. 따라서, 유연성 있는 패키지 또는 비정형 패키지에 대응하여 집적도의 증가와 패키지 부피의 감축을 추구하고 SIP(System-In-Package)까지도 적용해야 하는 연결문제는 큰 관심사이며 오늘날 패키징 기술에 도전과제가 되어 있다.
삭제
따라서, 상이한 유형의 칩 디바이스들을 공유 패키지 기판 없이 직접 연결함으로써 전체 시스템의 패키지 부피를 감축시키도록 한 다층기판들의 복합구조물 및 그 제조방법을 개발하게 되면 패키지 집적도를 증가시키고 유연성 있는 패키지를 제공하게 될 것이다. 따라서, 전 시스템의 초소형화를 달성할 수 있다.
본 발명의 목적은 상이한 유형의 칩 디바이스들을 공유 패키지 기판 없이 직접 연결하도록 한 다층기판들의 복합구조물 및 그 제조방법을 제공하되 패키지 집적도를 증가시키고 칩 디바이스들과 다층기판들의 전체 시스템을 초소형화하는 것이다.
본 발명의 다른 목적은 다층기판들의 복합구조물 및 그 제조방법을 제공하되 패키지 집적도를 증가시키기 위해 전 시스템의 패키지 부피를 감축하고 또한 유연성 있는 패키지를 제공하는 것이다.
본 발명에 따른 다층기판들의 복합구조물 제조방법은, (1) 각 다층기판에 대해서 적어도 하나의 금속층과 대응하는 절연층이 결합된 상태로 그들의 경계구역들에서 인접한 금속층들과 인접한 절연층들로부터 분기시키는 단계; 및 (2) 하나의 다층기판의 금속층의 분기된 경계구역을 다른 다층기판의 금속층의 분기된 경계구역과 연결하여 연결부를 형성하는 단계를 포함한다.
본 발명의 제조방법은, 상기 (1)단계 전에 상기 다층기판들 중 하나를 형성하기 위한 캐리어를 제공하는 (a)단계를 더 포함한다. 다층기판을 형성하는 단계는, (b) 상기 캐리어의 표면에 절연층을 코팅하는 단계; (c) 상기 절연층에 적어도 하나의 비아(Via) 및 하나의 금속층을 형성한 후 다른 절연층을 코팅하는 단계; (d) 상기 (c)단계를 반복하여 상기 다층기판을 형성하는 단계; 및 (e) 상기 캐리어와 상기 다층기판의 경계구역들을 분할하여 상기 다층기판을 상기 캐리어로부터 분리하는 단계를 포함한다.
본 발명의 제조방법은, 상기 (b)단계 중 상기 다른 절연층을 코팅하기 전 접착강도를 증가시키기 위하여 상기 캐리어의 상기 표면의 상기 경계구역들에 계면 접착 증강공정을 실시하는 단계를 더 포함한다. 대안으로서, 본 발명의 제조방법은, 상기 절연층과 상기 캐리어 사이의 접착강도를 증가시키기 위하여 상기 캐리어의 상기 표면에 계면 접착 증강공정을 실시한 후 상기 (b)단계 중 상기 절연층의 상기 표면에 추가 절연층을 코팅하는 단계를 더 포함할 수 있다. 따라서, 절연층과 추가 절연층을 분할함으로써 다층기판이 캐리어에서 분리된다.
상기 (2)단계 전이나 후에 본 발명의 제조방법은, 상기 다층기판들의 상층에 있는 제 1 외측면과 하층에 있는 제 2 외측면을 연결하는 단계를 더 포함할 수 있다. 연결하는 단계는 다수의 칩 디바이스 또는 제 3 기판을 다층기판들에 연결하는 것이다.
본 발명에 따른 다층기판들의 복합구조물은 적어도 제 1 다층기판과 제 2 다층기판을 포함한다. 제 1 다층기판은 다수의 제 1 금속층과 다수의 제 1 절연층을 교대로 적층하여 된 것이다. 적어도 하나의 제 1 금속층의 경계구역이 대응하는 제 1 절연층의 경계구역과 결합한다. 상기 경계구역들은 인접한 제 1 금속층들과 인접한 제 1 절연층들로부터 분기된다. 제 2 다층기판은 다수의 제 2 금속층과 다수의 제 2 절연층을 교대로 적층하여 된 것이다. 적어도 하나의 제 2 금속층의 경계구역이 대응하는 제 2 절연층의 경계구역과 결합한다. 상기 경계구역들은 인접한 제 2 금속층들과 인접한 제 2 절연층들로부터 분기된다.
한편, 적어도 하나의 상기 제 1 금속층이 적어도 하나의 상기 제 2 금속층과 연결되어 연결부를 구성함으로써 본 발명의 다층기판들의 복합구조물을 구현한다.
본 발명에 따른 복합구조물은 상기 제 1 다층기판의 제 1 외측면과 결합되는 제 1 칩 디바이스를 더 포함하고 상기 제 2 다층기판의 제 1 외측면에 결합되는 제 2 칩 디바이스를 더 포함한다. 제 1 칩 디바이스 또는 제 2 칩 디바이스는 논리회로 컴포넌트, 메모리, 아날로그 컴포넌트, 광전 컴포넌트, 초미세 전기기계 컴포넌트 또는 발광 컴포넌트로 될 수 있다.
본 발명에 따른 복합구조물은 상기 1 다층기판이나 상기 제 2 다층기판을 결합할 제 3 기판을 더 포함한다. 상기 제 1 기판, 제 2 기판 및 제 3 기판은 전부 유연성 있는 기판으로 될 수 있다.
본 발명에 따른 다층기판들의 복합구조물 및 그 제조방법에 따르면, 상이한 유형의 칩 디바이스들을 직접 연결할 수 있게 된다. 또한, 본 발명은 패키지 집적도를 증가시키기 위하여 전 시스템의 패키지 부피를 줄이고 유연성 있는 전자시스템의 응용을 위해 유연성 있는 패키지를 제공할 수 있다.
도 1A 내지 도 1I는 본 발명의 제 1 실시예에서 a단계에서 h단계까지 다층기판들의 복합구조물 제조방법을 보여주는 흐름도,
도 2A 내지 도 2I는 본 발명의 제 2 실시예에서 a단계에서 h단계까지 다층기판들의 복합구조물 제조방법을 보여주는 흐름도,
도 3A 내지 도 3H는 본 발명의 제 3 실시예에서 a단계에서 h단계까지 다층기판들의 복합구조물 제조방법을 보여주는 흐름도,
도 4A 내지 도 4I는 본 발명의 제 4 실시예에서 a단계에서 h단계까지 다층기판들의 복합구조물 제조방법을 보여주는 흐름도,
도 5A 내지 도 5I는 본 발명의 제 5 실시예에서 a단계에서 h단계까지 다층기판들의 복합구조물 제조방법을 보여주는 흐름도,
도 6A 내지 도 6H는 본 발명의 제 6 실시예에서 a단계에서 h단계까지 다층기 판들의 복합구조물 제조방법을 보여주는 흐름도,
도 7A 내지 도 7I는 본 발명의 제 7 실시예에서 a단계에서 h단계까지 다층기판들의 복합구조물 제조방법을 보여주는 흐름도,
도 8은 본 발명의 제 1, 제 2, 제 4 및 제 5 실시예에 따른 다층기판들의 복합구조물의 종단면도, 및
도 9는 본 발명의 제 3 및 제 6 실시예에 따른 다층기판들의 복합구조물의 종단면도이다.
본 발명의 제 1 실시예에서 a단계에서 h단계까지 다층기판들의 복합구조물 제조방법을 보여주는 도 1A 내지 도 1I를 참조하여 설명한다. 본 발명의 제 1 실시예에 따른 다층기판들의 복합구조물 제조방법은 다음 단계들을 포함한다.
도 1A의 a단계에서, 다층기판 중 하나(예를 들어 제 1 다층기판(300))를 그 위에 형성시키기 위한 캐리어(102)를 제공한다.
도 1B의 b단계에서, 계면 접착 증강공정을 캐리어(102)의 경계구역들(119)에 실행하여 캐리어(102)의 경계구역(119)에 해당하는 제 1 절연층(19)과 캐리어(102) 간의 접착강도를 증가시킨다.
도 1C의 c단계에서, 제 1 절연층(19)에 하나 또는 그 이상의 필요한 비아(9; 도 1D 참조)를 형성하고, 제 1 절연층(19) 상에 제 1 금속층(18)을 형성한 후 다른 제 1 절연층(16)을 코팅한다.
도 1D의 d단계에서, c단계를 반복해서 제 1 다층기판(300)을 형성하되 계면 접착 증강공정을 구역(17, 17-1)에서 실시하지 않는다.
도 1E의 e단계에서, 캐리어(102)의 경계구역들(119) 및 캐리어(102) 상의 제 1 다층기판(300)을 별도의 경계구역들(120)의 가장자리를 따라(도 1D의 수직선 d1, d2를 따라) 분할하여 제 1 다층기판(300)을 캐리어(102)로부터 분리시킨다.
도 1F의 e'단계에서, 캐리어(102)에 인접했던 제 1 절연층(19)을 제거하여 이에 대응하는 제 1 금속층(18)을 노출한다.
도 1G의 f단계에서, 제 1 금속층들과 제 1 절연층들을 결합상태(10과 12, 13과 15, 16과 18의 짝)로 하여 그 경계구역들에서 서로 분기시켜 연결부(120)의 형성을 준비한다.
도 1H의 g단계에서, 제 1 다층기판(300)의 제 1 금속층들(12, 15, 18)의 분기된 경계구역들을, 같은 연결부(120)를 형성하는 제 2 다층기판(400)의 제 2 금속층들(22, 25, 27)의 분기된 경계구역들과 연결하여 본 발명에 따른 다층기판들의 복합구조물을 완성한다. 연결부(120)를 형성하기 전, 제 2 다층기판(400)은 미리 뒤집어 제 2 금속층들(27, 25, 22)이 제 2 절연층들(26, 23, 20)의 위로 가도록 한다. 제 1 금속층들(12, 15, 18)과 제 2 금속층들(27, 25, 22) 각각의 사이를 상호 연결하는 데에는 주석 피니시 접합(Tin Finish bonding), 공융 접합(Eutectic bonding), 이방성 전도필름 접합(Anisotropic Conductive Film bonding), 금-금 접합(Gold-Gold bonding) 또는 금-구리 접합(Gold-Copper bonding)과 같은 접합방법을 이용할 수 있다.
그리고 도 1I의 h단계에서는, 다층기판들(300, 400)의 제 1 외측면과 제 2 외측면을 제 1 칩 디바이스(100), 제 2 칩 디바이스(200) 및 제 3 기판과 연결한다. 연결방법은 BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지, PGA(Pin Grid Array) 패키지 또는 와이어 본드 패키지(Wire Bond Package)가 될 수 있다. 또한, g단계와 h단계의 순서를 바꾸어도 본 발명에 따른 다층기판들의 복합구조물과 그 기능에는 영향이 없다.
도 2A 내지 도 2I를 참조하여 설명한다. 여기서 도 2C 및 도 2D는 본 발명에 따른 제 1 실시예와 비교했을 때 c단계 및 d단계가 다른 제 2 실시예를 보여준다. c단계와 d단계를 제외하고 도 2A, 2B, 2E, 2F, 2G, 2H 및 2I에 보여준 단계들은 제 1 실시예의 설명과 같다.
제 2 실시예에서, 도 2C의 c단계에서는 계면 접착 증강공정을 구역들(17)에 행하여 제 1 절연층(16)과, b단계에서 제 1 절연층(16)의 코팅 전에 코팅된 다른 제 1 절연층(19) 사이의 접합력을 강화한다. 계면 접착 증강공정은 제 1 절연층들(16, 19) 간 분리 또는 그들의 변형이 일어날 가능성과 제 1 절연층들(16, 19)이 도 2D의 후속 d단계 중 서로 불합치될 가능성을 줄여서 다층기판들의 복합구조물 제조를 개선할 수 있다.
또한, g단계와 h단계의 순서를 바꾸어도 본 발명에 따른 다층기판들의 복합구조물과 그 기능에는 영향이 없다.
도 3A 내지 도 3H를 참조하여 설명한다. 여기서 도 3C 내지 도 3H는 본 발명에 따른 제 2 실시예와 비교했을 때 c단계 내지 g단계가 다른 제 3 실시예를 보여준다. c단계 내지 h단계를 제외하면 도 3A 및 도 3B에 보여준 단계들은 제 2 실시예의 설명과 같다.
제 3 실시예에서, 도 3C의 c단계에서는 계면 접착 증강공정을 구역들(17, 17-1)에 행하여 제 1 절연층(16)의 코팅 전에 제 1 절연층들(16, 19) 사이를 그 구역들에서 더욱 강화된 접착력으로 접착시킨다. 계면 접착 증강공정은 제 1 절연층들(16, 19) 간 분리 또는 그들의 변형이 일어날 가능성과 제 1 절연층들(16, 19)이 도 3D의 후속 d단계 중 서로 불합치될 가능성을 줄일 수 있다.
e단계 후 e'단계는 건너뛰고 바로 f단계를 실행한다. 캐리어(102)에 인접했던 제 1 절연층(19)을 제거하지는 않는다.
도 3F의 f단계에서, 제 1 금속층들과 대응하는 제 1 절연층들을 결합상태(10과 12, 13과 15, 16과 18의 짝)로 하여 그 경계구역들에서 서로 분기시켜 연결부(120)의 형성을 준비한다. 또한, 캐리어(102)에 인접했던 제 1 절연층(19)의 분기된 경계구역들(19-1)을 제거하여 제 1 절연층(19)의 대응하는 제 1 금속층(18)의 경계구역을 노출시켜 도 3G에 나타낸 g단계에서 제 2 금속층들(22, 25, 27)의 분기된 경계구역들 중 하나와 결합시킬 준비를 한다.
도 3G의 g단계에서, 제 1 다층기판(300)의 제 1 금속층들(12, 15, 18)의 분기된 경계구역들을, 같은 연결부(120)를 형성하는 제 2 다층기판(400)의 제 2 금속층들(27, 25, 22)의 분기된 경계구역들과 연결하여 본 발명에 따른 다층기판들의 복합구조물을 완성한다. 연결부(120)를 형성하기 전, 제 2 다층기판(400)은 미리 뒤집어 제 2 금속층들(27, 25, 22)이 제 2 절연층들(26, 23, 20)의 위로 가도록 한다. 제 1 금속층들(12, 15, 18)과 제 2 금속층들(27, 25, 22) 각각의 사이를 상호 연결하는 데에는 주석 피니시 접합, 공융 접합, 이방성 전도필름 접합, 금-금 접합 또는 금-구리 접합과 같은 접합방법을 이용할 수 있다.
그리고 도 3H의 h단계에서는, 다층기판들(300, 400)의 제 1 외측면과 제 2 외측면을 제 1 칩 디바이스(100), 제 2 칩 디바이스(200) 및 제 3 기판과 연결한다. 연결방법은 BGA 패키지, LGA 패키지, PGA 패키지 또는 와이어 본드 패키지가 될 수 있다.
또한, g단계와 h단계의 순서를 바꾸어도 본 발명에 따른 다층기판들의 복합구조물과 그 기능에는 영향이 없다.
본 발명의 제 4 실시예에서 a단계에서 h단계까지 다층기판들의 복합구조물 제조방법을 보여주는 도 4A 내지 도 4I의 흐름도를 참조하여 설명한다.
본 발명의 제 4 실시예에 따른 다층기판들의 복합구조물 제조방법은 다음 단계들을 포함한다.
도 4A의 a단계에서, 다층기판 중 하나(예를 들어 제 1 다층기판(300))를 그 위에 형성하기 위한 캐리어(102)를 제공한다.
도 4B의 b단계에서, 계면 접착 증강공정을 캐리어(102)의 표면에 실행하여 캐리어(102)와 절연층(104) 간 접착강도를 증가시키고 절연층(104)의 경화 후에 다른 제 1 절연층(19)을 코팅한다.
도 4C의 c단계에서, 제 1 절연층(19)에 하나 또는 그 이상의 필요한 비아(9; 도 4D 참조)를 형성하고, 제 1 절연층(19) 상에 제 1 금속층(18)을 형성한 후 다른 제 1 절연층(16)을 코팅한다.
도 4D의 d단계에서, c단계를 반복해서 제 1 다층기판(300)을 형성하되 계면 접착 증강공정을 구역(17, 17-1)에서 실시하지 않는다.
도 4E의 e단계에서, 캐리어(102)의 경계구역들(119) 및 캐리어(102) 상의 제 1 다층기판(300)을 별도의 경계구역들(120)의 가장자리를 따라(도 4D의 수직선 d1, d2를 따라) 분할하여 제 1 다층기판(300)을, 계면 접착 증강공정으로 결합된 캐리어(102; 도 4B 참조) 및 절연층(104; 도 4B 참조)으로부터 한번에 분리시킨다.
도 4F의 e'단계에서, 제 1 절연층(19)을 제거하여 이 절연층에 대응하는 제 1 금속층(18)을 노출시킨다.
도 4G의 f단계에서, 제 1 금속층들과 제 1 절연층들을 결합상태(10과 12, 13과 15, 16과 18의 짝)로 하여 그 경계구역들에서 서로 분기시켜 연결부(120)의 형성을 준비한다.
도 4H의 g단계에서, 제 1 다층기판(300)의 제 1 금속층들(12, 15, 18)의 분기된 경계구역들을, 같은 연결부(120)를 형성하는 제 2 다층기판(400)의 제 2 금속층들(27, 25, 22)의 분기된 경계구역들과 연결하여 본 발명에 따른 다층기판들의 복합구조물을 완성한다. 연결부(120)를 형성하기 전, 제 2 다층기판(400)은 미리 뒤집어 제 2 금속층들(27, 25, 22)이 제 2 절연층들(26, 23, 20)의 위로 가도록 한다. 제 1 금속층들(12, 15, 18)과 제 2 금속층들(27, 25, 22) 각각의 사이를 상호 연결하는 데에는 주석 피니시 접합, 공융 접합, 이방성 전도필름 접합, 금-금 접합 또는 금-구리 접합과 같은 접합방법을 이용할 수 있다.
그리고 도 4I의 h단계에서는, 다층기판들(300, 400)의 제 1 외측면과 제 2 외측면을 제 1 칩 디바이스(100), 제 2 칩 디바이스(200) 및 제 3 기판과 연결한다. 연결방법은 BGA 패키지, LGA 패키지, PGA 패키지 또는 와이어 본드 패키지가 될 수 있다.
또한, g단계와 h단계의 순서를 바꾸어도 본 발명에 따른 다층기판들의 복합구조물과 그 기능에는 영향이 없다.
도 5A 내지 도 5I를 참조하여 설명한다. 여기서 도 5C 및 도 5D는 본 발명에 따른 제 4 실시예와 비교했을 때 c단계 및 d단계가 다른 제 5 실시예를 보여준다. c단계와 d단계를 제외하고 도 5A, 5B, 5E, 5F, 5G, 5H 및 5I에 보여준 단계들은 제 4 실시예의 설명과 같다.
제 5 실시예에서, 도 5C의 c단계에서는 계면 접착 증강공정을 구역들(17)에 행하여 b단계에서 코팅된 제 1 절연층(19)과, 이 제 1 절연층(19)의 코팅 후 코팅되는 다른 제 1 절연층(16) 사이의 접합력을 강화한다. 계면 접착 증강공정은 제 1 절연층들(16, 19) 간 분리 또는 그들의 변형이 일어날 가능성과 제 1 절연층들(16, 19)이 도 5D의 후속 d단계 중 서로 불합치될 가능성을 줄일 수 있다. 따라서, 다층기판들의 복합구조물 제조에서 수율을 개선할 수 있다.
또한, g단계와 h단계의 순서를 바꾸어도 본 발명에 따른 다층기판들의 복합구조물과 그 기능에는 영향이 없다.
도 6A 내지 도 6H를 참조하여 설명한다. 여기서 도 6C 내지 도 6H는 본 발명에 따른 제 4 실시예와 비교했을 때 c단계 내지 g단계가 다른 제 6 실시예를 보여준다.
제 6 실시예에서, 도 6C의 c단계에서는 계면 접착 증강공정을 구역들(17, 17-1)에 행하여 제 1 절연층(16)과, 이 제 1 절연층(16)의 코팅 전에 코팅된 다른 제 1 절연층(19) 사이의 접합력을 강화한다. 계면 접착 증강공정은 제 1 절연층들(16, 19) 간 분리 또는 그들의 변형이 일어날 가능성과 제 1 절연층들(16, 19)이 도 6D의 후속 d단계 중 서로 불합치될 가능성을 줄일 수 있다.
e단계 후 e'단계는 건너뛰고 바로 f단계를 실행한다. 캐리어(102)에 인접했던 제 1 절연층(19)을 제거하지는 않는다.
도 6F의 f단계에서, 제 1 금속층들과 대응하는 제 1 절연층들을 결합상태(10과 12, 13과 15, 16과 18의 짝)로 하여 그 경계구역들에서 서로 분기시켜 연결부(120)의 형성을 준비한다. 또한, 캐리어(102)에 인접했던 제 1 절연층(19)의 분기된 경계구역들(19-1)을 제거하여 제 1 절연층(19)의 대응하는 제 1 금속층(18)의 경계구역을 노출시켜 도 6G에 나타낸 g단계에서 제 2 금속층들(22, 25, 27)의 분기된 경계구역들 중 하나와 결합시킬 준비를 한다.
그리고 도 6G의 g단계에서, 제 1 다층기판(300)의 제 1 금속층들(12, 15, 18)의 분기된 경계구역들을, 같은 연결부(120)를 형성하는 제 2 다층기판(400)의 제 2 금속층들(27, 25, 22)의 분기된 경계구역들과 연결하여 본 발명에 따른 다층기판들의 복합구조물을 완성한다. 연결부(120)를 형성하기 전, 제 2 다층기판(400)은 미리 뒤집어 제 2 금속층들(27, 25, 22)이 제 2 절연층들(26, 23, 20)의 위로 가도록 한다. 제 1 금속층들(12, 15, 18)과 제 2 금속층들(27, 25, 22) 각각의 사이를 상호 연결하는 데에는 주석 피니시 접합, 공융 접합, 이방성 전도필름 접합, 금-금 접합 또는 금-구리 접합과 같은 접합방법을 이용할 수 있다.
또한, 도 6H의 h단계에서는, 다층기판들(300, 400)의 제 1 외측면과 제 2 외측면을 제 1 칩 디바이스(100), 제 2 칩 디바이스(200) 및 제 3 기판과 연결한다. 연결방법은 BGA 패키지, LGA 패키지, PGA 패키지 또는 와이어 본드 패키지가 될 수 있다.
또한, g단계와 h단계의 순서를 바꾸어도 본 발명에 따른 다층기판들의 복합구조물과 그 기능에는 영향이 없다.
도 7A 내지 도 7I를 참조하여 설명한다. 여기서 도 7D 내지 도 7I는 본 발명에 따른 제 1 실시예와 비교했을 때 d단계 내지 h단계가 다른 제 7 실시예를 보여준다. d단계 내지 h단계를 제외하고 도 7A 내지 도 7C에 보여준 단계들은 제 1 실시예의 설명과 같다.
도 7D의 d단계에서는, c단계를 반복해서 제 1 다층기판(300)을 형성하고 그와 동시에 제 1 다층기판(300)의 옆에 제 3 다층기판(500)을 형성한다.
도 7E의 e단계에서, 캐리어(102)의 경계구역들(119) 및 캐리어(102) 상의 제 1 다층기판(300)을 별도의 경계구역들(120)의 가장자리를 따라(도 7D의 수직선 d1, d3를 따라) 분할하되, 캐리어(102) 및 제 1 다층기판(300)을 수직선 d2에 따라 분할하면서 제 1 절연층(10)과 제 1 금속층(12)을 자르지 않은 채로 제 1 다층기판(300) 및 제 3 다층기판(500)을 캐리어(102)로부터 분리시킨다.
도 7F의 e'단계에서, 캐리어(102)에 인접했던 제 1 다층기판(300) 및 제 3 다층기판(500)의 제 1 절연층(19)을 제거하여 이 절연층에 대응하는 제 1 금속층(18)을 노출시킨다.
도 7G의 f단계에서, 제 1 다층기판(300)의 제 1 금속층들과 그에 대응하는 제 1 절연층들을 결합상태(10과 12, 13과 15, 16과 18의 짝)로 하여 그 경계구역들에서 서로 분기시켜 연결부(120)의 형성을 준비하되, 제 3 다층기판(500)과 제 1 절연층(10) 및 제 1 금속층(12)은 공유하도록 한다. 제 3 다층기판(500)의 절연층들과 금속층들은 분기시키지 않는다.
도 7H의 g단계에서는, 제 1 실시예와 같이, 제 1 다층기판(300)의 제 1 금속층들(12, 15, 18)의 분기된 경계구역들을, 같은 연결부(120)를 형성하는 제 2 다층기판(400)의 제 2 금속층들(27, 25, 22)의 분기된 경계구역들과 연결한다. 그 후에 제 2 다층기판(400)과 제 3 다층기판(500)이 연결되는 것도 볼 수 있다.
그리고 도 7I의 h단계에서는, 다층기판들(300, 400)의 제 1 외측면과 제 2 외측면을 제 1 칩 디바이스(100), 제 2 칩 디바이스(200) 및 제 3 기판과 연결한다. 연결방법은 BGA 패키지, LGA 패키지, PGA 패키지 또는 와이어 본드 패키지가 될 수 있다. 제 1 실시예와 다른 점은 제 2 칩 디바이스가 제 3 다층기판(500)과 연결되는 것이다. 따라서, 본 발명의 다층기판들로 된 다중 복합구조물은 다층기판들의 복합구조물을 제조하는 유연성 개념을 제공한다.
또한, g단계와 h단계의 순서를 바꾸어도 본 발명에 따른 다층기판들의 복합구조물과 그 기능에는 영향이 없다.
본 발명의 제 1, 제 2, 제 4 및 제 5 실시예에 따른 다층기판들의 복합구조물의 종단면을 보여주는 도 8을 참조로 설명한다.
본 발명에 따른 다층기판들의 복합구조물은 적어도 제 1 다층기판(300)과 제 2 다층기판(400)을 포함할 수 있다. 제 1 다층기판(300)의 제 1 외측면은 제 1 칩 디바이스(100)와 연결된다. 제 2 다층기판(400)의 제 1 외측면은 제 2 칩 디바이스(200)와 연결된다. 제 1 칩 디바이스(100)와 제 2 칩 디바이스(200)의 어느 하나는 논리회로 컴포넌트, 메모리, 아날로그 컴포넌트, 광전 컴포넌트, 초미세 전기기계 컴포넌트 또는 발광 컴포넌트일 수 있다.
본 발명에 따른 다층기판들의 복합구조물은 제 3 기판(예를 들어 도 7I에 나타낸 것)을 더 포함할 수 있다. 제 3 기판은 볼 마운트(Ball Mount; 410)를 통해 제 1 다층기판(300)과 결합되거나 볼 마운트(420)를 통해 제 2 다층기판(400)과 결합될 수 있다. 차선책으로, 제 3 기판은 제 1 칩 디바이스(100)나 제 2 칩 디바이스(200)와 결합될 수 있다. 제 3 기판의 연결방법은 BGA 패키지, LGA 패키지, PGA 패키지 또는 와이어 본드 패키지가 될 수 있다.
또한, 제 1 다층기판(300)과 제 2 다층기판(400) 및 제 3 기판 모두 유연성 있는 기판일 수 있다. 본 발명에 따른 다층기판들의 복합구조물에 의해 제공되는 유연성 있는 패키지가 유연성 있는 기판들의 결합방법으로 이용될 수 있다.
제 1 다층기판(300)은 다수의 제 1 금속층들(12, 15, 18)과 다수의 제 1 절연층들(10, 13, 16)을 포함한다. 제 2 다층기판(400)은 다수의 제 2 금속층들(22, 25, 27)과 다수의 제 2 절연층들(20, 23, 26)을 포함한다. 또한, 제 1 칩 디바이스(100)는 볼 마운트(110)를 이용하여 제 1 다층기판(300)의 제 1 절연층(10)에 위치한 비아와 연결된다. 제 2 칩 디바이스(200)는 볼 마운트(210)를 이용하여 제 2 절연층(26) 내 비아와 연결되거나 제 2 다층기판(400)의 제 2 금속층(27)과 연결된다.
제 1 금속층(12) 및 대응하는 제 1 절연층(10)의 경계구역, 제 1 금속층(15) 및 대응하는 제 1 절연층(13)의 경계구역, 그리고 제 1 금속층(18) 및 대응하는 제 1 절연층(16)의 경계구역은 각각 인접한 제 1 금속층들과 인접한 제 1 절연층들로부터 분기된다. 유사하게, 제 2 금속층(22) 및 대응하는 제 2 절연층(20)의 경계구역, 제 2 금속층(25) 및 대응하는 제 2 절연층(23)의 경계구역, 그리고 제 2 금속층(27) 및 대응하는 제 2 절연층(26)의 경계구역은 각각 인접한 제 2 금속층들과 인접한 제 2 절연층들로부터 분기된다.
제 1 다층기판(300)과 제 2 다층기판(400)의 복합구조물을 제조하려면 사전에 제 2 다층기판(400)을 뒤집어 제 2 금속층들(27, 25, 22)의 경계구역들이 제 1 금속층들(12, 15, 18)의 경계구역들과 각각 결합을 이루게 하여 도 8에 나타낸 것과 같이 연결부(120)를 형성한다. 제 1 금속층들(12, 15, 18)과 제 2 금속층들(27, 25, 22) 각각의 상호 연결에는 개별 접착제(1, 2, 3)를 이용하거나 주석 피니시 접합, 공융 접합, 이방성 전도필름 접합, 금-금 접합 또는 금-구리 접합과 같은 직접 접합방법을 이용할 수 있다. 이러한 상호 연결을 통하여, 제 2 금속층들(27, 25, 22)은 제 1 금속층들(12, 15, 18)과 각각의 통합된 금속층들로서 결합한다. 이와 같은 다층기판들의 복합구조물에 의해, 제 1 칩 디바이스(100)와 제 2 칩 디바이스(200)는 공유 패키지 기판 없이 서로 직접 연결될 수 있다.
선행기술에 따르면, 다층기판들은 그 경계구역의 분리 없이 공유 패키지 기판과 연결해야 하지만, 본 발명에서는 제 1 다층기판(300)과 제 2 다층기판(400)의 분기된 경계구역들을 이용해서 이들의 복합구조물을 제조함으로써 본 발명은 패키지 집적도를 높이면서 칩 디바이스들과 다층기판들의 전체 시스템을 초소형화할 수 있는 것이다. 더욱이, 본 발명은 유연성 있는 전자시스템에의 적용을 위한 유연성 있는 패키지를 제공한다.
또한, 계면 접착 증강공정을 제 1 절연층들과 제 2 절연층들 사이에 실시한다. 예를 들어 구역들(11, 14, 21, 24)은 계면 접착 증강공정을 실시한 부위로서 굵은 선으로 표시하였다. 특히, 계면 접착 증강공정은 분리된 경계구역들을 제외(즉, 연결부 120을 제외)하고 금속층들과 대응하는 절연층들의 나머지 부분들에 실시하여 이곳의 접착강도를 높인다. 따라서, 연결부(120)에 보여지는 다층기판들의 경계구역들은 기판층들의 다른 인접한 경계구역들로부터 쉽게 분리될 수 있다.
다층기판들의 경계구역들을 분리하는 방법은 우선 제 1 다층기판(300)이나 제 2 다층기판(400)의 제 1 외측면과 제 2 외측면에 2개의 접착 테이프(UV 테이프 같은 것)를 붙인 다음, 두 테이프를 서로 떨어뜨리면서 계면 접착 증강공정이 적용되지 않은 경계구역들을 분리하는 것이다. 이렇게 붙이고 당기는 절차를 반복하면, 계면 접착 증강공정이 적용되지 않은 기판층들의 경계구역들을 분리시킬 수 있다. 그러나, 금속층들(12, 15, 18, 22, 25, 27)은 절연층들(10, 13, 16, 20, 23, 26)과 연결된다. 절연층들 간 선택적 계면 접착 증강공정이라는 개념을 통해 제 1 다층기판(300)과 제 2 다층기판(400)의 복합구조를 달성할 수 있다. 예를 들어, 절연층들의 재료는 폴리이미드이고, 계면 접착 증강공정은 산소 또는 아르곤 플라즈마 방법일 수 있다.
본 발명의 제 3 및 제 6 실시예에 따른 다층기판들의 복합구조물의 종단면을 보여주는 도 9를 참조로 설명한다. 제 1, 제 2, 제 4 및 제 5 실시예와의 차이는, 제 3 기판과의 연결을 위해 다른 패드의 패키지 유형을 선택사항으로 둘 수 있기 때문에 c단계에 들어가 제 1 절연층(16)을 코팅하기 전에 계면 접착 증강공정을 구역(17-1)에 실행하지 않는다는 점이다. 이상의 본 발명에 따른 실시예들에서 제 1 다층기판(300)의 제 1 금속층들(12, 15, 18)의 분기된 경계구역들을 제 2 다층기판(400)의 제 2 금속층들(27, 25, 22)의 분기된 경계구역들과 결합시키는 것은 예시일 뿐이며 본 발명을 이것으로 제한하지 않는다. 제 1 금속층들(12, 15, 18)과 제 2 금속층들(27, 25, 22) 간의 선택적 결합, 일 대 다의 결합 또는 다수 대 하나로의 결합 모두를 생각할 수 있는 것이다.
결론적으로, 본 발명이 제공하는 다층기판들의 복합구조물 및 그 제조방법은 상이한 유형의 칩 디바이스들을 공유 패키지 기판 없이 직접 연결함으로써 패키지 집적도를 증가시키고 칩 디바이스들과 다층기판들의 전체 시스템을 초소형화시킬 수 있다. 본 발명에 따른 다층기판들의 복합구조물은 전체 시스템의 패키지 부피를 감축하여 패키지 집적도를 증가시키고 나아가 유연성 있는 전자시스템의 응용을 위한 유연성 있는 패키지를 제공한다.
기술분야의 당업자가 주지하는 바와 같이, 본 발명의 상기 우선 실시예들은 예시일 뿐 본 발명의 제한을 의미하지 않는다. 여기서 의미하는 바는 청구범위에 기재한 생각 안에서 다양한 변경과 유사 배열들을 포괄하려는 것이고, 그 범위는 모든 그와 같은 변경들과 유사구조를 포괄하도록 최대한 광의로 해석해야만 할 것이다.
선행기술에 비하여 본 발명은 칩 디바이스들 간의 패키지용으로 또는 다층기판들 간의 패키지용으로 적합한 SIP(System-In-Package)에서 고집적 및 고도의 패키지 집적을 달성한다.

Claims (36)

  1. 다수의 금속층과 다수의 절연층을 교대로 적층하는 다층기판들의 복합구조물 제조방법으로서,
    각 다층기판에 대해서 적어도 하나의 금속층과 대응하는 절연층이 결합된 상태로 그들의 경계구역들에서 인접한 금속층들과 인접한 절연층들로부터 분기시키는 단계, 및
    하나의 다층기판의 금속층의 분기된 경계구역을 다른 다층기판의 금속층의 분기된 경계구역과 연결하여 연결부를 형성하는 단계를 포함하되,
    상기 분기시키는 단계 전에 상기 각 다층기판을 형성하는 단계를 더 포함하고,
    상기 각 다층기판을 형성하는 단계는,
    (a) 상기 다층기판들 중 하나를 형성시키기 위한 캐리어를 제공하는 단계;
    (b) 상기 캐리어의 표면에 절연층을 코팅하는 단계;
    (c) 상기 절연층에 적어도 하나의 비아 및 금속층을 형성하고, 상기 금속층 및 상기 대응하는 절연층의 상기 경계구역을 제외한 나머지 구역들에 접착강도를 증가시키기 위하여 상기 나머지 구역들에 계면 접착 증강공정을 실시한 후 다른 절연층을 코팅하는 단계;
    (d) 상기 (c)단계를 반복하여 상기 다층기판을 형성하는 단계; 및
    (e) 상기 캐리어와 상기 다층기판의 경계구역들을 분할하여 상기 다층기판을 상기 캐리어로부터 분리하는 단계
    를 포함하는 다층기판들의 복합구조물 제조방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 (b)단계 중 상기 다른 절연층을 코팅하기 전에 접착강도를 증가시키기 위하여 상기 캐리어의 상기 표면의 상기 경계구역들에 계면 접착 증강공정을 실시하는 단계를 더 포함하는 다층기판들의 복합구조물 제조방법.
  5. 제 1 항에 있어서, 상기 절연층과 상기 캐리어 사이의 접착강도를 증가시키기 위하여 상기 캐리어의 상기 표면에 계면 접착 증강공정을 실시한 후 상기 (b)단계 중 상기 절연층의 상기 표면에 추가 절연층을 코팅하는 단계를 더 포함하는 다층기판들의 복합구조물 제조방법.
  6. 제 5 항에 있어서, 상기 계면 접착 증강공정이 플라즈마 방법인 다층기판들의 복합구조물 제조방법.
  7. 제 5 항에 있어서, 상기 (e)단계 중 상기 절연층과 상기 추가 절연층을 분할함으로써 상기 다층기판이 상기 캐리어에서 분리되는 다층기판들의 복합구조물 제조방법.
  8. 제 1 항에 있어서, 상기 캐리어에 인접한 상기 절연층을 제거하여 상기 절연층의 대응하는 금속층을 노출시키는 (e')단계를 더 포함하는 다층기판들의 복합구조물 제조방법.
  9. 제 1 항에 있어서, 상기 (b)단계에서 코팅된 상기 절연층의 상기 경계구역에 계면 접착 증강공정을 실시하여, 상기 (c)단계 중 상기 다른 절연층을 코팅하기 전 그 접착강도를 증가시키는 단계를 더 포함하는 다층기판들의 복합구조물 제조방법.
  10. 제 9 항에 있어서, 상기 캐리어에 인접한 상기 절연층을 제거하여 대응하는 금속층을 노출시키는 (e')단계를 더 포함하는 다층기판들의 복합구조물 제조방법.
  11. 삭제
  12. 제 1 항에 있어서, 상기 (e)단계 후 상기 캐리어에 인접한 상기 절연층의 분기된 경계구역을 제거하여 대응하는 금속층의 상기 경계구역을 노출시키는 단계를 더 포함하는 다층기판들의 복합구조물 제조방법.
  13. 제 1 항에 있어서, 상기 연결부를 형성하도록 연결시키는 단계 후 상기 다층기판들의 상층에 있는 제 1 외측면과 하층에 있는 제 2 외측면을 연결하는 단계를 더 포함하는 다층기판들의 복합구조물 제조방법.
  14. 제 13 항에 있어서, 상기 연결시키는 단계는 다수의 칩 디바이스 또는 제 3 기판을 상기 다층기판들에 연결하는 다층기판들의 복합구조물 제조방법.
  15. 제 1 항에 있어서, 상기 연결부를 형성하도록 연결시키는 단계 전 상기 다층기판들의 상층에 있는 제 1 외측면과 하층에 있는 제 2 외측면을 연결하는 단계를 더 포함하는 다층기판들의 복합구조물 제조방법.
  16. 제 15 항에 있어서, 상기 연결시키는 단계는 다수의 칩 디바이스 또는 제 3 기판을 상기 다층기판들에 연결하는 다층기판들의 복합구조물 제조방법.
  17. 다수의 제 1 금속층과 다수의 제 1 절연층을 교대로 적층하되 적어도 하나의 제 1 금속층의 경계구역이 대응하는 제 1 절연층의 경계구역과 결합된 채로 상기 경계구역들이 인접한 제 1 금속층들과 인접한 제 1 절연층들로부터 분기되는 제 1 다층기판, 및
    다수의 제 2 금속층과 다수의 제 2 절연층을 교대로 적층하되 적어도 하나의 제 2 금속층의 경계구역이 대응하는 제 2 절연층의 경계구역과 결합된 채로 상기 경계구역들이 인접한 제 2 금속층들과 인접한 제 2 절연층들로부터 분기되는 제 2 다층기판을 포함하고,
    적어도 하나의 상기 제 1 금속층이 적어도 하나의 상기 제 2 금속층과 연결되어 연결부를 형성하며,
    상기 제 1 금속층들 및 상기 대응하는 제 1 절연층들의 상기 경계구역들을 제외한 나머지 구역들에 접착강도를 증가시키기 위하여 상기 나머지 구역들에 계면 접착 증강공정이 실시되는 다층기판들의 복합구조물.
  18. 삭제
  19. 제 17 항에 있어서, 상기 계면 접착 증강공정이 플라즈마 방법인 다층기판들의 복합구조물.
  20. 제 19 항에 있어서, 상기 제 1 절연층들의 재료가 폴리이미드인 다층기판들의 복합구조물.
  21. 제 17 항에 있어서, 상기 제 1 절연층들의 재료가 폴리이미드인 다층기판들의 복합구조물.
  22. 제 17 항에 있어서, 상기 제 2 금속층들 및 상기 대응하는 제 2 절연층들의 상기 경계구역들을 제외한 나머지 구역들에 접착강도를 증가시키기 위하여 상기 나머지 구역들에 계면 접착 증강공정을 실시하는 다층기판들의 복합구조물.
  23. 제 22 항에 있어서, 상기 계면 접착 증강공정이 플라즈마 방법인 다층기판들의 복합구조물.
  24. 제 23 항에 있어서, 상기 제 2 절연층들의 재료가 폴리이미드인 다층기판들의 복합구조물.
  25. 제 22 항에 있어서, 상기 제 2 절연층들의 재료가 폴리이미드인 다층기판들의 복합구조물.
  26. 제 17 항에 있어서, 상기 제 1 다층기판에 결합되는 제 1 칩 디바이스를 더 포함하는 다층기판들의 복합구조물.
  27. 제 26 항에 있어서, 상기 제 1 칩 디바이스는 논리회로 컴포넌트, 메모리, 아날로그 컴포넌트, 광전 컴포넌트, 초미세 전기기계 컴포넌트 또는 발광 컴포넌트인 다층기판들의 복합구조물.
  28. 제 26 항에 있어서, 상기 제 1 칩 디바이스를 결합할 제 3 기판을 더 포함하는 다층기판들의 복합구조물.
  29. 제 17 항에 있어서, 상기 제 2 다층기판에 결합되는 제 2 칩 디바이스를 더 포함하는 다층기판들의 복합구조물.
  30. 제 29 항에 있어서, 상기 제 2 칩 디바이스는 논리회로 컴포넌트, 메모리, 아날로그 컴포넌트, 광전 컴포넌트, 초미세 전기기계 컴포넌트 또는 발광 컴포넌트인 다층기판들의 복합구조물.
  31. 제 29 항에 있어서, 상기 제 2 칩 디바이스를 결합할 제 3 기판을 더 포함하는 다층기판들의 복합구조물.
  32. 제 17 항에 있어서, 상기 제 1 다층기판과 상기 제 2 다층기판 중 하나를 결합할 제 3 기판을 더 포함하는 다층기판들의 복합구조물.
  33. 제 32 항에 있어서, 상기 제 3 기판이 유연성 있는 기판인 다층기판들의 복합구조물.
  34. 제 17 항에 있어서, 상기 제 1 다층기판이 유연성 있는 기판인 다층기판들의 복합구조물.
  35. 제 17 항에 있어서, 상기 제 2 다층기판이 유연성 있는 기판인 다층기판들의 복합구조물.
  36. 다수의 금속층, 및
    상기 금속층들과 교대로 적층하는 다수의 절연층으로서, 적어도 하나의 금속층의 경계구역이 대응하는 절연층의 경계구역과 결합된 채로 상기 경계구역들이 인접한 금속층들과 인접한 절연층들로부터 분기된 다수의 절연층을 포함하고,
    적어도 하나의 상기 금속층의 상기 경계구역이 다른 다층기판의 적어도 하나의 금속층과 연결되어 연결부를 형성하며,
    상기 제 1 금속층들 및 상기 대응하는 제 1 절연층들의 상기 경계구역들을 제외한 나머지 구역들에 접착강도를 증가시키기 위하여 상기 나머지 구역들에 계면 접착 증강공정이 실시되는 다층기판.
KR1020097018481A 2007-02-05 2007-02-05 다층기판 간 상호 결합 구조 제조 방법 및 그 구조 KR101150385B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2007/000378 WO2008095337A1 (fr) 2007-02-05 2007-02-05 Procédé pour la fabrication d'une structure d'assemblage commune entre des panneaux multicouche et structure associée

Publications (2)

Publication Number Publication Date
KR20100014906A KR20100014906A (ko) 2010-02-11
KR101150385B1 true KR101150385B1 (ko) 2012-06-01

Family

ID=39681240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097018481A KR101150385B1 (ko) 2007-02-05 2007-02-05 다층기판 간 상호 결합 구조 제조 방법 및 그 구조

Country Status (4)

Country Link
EP (1) EP2120521B1 (ko)
JP (1) JP5005043B2 (ko)
KR (1) KR101150385B1 (ko)
WO (1) WO2008095337A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI620481B (zh) * 2015-02-05 2018-04-01 Nippon Mektron Kk Method for manufacturing flexible printed circuit board and intermediate product for manufacturing flexible printed circuit board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058996A (ja) 1998-08-13 2000-02-25 Sony Chem Corp フレキシブルプリント配線板及びその製造方法
JP2003273278A (ja) * 2002-03-14 2003-09-26 Nec Corp パッケージ型半導体装置
JP2004235323A (ja) 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
JP2005340385A (ja) 2004-05-25 2005-12-08 Nitto Denko Corp 配線回路基板および配線回路基板の接続構造

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2758099B2 (ja) * 1992-02-27 1998-05-25 シャープ株式会社 多層フレキシブルプリント配線板
US5419038A (en) * 1993-06-17 1995-05-30 Fujitsu Limited Method for fabricating thin-film interconnector
JP3248372B2 (ja) * 1994-11-09 2002-01-21 富士ゼロックス株式会社 リジットフレキシブルプリント配線板
JP3445678B2 (ja) * 1995-02-27 2003-09-08 シャープ株式会社 多層フレキシブルプリント配線板及びその製造方法
US6703565B1 (en) * 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
JP2000299556A (ja) * 1999-04-13 2000-10-24 Hitachi Ltd 複合配線基板実装方法
WO2000065888A1 (en) * 1999-04-22 2000-11-02 Rohm Co., Ltd. Circuit board, battery pack, and method of manufacturing circuit board
EP1173051B1 (en) * 2000-01-25 2007-05-23 Sony Chemical & Information Device Corporation Flexible printed wiring board and its production method
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
JP2004063710A (ja) * 2002-07-29 2004-02-26 Hitachi Cable Ltd 配線板および電子装置、ならびに配線板の製造方法および電子装置の製造方法
US20040134875A1 (en) * 2002-11-22 2004-07-15 Kyocera Corporation Circuit-parts sheet and method of producing a multi-layer circuit board
TW200505304A (en) * 2003-05-20 2005-02-01 Matsushita Electric Ind Co Ltd Multilayer circuit board and method for manufacturing the same
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
US6981878B1 (en) * 2004-02-07 2006-01-03 Edward Herbert Connection system for fast power supplies
JP2006005001A (ja) * 2004-06-15 2006-01-05 Toshiba Corp 配線基板、磁気ディスク装置、配線基板の製造方法
JP2006179589A (ja) * 2004-12-21 2006-07-06 Matsushita Electric Ind Co Ltd 多層フレキシブル配線基板、その製造方法および多層フレキシブル配線の回路基板との接続方法
GB0428591D0 (en) * 2004-12-31 2005-02-09 Bae Systems Plc Printed circuit boards
US7138068B2 (en) * 2005-03-21 2006-11-21 Motorola, Inc. Printed circuit patterned embedded capacitance layer
CN2786910Y (zh) * 2005-05-13 2006-06-07 佳总兴业股份有限公司 一种印刷电路复合板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058996A (ja) 1998-08-13 2000-02-25 Sony Chem Corp フレキシブルプリント配線板及びその製造方法
JP2003273278A (ja) * 2002-03-14 2003-09-26 Nec Corp パッケージ型半導体装置
JP2004235323A (ja) 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
JP2005340385A (ja) 2004-05-25 2005-12-08 Nitto Denko Corp 配線回路基板および配線回路基板の接続構造

Also Published As

Publication number Publication date
KR20100014906A (ko) 2010-02-11
EP2120521B1 (en) 2016-01-27
JP5005043B2 (ja) 2012-08-22
JP2010518607A (ja) 2010-05-27
EP2120521A1 (en) 2009-11-18
EP2120521A4 (en) 2013-01-02
WO2008095337A1 (fr) 2008-08-14

Similar Documents

Publication Publication Date Title
US11309304B2 (en) Stackable electronic package and method of fabricating same
JP6342120B2 (ja) 超薄埋設ダイモジュール及びその製造方法
TWI446505B (zh) 元件內埋式基板與應用其之半導體封裝結構以及製作方法
TWI324380B (en) Hybrid structure of multi-layer substrates and manufacture method thereof
TWI322495B (en) Carrier structure embedded with a chip and method for manufacturing the same
US7948079B2 (en) Method of manufacturing hybrid structure of multi-layer substrates and hybrid structure thereof
KR101150386B1 (ko) 다층기판 간의 상호 연결 구조 및 그 제조방법
KR101150385B1 (ko) 다층기판 간 상호 결합 구조 제조 방법 및 그 구조
US6981320B2 (en) Circuit board and fabricating process thereof
JP2007059541A (ja) 半導体装置及びその組立方法
JP2010518608A5 (ko)
US9084341B2 (en) Fabrication method of packaging substrate
JP2010518607A5 (ko)
KR101378311B1 (ko) 패키징 기판 및 그 제조 방법
JP2005285943A (ja) マルチチップパッケージ及びチップ間配線材料
US20090189272A1 (en) Wafer Level Chip Scale Packages Including Redistribution Substrates and Methods of Fabricating the Same
JP2009246265A (ja) 半導体パッケージ基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170404

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180419

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190509

Year of fee payment: 8