KR101149036B1 - 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법 - Google Patents

임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법 Download PDF

Info

Publication number
KR101149036B1
KR101149036B1 KR1020100039775A KR20100039775A KR101149036B1 KR 101149036 B1 KR101149036 B1 KR 101149036B1 KR 1020100039775 A KR1020100039775 A KR 1020100039775A KR 20100039775 A KR20100039775 A KR 20100039775A KR 101149036 B1 KR101149036 B1 KR 101149036B1
Authority
KR
South Korea
Prior art keywords
electronic component
circuit board
printed circuit
solder
conductive bumps
Prior art date
Application number
KR1020100039775A
Other languages
English (en)
Other versions
KR20110120386A (ko
Inventor
김지수
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100039775A priority Critical patent/KR101149036B1/ko
Publication of KR20110120386A publication Critical patent/KR20110120386A/ko
Application granted granted Critical
Publication of KR101149036B1 publication Critical patent/KR101149036B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은, 하부 금속기판상에 서로 이격되도록 형성된 복수의 도전성 범프; 상기 도전성 범프상에 솔더 또는 도금부를 사이에 두고 전기적으로 연결된 전자부품; 및 상기 전자부품과 상기 하부 금속기판 사이의 공간을 매립하는 접합부를 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법에 관한 것이다. 이에 의해, 파인피치를 구현하고, 후처리 방식에 구애됨이 없이 플립칩 접속방식을 고려하여 제작된 전자부품을 실장시킬 수 있다.

Description

임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법{IMBEDED PRINTED CIRCUIT BOARD MEMBER EQIPPED WITH ELECTRONIC PARTS AND IMBEDED PRINTED CIRCUIT BOARD USING THE SAME AND MANUFACTURING METHOD OF IMBEDED PRINTED CIRCUIT BOARD}
본 발명은, 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법에 관한 것이며, 더욱 상세하게는, 파인피치를 구현할 수 있고, 능동 다이를 원활한 수급할 수 있고 신뢰성의 리스크를 줄인 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법에 관한 것이다.
인쇄회로 기판 (PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 라인 인쇄회로 기판 (line pattern)을 인쇄 형성시킨 것으로, 전자 부품을 탑재하기 직전의 기판을 말한다. 즉 여러 종류의 많은 전자 부품을 평판 위에 밀집 탑재시키기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 라인을 평판 표면에 인쇄하여 고정시킨 회로 기판을 뜻한다.
한편, 임베디드 PCB(Embedded PCB)는 저항(Resistor), 커패시터(Capacitor), 인덕터(Inductor)와 같은 수동부품(Passive Component)을 기판에 내장 (Embed)한 PCB이다. 그러나 최근에는 IC칩과 같은 능동부품을 내장하는 기술도 개발되고 있으며, 이러한 의미에서 종류에 관계없이 전자부품을 내장한 PCB를 일컫는 용어로 사용되고 있다. 인쇄회로기판 기술에서 이러한 전자부품을 내장시키기 위해서는, 일반적으로 부품을 실장하는 방법, 캐비티 (Cavity) 가공법, 칩의 전극과 PCB 회로 연결 방법 등이 매우 중요하다.
한편, 종래기술에서는 전자부품을 PCB에 실장하는 다양한 방법이 존재한다. 예를 들어, 전자 부품의 전극에 부착된 솔더볼을 PCB기판의 회로패턴층에 접속시키거나, 전자 부품의 전극 반대면을 PCB 기판에 삽입 및 매립하고, 전자 부품의 전극면 쪽에 비아홀을 형성하고 도금하여 회로패턴층과 연결한다.
그러나, 이러한 종래의 방법들은 궁극적으로 고정밀 입출력을 위한 파인 피치의 칩 실장을 구현하지 못한다. 전술한 실장 방식으로는 200㎛ 정도의 피치 또는 최대 130㎛ 피치까지가 한계였다.
또한, PCB 기판 제작업체의 실장 방식에 따라 전자 부품의 후처리 방식을 변경해야 하는 바, 실장 방식에 대한 표준이 정립되기 전까지 시장 창출 및 진입이 어렵다. 이는 결국, 부품 수급에서의 리스크를 발생시켜 신뢰성 문제를 야기시켰다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 최대 90㎛까지의 파인피치를 구현하고, 후처리 방식에 구애되지 않고, 플립칩 접속방식을 고려하여 제작된 전자부품을 실장시킬 수 있는 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명에 따른 임베디드 인쇄회로기판용 전자부품 결합 부재의 구조는, 하부 금속기판상에 서로 이격되도록 형성된 복수의 도전성 범프; 상기 도전성 범프상에 솔더 또는 도금부를 사이에 두고 전기적으로 연결된 전자부품; 및 상기 전자부품과 상기 하부 금속기판 사이의 공간을 매립하는 접합부를 포함하는 것을 특징으로 한다.
여기서, 상기 도전성 범프는 상부의 폭이 하부의 폭보다 좁은 것이 바람직하며, 특히, 상기 솔더 또는 도금부는 상기 도전성 범프의 측면의 일부 및 상면을 감싸는 것이 더욱 바람직하다.
아울러, 상기 회로패턴층 및 상기 도전성 범프의 재료는 구리일 수 있다.
한편, 본 발명의 또 다른 실시형태에 따른 임베디드 인쇄회로기판의 구조는, 하부 회로패턴층상에 서로 이격되도록 형성된 복수의 도전성 범프; 상기 도전성 범프상에 솔더 또는 도금부를 사이에 두고 전기적으로 연결된 전자부품; 상기 전자부품과 상기 하부 회로패턴층 사이의 공간을 매립하는 접합부; 상기 전자부품을 매립하도록 하부 회로패턴층 상에 형성된 프리프레그; 상기 프리프레그 내부에 삽입된 내층 PCB; 및 상기 프리프레그 상부에 형성된 상부 회로패턴층을 포함하되, 상기 상, 하부 회로패턴층은 상기 프리프레그를 관통하는 금속부에 의해 내층 PCB와 전기적으로 연결되는 것을 특징으로 한다.
여기서, 상기 도전성 범프는 상부의 폭이 하부의 폭보다 좁은 것이 바람직하며, 특히, 상기 솔더 또는 도금부는 상기 도전성 범프의 측면의 일부 및 상면을 감싸는 것이 더욱 바람직하다.
아울러, 상기 상, 하부 회로패턴층 및 상기 도전성 범프의 재료는 구리일 수 있다.
또한, 본 발명의 또 다른 실시형태에 따른, 임베디드 인쇄회로기판 제조 방법은, (a) 캐리어 기판위의 하부 금속기판상에 복수의 도전성 범프를 서로 이격되도록 형성하는 단계; (b) 상기 도전성 범프상에 솔더 또는 도금부를 사이에 두고 전자부품을 전기적으로 연결시키는 단계; (c) 상기 전자부품과 상기 하부 금속기판 사이의 공간에 접착 페이스트를 도포하여 매립하는 단계; (d) 상기 전자부품을 내층 PCB 및 프리프레그로 매립하고 상부 금속기판을 적층하는 단계; (e) 상기 캐리어 기판을 제거하고 상기 내층 PCB를 노출하도록 비아홀을 형성하는 단계; (f) 상기 비아홀을 도금하고, 상기 상, 하부 금속기판을 패턴 에칭하여 회로패턴층을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 (a) 단계는, (a1) 상기 하부 금속기판상에 상부폭이 하부폭보다 좁은 서로 이격된 복수의 개구부를 갖는 필름 마스크를 부착하는 단계; (a2) 상기 필름 마스크의 개구부를 도금하는 단계; (a3) 상기 필름 마스크를 제거하는 단계로 이루어질 수 있다.
또한, 상기 (c) 단계는, (c1) 상기 도전성 범프의 측면의 일부 및 상면을 감싸도록 솔더 또는 도금부를 형성하는 단계; (c2) 상기 솔더 또는 도금부상에 전자부품을 접착시켜 전기적으로 연결시키는 단계로 이루어질 수 있다.
본 발명에 의해, 전자 부품, 특히 능동 소자 (active die)를 PCB에 실장시에 일관된 방식을 제공한다. 즉 전자 부품이 실장될 부분에 범프를 형성함으로써, 파인 피치를 구현하고, 기존의 플립칩 접속방식을 그대로 적용할 수 있다. 그 결과, 전자 부품 제조시에, 실장방식에 따라 달라지는 후처리에 구애받지 않고, 기존의 플립 칩 능동 다이 로드맵과 동조하여, 원활한 전자부품을 공급할 수 있다.
또한, 범프의 구조를 사다리꼴 모양으로 형성함으로써, 기판과 다이 사이의 높은 스탠드 오프를 확보하여, 어셈블리 공정에서의 언더필 (Underfill)을 용이하게 한다. 더욱이, 범프 상부를 감싸도록 솔더를 도포하여 전자부품을 더욱 견고히 접착할 수 있다.
도 1은 도 1은 본 발명에 따른 임베디드 인쇄회로기판용 전자부품 결합 부재의 제조 공정을 나타내는 단면도.
도 2는 본 발명에 따른 임베디드 인쇄회로기판용 전자부품 결합 부재를 이용한 임베디드 인쇄회로기판 제조 공정을 나타내는 단면도.
도 3은 본 발명에 따른 다층 임베디드 인쇄회로기판용 전자부품 결합 부재를 이용한 임베디드 인쇄회로기판 제조 공정을 나타내는 단면도.
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
도 1은 본 발명에 따른 임베디드 인쇄회로기판용 전자부품 결합 부재의 제조 공정을 나타내는 단면도이다. 도 1을 참조하면, 우선 베이스 보드를 준비한다 (S1). 베이스 보드는 캐리어 기판 (110)을 중심으로 상부에 동막들 (120a 및 120b)이 접착층 (130)을 매개로 순차로 적층되어 있다. 또한, 캐리어 기판 (110) 하부에는 동막 (120c)이 형성될 수도 있다. 그리고, 범프 형성을 위해 동막 (120b)상에 드라이 필름 마스크 (140)를 라미네이팅하고, 노광 및 현상한다 (S2). 여기서, 현상된 드라이 필름 마스크의 개구부의 형상은 상부폭이 하부폭보다 좁은 것이 바람직하다. 이와 같은 형상의 개구부에 도금을 하고, 필름 마스크 (140)를 제거하면, S3에 도시된 바와 같이, 사다리꼴 형상의 도전성 범프 (150) (이하 범프로 지칭함)가 형성된다. 여기서 범프 (150)의 형상은 직사각형으로 제조할 수 있음은 물론이다.
이러한 범프 (150)에 솔더 (160)를 매개로 전자 부품 (170)을 접착한다. 여기서 솔더 (160)는 볼 형상으로 범프 (150)의 상부를 감싸도록 형성하는 것이 바람직하다. 또한, 솔더 (160) 대신에 도금부 (미도시)를 형성하여, 이를 매개로 전자 부품 (170)을 접착할 수도 있다. 이하 솔더 또는 도금부의 사용은 솔더를 사용하는 것을 예로 들어 설명한다.
솔더는 범프 (150)의 상면 및 측면의 일부를 감싸도록 형성되어 솔더볼 (160)이 벗어나지 않아, 주변과 전기적으로 도통되지 않으며, 전자 부품 (170)을 더욱 견고하게 접착시킨다. 특히, 사다리꼴 형상의 범프 (150)는 그 높이를 높게 유지할 수 있으므로 기판과 다이 사이의 높은 스탠드 오프를 확보하여, 어셈블리 공정에서의 언더필 (Underfill)을 용이하게 한다. 또한, 전자 부품 (170)과의 미세한 입출력을 연결할 수 있도록 최대 90㎛ 까지 파인피치를 구현할 수 있다.
그 후, 이와 같이 형성된 솔더볼 (160)을 리플로우하고, 전자 부품 (170)과 동막 (120b) 사이에 접착 페이스트 (180)를 도포하는 언더필을 수행한다 (S5). 본 단계까지가 본 발명에 따른 임베디드 인쇄회로기판용 전자부품 결합 부재의 제조 공정이다.
도 2는 본 발명에 따른 임베디드 인쇄회로기판용 전자부품 결합 부재를 이용한 임베디드 인쇄회로기판 제조 공정을 나타내는 단면도이다. 도 2를 참조하면, 빌드 시트 (190 및 200)를 적층하여 전자부품을 매립한다 (S6). 구체적으로는, 전자 부품 (170)을 매립하기 위해, 도시된 바와 같이, 내층 PCB (190)를 캐비티 부분에 적층하고 본딩 시트(Bonding Sheet) 로서, 프리프레그 (200)를 쌓은 후, 최상부에 동막 (120d)을 적층한다. 그리고 프레스 성형을 하고 캐리어 보드 (110)를 제거한다 (S7). 이 경우, 캐리어 보드 (110)를 제거함과 동시에 접착층 (130) 및 동막 (120a)이 함께 박리된다.
그 다음, 층간 PCB의 전기적 연결을 위해, 내층 PCB (190)까지 비아홀 (20)을 형성한다 (S8). 여기서, 비아홀 (20)은 정밀함을 위해 레이저를 이용하는 것이 바람직하다. 이러한 비아홀 (20)은 도금을 통해 채워진 도전성 물질에 의해 외부 회로패턴층 (210a 및 210b)과 전기적으로 연결된다 (S9).
본 단계까지만으로도 부품이 실장된 임베디드 인쇄회로 기판이 완성되나, 도 3에 도시된 S10 내지 S13의 공정을 추가로 수행함으로써, 다층 PCB를 구현할 수 있다. 즉, 외부에 프리프레그 (200)를 적층하고, 프레스 성형 후 (S10), 비아홀 (20) 형성 (S11), 도금, 회로형성 공정 (S12), 솔더 레지스트 도포 공정 (S13), 및 회로노출공정 (S14) 통해 다층 PCB를 제조할 수 있다. 또한, S10 내지 S14의 공정을 반복할수록 PCB의 층수를 늘려갈 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 캐리어 기판 120a, 120b, 120c: 동막
130: 접착층 140: 필름 레지스트
150: 도전성 범프 160: 솔더
170: 전자 부품 180: 접합부(접합 페이스트)
190: 내층 PCB 200: 프리프레그
20: 비아홀 210a, 210b, 220a, 220b: 회로패턴층
230: 솔더 레지스트

Claims (11)

  1. 필름마스크를 이용하여 하부 금속기판상에 서로 이격되도록 형성되고, 상부의 폭이 하부의 폭보다 좁은 사다리꼴 형태로 이루어지고, 구리 재질로 이루어지며, 90마이크로미터 이하의 피치를 갖는 복수의 도전성 범프;
    상기 도전성 범프상에 솔더를 사이에 두고 전기적으로 연결된 전자부품; 및
    상기 전자부품과 상기 하부 금속기판 사이의 공간을 매립하는 접합부를 포함하고,
    상기 솔더는 상기 도전성 범프의 측면의 일부 및 상면을 감싸는 것을 특징으로 하는 임베디드 인쇄회로기판용 전자부품 결합 부재.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 필름마스크를 이용하여 하부 회로패턴층상에 서로 이격되도록 형성되고, 상부의 폭이 하부의 폭보다 좁은 사다리꼴 형태로 이루어지고, 구리 재질로 이루어지며, 90마이크로미터 이하의 피치를 갖는 복수의 도전성 범프;
    상기 도전성 범프상에 솔더를 사이에 두고 전기적으로 연결된 전자부품;
    상기 전자부품과 상기 하부 회로패턴층 사이의 공간을 매립하는 접합부;
    상기 전자부품을 매립하도록 하부 회로패턴층 상에 형성된 프리프레그;
    상기 프리프레그 내부에 삽입된 내층 PCB; 및
    상기 프리프레그 상부에 형성된 상부 회로패턴층을 포함하되,
    상기 상부 회로패턴층 및 상기 하부 회로패턴층은 구리 재질로 이루어지고,
    상기 솔더는 상기 도전성 범프의 측면의 일부 및 상면을 감싸는 형태로 이루어지며,
    상기 상, 하부 회로패턴층은 상기 프리프레그를 관통하는 금속부에 의해 내층 PCB와 전기적으로 연결되는 것을 특징으로 하는 임베디드 인쇄회로기판.
  6. 삭제
  7. 삭제
  8. 삭제
  9. (a) 캐리어 기판위의 하부 금속기판상에 구리재질로 이루어진 복수의 도전성 범프를 서로 이격되도록 형성하는 단계;
    (b) 상기 도전성 범프상에 솔더를 사이에 두고 전자부품을 전기적으로 연결시키는 단계;
    (c) 상기 전자부품과 상기 하부 금속기판 사이의 공간에 접착 페이스트를 도포하여 매립하는 단계;
    (d) 상기 전자부품을 내층 PCB 및 프리프레그로 매립하고 상부 금속기판을 적층하는 단계;
    (e) 상기 캐리어 기판을 제거하고 상기 내층 PCB를 노출하도록 비아홀을 형성하는 단계;
    (f) 상기 비아홀을 도금하고, 상기 상, 하부 금속기판을 패턴 에칭하여 회로패턴층을 형성하는 단계를 포함하되,
    상기 (a) 단계는,
    (a1) 상기 하부 금속기판상에, 상부폭이 하부폭보다 좁은 형상으로 이루어지고 90마이크로미터 이하의 피치를 갖는 서로 이격된 복수의 개구부를 구비한, 필름 마스크를 부착하는 단계;
    (a2) 상기 필름 마스크의 개구부를 도금하는 단계;
    (a3) 상기 필름 마스크를 제거하는 단계로 이루어지고,
    상기 (c) 단계는,
    (c1) 상기 도전성 범프의 측면의 일부 및 상면을 감싸도록 솔더 또는 도금부를 형성하는 단계;
    (c2) 상기 솔더 또는 도금부상에 전자부품을 접착시켜 전기적으로 연결시키는 단계로 이루어진 것을 특징으로 하는 임베디드 인쇄회로기판 제조 방법.

  10. 삭제
  11. 삭제
KR1020100039775A 2010-04-29 2010-04-29 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법 KR101149036B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100039775A KR101149036B1 (ko) 2010-04-29 2010-04-29 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100039775A KR101149036B1 (ko) 2010-04-29 2010-04-29 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20110120386A KR20110120386A (ko) 2011-11-04
KR101149036B1 true KR101149036B1 (ko) 2012-05-24

Family

ID=45391493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100039775A KR101149036B1 (ko) 2010-04-29 2010-04-29 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법

Country Status (1)

Country Link
KR (1) KR101149036B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030007943A (ko) * 2000-06-16 2003-01-23 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장 방법 및 전자부품 실장체
JP2004281493A (ja) 2003-03-13 2004-10-07 Shin Etsu Chem Co Ltd 永久磁石材料の製造方法
KR100811034B1 (ko) * 2007-04-30 2008-03-06 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
KR20090132186A (ko) * 2008-06-20 2009-12-30 삼성전기주식회사 전자부품 내장 기판 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030007943A (ko) * 2000-06-16 2003-01-23 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장 방법 및 전자부품 실장체
JP2004281493A (ja) 2003-03-13 2004-10-07 Shin Etsu Chem Co Ltd 永久磁石材料の製造方法
KR100811034B1 (ko) * 2007-04-30 2008-03-06 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
KR20090132186A (ko) * 2008-06-20 2009-12-30 삼성전기주식회사 전자부품 내장 기판 형성방법

Also Published As

Publication number Publication date
KR20110120386A (ko) 2011-11-04

Similar Documents

Publication Publication Date Title
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
US8872041B2 (en) Multilayer laminate package and method of manufacturing the same
TWI451536B (zh) 多層配線基板及其製造方法
US8941016B2 (en) Laminated wiring board and manufacturing method for same
KR101053226B1 (ko) 그의 상하면에 반도체 구성체를 갖는 반도체장치 및 그 제조방법
JP5997260B2 (ja) 印刷回路基板及びその製造方法
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
US20110127076A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
TWI534916B (zh) 晶片封裝基板和結構及其製作方法
US20120037411A1 (en) Packaging substrate having embedded passive component and fabrication method thereof
US8421204B2 (en) Embedded semiconductor power modules and packages
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
JP2016207959A (ja) 配線基板及び配線基板の製造方法
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
JPWO2011030542A1 (ja) 電子部品モジュールおよびその製造方法
JP4694007B2 (ja) 三次元実装パッケージの製造方法
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
CN112996271A (zh) 制造部件承载件的方法及部件承载件
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
TWI451826B (zh) 多層電路板及其製作方法
JP5385699B2 (ja) 積層配線基板の製造方法
KR101149036B1 (ko) 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
JP6387226B2 (ja) 複合基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160412

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170405

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee