KR101138297B1 - 프로브 장치 및 시험 장치 - Google Patents

프로브 장치 및 시험 장치 Download PDF

Info

Publication number
KR101138297B1
KR101138297B1 KR1020107018540A KR20107018540A KR101138297B1 KR 101138297 B1 KR101138297 B1 KR 101138297B1 KR 1020107018540 A KR1020107018540 A KR 1020107018540A KR 20107018540 A KR20107018540 A KR 20107018540A KR 101138297 B1 KR101138297 B1 KR 101138297B1
Authority
KR
South Korea
Prior art keywords
target device
contact
thin film
probe
test
Prior art date
Application number
KR1020107018540A
Other languages
English (en)
Other versions
KR20110081770A (ko
Inventor
요시오 코모토
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20110081770A publication Critical patent/KR20110081770A/ko
Application granted granted Critical
Publication of KR101138297B1 publication Critical patent/KR101138297B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/07—Non contact-making probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/3025—Wireless interface with the DUT

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

대상 디바이스와의 사이에 신호를 전송하는 프로브 장치에 있어서, 대상 디바이스의 단자와 접촉하는 것으로, 대상 디바이스와 전기적으로 접속되는 접촉부와, 대상 디바이스의 단자와 접촉하지 않는 상태로, 대상 디바이스와 신호를 전송하는 비접촉부와, 비접촉부 및 대상 디바이스의 대응하는 단자를 잇는 접속 방향에서의, 접촉부 및 비접촉부의 상대적 위치를 변위 가능하게, 접촉부 및 비접촉부를 유지하는 유지부를 포함하는 프로브 장치를 제공한다.

Description

프로브 장치 및 시험 장치{PROBE APPARATUS AND TEST APPARATUS}
본 발명은, 프로브 장치 및 시험 장치에 관한 것이다. 또한 본원은, 국가 등의 위탁연구의 성과에 관한 특허 출원(평성 19년도 독립 행정 법인 신 에너지?산업기술 종합 개발 기구 「차세대 삼차원 적층 기술의 선도 연구」 위탁연구, 산업기술력 강화법 제19조의 적용을 받는 특허 출원)이다.
종래, 반도체 웨이퍼의 검사에 이용하는 프로브 카드로서, 자계 결합 또는 전계 결합의 비접촉 결합에 의해 반도체 웨이퍼와 신호를 주고 받는 장치가 알려져 있다(예를 들면 특허 문헌 1 참조). 또한, 접촉 및 비접촉의 단자가 혼재하는 반도체 웨이퍼를 검사하기 위해서, 비접촉 결합과, 접촉 결합이 혼재하는 프로브 카드도 알려져 있다(예를 들면 특허 문헌 2 참조).
일본특허공개 2009－85720호 공보 일본공표특허 2007－520722호 공보
비접촉 결합의 결합 강도는, 반도체 웨이퍼 측의 단자와, 프로브 카드 측의 단자의 거리에 의존한다. 이 때문에, 비접촉 결합에서의 반도체 웨이퍼 측의 단자 및 프로브 카드 측의 단자는, 가능한 한 가까운 위치에 배치되는 것이 바람직하다.
그러나, 프로브 카드의 기판에, 비접촉 결합용의 단자와, 접촉 결합용의 단자를 혼재시켰을 경우, 코일 등의 비접촉 결합용의 단자와, 범프 또는 프로브 핀 등의 접촉 결합용의 단자를 같은 높이에 형성하는 것이 곤란하다. 일반적으로, 접촉 결합용의 단자 쪽이, 비접촉 결합용의 단자보다도 길어진다.
접속 상태에서의 프로브 카드 및 반도체 웨이퍼의 거리는, 접촉 결합용의 단자의 길이에 의해 정해진다. 상술한 바와 같이, 접촉 결합용의 단자 쪽이, 비접촉 결합용의 단자보다도 길어지므로, 비접촉 결합용의 단자 및 반도체 웨이퍼의 사이에는, 접촉 결합용의 단자의 길이에 따른 간극이 생겨버린다.
또한, 비접촉 결합용의 단자는, 프로브 카드의 기판에 고정된다. 이 때문에, 비접촉 결합에서의 반도체 웨이퍼 측의 단자 및 프로브 카드 측의 단자의 거리를 조정할 수 없다.
여기에서, 본 발명의 하나의 측면에서는, 상기의 과제를 해결할 수 있는 프로브 장치 및 시험 장치를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명 제1 태양에서는, 대상 디바이스와의 사이에 신호를 전송하는 프로브 장치에 있어서, 대상 디바이스의 단자와 접촉하는 것으로, 대상 디바이스와 전기적으로 접속되는 접촉부와, 대상 디바이스의 단자와 접촉하지 않는 상태로, 대상 디바이스와 신호를 전송하는 비접촉부와, 비접촉부 및 대상 디바이스의 대응하는 단자를 잇는 접속 방향에서의, 접촉부 및 비접촉부의 상대적 위치를 변위 가능하게, 접촉부 및 비접촉부를 유지하는 유지부를 포함하는 프로브 장치, 및 해당 프로브 장치 및 판정부를 포함하는 시험 장치를 제공한다.
또한, 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이러한 특징군의 서브 콤비네이션도 발명이 될 수 있다.
도 1은 하나의 실시 형태에 관한 시험 장치(100)의 구성예를 나타내는 도면이다.
도 2는 프로브 장치(30)의 구성을, 대상 디바이스(200) 및 웨이퍼 트레이(12)와 함께 도시하는 도면이다.
도 3a은 응력이 인가되어 있지 않은 상태의, 유지부(61), 접촉 단자(62), 및 비접촉부(64)의 일례를 나타내는 도면이다.
도 3b는 응력이 인가된 상태의, 유지부(61), 접촉 단자(62), 및 비접촉부(64)의 일례를 나타내는 도면이다.
도 4는 박막부(60)의 일례를 나타내는 도면이다.
도 5는 응력이 인가된 상태의, 유지부(61), 접촉 단자(62), 및 비접촉부(64)의 다른 예를 나타내는 도면이다.
도 6은 유지부(61), 접촉 단자(62), 및 비접촉부(64)의 다른 예를 나타내는 도면이다.
도 7a는 비접촉부(64)의 일례를 나타내는 도면이다.
도 7b는 비접촉부(64)의 다른 예를 나타내는 도면이다.
도 8은 박막부(60)에서의, 비접촉부(64) 및 비접촉부용 전극(50)의 접속예를 나타내는 도면이다.
이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수이라고는 할 수 없다.
도 1은, 하나의 실시 형태에 관한 시험 장치(100)의 구성예를 나타내는 도면이다. 본 예의 시험 장치(100)는, 반도체 칩 등의 대상 디바이스(200)를 시험한다. 대상 디바이스(200)는, 접촉 및 비접촉의 단자를 가진다. 시험 장치(100)는, 복수의 대상 디바이스(200)가 형성된 웨이퍼 단위로, 대상 디바이스(200)를 시험하여도 된다.
본 예의 시험 장치(100)는, 메인 프레임(10), 테스트 헤드(20), 프로브 장치(30), 및 웨이퍼 트레이(12)를 구비한다. 웨이퍼 트레이(12)는, 복수의 대상 디바이스(200)가 형성된 웨이퍼를 재치한다. 하나의 대상 디바이스(200)를 시험하는 경우, 시험 장치(100)는, 웨이퍼 트레이(12)에 대신하여, 대상 디바이스(200)를 재치하는 디바이스 재치부를 구비하여도 된다.
프로브 장치(30)는, 대상 디바이스(200)와의 사이에 신호를 전송한다. 또한, 프로브 장치(30)는, 웨이퍼에 형성된 복수의 대상 디바이스(200)에 대해서 병행하여 신호를 전송하여도 된다. 프로브 장치(30)는, 자계 결합 또는 전계 결합 등의 비접촉 방식 및 BGA 등의 접촉 방식의 양쪽 모두를 이용하여 대상 디바이스(200)와 신호 및 전력을 전송한다. 또한, 프로브 장치(30)는, 테스트 헤드(20)와 전기적으로 접속되는 커넥터(32)를 가져도 된다.
본 예의 테스트 헤드(20)는, 복수의 테스트 모듈(26) 및 커넥터(24)를 가진다. 커넥터(24)는, 프로브 장치(30)의 커넥터(32)와 전기적으로 접속된다. 또한, 복수의 테스트 모듈(26)은, 대상 디바이스(200)에 공급해야 할 신호 또는 전력 등을 생성하는 모듈, 프로브 장치(30)가 대상 디바이스(200)로부터 수취한 응답 신호를 측정하는 모듈 등을 포함하여도 된다. 테스트 모듈(26)은, 테스트 헤드(20)의 케이스 내에 격납되어 커넥터(24)와 전기적으로 접속된다.
메인 프레임(10)은, 테스트 헤드(20)의 복수의 테스트 모듈(26)을 제어한다. 예를 들면 메인 프레임(10)은, 생성해야 할 신호의 패턴, 엣지 타이밍 정보 등을, 각각의 테스트 모듈(26)에 공급하여도 된다. 또한, 메인 프레임(10) 또는 테스트 모듈(26)은, 테스트 모듈(26)이 측정한 대상 디바이스(200)의 응답 신호에 기초하여, 대상 디바이스(200)의 양부를 판정하는 판정부로서 기능하여도 된다.
해당 판정부는, 대상 디바이스(200)의 응답 신호의 소정의 특성에 기초하여, 대상 디바이스(200)의 양부를 판정하여도 된다. 예를 들면 해당 판정부는, 응답 신호의 논리 패턴과 소정의 기대값 패턴을 비교하는 것으로, 대상 디바이스(200)의 양부를 판정하여도 된다. 또한, 해당 판정부는, 대상 디바이스(200)의 소비 전류 등에 기초하여, 대상 디바이스(200)의 양부를 판정하여도 된다.
또한, 다른 실시 형태에서는, 프로브 장치(30)가, 메인 프레임(10) 및 테스트 헤드(20)의 적어도 일부의 기능을 가져도 된다. 예를 들면 프로브 장치(30)에는, 테스트 모듈(26)의 적어도 일부의 기능을 실행하는 테스트 칩이 형성되어도 된다. 프로브 장치(30)에 테스트 칩이 형성되는 경우, 시험 장치(100)는, 메인 프레임(10) 및 테스트 헤드(20)를 구비하지 않아도 된다. 이 경우, 시험 장치(100)는, 프로브 장치(30)에, 프로브 장치(30) 및 대상 디바이스(200)의 전원 전력을 공급하는 전원부를 구비하여 된다.
도 2는, 프로브 장치(30)의 구성을, 대상 디바이스(200) 및 웨이퍼 트레이(12)와 함께 도시하는 단면도이다. 프로브 장치(30)는, 커넥터(32), 바이패스 커패시터(34), 테스트 칩(36), 시험 기판(38), 제1 도전성 고무(40), 인터 포더 기판(44), 제2 도전성 고무(46), 접촉부용 전극(48), 접속부(49), 비접촉부용 전극(50), 응력 인가부(51), 격벽(52), 유지부(61), 접촉 단자(62), 및 비접촉부(64)를 구비한다.
접촉 단자(62)는, 대상 디바이스(200)의 단자와 접촉하는 것으로, 대상 디바이스(200)와 전기적으로 접속된다. 접촉 단자(62)는, 접촉부의 일례이다. 접촉 단자(62)는, 예를 들면 도전성의 범프 등이어도 된다. 비접촉부(64)는, 대상 디바이스(200)의 단자와 접촉하지 않는 상태로, 대상 디바이스(200)와 신호를 전송한다. 비접촉부(64)는, 자계 결합 또는 전계 결합에 의해, 대상 디바이스(200)와 신호를 전송하여도 된다.
예를 들면, 자계 결합의 경우, 비접촉부(64)는, 대상 디바이스(200)에 설치된 코일과 대향하는 위치에 코일을 가진다. 또한, 전계 결합의 경우, 비접촉부(64)는, 대상 디바이스(200)에 설치된 평면 전극과 대향하는 위치에 평면 전극을 가진다. 즉, 비접촉부(64)의 평면 전극과 대상 디바이스(200)의 평면 전극은, 커패시터를 형성하여도 된다.
예를 들면, 접촉 단자(62)는, 비교적으로 저주파수 또는 직류의 신호, 또는 전원 전력을, 대상 디바이스(200)와의 사이에 전송하여도 된다. 또한, 접촉 단자(62)는, 소정의 접지 전위가 주어져도 된다. 비접촉부(64)는, 접촉 단자(62)보다도 고주파수의 신호를, 대상 디바이스(200)와의 사이에 전송한다. 접촉 단자(62) 및 비접촉부(64)는, 대상 디바이스(200)의 개수 및 각 대상 디바이스(200)의 핀 수에 따라, 각각 복수개 설치되어도 된다.
유지부(61)는, 대상 디바이스(200)와 대향하는 위치에서, 비접촉부(64) 및 접촉 단자(62)를 유지한다. 또한 유지부(61)는, 비접촉부(64) 및 대상 디바이스(200)의 대응하는 영역을 잇는 접속 방향에서의, 접촉 단자(62) 및 비접촉부(64)의 상대적 위치를 변위 가능하게, 접촉 단자(62) 및 비접촉부(64)를 유지한다. 여기서, 대상 디바이스(200)의 대응하는 영역이란, 상술한 평면 전극 또는 코일이 형성되는 영역을 가리킨다.
예를 들면 유지부(61)는, 대상 디바이스(200)의 해당 영역에 가까워지도록 비접촉부(64)를 변위시켜도 되고, 대상 디바이스(200)로부터 멀어지도록 접촉 단자(62)를 변위시켜도 된다. 또한, 유지부(61)는, 비접촉부(64) 및 접촉 단자(62)의 양쪽 모두를 변위시켜도 된다. 이러한 구성에 의해, 비접촉부(64)와 대상 디바이스(200)의 거리를 조정할 수 있다.
본 예의 유지부(61)는, 박막부(60) 및 고정부(54)를 가진다. 박막부(60)는, 응력이 인가되지 않는 상태로 평면 형상이 되는, 탄성을 가지는 멤브레인이어도 된다. 박막부(60)는, 폴리이미드 등을 재료로 하여 형성되어도 된다. 또한, 박막부(60)는, 대상 디바이스(200)의 대향하는 면과 실질적으로 동일 형상을 가져도 된다. 대상 디바이스(200)가 웨이퍼에 형성되는 경우, 박막부(60)는, 대상 디바이스(200)가 형성되는 웨이퍼의 면(또는 해당면에서 대상 디바이스(200)가 형성되는 영역)과 실질적으로 동일한 형상을 가져도 된다. 예를 들면 박막부(60)는, 표면 및 이면이 원형이어도 된다.
고정부(54)는, 박막부(60)의 주연부를 고정하여, 대상 디바이스(200)(또는 웨이퍼)와 대향하는 위치에 배치한다. 예를 들면, 고정부(54)는 박막부(60)의 직경에 따른 내경을 가지는 원통 형상을 가지며, 박막부(60)의 전체 둘레에 걸쳐 주연부를 고정한다. 이 때, 고정부(54)는, 박막부(60)의 면 방향으로 장력을 준 상태로 박막부(60)를 고정하는 것이 바람직하다. 즉, 고정부(54)는, 응력이 인가되어 있지 않은 상태의 박막부(60)가 평면 상태를 유지하도록, 박막부(60)의 주연부를 고정한다. 또한, 고정부(54)는, 박막부(60)가 고정되어 있지 않은 측의 단부가, 웨이퍼 트레이(12)에 대해서 고정되는 것으로, 박막부(60)를, 대상 디바이스(200)와 대향하는 위치에 배치한다.
접촉 단자(62)는, 박막부(60)에서의, 대상 디바이스(200) 측의 면에 설치된다. 또한, 비접촉부(64)는, 박막부(60)에서의, 어느 하나의 면에 설치된다. 본 예의 비접촉부(64)는, 박막부(60)에서의, 대상 디바이스(200) 측의 면에 설치된다. 박막부(60)는 탄성을 가지므로, 일부의 영역이, 인가되는 응력에 따라 접속 방향으로 변위한다.
예를 들면, 도 2에 도시된 바와 같이, 비접촉부(64)가 설치되는 박막부(60)의 영역에, 대상 디바이스(200)의 방향으로 응력을 인가하는 것으로, 비접촉부(64) 및 대상 디바이스(200)의 거리를 축소할 수 있다. 이러한 구성에 의해, 인가하는 응력에 따라 접촉 단자(62) 및 비접촉부(64)의 상대적 위치를 조정하여, 비접촉부(64) 및 대상 디바이스(200)의 거리를 축소할 수 있다.
또한, 박막부(60)에서의, 대상 디바이스(200)와는 반대 측의 면에는, 접촉부용 전극(48) 및 비접촉부용 전극(50)이 설치된다. 박막부(60)에는, 접촉부용 전극(48) 및 접촉 단자(62)를 전기적으로 접속하는 관통 배선과, 비접촉부용 전극(50) 및 비접촉부(64)를 전기적으로 접속하는 관통 배선을 가져도 된다.
또한, 접촉부용 전극(48) 및 비접촉부용 전극(50)은, 시험 기판(38)과 전기적으로 접속된다. 또한, 접촉부용 전극(48) 및 비접촉부용 전극(50)은, 시험 기판(38)의 커넥터(32)를 통해서, 테스트 모듈(26)과 전기적으로 접속되어도 된다.
커넥터(32)는, 테스트 헤드(20)의 커넥터(24)와 전기적으로 접속된다. 시험 기판(38)은, 커넥터(32)를 통해서 테스트 모듈(26)과 전기적으로 접속된다. 시험 기판(38)은, 테스트 모듈(26)과의 사이에 신호 및 전력을 전송하여도 된다. 시험 기판(38)은, 예를 들면 프린트 기판이어도 된다.
바이패스 커패시터(34) 및 테스트 칩(36)은, 시험 기판(38)에 설치된다. 바이패스 커패시터(34) 및 테스트 칩(36)은, 시험 기판(38)에서, 커넥터(32)와 동일한 면에 설치되어도 된다. 또한, 웨이퍼 단위로 시험하는 경우, 바이패스 커패시터(34) 및 테스트 칩(36)은, 대상 디바이스(200) 마다 설치되어도 된다.
바이패스 커패시터(34)는, 테스트 모듈(26)로부터 수취한 전원 전력을 전송하는 전원 배선과 접지 전위의 사이에 설치되어도 된다. 바이패스 커패시터(34)는, 해당 전원 전력이 주어지는 대상 디바이스(200)의 소비 전력의 변동에 추종하여 충방전된다. 이에 의해, 테스트 모듈(26)이, 대상 디바이스(200)의 소비 전력의 변동에 고속으로 추종할 수 없는 경우이어도, 비교적으로 대상 디바이스(200)의 근방에 설치된 바이패스 커패시터(34)에 의해, 대상 디바이스(200)의 소비 전력의 변동에 고속으로 추종하여 전력을 공급할 수 있다.
테스트 칩(36)은, 대상 디바이스(200)에 공급하는 시험 신호를 생성하여도 되고, 또한, 대상 디바이스(200)의 응답 신호를 측정하여도 된다. 테스트 칩(36)은, 테스트 모듈(26)이 생성한 신호에 따라 동작하여도 되고, 또한, 테스트 모듈(26)과는 독립적으로 동작하여도 된다. 테스트 칩(36)이, 테스트 모듈(26)과 독립하여 대상 디바이스(200)를 시험할 수 있는 경우, 상술한 바와 같이, 시험 장치(100)는, 메인 프레임(10) 및 테스트 헤드(20)를 구비하지 않아도 된다.
시험 기판(38)은, 바이패스 커패시터(34) 및 테스트 칩(36)이 설치된 면으로부터, 그 이면까지 관통하는 관통 배선을 가져도 된다. 해당 관통 배선은, 바이패스 커패시터(34) 및 테스트 칩(36)과, 제1 도전성 고무(40)를 전기적으로 접속한다.
제1 도전성 고무(40)는, 시험 기판(38) 및 인터 포더 기판(44)의 사이에 설치되어 시험 기판(38) 및 인터 포더 기판(44)의 각 전극을 전기적으로 접속한다. 제1 도전성 고무(40)는, 소정의 방향으로 응력이 인가되었을 경우에, 해당 응력이 인가된 영역을 해당 방향으로 도통시키는 이방성 도전 고무이어도 된다. 제1 도전성 고무(40)에는, 시험 기판(38) 및 인터 포더 기판(44)의 각 전극에 대응하여 설치된 도전성의 범프(42)에 의해 응력이 인가되어도 된다. 범프(42)는, 시험 기판(38) 및 인터 포더 기판(44)에 설치되어도 되고, 제1 도전성 고무(40)에 설치되어도 된다.
인터 포더 기판(44)은, 제1 도전성 고무(40) 및 제2 도전성 고무(46)의 사이에 설치된다. 인터 포더 기판(44)은, 시험 기판(38)과 대향하는 측의 면에서, 시험 기판(38)의 각 전극과 대응하는 위치에 설치된 전극을 가져도 된다. 또한, 인터 포더 기판(44)은, 박막부(60)와 대향하는 측의 면에서, 박막부(60)의 각 전극과 대응하는 위치에 설치된 전극을 가져도 된다.
또한, 인터 포더 기판(44)은, 시험 기판(38)과 대향하는 측의 면으로부터, 박막부(60)와 대향하는 측의 면까지 관통하는 관통 배선을 가진다. 해당 관통 배선은, 양면에 설치된 전극을 전기적으로 접속한다. 이에 의해, 시험 기판(38)에서의 전극의 배치와 박막부(60)에서의 전극의 배치가 다른 경우이어도, 인터 포더 기판(44)에 의해 이러한 전극을 전기적으로 접속할 수 있다.
또한, 인터 포더 기판(44)은, 시험 기판(38) 및 박막부(60)의 사이의 열팽창율을 가지는 것이 바람직하다. 예를 들면 인터 포더 기판(44)은, 시험 기판(38)보다 작고, 박막부(60)보다 큰 열팽창율을 가져도 된다. 인터 포더 기판(44)은, 세라믹 기판이어도 된다.
제2 도전성 고무(46)는, 인터 포더 기판(44) 및 박막부(60)의 사이에 설치된다. 제2 도전성 고무(46)는, 제1 도전성 고무(40)와 같이, 이방성 도전 고무이어도 된다. 또한, 제2 도전성 고무(46)에는, 시험 기판(38) 및 인터 포더 기판(44)의 각 전극에 대응하여 설치된 도전성의 범프에 의해 응력이 인가되어도 된다.
접속부(49)는, 접촉부용 전극(48) 및 제2 도전성 고무(46)를 전기적으로 접속한다. 접속부(49)는, 제2 도전성 고무(46)에 설치된 도전성의 범프이어도 된다. 이에 의해, 접속부(49)는, 접촉 단자(62) 및 시험 기판(38)을 전기적으로 접속한다.
응력 인가부(51)는, 비접촉부(64)가 설치된 박막부(60)의 영역에, 대상 디바이스(200)의 방향으로 응력을 인가한다. 응력 인가부(51)는, 비접촉부(64)가 설치된 박막부(60)의 영역을, 시험 기판(38) 측으로부터 가압하여도 된다. 본 예의 응력 인가부(51)는, 비접촉부용 전극(50)을, 대상 디바이스(200)의 방향으로 가압한다. 응력 인가부(51)는, 제2 도전성 고무(46)에 설치된 도전성의 범프이고, 비접촉부용 전극(50) 및 제2 도전성 고무(46)를 전기적으로 접속하여도 된다.
본 예의 응력 인가부(51)는, 접속부(49)보다도, 대상 디바이스(200)에 가까운 위치까지 연신하여 형성된다. 응력 인가부(51)의 접속 방향에서의 길이는, 접속부(49)보다도 길어도 된다. 응력 인가부(51)의 일단은, 제2 도전성 고무(46)에 접속되고, 타단은, 비접촉부(64)가 설치된 박막부(60)의 영역에 접촉한다.
격벽(52)은, 시험 기판(38)의 이면에 접속된 원통 형상의 격벽이어도 된다. 격벽(52)은, 원통의 내부에 제1 도전성 고무(40), 인터 포더 기판(44), 및 제2 도전성 고무(46)를 격납한다. 응력 인가부(51)의 대상 디바이스(200) 측의 하단은, 격벽(52)의 대상 디바이스(200) 측의 하단 보다도, 대상 디바이스(200)에 가까운 위치까지 연신하여 형성되는 것이 바람직하다.
또한, 접속 방향에서의, 접속부(49)의 대상 디바이스(200) 측의 하단의 위치는, 격벽(52)의 대상 디바이스(200) 측의 하단의 위치와 실질적으로 동일하여도 된다. 그리고, 격벽(52)의 하단에 박막부(60)를 가압하여 접하게 하는 것으로, 접속부(49) 및 접촉부용 전극(48)이 전기적으로 접속되는 동시에, 응력 인가부(51)에 의해 박막부(60)에 응력이 인가되어 비접촉부(64) 및 접촉 단자(62)의 상대적 위치가 변위한다.
본 예에 의하면, 응력 인가부(51)의 하단이, 격벽(52)의 하단 보다도 돌출하는 길이에 따라, 비접촉부(64)를, 대상 디바이스(200)에 가깝게 할 수 있다. 프로브 장치(30)는, 응력 인가부(51)의 하단이, 격벽(52)의 하단 보다도 돌출하는 길이를 조정하는 조정부를 더 구비하여도 된다. 예를 들면 해당 조정부는, 시험 기판(38) 측으로부터 응력 인가부(51)를 가압하여도 된다. 또한, 응력 인가부(51)의 길이가 가변이어도 된다. 예를 들면 응력 인가부(51)는, 봉 형상의 돌출부와 해당 돌출부를 수납하는 원통부를 가지며, 원통부로부터 돌출부가 돌출하는 길이가 조정 가능하여도 된다. 예를 들면 돌출부 및 원통부는, 서로 계합하는 나사 메커니즘을 가져도 된다.
또한, 박막부(60)에 응력을 인가하기 위한 구조는, 상술한 구조에 한정되지 않는다. 예를 들면, 대상 디바이스(200) 측으로부터 접촉 단자(62)의 영역을 가압하여도 된다. 또한, 시험 기판(38) 측으로부터 접촉 단자(62)의 영역을 인장(引張)하여도 되고, 대상 디바이스(200)측으로부터 비접촉부(64)의 영역을 인장하여도 된다. 또한, 도 2에 도시된 구조와는 다른 구조로, 시험 기판(38) 측으로부터 비접촉부(64)의 영역을 가압하여도 된다.
또한, 박막부(60)에 응력을 인가하는 방법은, 박막부(60)에 부재를 접촉시키는 것으로 한정되지 않는다. 예를 들면 박막부(60)에 대해서 자력 등에 의해 응력을 인가하여도 된다. 또한, 제1 도전성 고무(40), 인터 포더 기판(44), 및 제2 도전성 고무(46)는, 격벽(52)의 하단에 박막부(60)를 가압하여 접하게 하는 것으로, 시험 기판(38), 격벽(52), 및 박막부(60)에 의해 밀폐되어도 된다.
이러한 구성에 의해, 비접촉부(64)와 대상 디바이스(200)의 거리를 조정할 수 있다. 또한, 탄성이 있는 박막부(60) 및 도전성 고무를 이용하고 있으므로, 대상 디바이스(200)가 형성되는 웨이퍼의 표면이 균일한 평면이 아닌 경우이어도, 접촉 단자(62) 및 대상 디바이스(200)의 접속의 신뢰성을 향상시킬 수 있다.
도 3a는, 응력이 인가되어 있지 않은 상태의, 유지부(61), 접촉 단자(62), 및 비접촉부(64)의 일례를 나타내는 도면이다. 상술한 바와 같이, 응력이 인가되어 있지 않은 경우, 박막부(60)는, 평면 형상을 유지한다.
도 3b는, 응력이 인가된 상태의, 유지부(61), 접촉 단자(62), 및 비접촉부(64)의 일례를 나타내는 도면이다. 본 예에서는, 비접촉부(64)가 설치된 영역에 대해서, 대상 디바이스(200) 측에 응력을 인가하는 경우를 나타낸다.
이 경우, 박막부(60)의 비접촉부(64)가 설치된 영역이, 대상 디바이스(200) 측으로 신장한다. 본 예에서는, 박막부(60)의 해당 영역이, 고정부(54)에 고정되는 영역 보다도, 대상 디바이스 측으로 신장한다. 또한, 해당 응력의 인가가 없어지면, 박막부(60)는, 도 3a에 도시된 평면 형상으로 돌아온다.
도 4는, 박막부(60)의 일례를 나타내는 사시도이다. 본 예의 프로브 장치(30)는, 복수의 대상 디바이스(200)이 형성된 웨이퍼와 접속된다. 박막부(60)는, 대상 디바이스(200)가 형성되는 웨이퍼의 면과 실질적으로 동일한 원형상을 가져도 된다.
도 5는, 응력이 인가된 상태의, 유지부(61), 접촉 단자(62), 및 비접촉부(64)의 다른 예를 나타내는 도면이다. 본 예에서는, 접촉 단자(62)가 설치된 영역에 대해서, 시험 기판(38) 측에 응력을 인가하는 경우를 나타낸다.
이 경우, 박막부(60)의 접촉 단자(62)가 설치된 영역이, 시험 기판(38) 측으로 신장한다. 본 예에서는, 박막부(60)의 해당 영역이, 고정부(54)에 고정되는 영역보다도, 시험 기판(38) 측으로 신장한다.
예를 들면, 접촉 단자(62)가, 대상 디바이스(200)등에 의해 가압되는 것으로, 박막부(60)의 해당 영역에 응력을 인가하여도 된다. 또한, 해당 응력의 인가가 없어지면, 박막부(60)는, 도 3a에 도시된 평면 형상으로 돌아온다. 이러한 구성에 의하여도, 비접촉부(64) 및 대상 디바이스(200)의 거리를 조정할 수 있다. 또한, 접촉 단자(62)의 길이는 조정 가능하여도 된다.
도 6은, 유지부(61), 접촉 단자(62), 및 비접촉부(64)의 다른 예를 나타내는 도면이다. 본 예의 박막부(60)는, 탄성을 갖지 않아도 된다. 예를 들면 박막부(60)는, 프린트 기판 또는 실리콘 기판 등이어도 된다.
본 예에서는, 접촉 단자(62)로서 스프링 핀 등과 같이 응력에 따라 길이가 변화하는 단자를 이용한다. 이러한 구성에 의해도, 접속 방향에서의 접촉 단자(62) 및 비접촉부(64)의 하단끼리의 상대적 위치를 변위시킬 수 있어 비접촉부(64) 및 대상 디바이스(200)와의 거리를 조정할 수 있다.
도 7a는, 비접촉부(64)의 일례를 나타내는 도면이다. 본 예의 비접촉부(64)는, 대상 디바이스(200)와 전계 결합하는 전계 결합부(C)로서 기능한다. 전계 결합부(C)는, 박막부(60)에서의 대상 디바이스(200) 측의 면에, 대상 디바이스(200)의 전계 결합부와 대향하는 위치에 설치된다. 전계 결합부(C)는, 평면 전극을 가져도 된다. 전계 결합부(C)는, 코일 등에 비해 용이하게 형성할 수 있으므로, 프로브 장치(30)를 용이하게 제조할 수 있다.
도 7b는, 비접촉부(64)의 다른 예를 나타내는 도면이다. 본 예의 프로브 장치(30)는, 비접촉부(64)로서 전계 결합부(C) 및 자계 결합부(L)를 구비한다. 자계 결합부(L)는, 대상 디바이스(200)의 자계 결합부와 자계 결합한다. 자계 결합부(L)는, 예를 들면 코일을 가져도 된다.
프로브 장치(30)는, 전계 결합부(C) 및 자계 결합부(L)를, 박막부(60)의 다른 면에 구비하여도 된다. 또한, 프로브 장치(30)는, 전계 결합부(C) 및 자계 결합부(L)의 어느 일방을, 박막부(60)의 다른 면에 구비하여도 된다. 이러한 구성에 의해, 보다 많은 비접촉부(64)를, 박막부(60)에 형성할 수 있다. 특히, 전계 결합부(C)는, 면적이 비교적으로 크기 때문에, 박막부(60)의 양면에 비접촉부(64)를 설치하는 것으로, 보다 많은 수의 비접촉부(64)를 설치할 수 있다.
또한, 프로브 장치(30)는, 박막부(60)에서의 대상 디바이스(200) 측의 면에 전계 결합부(C)를 가지고, 박막부(60)에서의 대상 디바이스(200)와 반대 측의 면에 자계 결합부(L)를 가져도 된다. 일반적으로, 자계 결합은, 전계 결합보다도 원거리로 신호를 전송할 수 있으므로, 이러한 구성에 의해, 통신의 신뢰성을 유지하면서, 보다 많은 수의 비접촉부(64)를 설치할 수 있다.
또한, 다른 구성에서는, 프로브 장치(30)는, 박막부(60)에서의 대상 디바이스(200) 측의 면에 자계 결합부(L)를 가지고, 박막부(60)에서의 대상 디바이스(200)와 반대 측의 면에 전계 결합부(C)를 가져도 된다. 일반적으로, 자계 결합은, 전계 결합보다도 수평 방향에서의 크로스 토크가 크다. 이 때문에, 해당 구성에 의해, 자계 결합부(L)의 크로스 토크를 저감하면서, 보다 다수의 비접촉부(64)를 설치할 수 있다. 박막부(60)의 어느 면에 어느 결합부를 배치할지는, 결합부 간의 간격, 박막부(60)의 두께 등에 의해 결정하여도 된다.
도 8은, 박막부(60)에서의, 비접촉부(64) 및 비접촉부용 전극(50)의 접속예를 나타내는 도면이다. 본 예의 비접촉부(64)는, 박막부(60)에서의 대상 디바이스(200) 측의 면에 설치된다.
박막부(60)는, 비접촉부용 전극(50)에 더하여, 배선(66), 중계 전극(68), 및 관통 배선(70)을 더 가진다. 배선(66)은, 박막부(60)에서의 대상 디바이스(200) 측의 면에 설치되어 비접촉부(64) 및 중계 전극(68)을 전기적으로 접속한다.
중계 전극(68)은, 박막부(60)에서의 대상 디바이스(200) 측의 면에 설치된다. 또한, 비접촉부용 전극(50)은, 박막부(60)에서의 시험 기판(38)측의 면에서, 중계 전극(68)과 대향하는 위치에 설치된다.
관통 배선(70)은, 박막부(60)에서, 대상 디바이스(200) 측의 면으로부터, 시험 기판(38) 측의 면까지 관통하여 설치되어 중계 전극(68) 및 비접촉부용 전극(50)을 전기적으로 접속한다. 이러한 구성에 의해, 비접촉부용 전극(50) 및 비접촉부(64)가 전기적으로 접속된다.
본 예의 구성의 경우, 프로브 장치(30)의 응력 인가부(51)는, 비접촉부용 전극(50)이 설치되지 않은 영역에 응력을 인가한다. 이 때문에, 응력 인가부(51)는, 도전성 부재가 아니어도 된다. 또한, 비접촉부용 전극(50)은, 제2 도전성 고무(46) 등을 통해서, 시험 기판(38)에 전기적으로 접속된다.
이러한 구성에 의해, 비접촉부용 전극(50)과 전기적으로 접속되는 부재와 응력 인가부(51)을 별개로 설치할 수 있으므로, 응력 인가부(51)를 용이하게 설계할 수 있다. 또한, 비접촉부용 전극(50)에 응력을 인가하지 않기 때문에, 비접촉부용 전극(50)을 보호할 수 있다.
예를 들면 응력 인가부(51)는, 시험 기판(38) 또는 인터 포더 기판(44)으로부터 연신하는 봉 형상의 비도전성 부재이어도 된다. 이 경우, 응력 인가부(51)는, 도전성 고무를 관통하여 형성되어도 된다. 또한, 응력 인가부(51)는, 제2 도전성 고무(46)에 형성된, 비도전성의 범프이어도 된다.
이상, 본 발명을 실시의 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 청구의 범위의 기재로부터 분명하다.
청구의 범위, 명세서, 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리로 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의해야 한다. 청구의 범위, 명세서, 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음에,」등을 이용하여 설명했다고 하여도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.
10???메인 프레임 12???웨이퍼 트레이
20???테스트 헤드 24, 32???커넥터
26???테스트 모듈 30???프로브 장치
34???바이패스 커패시터 36???테스트 칩
38???시험 기판 40???제1 도전성 고무
42???범프 44???인터 포더 기판
46???제2 도전성 고무 48???접촉부용 전극
49???접속부 50???비접촉부용 전극
51???응력 인가부 52???격벽
54???고정부 60???박막부
61???유지부 62???접촉 단자
64???비접촉부 66???배선
68???중계 전극 70???관통 배선
100???시험 장치 200???대상 디바이스

Claims (13)

  1. 대상 디바이스와의 사이에 신호를 전송하는 프로브 장치에 있어서,
    상기 대상 디바이스의 단자와 접촉하는 것으로, 상기 대상 디바이스와 전기적으로 접속되는 접촉부;
    상기 대상 디바이스의 단자와 접촉하지 않는 상태로, 상기 대상 디바이스와 신호를 전송하는 비접촉부; 및
    상기 비접촉부 및 상기 대상 디바이스의 대응하는 영역을 잇는 접속 방향에서의, 상기 접촉부 및 상기 비접촉부의 상대적 위치를 변위 가능하게, 상기 접촉부 및 상기 비접촉부를 유지하는 유지부
    를 포함하고,
    상기 유지부는, 응력의 인가에 따라 적어도 일부의 영역이 상기 접속 방향으로 신장하는 한편, 상기 응력의 인가가 없어지면, 상기 응력이 인가되기 전의 형상으로 돌아오는 박막부를 포함하는,
    프로브 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 프로브 장치는, 웨이퍼에 형성된 복수의 상기 대상 디바이스에 대해서 병행하여 신호를 전송하고, 상기 박막부는, 상기 대상 디바이스가 형성되는 상기 웨이퍼의 면과 실질적으로 동일한 형상을 가지는,
    프로브 장치.
  4. 제3항에 있어서,
    상기 유지부는, 상기 박막부의 주연부를 고정하여, 상기 웨이퍼와 대향하는 위치에 배치하는 고정부
    를 더 포함하는,
    프로브 장치.
  5. 제4항에 있어서,
    상기 고정부는, 면 방향으로 장력을 준 상태로 상기 박막부를 고정하는,
    프로브 장치.
  6. 제5항에 있어서,
    상기 대상 디바이스에 입력하는 신호를 생성하고, 상기 박막부를 통해서, 상기 대상 디바이스와 신호를 전송하는 시험 기판; 및
    상기 박막부와 상기 시험 기판과의 사이에 설치된 도전성 고무
    를 더 포함하는,
    프로브 장치.
  7. 제4항에 있어서,
    상기 비접촉부가 설치된 상기 박막부의 영역에, 상기 접속 방향으로 응력을 인가하는 응력 인가부
    를 더 포함하는,
    프로브 장치.
  8. 제7항에 있어서,
    상기 대상 디바이스에 입력하는 신호를 생성하고, 상기 박막부를 통해서, 상기 대상 디바이스와 신호를 전송하는 시험 기판; 및
    상기 접촉부 및 상기 시험 기판을 전기적으로 접속하는 접속부
    를 더 포함하고,
    상기 응력 인가부는, 상기 접속부보다도 상기 대상 디바이스에 가까운 위치까지 연신하여, 상기 비접촉부가 설치된 상기 박막부의 영역에 접촉하는,
    프로브 장치.
  9. 제4항에 있어서,
    상기 비접촉부로서, 상기 박막부에서의 상기 대상 디바이스 측의 면에, 상기 대상 디바이스와 전계 결합하는 전계 결합부
    를 포함하는,
    프로브 장치.
  10. 제4항에 있어서,
    상기 비접촉부로서, 상기 대상 디바이스와 전계 결합하는 전계 결합부와, 상기 대상 디바이스와 자계 결합하는 자계 결합부를 상기 박막부의 다른 면에 구비하는,
    프로브 장치.
  11. 제10항에 있어서,
    상기 비접촉부는, 상기 박막부에서의 상기 대상 디바이스 측의 면에 상기 전계 결합부를 가지며, 상기 박막부에서의 상기 대상 디바이스와 반대 측의 면에 상기 자계 결합부를 가지는,
    프로브 장치.
  12. 제4항에 있어서,
    상기 비접촉부는, 상기 박막부에서의 상기 대상 디바이스 측의 면에 설치되고,
    상기 박막부는,
    상기 대상 디바이스 측의 면에 설치되어, 상기 비접촉부와 전기적으로 접속되는 배선;
    상기 대상 디바이스와 반대 측의 면에 설치된 전극; 및
    상기 대상 디바이스 측의 면으로부터, 상기 대상 디바이스와 반대 측의 면까지 관통하여 설치되어, 상기 배선 및 상기 전극을 전기적으로 접속하는 관통 배선
    을 포함하는,
    프로브 장치.
  13. 대상 디바이스를 시험하는 시험 장치에 있어서,
    상기 대상 디바이스와 신호를 전송하는, 제1항 및 제3항 내지 제12항 중 어느 한 항에 기재된 프로브 장치; 및
    상기 프로브 장치가 상기 대상 디바이스로부터 수취한 응답 신호에 따라 상기 대상 디바이스의 양부를 판정하는 판정부
    를 포함하는,
    시험 장치.
KR1020107018540A 2009-09-25 2009-09-25 프로브 장치 및 시험 장치 KR101138297B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/004852 WO2011036718A1 (ja) 2009-09-25 2009-09-25 プローブ装置および試験装置

Publications (2)

Publication Number Publication Date
KR20110081770A KR20110081770A (ko) 2011-07-14
KR101138297B1 true KR101138297B1 (ko) 2012-04-25

Family

ID=43779614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107018540A KR101138297B1 (ko) 2009-09-25 2009-09-25 프로브 장치 및 시험 장치

Country Status (6)

Country Link
US (1) US8253428B2 (ko)
JP (1) JP5588347B2 (ko)
KR (1) KR101138297B1 (ko)
CN (1) CN102576049A (ko)
TW (1) TWI409481B (ko)
WO (1) WO2011036718A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256882B1 (en) * 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
JP5854879B2 (ja) * 2012-02-22 2016-02-09 株式会社日本マイクロニクス 非接触型プローブカード
US9341671B2 (en) 2013-03-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Testing holders for chip unit and die package
US10114040B1 (en) 2013-12-20 2018-10-30 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration High/low temperature contactless radio frequency probes
JP2018021779A (ja) * 2016-08-02 2018-02-08 株式会社日本マイクロニクス プローブカード、及び検査方法
IT201800005444A1 (it) * 2018-05-16 2019-11-16 Scheda di misura avente elevate prestazioni in alta frequenza
CN109358233B (zh) * 2018-09-06 2024-05-17 浙江大学 基于电磁场近场提取导电薄膜表面电导率测试装置及方法
JP7433827B2 (ja) * 2018-10-18 2024-02-20 日東電工株式会社 データ取得方法および信号計測システム
JP7453891B2 (ja) * 2020-10-06 2024-03-21 日本航空電子工業株式会社 電気部品検査器具
KR102549551B1 (ko) * 2021-04-06 2023-06-29 (주)포인트엔지니어링 전기 전도성 접촉핀, 이를 구비하는 검사장치 및 전기 전도성 접촉핀의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185720A (ja) * 1989-01-12 1990-07-20 Matsushita Electric Ind Co Ltd 光学的記録再生装置のトラックジャンプ制御装置
JP2001289898A (ja) * 2000-04-03 2001-10-19 Oht Inc 検査装置、検査ユニット、検査装置の製造方法
JP2006520722A (ja) 2002-11-30 2006-09-14 リー， ジュン−ミン 飲食用容器
US20060290367A1 (en) * 2005-06-24 2006-12-28 Formfactor, Inc. Method and apparatus for adjusting a multi-substrate probe structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012187A (en) * 1989-11-03 1991-04-30 Motorola, Inc. Method for parallel testing of semiconductor devices
US6551844B1 (en) * 1997-01-15 2003-04-22 Formfactor, Inc. Test assembly including a test die for testing a semiconductor product die
JPH11160356A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
CN1307358A (zh) * 2000-02-03 2001-08-08 泓进科技股份有限公司 薄膜式针测卡
US7466157B2 (en) 2004-02-05 2008-12-16 Formfactor, Inc. Contactless interfacing of test signals with a device under test
JP2006024845A (ja) * 2004-07-09 2006-01-26 Yamaha Corp プローブカード及び磁気センサの検査方法
JP4914589B2 (ja) * 2005-08-26 2012-04-11 三菱電機株式会社 半導体製造装置、半導体製造方法および半導体装置
JP4905876B2 (ja) * 2005-10-31 2012-03-28 日本発條株式会社 導電性接触子ホルダの製造方法および導電性接触子ホルダ
JP5030060B2 (ja) * 2007-08-01 2012-09-19 軍生 木本 電気信号接続装置
US7800381B2 (en) * 2007-09-26 2010-09-21 Infineon Technologies Ag Test structures, systems, and methods for semiconductor devices
JP4921304B2 (ja) 2007-09-28 2012-04-25 国立大学法人 東京大学 プローブカード及びこれを用いた半導体ウエハの検査装置
JP5448675B2 (ja) * 2009-09-25 2014-03-19 パナソニック株式会社 プローブカード及びそれを用いた半導体ウェーハの検査方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185720A (ja) * 1989-01-12 1990-07-20 Matsushita Electric Ind Co Ltd 光学的記録再生装置のトラックジャンプ制御装置
JP2001289898A (ja) * 2000-04-03 2001-10-19 Oht Inc 検査装置、検査ユニット、検査装置の製造方法
JP2006520722A (ja) 2002-11-30 2006-09-14 リー， ジュン−ミン 飲食用容器
US20060290367A1 (en) * 2005-06-24 2006-12-28 Formfactor, Inc. Method and apparatus for adjusting a multi-substrate probe structure

Also Published As

Publication number Publication date
CN102576049A (zh) 2012-07-11
KR20110081770A (ko) 2011-07-14
US8253428B2 (en) 2012-08-28
TW201142328A (en) 2011-12-01
US20110074456A1 (en) 2011-03-31
WO2011036718A1 (ja) 2011-03-31
TWI409481B (zh) 2013-09-21
JP5588347B2 (ja) 2014-09-10
JPWO2011036718A1 (ja) 2013-02-14

Similar Documents

Publication Publication Date Title
KR101138297B1 (ko) 프로브 장치 및 시험 장치
US6476626B2 (en) Probe contact system having planarity adjustment mechanism
US8159251B2 (en) Probe card for semiconductor wafer
US6343940B1 (en) Contact structure and assembly mechanism thereof
KR101204109B1 (ko) 프로브 웨이퍼, 프로브 장치 및 시험 시스템
KR20080075542A (ko) 프로브 카드
KR101186915B1 (ko) 검사용 접촉 구조체
CN111796177A (zh) 中介板、插座、插座组装体以及线路板组装体
KR20140131481A (ko) 포고 핀의 연결에 기계적 고정을 제공하는 테스트 소켓
JPH07167906A (ja) 開回路の容量式検査のためのプローブ
US6483331B2 (en) Tester for semiconductor device
JP2004053409A (ja) プローブカード
KR100799128B1 (ko) 전기 검사 장치
CN115565600A (zh) 测试组件、测试***及测试方法
KR101421048B1 (ko) 능동소자 칩이 탑재된 반도체 검사 장치
JPWO2009141907A1 (ja) 試験用ウエハユニットおよび試験システム
TW201825917A (zh) 具有晶粒級及接針級順應性之探針卡總成及其相關聯系統與方法
JP2002098736A (ja) 半導体デバイス試験装置
US20160377654A1 (en) Non-permanent termination structure for microprobe measurements
JPH05218149A (ja) プローブ装置
KR20090017385A (ko) 전기 검사 장치
KR20010093029A (ko) 프로브 카드
CN110383444A (zh) 检查***
CN114006661B (zh) 检测装置
KR101183614B1 (ko) 프로브 카드

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 8