KR101130715B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR101130715B1 KR101130715B1 KR1020050039255A KR20050039255A KR101130715B1 KR 101130715 B1 KR101130715 B1 KR 101130715B1 KR 1020050039255 A KR1020050039255 A KR 1020050039255A KR 20050039255 A KR20050039255 A KR 20050039255A KR 101130715 B1 KR101130715 B1 KR 101130715B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- fluorine
- abandoned
- oxide film
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 43
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 14
- 239000011737 fluorine Substances 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 238000001039 wet etching Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 17
- 238000005530 etching Methods 0.000 abstract description 17
- 150000002500 ions Chemical class 0.000 abstract description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 230000036039 immunity Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 제조방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 제조방법은, 액티브 영역을 한정하는 소자분리막이 구비된 실리콘 기판을 제공하는 단계와 상기 기판 액티브 영역의 일부분을 선택적으로 리세스시키는 단계와 상기 리세스된 기판 부분에 플루오린(F)을 이온주입하는 단계와 상기 플루오린이 이온주입된 기판 결과물을 산화시켜 기판 표면 상에 균일한 두께로 산화막을 형성하는 단계와 상기 산화막을 제거하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 리세스된 기판 영역에 플루오린(F) 이온을 주입한 후 상기 기판 결과물을 산화하여 기판 표면 상에 균일한 두께로 산화막을 형성함으로써, 결과적으로, 기판 바닥에 발생된 식각결함층을 용이하게 제거할 수 있다.
Description
도 1a 내지 도 1d는 종래 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
21 : 실리콘 기판 22 : 소자분리막
23 : 감광막 패턴 24 : 식각결함층
25 : 불순물층 26 : 산화막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 반도체 소자의 게이트 형성방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라 게이트 선폭 감소가 수반되고 있고, 게이트 선폭이 감소됨에 따라 단채널 효과(Short Channel Effect)로서 열전하(hot-carrier)가 발생하고 리프레쉬(refresh) 특성이 열화되는 등 소자의 전기적 특성 저하가 야기되고 있다.
이에 따라, 미세 선폭에서의 소자의 전기적 특성 저하를 방지하기 위한 다양한 기술들이 연구되고 있으며, 이와 관련하여, 최근에는 계단형 및 함몰형 게이트 형성방법이 제안되었다. 상기 계단형 게이트(Step gate)는 동일 영역에서 게이트의 유효 선폭을 늘려주어 문턱전압(Vt) 조절을 위해 주입하는 불순물 이온의 양을 감소시킴으로써, 궁극적으로 리프레쉬 특성을 개선시킬 수 있는 게이트이며, 한편, 함몰형 게이트(Reccessed gate)는 게이트와 드레인 영역간 중복영역(overlap)에서 발생하는 전류의 누설을 방지함으로써, 리프레쉬 특성을 개선시킬 수 있는 게이트이다.
이하에서는, 도 1a 내지 도 1d를 참조해서, 종래의 계단형 및 함몰형 게이트 형성방법을 설명하도록 한다.
도 1a를 참조하면, 실리콘 기판(1)의 적소에 공지의 STI(Shallow Trench Isolation) 공정에 따라 액티브 영역을 한정하는 트렌치형의 소자분리막(2)들을 형성한다.
다음으로, 도 1b에 도시된 바와 같이, 상기 기판 결과물 상에, 계단형 혹은 함몰형 게이트용 실리콘 기판 형성을 위한 감광막 패턴(3)을 형성한다. 그런다음, 상기 패턴(3)을 식각장벽으로 이용해서 실리콘 기판(1)을 플라즈마로 식각한 후, 감광막 패턴(3)을 제거한다. 여기서, 플라즈마 식각시 이온충격으로 인해 실리콘 기판(1)의 표면에는 식각결함층(damage layer)(4)이 발생한다.
도 1c를 참조하면, 상기 식각결함층(4)을 포함하는 기판 표면을 산화하여 산 화막(5)을 형성한다.
이어서, 도 1d에 도시된 바와 같이, 상기 산화막(5)을 식각하여, 상기 식각결함층(4)의 일부를 제거한다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 계단형 혹은 함몰형 게이트를 형성한다.
그러나, 종래의 공정에서는 식각결함층(4) 산화시 기판의 바닥부분과 측벽방향으로의 산화율 차이로 인해, 바닥부분의 식각결함이 완전히 제거되지 않는다는 문제점이 있었다.(도 1d 참조) 이것은 불순물이 도핑되지 않은 실리콘 기판의 격자 방향성과 관련된 것으로서, 기판 바닥부분의 산화율이 측벽부분 산화율에 비해 훨씬 느리기 때문이다.
상기와 같은 문제를 해결하기 위한 방법으로서, 바닥부분의 결함층이 모두 산화될 때까지 기판을 충분히 산화한 후, 형성된 산화층을 제거하는 방법을 생각해 볼 수 있으나, 이 경우 측벽부분이 과도하게 산화되고 식각되어 게이트 형성을 위한 공정 마진이 부족해 진다는 문제점이 있다.
이상과 같은 이유로, 종래에는 기판 바닥부분의 식각결함을 완전히 제거하는 것이 불가하였고, 바닥부분에 잔류하는 식각결함은 이후 이온주입 공정에서 불순물 트랩(trap)으로 작용하여 소자의 문턱전압(Vt) 및 GOI(Gate Oxide Immunity) 특성을 열화시켰다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으 로서, 계단형 및 함몰형 게이트를 위한 실리콘 기판 형성공정에서 기판 식각시 발생하는 식각결함층을 완전히 제거할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은, 액티브 영역을 한정하는 소자분리막이 구비된 실리콘 기판을 제공하는 단계; 상기 기판 액티브 영역의 일부분을 선택적으로 리세스시키는 단계; 상기 리세스된 기판 부분에 플루오린(F)을 이온주입하는 단계; 상기 플루오린이 이온주입된 기판 결과물을 산화시켜 기판 표면 상에 균일한 두께로 산화막을 형성하는 단계; 및 상기 산화막을 제거하는 단계;를 포함한다.
여기서, 상기 플루오린(F)을 이온주입하는 단계는 1.0E14 원자/㎠ 이상의 도우즈 및 1～7°의 각도로 수행하되 기판을 180°회전시키면서 2회 수행한다.
상기 산화막을 형성하는 단계는 퍼니스 열공정 또는 급속열공정으로 수행하되, 상기 퍼니스 열공정은 상압 및 900℃ 이상의 온도에서 O2 분위기 또는 O2+H2 분위기로 수행하고, 상기 급속열공정은 상압 및 900℃ 이상의 온도에서 O2 가스를 5slm 이상 플로우시켜 10～30초 동안 수행한다.
상기 산화막을 제거하는 단계는 HF(Hydroflouric acid) 또는 BOE(Buffered Oxide Etchant) 용액을 이용한 습식식각으로 수행한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 실리콘 기판(21)의 적소에 공지의 STI(Shallow Trench Isolation) 공정에 따라 액티브 영역을 한정하는 트렌치형의 소자분리막(22)을 형성한다. 그런다음, 상기 기판 결과물 상에 계단형 혹은 함몰형 게이트용 기판을 형성하기 위한 감광막 패턴(23)을 형성한다.
도 2b를 참조하면, 상기 감광막 패턴(23)을 식각장벽으로 이용해서 실리콘 기판(21)을 플라즈마로 식각하여 계단형 혹은 함몰형 게이트를 위한 기판을 형성한다. 여기서, 플라즈마 식각시 이온충격으로 인해 실리콘 기판(21)의 표면에는 식각결함층(damage layer)(24)이 발생한다.
도 2c를 참조하면, 상기 기판 결과물 상에 플루오린(F) 이온을 주입하여, 기판 표면으로부터 균일한 깊이를 갖는 불순물층(25)을 형성한다. 이때, 상기 플루오린(F) 이온주입 단계는 도우즈는 1.0E14 원자/㎠ 이상으로 하고, 이온주입 각도는 1～7°로 하여 수행하되, 기판을 180°회전시키면서 2회 수행한다.
도 2d를 참조하면, 상기 불순물층(25)을 퍼니스 열공정 또는 급속열공정(Rapid Thermal Process)으로 산화시켜 산화막(26)을 형성한다. 여기서, 상기 퍼니스 열공정은 상압 및 900℃ 이상의 온도에서 O2 분위기 또는 O2+H2 분위기로 수행하며, 상기 급속열공정은 상압 및 900℃ 이상의 온도에서 O2 가스를 5slm 이상 플로우시켜 10～30초 동안 수행한다.
다음으로, 상기 산화막(26)을 HF 또는 BOE 용액을 이용하여 습식식각한다.
본 발명에서는, 플루오린(F) 이온주입 공정으로 기판의 바닥부분과 측벽부분에 동일한 두께의 불순물층(25)을 형성시켜줌으로써, 종래 기술에서 기판의 격자 방향성에서 기인하는 바닥방향과 측벽방향의 산화율의 차이를 감소시킬 수 있다. 곧, 후속되는 산화공정에서 기판 바닥부분을 측벽부분과 동일한 속도로 산화시킬 수 있게 된다.
이에 따라, 본 발명의 방법에서는 기판 식각시 발생하는 측벽부분 및 바닥부분의 식각결함층을 모두 산화시켜 제거할 수 있고, 그러므로, 식각결함층이 잔류하지 않으며, 잔류 식각결함층으로 인한 문턱전압(Vt) 특성 열화 및 GOI(Gate Oxide immunity) 특성 열화 현상이 방지된다.
이후, 도시하지는 않았으나, 공지의 후속 공정을 수행하여 계단형 혹은 함몰형 게이트를 포함하는 본 발명의 반도체 소자를 완성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명에서는 게이트 형성공정에서 기판 식각 후 플루오린(F) 이온을 주입하여 기판 표면으로부터 균일한 깊이의 불순물층을 형성함으로써, 결과적으로, 기판 바닥에 발생된 식각결함층을 용이하게 제거할 수 있다.
그러므로, 본 발명에서는 잔류 식각결함층으로 인한 문턱전압(Vt) 특성 열화 및 GOI(Gate Oxide immunity) 특성 열화 현상이 방지되고, 종래와 비교하여 보다 안정한 동작특성 및 리프레쉬 특성을 갖는 반도체 소자를 제조할 수 있다.
Claims (8)
- 액티브 영역을 한정하는 소자분리막이 구비된 실리콘 기판을 제공하는 단계;상기 기판 액티브 영역의 일부분을 선택적으로 리세스시키는 단계;상기 리세스된 기판 부분에 플루오린(F)을 이온주입하는 단계;상기 플루오린이 이온주입된 기판 결과물을 산화시켜 기판 표면 상에 균일한 두께로 산화막을 형성하는 단계; 및상기 산화막을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서, 상기 플루오린(F)을 이온주입하는 단계는 1.0E14 원자/㎠ 이상의 도우즈로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서, 상기 플루오린(F)을 이온주입하는 단계는 1～7°의 각도로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서, 상기 플루오린(F)을 이온주입하는 단계는 기판을 180°회전시키면서 2회 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서, 상기 산화막을 형성하는 단계는 퍼니스 열공정 또는 급속 열공정으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서, 상기 퍼니스 열공정은 상압 및 900℃ 이상의 온도에서 O2 분위기 또는 O2+H2 분위기로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서, 상기 급속열공정은 상압 및 900℃ 이상의 온도에서 O2 가스를 5slm 이상 플로우시켜 10～30초 동안 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서, 상기 산화막을 제거하는 단계는 HF 또는 BOE 용액을 이용한 습식식각으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050039255A KR101130715B1 (ko) | 2005-05-11 | 2005-05-11 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050039255A KR101130715B1 (ko) | 2005-05-11 | 2005-05-11 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060117467A KR20060117467A (ko) | 2006-11-17 |
| KR101130715B1 true KR101130715B1 (ko) | 2012-03-28 |
Family
ID=37704929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050039255A KR101130715B1 (ko) | 2005-05-11 | 2005-05-11 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101130715B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050002488A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
-
2005
- 2005-05-11 KR KR1020050039255A patent/KR101130715B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050002488A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060117467A (ko) | 2006-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100268923B1 (ko) | 반도체소자의이중게이트형성방법 | |
| US7217625B2 (en) | Method of fabricating a semiconductor device having a shallow source/drain region | |
| KR101130715B1 (ko) | 반도체 소자의 제조방법 | |
| KR100698079B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR20050009482A (ko) | 반도체 소자의 제조방법 | |
| US6174776B1 (en) | Method for forming gate contact in complementary metal oxide semiconductor | |
| KR100477535B1 (ko) | 반도체 소자의 제조방법 | |
| CN113539968B (zh) | 半导体器件的形成方法 | |
| KR20070100028A (ko) | 반도체 소자의 제조방법 | |
| KR100714038B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100566942B1 (ko) | 질화측벽 식각 후 폴리 피팅을 방지하는 트랜지스터제조방법 | |
| KR100311502B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100268865B1 (ko) | 반도체 소자의 제조방법 | |
| KR100741275B1 (ko) | 반도체 소자 제조 방법 | |
| KR100815960B1 (ko) | 반도체 소자 형성방법 | |
| CN113394101A (zh) | 一种改善应力薄膜覆盖均匀性的nmos器件制造方法及其nmos器件 | |
| KR100743629B1 (ko) | 반도체 소자의 제조방법 | |
| KR100929063B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100606952B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR100907900B1 (ko) | 반도체 소자 제조 방법 | |
| KR100400277B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20060114158A (ko) | 반도체 소자의 제조 방법 | |
| KR19990005216A (ko) | 트랜지스터의 스페이서 제조 방법 | |
| KR19990041749A (ko) | 반도체 소자의 이중게이트 형성방법 | |
| KR20060099826A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |