KR101088877B1 - 다결정 실리콘 박막 제조장치 - Google Patents
다결정 실리콘 박막 제조장치 Download PDFInfo
- Publication number
- KR101088877B1 KR101088877B1 KR1020100092882A KR20100092882A KR101088877B1 KR 101088877 B1 KR101088877 B1 KR 101088877B1 KR 1020100092882 A KR1020100092882 A KR 1020100092882A KR 20100092882 A KR20100092882 A KR 20100092882A KR 101088877 B1 KR101088877 B1 KR 101088877B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode terminal
- conductive layer
- thin film
- electric field
- center region
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000005684 electric field Effects 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 23
- 239000010408 film Substances 0.000 claims description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 description 13
- 230000001965 increasing effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910016048 MoW Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/326—Application of electric currents or fields, e.g. for electroforming
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명은 챔버; 상기 챔버 내에 설치되고, 도전층을 포함하는 기판이 위치하는 기판 스테이지; 및 상기 도전층에 전원을 인가하는 전극단자를 포함하는 전원 인가부를 포함하고, 상기 전극단자는 제1전극단자 및 제2전극단자로 이루어지고, 상기 제1전극단자와 상기 제2전극단자 사이의 간격은 외곽영역에서의 간격이 중심영역에서의 간격보다 큰 것을 특징으로 하는 전계 인가 장치에 관한 것이다.
따라서, 본 발명은 도전층에 균일한 전계를 형성하여 균일한 결정성을 가지는 다결정 실리콘 박막을 형성할 수 있는 다결정 실리콘 박막 제조장치를 제공할 수 있다.
따라서, 본 발명은 도전층에 균일한 전계를 형성하여 균일한 결정성을 가지는 다결정 실리콘 박막을 형성할 수 있는 다결정 실리콘 박막 제조장치를 제공할 수 있다.
Description
본 발명은 다결정 실리콘 박막 제조장치에 관한 것으로, 기판에 전원을 인가함으로써 주울 열을 발생시키고, 이를 통하여 다결정 실리콘 박막을 제조하는 다결정 실리콘 박막 제조장치 및 방법에 관한 것이다.
일반적으로 비정질 실리콘(a-Si)은 전하 운반체인 전자의 이동도 및 개구율이 낮고 CMOS 공정에 부합되지 못하는 단점을 가지고 있다. 반면에, 다결정 실리콘(Poly-Si) 박막 소자는 비정질 실리콘 TFT(a-Si TFT)에서는 불가능하였던 영상신호를 화소에 기입하는데 필요한 구동회로를 화소 TFT-array와 같이 기판 상에 구성하는 것이 가능하다. 따라서, 다결정 실리콘 박막 소자에서는 다수의 단자와 드라이버 IC와의 접속이 불필요하게 되므로, 생산성과 신뢰성을 높이고 패널의 두께를 줄일 수 있다. 또한, 다결정 실리콘 TFT 공정에서는 실리콘 LSI의 미세가공 기술을 그대로 이용할 수 있으므로, 배선 등에서 미세구조를 형성할 수 있다. 따라서, 비정질 실리콘 TFT에서 보이는 드라이버 IC의 TAB 실장상의 피치(pitch) 제약이 없으므로, 화소 축소가 용이하고 작은 화각에 다수의 화소를 실현할 수 있다. 다결정 실리콘을 능동층에 이용한 박막 트랜지스터는 비정질 실리콘을 이용한 박막 트랜지스터와 비교할 때, 스위치 능력이 높고 자기 정합에 의해 능동층의 채널 위치가 결정되기 때문에, 소자 소형화, CMOS화가 가능하다는 특징이 있다. 이러한 이유로 다결정 실리콘 박막 트랜지스터는 액티브 매트릭스형 플랫 패널 디스플레이(예를 들면, 액정 표시 장치, 유기 EL) 등의 화소 스위치 소자로 사용하여 대화면화 및 드라이버가 내장된 COG(Chip On Glass) 제품의 실용화에 주요한 소자로 대두되고 있다.
한편, 본 발명의 발명자들은 한국 특허출원번호 2007-0021252호에서, 상기 실리콘 박막 위 혹은 아래에 도전성 박막을 개재한 후 전계를 인가하여 주울 가열을 행함으로써 결정화를 하는 방법을 제시한 바 있다.
도 1a는 종래의 다결정 실리콘 박막의 제조방법을 설명하기 위한 개략적인 사시도이고, 도 1b는 도 1a의 I-I선에 따른 단면도이며, 도 1c는 도 1a의 평면도이다.
먼저, 도 1a 및 도 1b를 참조하면, 종래의 다결정 실리콘 박막의 제조방법은 유리, 스테인레스 스틸 또는 플라스틱 등으로 이루어진 기판(11) 상에 비정질 실리콘막(12)을 형성하고, 상기 비정질 실리콘막(12) 상에 실리콘 산화막 또는 실리콘 질화막 등의 절연막(13)을 형성하고, 상기 절연막(13) 상에 투명성 도전 박막 또는 금속 박막 등으로 도전층(14)을 형성한다.
이후, 다결정 실리콘 박막 제조장치에 설치된 전극단자(15), 즉, 제1전극단자(15a) 및 제2전극단자(15b)를 통해서 상기 도전층(14)에 전계를 인가하여, 상기 비정질 실리콘막(12)은 주울 가열에 의해 결정화된다. 이때, 상기 제1전극단자(15a) 및 제2전극단자(15b)는 일정 간격(d1)을 유지하면서 서로 이격되어 있다. 한편, 미설명부호 130은 전원 인가부를 의미한다.
그러나, 종래의 다결정 실리콘 박막의 제조에 사용되는 도전층(14)은 도전층의 형성방법에 따른 결과로써, 중심영역은 상대적으로 도전층의 두께가 얇게 형성되고, 외곽영역은 상대적으로 두께가 두껍게 형성되어, 도 1c에 도시된 바와 같이, 중심영역은 고저항 영역이 되고, 중심영역에서 외곽영역으로 갈수록 저저항 영역이 된다.
따라서, 일정 간격(d1)을 유지하면서 서로 이격되어 있는 제1전극단자(15a) 및 제2전극단자(15b)를 통해서 상기 도전층에 전계를 인가하는 경우, 고저항 영역보다 저저항 영역에 인가되는 전류가 상대적으로 크기 때문에, 저저항 영역에서는 고온으로 발열하게 되고, 고저항 영역에서는 상대적으로 저온으로 발열하게 되어, 결국, 중심영역은 고온영역이 되고, 중심영역에서 외곽영역으로 갈수록 저온영역이 된다.
이에 따라, 도전층의 저온영역의 하부에 형성된 비정질 실리콘 막과 도전층의 고온영역의 하부에 형성된 비정질 실리콘막에 전달되는 열에 차이가 발생하므로, 결국, 전체적으로 균일한 결정성을 가지는 다결정 실리콘 박막을 형성하지 못하는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 도전층에 균일한 전계를 형성하여 균일한 결정성을 가지는 다결정 실리콘 박막을 형성할 수 있는 다결정 실리콘 박막 제조장치를 제공함에 그 목적이 있다.
본 발명은 도전층에 전원을 인가하는 전극단자를 포함하는 전원 인가부를 포함하는 전계 인가 장치에 있어서, 상기 전극단자는 곡선형인 것을 특징으로 하는 전계 인가 장치를 제공한다.
또한, 본 발명은 상기 전극단자는 제1전극단자 및 제2전극단자를 포함하고, 상기 제1전극단자와 상기 제2전극단자 사이의 간격은 외곽영역에서의 간격이 중심영역에서의 간격보다 큰 것을 특징으로 하는 전계 인가 장치를 제공한다.
또한, 본 발명은 상기 전극단자는 제1전극단자 및 제2전극단자를 포함하고, 상기 제1전극단자와 상기 제2전극단자 사이의 간격은 중심영역에서 외곽영역으로 갈수록 넓어지는 것을 특징으로 하는 전계 인가 장치를 제공한다.
또한, 본 발명은 챔버; 상기 챔버 내에 설치되고, 도전층을 포함하는 기판이 위치하는 기판 스테이지; 및 상기 도전층에 전원을 인가하는 전극단자를 포함하는 전원 인가부를 포함하고, 상기 전극단자는 제1전극단자 및 제2전극단자로 이루어지고, 상기 제1전극단자와 상기 제2전극단자 사이의 간격은 외곽영역에서의 간격이 중심영역에서의 간격보다 큰 것을 특징으로 하는 전계 인가 장치를 제공한다.
또한, 본 발명은 상기 제1전극단자와 상기 제2전극단자는 상기 전극단자의 길이방향을 기준으로 상호 좌우 대칭하는 것을 특징으로 하는 전계 인가 장치를 제공한다.
또한, 본 발명은 상기 제1전극단자와 상기 제2전극단자 각각은 상기 전극단자의 폭방향을 기준으로 상하 대칭하는 것을 특징으로 하는 전계 인가 장치를 제공한다.
또한, 본 발명은 상기 도전층에 인가되는 전류의 양은 중심영역에 인가되는 전류량이 외곽영역에 인가되는 전류량보다 많은 것을 특징으로 하는 전계 인가 장치를 제공한다.
또한, 본 발명은 상기 도전층의 중심영역의 두께는 외곽영역 두께보다 얇게 형성되는 것을 특징으로 하는 전계 인가 장치를 제공한다.
또한, 본 발명은 상기 전계 인가 장치는 다결정 실리콘 박막 제조장치인 것을 특징으로 하는 전계 인가 장치를 제공한다.
따라서, 본 발명은 도전층에 균일한 전계를 형성하여 균일한 결정성을 가지는 다결정 실리콘 박막을 형성할 수 있는 다결정 실리콘 박막 제조장치를 제공할 수 있다.
도 1a는 종래의 다결정 실리콘 박막의 제조방법을 설명하기 위한 개략적인 사시도이다.
도 1b는 도 1a의 I-I선에 따른 단면도이다.
도 1c는 도 1a의 평면도이다.
도 2a는 본 발명에 따른 다결정 실리콘 박막의 제조장치를 설명하기 위한 개략적인 사시도이다.
도 2b는 도 2a의 Ⅱ-Ⅱ선에 따른 단면도이다.
도 2c는 도 2a의 Ⅲ-Ⅲ선에 따른 단면도이다.
도 2d는 도 2a의 평면도이다.
도 3은 본 발명에 따른 다결정 실리콘 박막 제조장치의 전체적인 구성도의 일례이다.
도 1b는 도 1a의 I-I선에 따른 단면도이다.
도 1c는 도 1a의 평면도이다.
도 2a는 본 발명에 따른 다결정 실리콘 박막의 제조장치를 설명하기 위한 개략적인 사시도이다.
도 2b는 도 2a의 Ⅱ-Ⅱ선에 따른 단면도이다.
도 2c는 도 2a의 Ⅲ-Ⅲ선에 따른 단면도이다.
도 2d는 도 2a의 평면도이다.
도 3은 본 발명에 따른 다결정 실리콘 박막 제조장치의 전체적인 구성도의 일례이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2a는 본 발명에 따른 다결정 실리콘 박막의 제조장치를 설명하기 위한 개략적인 사시도이고, 도 2b는 도 2a의 Ⅱ-Ⅱ선에 따른 단면도, 도 2c는 도 2a의 Ⅲ-Ⅲ선에 따른 단면도, 도 2d는 도 2a의 평면도이다.
먼저, 도 2a 내지 2c를 참조하면, 기판(11) 상에 비정질 실리콘막(12), 절연막(13) 및 도전층(14)을 순차적으로 형성하고, 상기 도전층(14)에 전계를 인가하여 주울 가열을 유도함으로써 고열을 발생시켜, 상기 고열에 의해 상기 비정질 실리콘막(14)을 결정화한다.
상기 기판(11)의 소재는 특별히 제한되는 것은 아니고, 예를 들어, 유리, 석영, 플라스틱 등의 투명기판 소재가 가능하며, 경제적인 측면에서 유리가 더욱 바람직하다.
상기 비정질 실리콘막(12)은 예를 들어, 저압화학 증착법, 상압화학 증착법, PECVD(plasma enhanced chemical vapor deposition)법, 스퍼터링법, 진공증착법(vacuum evaporation) 등의 방법으로 형성될 수 있다.
상기 절연막(13)은 열처리 과정에서 상기 도전층(14)에 의해 비정질 실리콘막(12)이 오염되는 것을 방지하는 역할과 TFT소자의 절연 역할을 할 수 있으며, 일반적으로 실리콘 산화물(SiO2), 실리콘 질화물을 증착하여 형성할 수 있다.
상기 도전층(14)은 투명성 도전 박막 또는 금속 박막으로 형성할 수 있고, 구체적으로는 상기 투명성 도전박막은 ITO(Indium Tine Oxide) 또는 IZO(Indium Zinc Oxide)등을 사용할 수 있으며, 상기 금속박막은 Mo, Ti, Cr, Al, Cu, Au, Ag, Pd 또는 MoW 등을 사용할 수 있으며, 다만, 본 발명에서 상기 도전층의 재질을 한정하는 것은 아니다.
상기 도전층(14)은 스퍼터링(Sputtering), 또는 기상증착(Evaporation) 등의 방법에 의해 형성할 수 있으며, 500Å 내지 3000Å로 형성할 수 있다. 그러나 그것으로 한정되는 것은 아니다.
본 발명에서는 상술한 바와 같이, 도전층에 전계를 인가하여 주울 가열(Joule Heating)을 발생시키는데, 주울 가열이란, 도체를 통하여 전류가 흐를 때 저항으로 인하여 발생되는 열을 이용하여 가열하는 것을 의미한다.
즉, 전계의 인가로 인한 주울 가열에 의해 도전층에 가해지는 단위 시간당 에너지량은 하기 식으로 표시될 수 있다.
W = V ×I
상기 식에서, W 는 주울 가열의 단위 시간당 에너지량, V 는 도전층의 양단에 걸리는 전압, I 는 전류를 각각 의미한다.
상기 식으로부터, 전압(V)이 증가할수록, 및/또는 전류(I)가 클수록, 주울 가열에 의해 도전층에 가해지는 단위 시간당 에너지량이 증가함을 알 수 있다. 주울 가열에 의해 도전층의 온도가 올라가면 상기 고열에 의해 상기 비정질 실리콘막(14)이 다결정실리콘막으로 결정화된다.
이때, 상기 전계의 인가는 상기 도전층의 저항, 길이, 두께 등 다양한 요소들에 의해 결정되므로 특정되기는 어려우나, 약 100 W/cm2 ~ 1,000,000 W/cm2 정도일 수 있다. 또한, 인가되는 전류는 직류이거나 교류일 수 있으며, 전계의 인가 시간은 연속적으로 인가되는 시간이 1/10,000,000 ~ 10초일 수 있다. 이러한 전계의 인가는 규칙적 또는 불규칙적 단위로 수회 반복될 수 있다.
한편, 도전층(14)에 전계를 인가하는 것은 다결정 실리콘 박막 제조장치에 설치된 전극단자(25), 즉, 제1전극단자(25a) 및 제2전극단자(25b)를 통해서 인가하는데, 본 발명에서는 상기 제1전극단자(25a) 및 제2전극단자(25b)는 곡선형인 것을 특징으로 한다.
이때, 제1전극단자(25a)와 제2전극단자(25b) 사이의 간격은 외곽영역에서의 간격(d2)이 중심영역에서의 간격(d3)보다 크게 형성된다.
즉, 제1전극단자(25a)와 제2전극단자(25b) 사이의 간격은 중심영역에서 외곽영역으로 갈수록 넓어지게 된다. 이때, 본 발명에서 중심영역 및 외곽영역은 상기 전극단자의 길이방향을 기준으로 정의하기로 하며, 이들 표현은 설명의 편의를 위해 중심영역과 외곽영역으로 구분하였을 뿐, 본 발명에서 상기 용어의 의미에 한정되는 것은 아니다.
한편, 본 발명에서는 균일한 전계 인가를 위해, 제1전극단자(25a)와 제2전극단자(25b)의 형상은 상호 좌우 대칭하는 것이 바람직하고, 또한, 제1전극단자(25a)와 제2전극단자(25b) 각각은 상하 대칭하는 것이 바람직하다. 이때, 좌우 대칭은 상기 전극단자의 길이방향을 기준으로 하고, 상하대칭은 상기 전극단자의 폭방향을 기준으로 한다.
계속해서, 도 2d를 참조하면, 상술한 바와 같이, 제1전극단자(25a) 및 제2전극단자(25b)는 곡선형으로 형성되며, 이때, 제1전극단자(25a)와 제2전극단자(25b) 사이의 간격은 외곽영역에서의 간격(d2)이 중심영역에서의 간격(d3)보다 크게 형성된다.
한편, 상술한 바와 같이, 다결정 실리콘 박막 제조장치에 설치된 제1전극단자(25a) 및 제2전극단자(25b)를 통해 도전층(14)에 전계를 인가하게 되는데, 전계의 인가로 인한 주울 가열에 의해 도전층에 가해지는 단위 시간당 에너지량은 도전층에 인가되는 전류에 비례하게 되고, 이러한 전류는 도전층의 저항에 반비례하게 된다.
이때, 제1전극단자(25a)와 제2전극단자(25b) 사이의 도전층의 저항은 제1전극단자(25a)와 제2전극단자(25b) 사이의 간격이 상대적으로 짧은 중심영역에서 작고, 상대적으로 간격이 긴 외곽영역에서 크게 된다.
즉, 제1전극단자(25a)와 제2전극단자(25b) 사이의 도전층의 저항은 중심영역에서 외곽영역으로 갈수록 커지게 되고, 따라서, 중심영역에서 외곽영역으로 갈수록 도전층에 인가되는 전류량이 적어지게 된다.
결국, 전계의 인가로 인한 주울 가열에 의해 도전층에 가해지는 에너지량은 전류가 클수록 증가하므로, 따라서, 중심영역에 가해지는 에너지량보다 외곽영역에 가해지는 에너지량이 적어지게 되는 것이다.
한편, 상술한 바와 같이, 다결정 실리콘 박막의 제조에 사용되는 도전층(14)은 도전층의 형성방법에 따른 결과로써, 중심영역은 상대적으로 도전층의 두께가 얇게 형성되고, 외곽영역은 상대적으로 두께가 두껍게 형성되어, 중심영역은 고저항 영역이 되고, 중심영역에서 외곽영역으로 갈수록 저저항 영역이 된다.
따라서, 종래의 경우, 상기 도전층의 저항차에 의하여, 중심영역에 인가되는 전류량이 외곽영역에 인가되는 전류량보다 적었으나, 본 발명에서는 제1전극단자(25a)와 제2전극단자(25b) 사이의 간격을 중심영역에서 외곽영역으로 갈수록 넓어지게 하여, 결국, 도전층에 인가되는 전류의 양을 중심영역에 인가되는 전류량이 외곽영역에 인가되는 전류량보다 많아지게 함으로써, 중심영역과 외곽영역에 인가되는 전류의 양을 상호 보상하게 하는 것이다.
이에 따라, 본 발명에서는 도전층의 중심영역의 하부에 형성된 비정질 실리콘 막과 도전층의 외곽영역의 하부에 형성된 비정질 실리콘막에 전달되는 열의 차를 줄임으로써, 결국, 전체적으로 균일한 결정성을 가지는 다결정 실리콘 박막을 형성할 수 있다.
한편, 미설명부호 130은 후술하는 전원 인가부를 의미한다.
도 3은 본 발명에 따른 다결정 실리콘 박막 제조장치의 전체적인 구성도의 일례이다.
도 3을 참조하면, 본 발명에 따른 다결정 실리콘 박막 제조장치(100)는 챔버(110), 상기 챔버(110) 내의 하부에 설치되는 기판 스테이지(120), 상기 챔버(110) 내의 상부에 설치되는 전원 인가부(130)를 포함하며, 상기 기판 지지부(120)와 상기 전원 인가부(130)는 대향되도록 설치된다.
또한, 상기 다결정 실리콘 박막 제조장치(100)는 상기 챔버(110)의 내부에 설치되는 얼라인 체크 유닛(140)을 더 포함할 수 있다.
상기 챔버(110)는 다결정 실리콘 박막 제조공정이 진행되도록 내부에 밀폐된 공정진행공간을 제공한다.
상기 기판 스테이지(120)는 로딩되는 기판(50)에 다결정 실리콘 박막 제조공정이 진행 가능하도록 기판(50)을 정확한 위치에 정렬 및 고정시키기 위한 장치이다.
이때, 상기 기판 스테이지(120)의 상면에는 로딩되는 기판(50)이 위치하게 되며, 상기 기판(50)은 상술한 바와 같은 비정질 실리콘막, 절연막 및 도전층을 포함한다.
또한, 상기 기판 스테이지(120)는 그 상면으로 노출되도록 형성되는 하나 또는 다수개의 흡착홀을 포함할 수 있다.
상기 흡착홀은 진공라인(151)을 매개로 진공 유닛(150)과 연결되며, 상기 진공 유닛(150)은 상기 진공라인(151)을 통하여 상기 흡착홀에 상기 기판 스테이지(120)의 상면에 위치하는 상기 기판(50)을 흡착 고정하기 위한 진공을 제공한다.
상기 전원 인가부(130)는 상기 기판 스테이지(120)에 정렬 및 고정된 기판(50)의 도전성 박막에 전원을 인가하는 장치로서, 상기 챔버(110) 내의 상부에 설치되는 전극 이동 유닛(131) 및 상기 전극 이동 유닛(131)에 설치되는 전극단자(135)를 포함하여 이루어질 수 있다.
상기 전극 이동 유닛(131)은 상기 챔버(110) 내의 상부에 고정되는 실린더(132), 상기 실린더(132)에 결합하여 일정 거리로 왕복 이동 가능한 피스톤(133) 및 상기 피스톤(133)과 연결되어 설치되는 전극 홀더(134)를 포함하며, 상기 전극 홀더(134)는 상기 피스톤(133)과 일체로 형성되는 평판일 수 있다.
상기 전극단자(135)는 상기 기판(50)의 도전성 박막에 전원을 인가할 수 있도록, 상기 전극 홀더(134)의 상기 기판 지지부(120)와 대향되는 면인 하부면에 설치된다.
또한, 상기 전극단자(135)는 서로 다른 극성을 갖는 제1전극단자(136) 및 제2전극단자(137)가 곡선형 전극단자 형상으로 설치되며, 전원라인(161)을 매개로 전원 공급 유닛(160)에 전기적으로 연결된다.
이때, 상술한 바와 같이, 제1전극단자(136) 및 제2전극단자(137)가 곡선형으로 형성됨에 있어서, 제1전극단자(136) 및 제2전극단자(137) 사이의 간격은 외곽영역에서의 간격이 중심영역에서의 간격보다 크게 형성된다.
상기 전원 공급 유닛(160)은 상기 전원라인(161)을 통하여 상기 전극단자(135)에 상기 기판(50)의 도전성 박막에 인가하기 위한 전원을 공급한다.
상기 얼라인 체크 유닛(140)은 상기 기판 스테이지(120)와 상기 기판(50)의 정렬 상태를 외부에서 확인 가능하도록 모니터링하는 장치로서, 상기 챔버(110)의 내측 벽에 설치될 수 있다.
물론, 상기 얼라인 체크 유닛(140)은 상기 기판 스테이지(120)와 상기 기판(50)의 정렬 상태를 모니터링할 수 있도록, 상기 챔버(110)의 내부 어디에도 설치될 수 있다.
또한, 상기 얼라인 체크 유닛(140)은 상기 기판(50)에 전원을 인가하기 위해 상기 전극단자(135)가 기판(50)과 접촉하는 경우, 상기 기판(50)과 상기 전극단자(135) 간의 정렬 상태도 모니터링할 수 있다.
따라서, 상기 얼라인 체크 유닛(140)은 정렬 상태를 확인하기 위해 미리 설정된 위치, 예를 들면, 상기 기판(50)의 모서리들을 각각 모니터링 하도록 설치된다.
뿐만 아니라, 상기 얼라인 체크 유닛(140)은 상기 기판 스테이지(120)와 상기 기판(50)의 정렬 상태 및 상기 기판(50)과 상기 전극단자(135)의 정렬 상태 이외에도 결정화 공정이 진행되는 전 과정을 모니터링할 수도 있다.
다만, 본 발명은 제1전극단자(136) 및 제2전극단자(137)가 곡선형으로 형성됨에 있어서, 제1전극단자(136) 및 제2전극단자(137) 사이의 간격은 외곽영역에서의 간격이 중심영역에서의 간격보다 크게 형성되는 것을 특징으로 하며, 따라서, 본 발명에서는 다결정 실리콘 박막 제조장치의 구성 및 형상을 제한하는 것은 아니다.
이상, 본 발명은 도시된 실시예를 참고로 설명하였으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 그러므로 본 발명의 범위는 첨부된 특허청구의 범위와 이와 균등한 것들에 의해 정해져야 한다.
100: 다결정 실리콘 박막 제조장치 110: 챔버
120: 기판 스테이지 130: 전원 인가부
135: 전극 단자
140: 얼라인 체크 유닛 150: 진공 유닛
151: 진공 라인 160: 전원 공급 유닛
120: 기판 스테이지 130: 전원 인가부
135: 전극 단자
140: 얼라인 체크 유닛 150: 진공 유닛
151: 진공 라인 160: 전원 공급 유닛
Claims (20)
- 삭제
- 도전층에 전원을 인가하는 전극단자를 포함하는 전원 인가부를 포함하는 전계 인가 장치에 있어서,
상기 전극단자는 곡선형이고,
상기 전극단자는 제1전극단자 및 제2전극단자를 포함하고,
상기 제1전극단자와 상기 제2전극단자 사이의 간격은 외곽영역에서의 간격이 중심영역에서의 간격보다 큰 것을 특징으로 하는 전계 인가 장치. - 도전층에 전원을 인가하는 전극단자를 포함하는 전원 인가부를 포함하는 전계 인가 장치에 있어서,
상기 전극단자는 곡선형이고,
상기 전극단자는 제1전극단자 및 제2전극단자를 포함하고,
상기 제1전극단자와 상기 제2전극단자 사이의 간격은 중심영역에서 외곽영역으로 갈수록 넓어지는 것을 특징으로 하는 전계 인가 장치. - 제 2 항 또는 제 3 항에 있어서,
상기 중심영역 및 상기 외곽영역은 상기 전극단자의 길이방향을 기준으로 정의되는 것을 특징으로 하는 전계 인가 장치. - 제 2 항 또는 제 3 항에 있어서,
상기 기판은 비정질 실리콘막을 더 포함하는 것을 특징으로 하는 전계 인가 장치. - 제 2 항 또는 제 3 항에 있어서,
상기 제1전극단자와 상기 제2전극단자는 상기 전극단자의 길이방향을 기준으로 상호 좌우 대칭하는 것을 특징으로 하는 전계 인가 장치. - 제 2 항 또는 제 3 항에 있어서,
상기 제1전극단자와 상기 제2전극단자 각각은 상기 전극단자의 폭방향을 기준으로 상하 대칭하는 것을 특징으로 하는 전계 인가 장치. - 삭제
- 도전층에 전원을 인가하는 전극단자를 포함하는 전원 인가부를 포함하는 전계 인가 장치에 있어서,
상기 전극단자는 곡선형이고,
상기 도전층의 중심영역의 두께는 외곽영역 두께보다 얇게 형성되는 것을 특징으로 하는 전계 인가 장치. - 제 2 항 또는 제 3 항에 있어서,
상기 전계 인가 장치는 다결정 실리콘 박막 제조장치인 것을 특징으로 하는 전계 인가 장치. - 챔버;
상기 챔버 내에 설치되고, 도전층을 포함하는 기판이 위치하는 기판 스테이지; 및
상기 도전층에 전원을 인가하는 전극단자를 포함하는 전원 인가부를 포함하고,
상기 전극단자는 제1전극단자 및 제2전극단자로 이루어지고,
상기 제1전극단자와 상기 제2전극단자 사이의 간격은 외곽영역에서의 간격이 중심영역에서의 간격보다 큰 것을 특징으로 하는 전계 인가 장치. - 제 11 항에 있어서,
상기 제1전극단자와 상기 제2전극단자 사이의 간격은 중심영역에서 외곽영역으로 갈수록 넓어지는 것을 특징으로 하는 전계 인가 장치. - 제 11 항에 있어서,
상기 제1전극단자 및 상기 제2전극단자는 곡선형인 것을 특징으로 하는 전계 인가 장치. - 제 11 항에 있어서,
상기 중심영역 및 상기 외곽영역은 상기 전극단자의 길이방향을 기준으로 정의되는 것을 특징으로 하는 전계 인가 장치. - 제 11 항에 있어서,
상기 기판은 비정질 실리콘막을 더 포함하는 것을 특징으로 하는 전계 인가 장치. - 제 11 항에 있어서,
상기 제1전극단자와 상기 제2전극단자는 상기 전극단자의 길이방향을 기준으로 상호 좌우 대칭하는 것을 특징으로 하는 전계 인가 장치. - 제 11 항에 있어서,
상기 제1전극단자와 상기 제2전극단자 각각은 상기 전극단자의 폭방향을 기준으로 상하 대칭하는 것을 특징으로 하는 전계 인가 장치. - 삭제
- 제 11 항에 있어서,
상기 도전층의 중심영역의 두께는 외곽영역 두께보다 얇게 형성되는 것을 특징으로 하는 전계 인가 장치. - 제 11 항에 있어서,
상기 전계 인가 장치는 다결정 실리콘 박막 제조장치인 것을 특징으로 하는 전계 인가 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100092882A KR101088877B1 (ko) | 2010-09-24 | 2010-09-24 | 다결정 실리콘 박막 제조장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100092882A KR101088877B1 (ko) | 2010-09-24 | 2010-09-24 | 다결정 실리콘 박막 제조장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101088877B1 true KR101088877B1 (ko) | 2011-12-07 |
Family
ID=45505488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100092882A KR101088877B1 (ko) | 2010-09-24 | 2010-09-24 | 다결정 실리콘 박막 제조장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101088877B1 (ko) |
-
2010
- 2010-09-24 KR KR1020100092882A patent/KR101088877B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8878186B2 (en) | Semiconductor device and display apparatus | |
| CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| TWI322446B (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| US20100176399A1 (en) | Back-channel-etch type thin-film transistor, semiconductor device and manufacturing methods thereof | |
| KR100946809B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| US8603869B2 (en) | Method of fabricating thin film transistor having amorphous and polycrystalline silicon | |
| TW200401366A (en) | Thin-film semiconductor device, manufacturing method of the same and image display apparatus | |
| JP5475250B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100796592B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR101088877B1 (ko) | 다결정 실리콘 박막 제조장치 | |
| KR101763414B1 (ko) | 박막 트랜지스터 및 그것을 구비한 평판 표시 장치 | |
| KR101088878B1 (ko) | 다결정 실리콘 박막 제조장치 | |
| US6512270B2 (en) | Thin film transistor substrate and process for producing the same | |
| US20140252349A1 (en) | Thin film transistor | |
| KR101147418B1 (ko) | 다결정 실리콘 박막 제조 장치 및 방법 | |
| KR101155605B1 (ko) | 다결정 실리콘 박막 제조장치 | |
| KR100543002B1 (ko) | 블랙 매트릭스를 포함하는 박막 트랜지스터 및 이 박막트랜지스터에 사용되는 다결정 실리콘의 제조 방법 | |
| KR101009432B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| WO2009066943A1 (en) | Thin film transistor and fabricating method of the same | |
| WO2008032917A1 (en) | Crystallization method of amorphous silicon layer and manufacturing method of thin film transistor using the same | |
| KR101075261B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR20110074327A (ko) | 다결정 실리콘 박막 제조장치 및 제조방법 | |
| KR20070095043A (ko) | 표시 장치의 제조 방법 | |
| KR20090084239A (ko) | 다결정 실리콘 박막 제조장치 및 방법 | |
| KR101336455B1 (ko) | 결정화용 구조물, 이를 이용한 결정화 방법, 반도체 활성층형성방법 및 박막트랜지스터 형성방법 이를 이용한 박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141015 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151125 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170928 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |