KR101075683B1 - Method for manufacturing printed circuit board - Google Patents

Abstract

본 발명은 인쇄회로기판 제조 방법을 제공한다. 본 발명에 따른 인쇄회로기판 제조 방법은 동박 적층판을 준비하는 단계, 동박 적층판에 요철부를 갖는 절연 구조물을 형성하는 단계, 요철부를 매립시키면서 절연 구조물을 덮는 금속막을 형성하는 단계, 그리고 정전류 밀도에 비해 역전류 밀도가 큰 공정 조건을 가지는 역전류 전해 도금 공정으로 상기 금속막을 평탄화하는 단계를 포함한다.The present invention provides a method for manufacturing a printed circuit board. The printed circuit board manufacturing method according to the present invention comprises the steps of preparing a copper foil laminated plate, forming an insulating structure having an uneven portion in the copper foil laminated plate, forming a metal film covering the insulating structure while filling the uneven portion, and reversed compared to the constant current density And planarizing the metal film by a reverse current electrolytic plating process having a high flow density process condition.

인쇄회로기판, 회로 배선, 평탄화, 전해도금, 역전류 전해도금, Printed circuit board, circuit wiring, planarization, electroplating, reverse current electroplating,

Description

인쇄회로기판 제조 방법{METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARD}Printed Circuit Board Manufacturing Method {METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARD}

본 발명은 인쇄회로기판 제조 방법에 관한 것으로, 보다 상세하게는 높은 신뢰성의 금속 패턴을 갖는 인쇄회로기판을 제조하는 방법에 관한 것이다.The present invention relates to a method of manufacturing a printed circuit board, and more particularly, to a method of manufacturing a printed circuit board having a metal pattern of high reliability.

최근 반도체 집적회로 칩(IC)의 디자인 룰이 고집적화됨에 따라, 반도체 집적회로 칩의 패키징을 위한 패키지 기판 또한 고집적화가 진행되고 있다. 이에 따라, 인쇄회로기판(PCB)의 소형화 및 경박화됨으로써, 상기 인쇄회로기판에 형성되는 금속 배선들의 파인 피치(fine pitch)화가 진행되고 있다.As the design rules of semiconductor integrated circuit chips (ICs) have recently been highly integrated, package substrates for packaging semiconductor integrated circuit chips have also been highly integrated. Accordingly, miniaturization and thinning of a printed circuit board (PCB) have resulted in fine pitch of metal wires formed on the printed circuit board.

일반적으로 패키지 기판에 파인 피치의 금속 배선을 형성하는 방법으로는 세미어디티브(Semi-Additive) 공정 및 세미어디티브 공정에 트렌치 공법을 부가한 공정이 널리 사용된다. 그러나, 상술한 공정들은 다음과 같은 문제점들이 있다.In general, as a method of forming a fine pitch metal wiring on a package substrate, a process in which a trench method is added to a semi-additive process and a semi-additive process is widely used. However, the above processes have the following problems.

먼저, 세미어디티브 공정을 수행하는 경우에는 소위 플래시 식각(flash etching)으로 불리는 습식 식각 공정으로 회로 배선을 형성한다. 이 경우, 상기 회로 배선에 언더컷(undercut)이 발생하게 되므로, 회로 배선의 신뢰성이 저하된다. 또한, 상기 세미어디티브 공정에 트렌치 공법을 부가하는 공정은 동박 적층판 상에 요철부를 갖는 절연패턴 구조물을 제공하고, 상기 절연패턴 구조물을 덮는 금속막 을 형성한 후 상기 금속막을 평탄화시킴으로써, 인쇄회로기판의 회로 배선을 형성한다. 그러나, 인쇄회로기판은 에폭시 수지 계열의 물질을 베이스 기판으로 사용하므로 기계적인 강도가 약하다. 이에 따라, 기계적 연마장치로 평탄화 공정을 수행하는 경우에는 인쇄회로기판의 물리적인 손상이 발생되고, 식각액을 이용한 전면 식각 방식으로 상기 평탄화 공정을 수행하는 경우에는 배선 형성 영역과 그 이외의 영역 간에 식각속도 차이가 발생하여, 불균일한 평탄도를 갖는 결과물이 형성된다.First, when the semi-additive process is performed, the circuit wiring is formed by a wet etching process called flash etching. In this case, an undercut occurs in the circuit wiring, so that the reliability of the circuit wiring is lowered. In addition, the step of adding a trench method to the semi-additive process is to provide an insulating pattern structure having a concave-convex portion on the copper foil laminated plate, to form a metal film covering the insulating pattern structure, and then planarize the metal film, a printed circuit board To form a circuit wiring. However, the printed circuit board has a weak mechanical strength because it uses an epoxy resin-based material as a base substrate. Accordingly, when the planarization process is performed by a mechanical polishing apparatus, physical damage of the printed circuit board occurs, and when the planarization process is performed by the front etching method using an etchant, an etching is performed between the wiring formation region and other regions. Speed differences occur, resulting in products with non-uniform flatness.

본 발명이 해결하고자 하는 과제는 높은 신뢰성을 갖는 인쇄회로기판 제조 방법을 제공하는 것에 있다.The problem to be solved by the present invention is to provide a printed circuit board manufacturing method having a high reliability.

본 발명이 해결하고자 하는 과제는 회로 배선 형성을 위한 평탄화 공정을 효과적으로 수행할 수 있는 인쇄회로기판 제조 방법을 제공하는 것에 있다. An object of the present invention is to provide a printed circuit board manufacturing method that can effectively perform the planarization process for forming circuit wiring.

본 발명이 해결하고자 하는 과제는 회로 배선 형성시 언더컷의 발생을 방지하여, 회로 배선의 신뢰성을 향상시킨 인쇄회로기판 제조 방법을 제공하는 것에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a printed circuit board which prevents the occurrence of undercut when forming the circuit wiring and improves the reliability of the circuit wiring.

본 발명에 따른 도전성 패턴 형성 방법은 동박 적층판을 준비하는 단계, 상기 동박 적층판에 요철부를 갖는 절연 구조물을 형성하는 단계, 상기 요철부를 매립시키면서 상기 절연 구조물을 덮는 금속막을 형성하는 단계, 그리고 역전류 전해 도금 공정으로 상기 금속막을 평탄화하는 단계를 포함한다.The conductive pattern forming method according to the present invention comprises the steps of preparing a copper foil laminated plate, forming an insulating structure having an uneven portion in the copper foil laminated plate, forming a metal film covering the insulating structure while filling the uneven portion, and reverse current electrolysis Planarizing the metal film by a plating process.

본 발명의 실시예에 따르면, 상기 역전류 전해 도금 공정은 상기 역전류 밀도가 상기 정전류 밀도에 비해 큰 조건으로 전해 도금 공정을 진행하는 식각 공정 구간, 그리고 상기 정전류 밀도가 상기 역전류 밀도에 비해 큰 조건으로 전해 도금 공정을 진행하는 증착 공정 구간을 포함할 수 있다According to an embodiment of the present invention, the reverse current electroplating process is an etching process for performing the electroplating process under the condition that the reverse current density is greater than the constant current density, and the constant current density is greater than the reverse current density Conditions may include a deposition process section for performing an electroplating process.

본 발명의 실시예에 따르면, 상기 역전류 전해 도금 공정은 전류가 흐르지 않는 조건으로 전해 도금 공정을 수행하는 확산 공정 구간을 더 포함할 수 있다.According to an embodiment of the present invention, the reverse current electroplating process may further include a diffusion process section for performing the electroplating process under the condition that no current flows.

본 발명의 실시예에 따르면, 상기 식각 공정 구간, 상기 확산 공정 구간, 그리고 상기 증착 공정 구간은 하나의 공정 사이클을 이루며, 상기 공정 사이클을 적어도 1회 이상 반복되어 진행될 수 있다.According to an embodiment of the present invention, the etching process section, the diffusion process section, and the deposition process section form one process cycle, the process cycle may be repeated at least one or more times.

본 발명의 실시예에 따르면, 상기 금속막을 평탄화하는 단계는 상기 요철부의 철부 상부면이 노출될때까지 상기 금속막을 식각하도록 조절되며, 상기 철부의 상부면과 상기 금속 패턴의 상부면은 평탄한 평면을 이룰 수 있다.According to an embodiment of the present invention, the planarizing of the metal film is controlled to etch the metal film until the upper surface of the convex portion of the convex portion is exposed, and the upper surface of the convex portion and the upper surface of the metal pattern form a flat plane. Can be.

본 발명의 실시예에 따르면, 상기 금속막을 평탄화하는 단계는 구리(Cu), 황산(H2SO4), 염산(HCl) 및 과산화수소(H2O2) 중 적어도 어느 하나를 포함하는 도금액을 조성하는 단계, 그리고 상기 금속막이 형성된 결과물을 상기 도금액에 침지시키는 단계를 포함할 수 있다.According to an embodiment of the present invention, the planarizing of the metal layer may include forming a plating solution including at least one of copper (Cu), sulfuric acid (H 2 SO 4), hydrochloric acid (HCl), and hydrogen peroxide (H 2 O 2), and the metal. It may include the step of immersing the resultant film formed in the plating liquid.

본 발명의 실시예에 따르면, 상기 정전류 및 상기 역전류의 비는 1:5 내지 1:100일 수 있다.According to an embodiment of the present invention, the ratio of the constant current and the reverse current may be 1: 5 to 1: 100.

본 발명의 실시예에 따르면, 상기 구리, 상기 황산, 그리고 상기 염산 농도는 20g/L 내지 200g/L, 20g/L 내지 200g/L, 그리고 20g/L 내지 80g/L으로 조절될 수 있다. According to an embodiment of the present invention, the copper, the sulfuric acid, and the hydrochloric acid concentration may be adjusted to 20g / L to 200g / L, 20g / L to 200g / L, and 20g / L to 80g / L.

본 발명에 따른 인쇄회로기판 제조 방법은 역전류 전해 도금 공정으로 금속막을 평탄화시켜 인쇄회로기판의 회로 배선을 형성한다. 이에 따라, 본 발명은 금속막의 평탄화 공정시 회로 배선 영역과 그 이외의 영역의 평탄 불균형을 해소하여, 다층형 구조의 인쇄회로기판의 신뢰성을 향상시킬 수 있다.In the method of manufacturing a printed circuit board according to the present invention, the metal film is planarized by a reverse current electroplating process to form circuit wiring of the printed circuit board. Accordingly, the present invention can solve the unevenness of the circuit wiring region and other regions in the planarization process of the metal film, thereby improving the reliability of the printed circuit board of the multilayer structure.

본 발명에 따른 인쇄회로기판 제조 방법은 역전류 전해 도금 공정으로 금속막을 평탄화시킴으로써, 습식 식각 공정으로 회로 배선 형성시 발생되는 금속 패턴의 언더컷 현상을 방지할 수 있다. 이에 따라, 본 발명은 높은 신뢰성의 회로 배선을 갖는 인쇄회로기판을 제조할 수 있다.In the method of manufacturing a printed circuit board according to the present invention, the metal film is planarized by a reverse current electroplating process, thereby preventing the undercut phenomenon of the metal pattern generated when the circuit wiring is formed by the wet etching process. Accordingly, the present invention can manufacture a printed circuit board having a high reliability circuit wiring.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. The embodiments may be provided to make the disclosure of the present invention complete, and to fully inform the scope of the invention to those skilled in the art. Like reference numerals refer to like elements throughout the specification.

본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 단계는 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. It is to be understood that the terms 'comprise', and / or 'comprising' as used herein may be used to refer to the presence or absence of one or more other components, steps, operations, and / Or additions.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예에 따른 인쇄회로기판 제조 방법을 상세히 설명한다. Hereinafter, a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 인쇄회로기판 제조 방법을 보여주는 순서도이고, 도 2 내지 도 6은 본 발명의 실시예에 따른 인쇄회로기판의 제조 과정들을 설명하기 위한 도면들이다. 그리고, 도 7은 본 발명에 따른 역전류 전해 도금 공정의 공정 조건의 일 예를 보여주는 도면이고, 도 8은 본 발명에 따른 역전류 전해 도금 공정의 공정 조건의 다른 예를 설명하기 위한 도면이다.1 is a flowchart illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention, and FIGS. 2 to 6 are views for explaining manufacturing processes of the printed circuit board according to the exemplary embodiment of the present invention. And, Figure 7 is a view showing an example of the process conditions of the reverse current electrolytic plating process according to the present invention, Figure 8 is a view for explaining another example of the process conditions of the reverse current electrolytic plating process according to the present invention.

도 1 및 도 2를 참조하면, 동박 적층판(110)을 준비할 수 있다(S110). 상기 동박 적층판(110)을 준비하는 단계는 베이스 기판(112)을 준비하는 단계 및 상기 베이스 기판(112)에 동박층(114)을 형성하는 단계를 포함할 수 있다. 상기 베이스 기판(112)는 에폭시 수지 계열의 물질로 이루어지고, 상기 동박층(114)을 구리(Cu)를 포함하는 물질로 이루어질 수 있다.1 and 2, a copper foil laminate 110 may be prepared (S110). Preparing the copper foil laminate 110 may include preparing a base substrate 112 and forming a copper foil layer 114 on the base substrate 112. The base substrate 112 may be made of an epoxy resin-based material, and the copper foil layer 114 may be made of a material including copper (Cu).

도 1 및 도 3을 참조하면, 동박 적층판(110) 상에 절연패턴 구조물(120)을 형성할 수 있다(S120). 일 예로서, 상기 동박 적층판(110) 상에 임프린트 방식으로 요철부(122)를 갖는 절연패턴 구조물(120)을 형성할 수 있다. 상기 요철부(122)는 철부(122a) 및 요부(122b)를 포함할 수 있다. 상기 철부(122a) 및 상기 요부(122b)에 의해 상기 절연패턴 구조물(120)에는 트렌치(trench) 및 홀(hole)이 형성될 수 있다. 상기 트렌치 및 상기 홀은 인쇄회로기판의 회로 배선이 형성되기 위한 공간을 정의할 수 있다. 다른 예로서, 상기 절연패턴 구조물(120)을 형성하는 단계는 상기 동박 적층판(110)을 콘포말(conformal)하게 덮는 절연막을 형성한 후 상기 절연막에 상기 요철부(122)를 형성하는 단계를 차례로 수행하여 이루어질 수 있다.1 and 3, an insulating pattern structure 120 may be formed on the copper foil laminate 110 (S120). As an example, the insulating pattern structure 120 having the uneven parts 122 may be formed on the copper foil laminate 110 by an imprint method. The uneven portion 122 may include a convex portion 122a and a concave portion 122b. Trenchs and holes may be formed in the insulating pattern structure 120 by the convex portions 122a and the recesses 122b. The trench and the hole may define a space for forming the circuit wiring of the printed circuit board. As another example, the forming of the insulating pattern structure 120 may include forming an insulating film that conformally covers the copper foil laminate 110, and then forming the uneven parts 122 in the insulating film. It can be done by doing.

도 1 및 도 4를 참조하면, 절연패턴 구조물(120)을 덮는 금속막(130)을 형성 할 수 있다(S130). 일 예로서, 상기 금속막(130)을 형성하는 단계는 상기 절연패턴 구조물(120)이 형성된 결과물에 대해 도금 공정을 수행하여 이루어질 수 있다. 예컨대, 상기 금속막(130)을 형성하는 단계는 무전해 도금 공정을 수행하는 단계를 포함할 수 있다. 또는, 다른 예로서, 상기 금속막(130)을 형성하는 단계는 상기 절연패턴 구조물(120)이 형성된 결과물에 대해 소정의 박막 형성 공정을 수행하여 이루어질 수 있다. 상기 박막 형성 공정은 화학적 기상 증착 공정, 물리적 기상 증착 공정, 그리고 원자층 증착 공정 중 어느 하나를 수행하여 이루어질 수 있다. 한편, 상기 금속막(130)은 다양한 도전성 물질로 이루어질 수 있다. 예컨대, 상기 금속막(130)은 구리(Cu)를 포함하는 물질로 형성될 수 있다. 또는, 상기 금속막(130)은 금(Au), 은(Ag), 니켈(Ni), 티타늄(Ti), 그리고 마그네슘(Mg) 중 적어도 어느 하나의 금속 물질로 형성될 수도 있다. 한편, 상기 절연패턴 구조물(120)에는 요철부(122)가 형성되어 있으므로, 상기 요철부(122)를 덮는 상기 금속막(130)의 상부면은 불균일한 면을 이룰 수 있다. 즉, 상기 요철부(122)의 요부(122b) 영역 상에 형성되는 금속막(130)은 오목한 면을 이루게 될 수 있다. 1 and 4, a metal film 130 covering the insulating pattern structure 120 may be formed (S130). As an example, the forming of the metal layer 130 may be performed by performing a plating process on the resultant product on which the insulating pattern structure 120 is formed. For example, the forming of the metal layer 130 may include performing an electroless plating process. Alternatively, as another example, the forming of the metal layer 130 may be performed by performing a predetermined thin film forming process on the resultant product on which the insulating pattern structure 120 is formed. The thin film formation process may be performed by performing any one of a chemical vapor deposition process, a physical vapor deposition process, and an atomic layer deposition process. The metal layer 130 may be made of various conductive materials. For example, the metal layer 130 may be formed of a material including copper (Cu). Alternatively, the metal layer 130 may be formed of at least one metal material of gold (Au), silver (Ag), nickel (Ni), titanium (Ti), and magnesium (Mg). Meanwhile, since the uneven part 122 is formed in the insulating pattern structure 120, an upper surface of the metal film 130 covering the uneven part 122 may form a non-uniform surface. That is, the metal film 130 formed on the recessed portion 122b of the uneven portion 122 may have a concave surface.

도 1, 도 5a, 도 5b, 그리고 도 7을 참조하면, 역전류 전해 도금 공정(back current electro plating process)을 수행하여, 금속막(130)을 평탄화할 수 있다(S140). 예컨대, 소정의 도금액을 준비할 수 있다. 상기 도금액은 구리(Cu), 황산(H2SO4), 염산(HCl), 그리고 과산화수소(H2O2)를 포함하는 용액일 수 있다. 상기 구리, 황산, 그리고 염산의 농도는 20g/L 내지 200g/L, 20g/L 내지 200g/L, 그리고 20g/L 내지 80g/L으로 조절될 수 있다. 상기 과산화수소(H2O2)는 상대적으로 소량 이 첨가될 수 있다. 제조된 도금액은 소정의 도금조(미도시됨)에 수용될 수 있다.1, 5A, 5B, and 7, the metal film 130 may be planarized by performing a back current electroplating process (S140). For example, a predetermined plating liquid can be prepared. The plating solution may be a solution containing copper (Cu), sulfuric acid (H 2 SO 4), hydrochloric acid (HCl), and hydrogen peroxide (H 2 O 2). The concentrations of copper, sulfuric acid, and hydrochloric acid may be adjusted to 20 g / L to 200 g / L, 20 g / L to 200 g / L, and 20 g / L to 80 g / L. The hydrogen peroxide (H 2 O 2) may be added in a relatively small amount. The prepared plating liquid may be accommodated in a predetermined plating bath (not shown).

상기 도금조에 상기 금속막(130)이 형성된 결과물을 침지시킨 후 소정의 공정 조건으로 역전류 전해 도금 공정을 수행할 수 있다. 예컨대, 역전류 전해 도금 공정은 식각 공정 구간(t1), 확산 공정 구간(t2), 그리고 증착 공정 구간(t3)을 포함할 수 있다. 상기 식각 공정 구간(t1)은 역전류 밀도가 정전류 밀도에 비해 큰 경우로 전해 도금 공정이 진행되는 구간으로서, 이 구간에서는 상기 금속막(130)에 대한 식각률이 상기 금속막(130)에 대한 도금 형성률에 비해 우세할 수 있다. 이에 따라, 상기 식각 공정 구간(t1)은 상기 금속막(130)의 전면에 대해 식각이 진행되게 되어, 상기 금속막(130)을 평탄화시킬 수 있다. 상기 확산 공정 구간(t2)은 전류가 제공되지 않는 상태로 전해 도금 공정이 진행되는 구간으로서, 이 구간에서는 구리(Cu^{2 +})의 농도가 도금액 자체에서의 구리(Cu^{2 +})의 농도와 동일하도록 조절될 수 있는 확산 시간이 제공될 수 있다. 그리고, 상기 증착 공정 구간(t3)은 정전류 밀도가 역전류 밀도에 비해 큰 조건으로 전해 도금 공정이 진행되는 구간으로서, 이 구간에서는 상기 금속막(130)에 대한 도금 형성률이 상기 금속막(130)에 대한 식각률에 비해 우세할 수 있다.After immersing the resultant in which the metal film 130 is formed in the plating bath, a reverse current electrolytic plating process may be performed under predetermined process conditions. For example, the reverse current electroplating process may include an etching process section t1, a diffusion process section t2, and a deposition process section t3. The etching process section t1 is a section in which the reverse current density is greater than the constant current density, and the electroplating process is performed. In this section, the etching rate of the metal film 130 is plated on the metal film 130. It can be superior to the formation rate. Accordingly, the etching process section t1 may be etched with respect to the entire surface of the metal film 130, thereby planarizing the metal film 130. As the diffusion process interval (t2) is a period in which the electrolytic plating process to the state in which the current is not provided in progress, the same as the concentration of copper (Cu ^{2 +)} in this period, the concentration of copper (Cu ^{2 +)} plating solution itself, A diffusion time can be provided that can be adjusted to In addition, the deposition process section t3 is a section in which the electrolytic plating process is performed under the condition that the constant current density is greater than the reverse current density, and in this section, the plating formation rate of the metal film 130 is the metal film 130. This may be superior to the etch rate for.

상기와 같은 식각, 확산 및 증착 공정 구간들(t1, t2, t3) 각각을 다양하게 조절하여, 상기 역전류 전해 도금 공정을 수행할 수 있다. 일 예로서, 도 7을 참조하면, 상기 역전류 전해 도금 공정은 식각 공정 구간(t1), 확산 공정 구간(t2) 및 증착 공정 구간(t3)이 차례로 진행되도록 조절될 수 있다. 이에 따라, 상기 식각 공정 구간(t1)에서는 상기 금속막(130)에 대한 식각이 이루어져, 동박 적층판(110) 상에는 도 5a에 도시된 바와 같이 절연패턴 구조물(120)을 노출시키는 금속패턴(132)이 형성될 수 있다. 상기 역전류 전해 도금 공정시 정전류와 역전류 세기의 비는 대략 1:5 내지 1:100으로 조절될 수 있다. 상술한 역전류 전해 도금 공정은 상기 절연패턴 구조물(120)의 철부(122a)의 상부면이 노출될 때까지 수행될 수 있다. 이때, 상기 절연패턴 구조물(120)의 요부(122b) 영역에 형성되는 상기 금속패턴(132)은 다소 과식각되어 오목한 상부면(133)을 이루게 된다. 그 후, 상기 확산 공정 구간(t2)이 진행되면 도금액 내 구리(Cu^{2 +})의 농도가 조절되고, 증착 공정 구간(t3)에서는 상기 금속패턴(132)의 오목한 상부면(133)에 대해 소정의 도금 공정이 수행되어, 도 5b에 도시된 바와 같이, 편평한 상부면(135)을 갖는 금속패턴(134)이 형성될 수 있다. 상기와 같은 전해 도금 공정은 대략 20초 내지 3600초 동안 수행될 수 있다. The reverse current electroplating process may be performed by variously adjusting each of the etching, diffusion, and deposition process sections t1, t2, and t3 as described above. For example, referring to FIG. 7, the reverse current electroplating process may be controlled to sequentially proceed with an etching process section t1, a diffusion process section t2, and a deposition process section t3. Accordingly, in the etching process section t1, the metal layer 130 is etched, and the metal pattern 132 exposing the insulating pattern structure 120 on the copper laminate 110 as shown in FIG. 5A. This can be formed. In the reverse current electroplating process, the ratio of the constant current and the reverse current intensity may be adjusted to be about 1: 5 to 1: 100. The reverse current electroplating process may be performed until the upper surface of the convex portion 122a of the insulating pattern structure 120 is exposed. In this case, the metal pattern 132 formed in the recess 122b of the insulating pattern structure 120 is slightly overetched to form a concave upper surface 133. Then, when the diffusion process interval (t2) is in progress that the concentration of the plating liquid in the copper (Cu ^{2 +)} is adjusted, the deposition process interval (t3) the predetermined on the concave upper surface 133 of the metal pattern (132) The plating process may be performed to form a metal pattern 134 having a flat upper surface 135 as shown in FIG. 5B. The electroplating process as described above may be performed for about 20 seconds to 3600 seconds.

한편, 본 발명의 일 예에서는 식각, 확산 및 증착 공정이 차례로 진행되는 공정 조건으로 전해 도금 공정을 수행하는 경우를 예로 들어 설명하였으나, 전해 도금 공정의 공정 조건은 다양하게 변경될 수 있다. 예컨대, 다른 예로서 도 8에 도시된 바와 같이, 역전류 전해 도금 공정은 식각, 확산 및 증착 공정을 포함하는 공정 사이클이 복수회 반복되는 공정 조건으로 역전류 전해 도금 공정을 수행할 수 있다. 이 경우 상기 역전류 전해 도금 공정은 보다 정밀하게 금속 패턴(134)의 평탄화 공정을 진행할 수 있다.Meanwhile, in the example of the present invention, the case in which the electroplating process is performed under the process conditions in which the etching, diffusion, and deposition processes are sequentially performed is described as an example. However, the process conditions of the electroplating process may be variously changed. For example, as shown in FIG. 8 as another example, the reverse current electroplating process may perform the reverse current electroplating process under process conditions in which a process cycle including an etching, diffusion, and deposition process is repeated a plurality of times. In this case, the reverse current electroplating process may proceed the planarization of the metal pattern 134 more precisely.

상술한 역전류 전해 도금 공정을 수행하여, 절연패턴 구조물(120)에 형성된 트렌치 및 홀 내부를 채우는 금속 패턴(134)이 형성되며, 형성된 금속 패턴(134)은 인쇄회로기판의 회로 배선(circuit line)으로 사용될 수 있다. 여기서, 상기 절연패턴 구조물(120)의 철부(122a) 상부면과 상기 금속 패턴(134)의 상부면은 서로 편평한 면(136)을 이룰 수 있다. 한편, 상기 금속 패턴(134)이 형성된 결과물(100)은 다층형 인쇄회로기판에서 적층된 낱장의 기판들 중 어느 하나의 단층 기판(100)을 이룰 수 있다.By performing the above-described reverse current electroplating process, a metal pattern 134 is formed to fill trenches and holes formed in the insulating pattern structure 120, and the formed metal pattern 134 is a circuit line of a printed circuit board. Can be used). The upper surface of the convex portion 122a of the insulating pattern structure 120 and the upper surface of the metal pattern 134 may form a flat surface 136. Meanwhile, the resultant 100 on which the metal pattern 134 is formed may form a single-layer substrate 100 of a plurality of substrates stacked on a multilayer printed circuit board.

도 1 및 도 6을 참조하면, 다층형 인쇄회로기판(200)을 제조할 수 있다(S150). 예컨대, 적어도 두 개 이상의 단층 기판들(100)을 적층시킬 수 있다. 여기서, 각각의 상기 단층 기판들(100)에 형성된 금속 패턴(134)은 서로 전기적으로 연결되도록 조절될 수 있다. 그리고, 상기 적층된 단층 기판들(100)을 압착 가공하여, 빌드업 방식의 다층형 인쇄회로기판(200)을 제조할 수 있다. 상기 단층 기판들(100) 사이에는 절연막 및 접착막으로 사용되는 박막들이 개재될 수 있다. 여기서, 앞서 살펴본 바와 같이, 각각의 단층기판들(100)에는 금속 패턴(134)과 절연패턴 구조물(120)이 편평한 면(136)을 이루게 되므로, 상기 단층기판들(100)의 접합 효율이 향상될 수 있다.1 and 6, the multilayered printed circuit board 200 may be manufactured (S150). For example, at least two single layer substrates 100 may be stacked. Here, the metal patterns 134 formed on the single layer substrates 100 may be adjusted to be electrically connected to each other. In addition, the stacked single layer substrates 100 may be compressed to manufacture a multilayered printed circuit board 200 of a build-up method. Thin films used as an insulating film and an adhesive film may be interposed between the single layer substrates 100. As described above, since the metal pattern 134 and the insulating pattern structure 120 form a flat surface 136 in each of the single layer substrates 100, the bonding efficiency of the single layer substrates 100 is improved. Can be.

상술한 바와 같이, 본 발명에 따른 인쇄회로기판 제조 방법은 역전류 전해 도금 공정으로 금속 패턴(134)을 형성할 수 있다. 이 경우, 상기 금속 패턴(134)의 상부면과 상기 절연패턴 구조물(120)의 상부면은 서로 균일한 평면을 이루게 되어,인쇄회로기판의 회로 배선의 전기 특성을 향상시킬 수 있다. 보다 구체적으로, 본 발명에 따른 인쇄회로기판 제조 방법은 역전류 전해 도금 공정으로 금속 패턴(134)을 형성하므로, 플래시 식각과 같은 습식식각 공정(wet etching process)을 수행하여 금속 패턴을 형성하는 경우에 비해, 언더컷(undercut)과 같은 금속 패턴의 변형을 방지할 수 있다. 이에 더하여, 기계적인 연마기를 이용한 평탄화 공정을 수행하여 금속 패턴을 형성하는 경우에 비해, 인쇄회로기판의 물리적인 손상을 줄이고, 평탄화 공정이 부산물의 발생을 감소시킬 수 있다. 이에 따라, 본 발명은 인쇄회로기판의 회로 배선으로 사용되는 금속 패턴(134)의 전기적인 신뢰성을 향상시킬 수 있다.As described above, in the method of manufacturing a printed circuit board according to the present invention, the metal pattern 134 may be formed by a reverse current electroplating process. In this case, the upper surface of the metal pattern 134 and the upper surface of the insulating pattern structure 120 form a uniform plane with each other, thereby improving the electrical characteristics of the circuit wiring of the printed circuit board. More specifically, in the method of manufacturing a printed circuit board according to the present invention, since the metal pattern 134 is formed by the reverse current electroplating process, the metal pattern is formed by performing a wet etching process such as flash etching. In comparison, it is possible to prevent deformation of metal patterns such as undercuts. In addition, compared to the case of forming a metal pattern by performing a planarization process using a mechanical polishing machine, the physical damage of the printed circuit board may be reduced, and the planarization process may reduce generation of by-products. Accordingly, the present invention can improve the electrical reliability of the metal pattern 134 used as the circuit wiring of the printed circuit board.

또한, 본 발명에 따른 인쇄회로기판 제조 방법은 역전류 전해 도금 공정을 수행하여 상기 금속막(130)을 평탄화하여, 상기 금속 패턴(134)의 상부면과 상기 절연패턴 구조물(120)의 상부면이 평탄한 평면을 이루도록 할 수 있다. 이에 따라, 본 발명은 종래의 식각액에 의한 습식 식각 공정 및 기계적인 연마기를 이용한 평탄화 공정에 비해, 인쇄회로기판의 물리적인 손상을 줄이고, 금속 배선에 언더컷이 발생되는 등의 문제점을 해결할 수 있어, 높은 신뢰성을 갖는 인쇄회로기판을 제조할 수 있다. 이에 더하여, 상기 단층 기판(100)을 복수개 적층시켜 접합하여 다층형 인쇄회로기판을 제조하는 경우, 각각의 단층 기판(100)의 상기 금속 패턴(134)의 상부면과 상기 절연패턴 구조물(120)의 상부면이 서로 평탄한 면(136)을 이루므로, 각각의 단층 기판(100)의 접합 효율이 향상될 수 있다. 이에 따라, 본 발명은 접합 신뢰성을 향상시킨 인쇄회로기판을 제조할 수 있다.In addition, in the method of manufacturing a printed circuit board according to the present invention, the metal film 130 is planarized by performing a reverse current electroplating process, so that an upper surface of the metal pattern 134 and an upper surface of the insulating pattern structure 120 are formed. This flat plane can be achieved. Accordingly, the present invention can reduce the physical damage of the printed circuit board, the undercut is generated in the metal wiring, compared to the conventional wet etching process using the etching solution and the planarization process using a mechanical polishing machine, A printed circuit board having high reliability can be manufactured. In addition, when a plurality of single layer substrates 100 are laminated and bonded to each other to manufacture a multilayer printed circuit board, an upper surface of the metal pattern 134 and the insulating pattern structure 120 of each single layer substrate 100 may be used. Since the upper surfaces of the surfaces 136 are flat to each other, the bonding efficiency of each single layer substrate 100 may be improved. Accordingly, the present invention can manufacture a printed circuit board with improved bonding reliability.

이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 단계으로 해석되어야 한다.The foregoing detailed description illustrates the present invention. It is also to be understood that the foregoing is illustrative and explanatory of preferred embodiments of the invention only, and that the invention may be used in various other combinations, modifications and environments. That is, changes or modifications may be made within the scope of the concept of the invention disclosed in this specification, the scope equivalent to the disclosed contents, and / or the skill or knowledge in the art. The foregoing embodiments are intended to illustrate the best mode contemplated for carrying out the invention and are not intended to limit the scope of the present invention to other modes of operation known in the art for utilizing other inventions such as the present invention, Various changes are possible. Accordingly, the detailed description of the invention is not intended to limit the invention to the disclosed embodiments. In addition, the appended claims should be construed as including steps in other embodiments.

도 1은 본 발명의 실시예에 따른 인쇄회로기판 제조 방법을 보여주는 순서도이다.1 is a flowchart illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.

도 2 내지 도 6은 본 발명의 실시예에 따른 인쇄회로기판의 제조 과정들을 설명하기 위한 도면들이다.2 to 6 are views for explaining the manufacturing process of a printed circuit board according to an embodiment of the present invention.

도 7은 본 발명에 따른 역전류 전해 도금 공정의 공정 조건의 일 예를 보여주는 도면이다.7 is a view showing an example of the process conditions of the reverse current electroplating process according to the present invention.

도 8은 본 발명에 따른 역전류 전해 도금 공정의 공정 조건의 다른 예를 설명하기 위한 도면이다.8 is a view for explaining another example of the process conditions of the reverse current electroplating process according to the present invention.

*도면의 주요 부분에 대한 부호 설명*Description of the Related Art [0002]

110 : 동박 적층판110: copper foil laminated sheet

112 : 베이스 기판112: base substrate

114 : 동박층114: copper foil layer

120 : 절연 구조물120: insulation structure

122 : 트렌치122: trench

124 : 홀124: hall

130 : 금속막130: metal film

132 : 배선 패턴132: wiring pattern

Claims (8)

동박 적층판을 준비하는 단계;Preparing a copper foil laminate; 상기 동박 적층판에 요철부를 갖는 절연 구조물을 형성하는 단계;Forming an insulating structure having irregularities on the copper foil laminate; 상기 요철부를 매립시키면서 상기 절연 구조물을 덮는 금속막을 형성하는 단계; 및Forming a metal film covering the insulating structure while filling the uneven portion; And 역전류 전해 도금 공정으로 상기 금속막을 평탄화하는 단계를 포함하는 인쇄회로기판 제조 방법.And planarizing the metal film by a reverse current electroplating process. 제 1 항에 있어서,The method of claim 1, 상기 역전류 전해 도금 공정은:The reverse current electroplating process is: 역전류 밀도가 정전류 밀도에 비해 큰 조건으로 전해 도금 공정을 진행하는 식각 공정 구간; 및An etching process section in which the electrolytic plating process is performed under the condition that the reverse current density is larger than the constant current density; And 상기 정전류 밀도가 상기 역전류 밀도에 비해 큰 조건으로 전해 도금 공정을 진행하는 증착 공정 구간을 포함하는 인쇄회로기판 제조 방법.Printed circuit board manufacturing method comprising a deposition process for performing the electroplating process under the condition that the constant current density is greater than the reverse current density. 제 2 항에 있어서,The method of claim 2, 상기 역전류 전해 도금 공정은 전류가 차단된 상태에서 전해 도금 공정을 수행하는 확산 공정 구간을 더 포함하는 인쇄회로기판 제조 방법.The reverse current electroplating process further comprises a diffusion process section for performing the electroplating process in a state in which the current is cut off. 제 3 항에 있어서,The method of claim 3, wherein 상기 식각 공정 구간, 상기 확산 공정 구간, 그리고 상기 증착 공정 구간은 하나의 공정 사이클을 이루며, 상기 공정 사이클을 적어도 1회 이상 반복되어 진행되는 인쇄회로기판 제조 방법.And the etching process section, the diffusion process section, and the deposition process section form one process cycle and repeat the process cycle at least one time. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 금속막을 평탄화하는 단계는 상기 요철부의 철부 상부면이 노출될때까지 상기 금속막을 식각하도록 조절되며,The planarizing of the metal film is controlled to etch the metal film until the upper surface of the convex portion of the uneven portion is exposed. 상기 철부의 상부면과 상기 금속 패턴의 상부면은 평탄한 평면을 이루는 인쇄회로기판 제조 방법.The upper surface of the convex portion and the upper surface of the metal pattern is a printed circuit board manufacturing method. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 금속막을 평탄화하는 단계는:The planarization of the metal film may include: 구리(Cu), 황산(H2SO4), 염산(HCl) 및 과산화수소(H2O2) 중 적어도 어느 하나를 포함하는 도금액을 제조하는 단계; 및Preparing a plating solution including at least one of copper (Cu), sulfuric acid (H 2 SO 4), hydrochloric acid (HCl), and hydrogen peroxide (H 2 O 2); And 상기 금속막이 형성된 결과물을 상기 도금액에 침지시키는 단계를 포함하는 인쇄회로기판 제조 방법.And immersing the resultant product in which the metal film is formed in the plating liquid. 제 2 항에 있어서,The method of claim 2, 상기 정전류 및 상기 역전류의 비는 1:5 내지 1:100인 인쇄회로기판 제조 방법.The ratio of the constant current and the reverse current is 1: 5 to 1: 100 printed circuit board manufacturing method. 제 6 항에 있어서,The method of claim 6, 상기 구리, 상기 황산, 그리고 상기 염산 농도는 20g/L 내지 200g/L, 20g/L 내지 200g/L, 그리고 20g/L 내지 80g/L으로 조절되는 인쇄회로기판 제조 방법.The copper, the sulfuric acid, and the hydrochloric acid concentration is adjusted to 20g / L to 200g / L, 20g / L to 200g / L, and 20g / L to 80g / L.

Images