JP2013070043A - Single-sided printed wiring board and manufacturing method therefor - Google Patents

Single-sided printed wiring board and manufacturing method therefor Download PDF

Info

Publication number
JP2013070043A
JP2013070043A JP2012193878A JP2012193878A JP2013070043A JP 2013070043 A JP2013070043 A JP 2013070043A JP 2012193878 A JP2012193878 A JP 2012193878A JP 2012193878 A JP2012193878 A JP 2012193878A JP 2013070043 A JP2013070043 A JP 2013070043A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
conductor layer
layer
sided printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012193878A
Other languages
Japanese (ja)
Other versions
JP6166879B2 (en
Inventor
Masahiro Nakayama
正裕 中山
Yuya Fukuda
裕哉 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daisho Denshi Co Ltd
Original Assignee
Daisho Denshi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daisho Denshi Co Ltd filed Critical Daisho Denshi Co Ltd
Priority to JP2012193878A priority Critical patent/JP6166879B2/en
Publication of JP2013070043A publication Critical patent/JP2013070043A/en
Application granted granted Critical
Publication of JP6166879B2 publication Critical patent/JP6166879B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a printed wiring board of higher definition than before by preventing abnormal deposition of a protection metal, and conduction between terminal conductor layers due to bridge phenomenon even if the space between terminal conductor layers is narrowed, when a protection metal coating layer is formed on the surface of the terminal conductor layer out of the conductor layer, in a single-sided printed wiring board where the conductor layer is patterned on one side of an insulation substrate.SOLUTION: In the single-sided printed wiring board where a conductor layer 12 is embedded on one surface (first surface) side of an insulation substrate 10, and a protection metal coating layer 14 is formed on the surface of a terminal conductor layer 12a out of the conductor layer, the terminal conductor layer is formed in a state where the surface is sinking from the first surface 10A of the insulation substrate. The sunken surface of the conductor layer is covered with a coating layer, and the surface of the coating layer is located substantially in flush with the first surface of the insulation substrate or below. Opening holes 13A and 13B are formed from the surface (second surface) 10B of the insulation substrate on the opposite side so as to reach the conductor layer in the insulation substrate.

Description

本発明は、各種電子・電気機器に使用されるプリント配線板、特に片面プリント配線板として、その端子部の導体パターンの高精細化を図ったプリント配線板に関するものである。   The present invention relates to a printed wiring board used for various electronic / electrical devices, and more particularly to a printed wiring board which is a single-sided printed wiring board and has a high-definition conductor pattern at its terminal portion.

片面プリント配線板（片面基板ともいう）は、板状もしくはシート状、フィルム状の絶縁基材の片面のみに、回路配線や端子部を構成するパターンで導体層を形成したものであり、両面に導体層パターンを形成した両面プリント配線板や、多層プリント配線板と比べて低コストで製造することができるため、回路パターンが比較的簡単なプリント配線板として広く使用されている。なお、片面プリント配線板における導体パターンを形成した面（パターン面）に対して反対側の面は、半導体チップや抵抗などの電子部品を搭載する実装面として使用されるのが通常であるが、マザーボード上に接続するための接続面として使用されることもある。一方、前述のパターン面にも、フリップチップ接続などによって半導体チップなどを直接的に接続、搭載することもある。   A single-sided printed wiring board (also referred to as a single-sided board) is a board-like, sheet-like, or film-like insulating base material on which a conductor layer is formed with a pattern that constitutes circuit wiring or terminal parts. Since it can be manufactured at a lower cost than a double-sided printed wiring board on which a conductor layer pattern is formed or a multilayer printed wiring board, the circuit pattern is widely used as a relatively simple printed wiring board. In addition, the surface on the opposite side to the surface (pattern surface) on which the conductor pattern is formed on the single-sided printed wiring board is usually used as a mounting surface for mounting electronic components such as semiconductor chips and resistors, Sometimes used as a connection surface for connection on a motherboard. On the other hand, a semiconductor chip or the like may be directly connected and mounted on the above-described pattern surface by flip chip connection or the like.

このような片面プリント配線板は、導体パターンが片面のみに形成されるため、本来は、両面プリント配線板と比較して高密度化することが困難ではあるが、微細なパターンを形成することができれば、両面プリント配線板と同程度近くまで高密度化が可能となることから、片面プリント配線板についても、従来より一層の導体パターン微細化が求められるようになっている。   In such a single-sided printed wiring board, since the conductor pattern is formed only on one side, it is originally difficult to increase the density compared to the double-sided printed wiring board, but a fine pattern can be formed. If possible, the density can be increased to nearly the same level as that of the double-sided printed wiring board. Therefore, further miniaturization of the conductor pattern has been required for the single-sided printed wiring board.

ところで従来のプリント配線板の製造方法、特に回路配線および端子部を構成するパターンの導体層を絶縁基材上に形成するための方法は、サブトラクティブ法、アディティブ法（フルアディティブ法、セミアディティブ法）に大別される。片面プリント配線板の場合は、コスト面などから、従来はサブトラクティブ法を適用することが多かったが、セミアディティブ法が、他の方法と比較して微細な導体パターンを精度良く形成することができるため、最近では、片面プリント配線板についても、微細なパターンが求められる場合にはセミアディティブ法が多用されるようになっている。   By the way, a conventional printed wiring board manufacturing method, in particular, a method for forming a circuit layer and a conductor layer having a pattern constituting a terminal portion on an insulating substrate is a subtractive method, an additive method (full additive method, semi-additive method). ). In the case of single-sided printed wiring boards, the subtractive method was often applied in the past because of cost and other reasons, but the semi-additive method can form fine conductor patterns with higher accuracy than other methods. For this reason, recently, the semi-additive method is frequently used for single-sided printed wiring boards when a fine pattern is required.

セミアディティブ法は、基本的には、例えば特許文献１に示されているように、絶縁材料からなる基材上に、無電解めっきによって銅などの薄質な金属層（シード層）を形成し、その上に導体パターンを反転したパターンでめっきレジスト層を形成した後、電解めっきによってレジスト層非形成部分に銅などの導体層を形成し、その後にめっきレジスト層を剥離除去し、さらに電解めっきによる導体層が形成されていない部分のシード層をフラッシュエッチングによって除去するものである。   In the semi-additive method, basically, a thin metal layer (seed layer) such as copper is formed by electroless plating on a base material made of an insulating material as disclosed in Patent Document 1, for example. Then, after forming a plating resist layer in a pattern in which the conductor pattern is inverted, a conductive layer such as copper is formed on the resist layer non-formed portion by electrolytic plating, and then the plating resist layer is peeled and removed, and further electrolytic plating is performed. The seed layer where the conductor layer is not formed is removed by flash etching.

このようなセミアディティブ法によって作製された片面プリント配線板における導体パターン形成部分の断面構造を、図１４（Ａ）に模式的に示す。導体層１２は、絶縁基材１０の上面のシード層１１に載った状態、すなわち絶縁基材１０の上面から突出した状態で形成されている。   FIG. 14A schematically shows a cross-sectional structure of a conductor pattern forming portion in a single-sided printed wiring board manufactured by such a semi-additive method. The conductor layer 12 is formed in a state of being placed on the seed layer 11 on the upper surface of the insulating base material 10, that is, in a state of protruding from the upper surface of the insulating base material 10.

ここで、セミアディティブ法を適用した場合、電解めっきにより導体層が形成されていない部分（隣り合う導体層１２の間のスペース）のシード層を、前述のようにフラッシュエッチングによって除去する必要がある。ここでフラッシュエッチングでは、実際には、導体層の間のシード層が除去されるだけではなく、図１４（Ｂ）に示しているように、導体層１２も若干エッチングされてしまう。そのため、導体層１２の幅、特に端子部における他の電子部品との接合のために有効な平坦部分の幅ＷＡが狭くなってしまう。したがってセミアディティブ法を適用した場合でも、ある程度以上は高密度、高精度の導体パターンを形成することが困難である。   Here, when the semi-additive method is applied, it is necessary to remove the seed layer in the portion where the conductor layer is not formed by electrolytic plating (the space between the adjacent conductor layers 12) by flash etching as described above. . Here, in the flash etching, actually, the seed layer between the conductor layers is not only removed, but also the conductor layer 12 is slightly etched as shown in FIG. 14B. Therefore, the width of the conductor layer 12, particularly the width WA of the flat portion effective for joining with other electronic components in the terminal portion, becomes narrow. Therefore, even when the semi-additive method is applied, it is difficult to form a conductor pattern with high density and high accuracy to some extent.

そこで最近では、回路配線や端子部の導体パターンを構成する導体層をプリプレグなどからなる絶縁基材の表面に埋め込んで、導体パターンの側の表面を平滑にしたプリント配線板が実用化されるようになっている。このようなプリント配線板は、例えば特許文献２あるいは特許文献３などに示されており、その断面構造の一例を図１５（Ａ）に示す。図１５（Ａ）において、導体パターンを構成する導体層１２は、絶縁基材１０の表面層に埋め込まれて、導体層１２の表面１２Ａは、絶縁基材１０の上面１０Ａとほぼ同一面とされている。   Therefore, recently, a printed wiring board in which a conductor layer constituting a conductor pattern of circuit wiring and a terminal portion is embedded in the surface of an insulating base material made of prepreg, etc., and the surface on the side of the conductor pattern is smoothed is put into practical use It has become. Such a printed wiring board is shown, for example, in Patent Document 2 or Patent Document 3, and an example of the cross-sectional structure is shown in FIG. In FIG. 15A, the conductor layer 12 constituting the conductor pattern is embedded in the surface layer of the insulating base material 10, and the surface 12A of the conductor layer 12 is substantially flush with the upper surface 10A of the insulating base material 10. ing.

図１５（Ａ）に示すような基板の製造方法は種々考えられているが、基本的にはサブトラクティブ法やセミアディティブ法などの任意の手法によって、支持体表面上に所定のパターンでその表面から突出する導体層を形成しておき、それを反転させて、導体層の側をプリプレグなどの比較的軟質な絶縁基材の表面に押し付ける（積層圧着する）ことによって、絶縁基材の表面層に導体層を押し込み、その後、支持体を任意の手法で除去するのが一般的である。このような工法について、以下この明細書では、平埋め法と称することとし、またこのようにして得られる基板を埋め込み基板と称することとする。   Various methods for manufacturing a substrate as shown in FIG. 15 (A) are conceived. Basically, the surface of the substrate is formed in a predetermined pattern on the surface of the support by an arbitrary method such as a subtractive method or a semi-additive method. The surface layer of the insulating base material is formed by forming a conductor layer protruding from the substrate, inverting it and pressing the side of the conductor layer against the surface of a relatively soft insulating base material such as a prepreg (lamination pressure bonding). In general, the conductor layer is pressed into the substrate, and then the support is removed by an arbitrary method. Hereinafter, in this specification, such a construction method is referred to as a flat filling method, and the substrate thus obtained is referred to as a buried substrate.

ところで、一般にプリント配線板におけるその表面上の導体層（導体パターン）のうち、ある部分の導体層は、他の電子部品を、ワイヤボンディングやフリップチップボンディングなどにより接合するための端子部として使用されるのが通常である。このような端子部において、導体層の銅がそのまま露出していれば、その導体層は容易に酸化し得る。このように導体層の銅表面が酸化した端子部と電子部品とを接続すれば、両者の間の金属結合が不十分になることがあり、接続信頼性が劣るおそれがある。   By the way, in general, a part of the conductor layer (conductor pattern) on the surface of the printed wiring board is used as a terminal part for joining other electronic components by wire bonding or flip chip bonding. It is normal. In such a terminal portion, if the copper of the conductor layer is exposed as it is, the conductor layer can be easily oxidized. Thus, if the terminal part which the copper surface of the conductor layer oxidized and the electronic component are connected, the metal bond between both may become inadequate, and there exists a possibility that connection reliability may be inferior.

そこで端子部については、銅からなる導体層の表面に、無電解めっきもしくは電解めっきにより金（Ａｕ）めっきを施すことが行なわれている。またその場合、金(Ａｕ)めっきだけでは、導体層中の銅（Ｃｕ）が金（Ａｕ）の中に拡散してしまって接合強度が低下する。その拡散防止のためには、Ａｕめっきの下地としてニッケル（Ｎｉ）が最適であるところから、実際上は、銅からなる導体層上に、先ず無電解めっきもしくは電解めっきによりＮｉめっきを施してから、その上にＡｕめっきを施すのが通常である。また場合によっては、先ずＮｉめっきを施し、次いでその上にパラジウム（Ｐｄ）めっきを施し、そのＰｄめっき層上にＡｕめっきを施すこともある。このような、Ｎｉ／ＡｕめっきやＮｉ／Ｐｄ／Ａｕめっきで代表される導体層保護のためのめっき層を、ここでは保護用金属の被覆層と称することとする。なお上記のＮｉ／Ａｕめっきや、Ｎｉ／Ｐｄ／Ａｕめっきとしては、最近では無電解めっきを用いることが多くなっている。   Thus, for the terminal portion, gold (Au) plating is performed on the surface of the conductor layer made of copper by electroless plating or electrolytic plating. In that case, with only gold (Au) plating, the copper (Cu) in the conductor layer diffuses into the gold (Au) and the bonding strength decreases. In order to prevent the diffusion, since nickel (Ni) is optimal as a base for Au plating, in practice, Ni plating is first performed on the conductor layer made of copper by electroless plating or electrolytic plating. In general, Au plating is applied on the surface. In some cases, Ni plating is first performed, then palladium (Pd) plating is performed thereon, and Au plating is performed on the Pd plating layer. Such a plating layer for protecting a conductor layer represented by Ni / Au plating or Ni / Pd / Au plating will be referred to as a protective metal coating layer herein. In addition, as said Ni / Au plating or Ni / Pd / Au plating, electroless plating has been frequently used recently.

上述のような保護用金属の被覆層を導体層上に形成する場合、従来の方法では、次のような問題があった。
すなわち、図１４（Ｂ）に示すようなセミアディティブ法によって導体層１２を形成したプリント配線板について、その導体層１２を覆うための保護用金属被覆層１４として、例えばＮｉ／Ａｕめっきを施した場合、導体層１２の側面にもめっき金属が析出するから、隣り合う導体層１２の間のスペースが小さい場合には、図１４（Ｃ）に示すように、保護用金属被覆層１４が、隣り合う導体層間でブリッジ状に繋がってしまう現象（ブリッジ現象）が生じてしまうことがある。このブリッジ現象が生じれば、隣り合う導体層間で保護用金属被覆層１４が連続してしまい、電気的にも導通してしまうため、プリント配線板としては不良品となってしまう。またこのブリッジ現象は、電解めっき、無電解めっきのいずれでも生じるが、無電解めっきの場合は、隣り合う導体層間のスペースにおける絶縁基材１０表面へのめっき金属の異常析出も問題となる。すなわち、無電解めっきでは、原理的には銅などの金属のみならず絶縁材料にもめっき金属を析出させることができるから、銅からなる導体層上にだけめっき金属を析出させるためには、導体層の表面のみに触媒を担持させたり、めっき処理液に選択性を付与させたりする方策が採られている。 When the protective metal coating layer as described above is formed on the conductor layer, the conventional method has the following problems.
That is, for example, Ni / Au plating was applied to the printed wiring board on which the conductor layer 12 was formed by the semi-additive method as shown in FIG. In this case, since the plated metal is deposited also on the side surface of the conductor layer 12, when the space between the adjacent conductor layers 12 is small, as shown in FIG. There is a case where a phenomenon of bridging between matching conductor layers (bridge phenomenon) may occur. If this bridging phenomenon occurs, the protective metal coating layer 14 continues between adjacent conductor layers, and is electrically connected, resulting in a defective printed wiring board. This bridging phenomenon occurs in both electrolytic plating and electroless plating. However, in the case of electroless plating, abnormal deposition of plated metal on the surface of the insulating base material 10 in the space between adjacent conductor layers also becomes a problem. That is, in electroless plating, in principle, plating metal can be deposited not only on a metal such as copper but also on an insulating material. Therefore, in order to deposit a plating metal only on a conductor layer made of copper, Measures are taken such that the catalyst is supported only on the surface of the layer, or selectivity is given to the plating solution.

しかしながらこのような方策を講じても、隣り合う導体層間のスペースにおける絶縁基材１０表面に、わずかながらもめっき金属が析出してしまう現象、すなわち異常析出が生じてしまうことがある。そしてこのような異常析出が生じれば、前述のブリッジ現象が助長されて、隣り合う導体層間で保護用金属被覆層１４が連続し、電気的導通が生じてしまうことがある。   However, even if such a measure is taken, a phenomenon that the plated metal is slightly deposited on the surface of the insulating base material 10 in the space between adjacent conductor layers, that is, abnormal deposition may occur. If such abnormal precipitation occurs, the above-described bridging phenomenon is promoted, and the protective metal coating layer 14 may continue between adjacent conductor layers, resulting in electrical conduction.

そしてセミアディティブ法によって導体層１２を形成したプリント配線板では、隣り合う導体層間のスペースが４０μｍ程度以下となれば、ブリッジ現象が頻発するようになり、そのため従来のセミアディティブ法によるプリント配線板では、端子部の導体層上に保護用金属被覆層を形成する場合の端子部導体層間のスペースの狭小化は、４０μｍ程度が限界とされていた。   And in the printed wiring board in which the conductor layer 12 is formed by the semi-additive method, if the space between adjacent conductor layers is about 40 μm or less, the bridging phenomenon occurs frequently. Therefore, in the conventional printed wiring board by the semi-additive method, In the case where the protective metal coating layer is formed on the conductor layer of the terminal portion, the narrowing of the space between the terminal portion conductor layers is limited to about 40 μm.

一方、図１５（Ａ）に示した、平埋め法によるプリント配線板（埋め込み基板）の場合は、導体層１２が絶縁基材１０上に突出していないため、保護用金属めっき時、例えばＮｉ／Ａｕめっき時において、導体層１２の側面へのめっき金属の析出はなく、そのためセミアディティブ法によるプリント配線板の場合よりはブリッジ現象が生じにくい。しかしながら、めっき金属は、図１５（Ｂ）に示すように、絶縁基材１０表面に露出する導体層１２の表面を覆うように丘陵状に***しながら析出するから、その***した保護用金属被覆層１４が、絶縁基材１０の表面に沿ってその水平方向にある程度延出することを避け得ない。また特に無電解めっきの場合には、隣り合う導体層間において絶縁基材１０の表面に異常析出が生じやすく、そのためブリッジ現象を助長しやすい。   On the other hand, in the case of the printed wiring board (embedded substrate) by the flat filling method shown in FIG. 15 (A), the conductor layer 12 does not protrude on the insulating base material 10, so that, for example, Ni / During Au plating, no plating metal is deposited on the side surface of the conductor layer 12, and therefore, the bridge phenomenon is less likely to occur than in the case of a printed wiring board by a semi-additive method. However, as shown in FIG. 15 (B), the plated metal is deposited while protruding in a hill shape so as to cover the surface of the conductor layer 12 exposed on the surface of the insulating base 10, so that the raised protective metal coating It is inevitable that the layer 14 extends to some extent along the surface of the insulating substrate 10 in the horizontal direction. In particular, in the case of electroless plating, abnormal precipitation is likely to occur on the surface of the insulating substrate 10 between adjacent conductor layers, and therefore, the bridge phenomenon is easily promoted.

したがって、平埋め法を適用した場合におけるブリッジ現象が発生し始めるスペース幅は、セミアディティブ法で発生し始めるスペース幅より小さいといえども、導体間のスペースを、より小さくしたい場合には、このような現象が問題となる。   Therefore, the space width where the bridge phenomenon starts when the flat filling method is applied is smaller than the space width where the semi-additive method starts. Is a problem.

特に、導体層１２のうちでも、端子部となる部分は、配線回路部となる部分と比較して、その幅（プリント配線板の板面側から見たときのパターン幅）が広くなるように形成されるのが通常であり、その場合、隣り合う端子部導体層間のスペースは、隣り合う配線回路導体層間のスペースよりも小さくなるのが一般的である。したがって、前述のような導体間のスペースを、より狭小化したい場合の問題は、導体層１２のうちでも、端子部となる部分において顕著となる。また一般に酸化防止などのために保護用金属被覆層を導体層上に形成しておくことが望まれるのは、端子部であり、したがってこの点からも、前述の問題は、端子部の導体において発生しやすいのである。   In particular, in the conductor layer 12, the portion to be the terminal portion is wider than the portion to be the wiring circuit portion (the pattern width when viewed from the board surface side of the printed wiring board). In general, the space between adjacent terminal portion conductor layers is generally smaller than the space between adjacent wiring circuit conductor layers. Therefore, the problem in the case where it is desired to further reduce the space between the conductors as described above becomes significant in the portion of the conductor layer 12 that becomes the terminal portion. In general, it is desired to form a protective metal coating layer on the conductor layer for the purpose of preventing oxidation, etc. Therefore, also from this point, the above-mentioned problem is caused in the conductor of the terminal portion. It is likely to occur.

上述のような問題について詳細に検討した結果、平埋め法を適用した場合、隣り合う導体層間のスペースが３０μｍ程度以下であってしかも保護用金属のめっきによって形成される保護金属被覆層１４の表面１４Ａと絶縁基材表面１０Ａとの段差ｄｓが２μｍを越えれば、異常析出が発生しやすくなり、導体層間で保護用金属が部分的に連続してしまって、隣り合う導体層間で電気的導通が生じやすくなることが判明した。そのため、埋め込み基板を用いた場合の最小スペース幅は、３０μｍ程度が限界であった。   As a result of examining the above-mentioned problems in detail, when the flat filling method is applied, the surface of the protective metal coating layer 14 formed by plating a protective metal when the space between adjacent conductor layers is about 30 μm or less If the level difference ds between 14A and the insulating substrate surface 10A exceeds 2 μm, abnormal precipitation is likely to occur, and the protective metal is partially continuous between the conductor layers, so that electrical continuity is established between adjacent conductor layers. It turned out to be easy to occur. Therefore, the minimum space width when using an embedded substrate is limited to about 30 μm.

以上のように、平埋め法によって導体パターンを形成した埋め込み基板を用いた場合は、従来の一般的なセミアディティブ法による場合と比較すれば、導体パターンの隣り合う導体間のスペースを狭くすることが可能ではあったが、より高精細な回路パターンを形成することが望まれる場合には、未だ不充分と言わざるを得なかった。   As described above, when using an embedded substrate in which a conductor pattern is formed by the flat filling method, the space between adjacent conductors of the conductor pattern is reduced as compared with the case of the conventional general semi-additive method. However, if it is desired to form a higher-definition circuit pattern, it was still inadequate.

特開２００４−３３５７５１号公報JP 2004-335751 A 特開平５−２９９８１６号公報JP-A-5-299816 特開２０１０−８０５６８号公報JP 2010-80568 A

本発明は以上の事情を背景としてなされたもので、片面プリント配線板としてその片面に形成された配線回路および端子部となる導体パターンを構成する導体層のうち、端子部となる端子部導体層の表面に、Ｎｉ／Ａｕめっきなどの保護用金属被覆層を形成する場合において、隣り合う端子部導体層の間のスペースを３０μｍ以下、さらには２５μｍ以下まで狭小化しても、端子部導体層の間での導体保護用金属のブリッジ現象、異常析出現象によって、隣り合う端子部導体層間が導通してしまうような事態が発生することを未然に防止し、これによって従来よりも一層高精細化することを可能とした片面プリント配線板を提供することを課題としている。   The present invention has been made against the background described above, and among the conductor layers constituting the wiring circuit formed on one side of the single-sided printed wiring board and the conductor pattern serving as the terminal part, the terminal part conductor layer serving as the terminal part In the case where a protective metal coating layer such as Ni / Au plating is formed on the surface of the terminal conductor layer, even if the space between adjacent terminal conductor layers is reduced to 30 μm or less, further to 25 μm or less, the terminal conductor layer It is possible to prevent a situation in which adjacent terminal conductor layers are electrically connected due to the bridging phenomenon and abnormal precipitation phenomenon of the conductor protecting metal between them, thereby further improving the definition. An object of the present invention is to provide a single-sided printed wiring board that enables this.

本発明では、基本的には、平埋め法によって、絶縁基材の２面のうちの一方の面（第１面）に所定のパターンで導体層を埋め込んだ構成とすることを前提とし、その場合に端子部となる導体層上に被覆される保護用金属の被覆層が絶縁基材表面から突出しないようにし、これによって、隣り合う端子部の導体層間のスペースでの保護用金属被覆層のブリッジ現象、異常析出により導体層間が電気的に導通してしまうことがないようにし、同時に絶縁基材の他方の面（第２面）から絶縁基材内の導体層に達する開口穴を形成して、片面プリント配線板として有効に使用し得るようにした。   In the present invention, basically, it is assumed that a conductive layer is embedded in one surface (first surface) of two surfaces of an insulating base material in a predetermined pattern by a flat filling method. In this case, the protective metal coating layer coated on the conductor layer serving as the terminal portion is prevented from projecting from the surface of the insulating base material, whereby the protective metal coating layer in the space between the conductor layers of the adjacent terminal portions is prevented. Prevents electrical conduction between conductor layers due to bridging phenomenon and abnormal precipitation, and at the same time forms an opening hole that reaches the conductor layer in the insulating substrate from the other surface (second surface) of the insulating substrate. Thus, it can be effectively used as a single-sided printed wiring board.

したがって本発明の基本的な態様（第１の態様）による片面プリント配線板は、
絶縁基材の平行な二つの面を第１面および第２面とし、そのうちの第１面に、配線回路および端子部を構成するパターンで導体層が埋め込まれており、かつその導体層のうちの端子部の導体層の表面に、導体層の金属とは異なる保護用金属からなる１層以上の被覆層が形成されてなる片面プリント配線板において、
前記端子部の導体層は、その表面が絶縁基材の第１面から窪んだ状態で形成されており、かつその窪んだ導体層の表面が前記１層以上の被覆層によって覆われており、しかもその１層以上の被覆層は、その表面が、前記絶縁基材の前記第１面と実質的に同一面以下に位置するように形成されており、さらに前記絶縁基材の前記第２面から、絶縁基材内の導体層のうち少なくとも１以上の導体層に達する１以上の開口穴が形成されていることを特徴とするものである。 Therefore, the single-sided printed wiring board according to the basic aspect (first aspect) of the present invention is:
Two parallel surfaces of the insulating base material are defined as a first surface and a second surface, and a conductor layer is embedded in the first surface of the first surface in a pattern constituting a wiring circuit and a terminal portion, and of the conductor layers In the single-sided printed wiring board in which one or more coating layers made of a protective metal different from the metal of the conductor layer are formed on the surface of the conductor layer of the terminal portion,
The conductor layer of the terminal portion is formed in a state where the surface is recessed from the first surface of the insulating substrate, and the surface of the recessed conductor layer is covered with the one or more coating layers, Moreover, the one or more coating layers are formed so that the surface thereof is located substantially below the same surface as the first surface of the insulating base material, and further the second surface of the insulating base material. From the above, one or more opening holes reaching at least one conductor layer among the conductor layers in the insulating base material are formed.

このような本発明の基本的な態様によれば、絶縁基材に埋め込まれた導体層のうち、端子部を構成する導体層は、絶縁基材の第１面から窪んだ状態で形成されており、その端子部導体層における絶縁基材第１面の側の面に被覆された保護用金属の被覆層は、その表面が絶縁基材の第１面と実質的に同一面（同一レベル）以下とされているため、隣り合う導体層の間での被覆金属（保護用金属）のブリッジ現象の発生が回避される。したがって、隣り合う端子部の導体層間のスペース（最小間隔）を従来よりも狭小化しても、隣り合う導体層の間が保護用金属によって連続して、その間が電気的に導通してしまうことが防止できる。その結果、端子部の導体パターンのスペース（最小間隔）を従来より小さくして、より高精細なパターンを有する片面プリント配線板とすることができる。また絶縁基材の第２面の側から形成された開口穴は、絶縁基材内の導体層に達しているから、第２面の側に実装される電子部品の接続のために使用することができる。   According to such a basic aspect of the present invention, among the conductor layers embedded in the insulating base material, the conductor layer constituting the terminal portion is formed in a state of being recessed from the first surface of the insulating base material. In addition, the protective metal coating layer coated on the surface of the terminal portion conductor layer on the first surface side of the insulating base material is substantially the same surface (at the same level) as the first surface of the insulating base material. Therefore, the occurrence of the bridging phenomenon of the covering metal (protective metal) between the adjacent conductor layers is avoided. Therefore, even if the space (minimum distance) between the conductor layers of the adjacent terminal portions is made narrower than before, the adjacent conductor layers may be continuously connected by the protective metal and electrically connected between them. Can be prevented. As a result, the space (minimum interval) of the conductor pattern in the terminal portion can be made smaller than before, and a single-sided printed wiring board having a higher definition pattern can be obtained. Moreover, since the opening hole formed from the second surface side of the insulating base material reaches the conductor layer in the insulating base material, it should be used for connection of electronic components mounted on the second surface side. Can do.

また本発明の第２の態様による片面プリント配線板は、
前記第１の態様による片面プリント配線板において、
前記開口穴底部の導体層の表面に、前記保護用金属と同種の金属からなる１以上の被覆層が形成されていることを特徴とするものである。 The single-sided printed wiring board according to the second aspect of the present invention is
In the single-sided printed wiring board according to the first aspect,
One or more coating layers made of the same kind of metal as the protective metal are formed on the surface of the conductor layer at the bottom of the opening hole.

このような態様では、開口穴底部の導体層に、その開口部の側からはんだ接続などを行なうに当たって、接続の信頼性を高めることができる。   In such an aspect, the reliability of the connection can be increased when performing solder connection or the like on the conductor layer at the bottom of the opening hole from the opening side.

また本発明の第３の態様による片面プリント配線板は、前記第１もしくは第２の態様によるプリント配線板において、
前記第１面の側の保護用金属の被覆層の表面が、前記絶縁基材の前記第１面より２μｍ高い位置以下に位置するように形成されていることを特徴とするものである。 The single-sided printed wiring board according to the third aspect of the present invention is the printed wiring board according to the first or second aspect,
The surface of the protective metal coating layer on the first surface side is formed so as to be located at a position 2 μm or less higher than the first surface of the insulating base material.

前述の第１の態様で記載したように、端子部を構成する導体層の表面に被覆された保護用金属の被覆層は、その表面が絶縁基材の第１面と実質的に同一面（実質的に同一レベル）以下とされていれば良く、保護用金属の被覆層が絶縁基材の第１面の位置からわずかに突出している場合も許容されるが、その許容範囲は、第２の態様で、前記絶縁基材の第１面より２μｍ高い位置までとしている。本発明者等の詳細な実験、検討によれば、保護用金属の被覆層が絶縁基材の第１面の位置からわずかに突出していても、その範囲が２μｍ以下であれば、保護用金属被覆層形成時において、隣り合う導体層の間で絶縁基材の第１面に保護用金属の異常析出がほとんど生じないことが確認されている。すなわち、保護用金属被覆層表面と絶縁基材第１面との段差が２μｍ以下であれば、保護用金属被覆層表面と絶縁基材第１面とが実質的に平坦となっているとみなすことができるのである。   As described in the first aspect described above, the protective metal coating layer coated on the surface of the conductor layer constituting the terminal portion is substantially flush with the first surface of the insulating base ( It is acceptable if the protective metal coating layer slightly protrudes from the position of the first surface of the insulating base material, but the allowable range is the second level. In this embodiment, the position is 2 μm higher than the first surface of the insulating base material. According to the detailed experiments and examinations of the present inventors, even if the protective metal coating layer slightly protrudes from the position of the first surface of the insulating base material, the protective metal can be used as long as the range is 2 μm or less. It has been confirmed that when the coating layer is formed, abnormal precipitation of the protective metal hardly occurs on the first surface of the insulating base material between the adjacent conductor layers. That is, if the step between the surface of the protective metal coating layer and the first surface of the insulating substrate is 2 μm or less, the surface of the protective metal coating layer and the first surface of the insulating substrate are considered to be substantially flat. It can be done.

また本発明の第４の態様による片面プリント配線板は、前記第１〜第３のいずれかの態様による片面プリント配線板において、
前記導体層のうちの配線回路の導体層は、その表面が絶縁基材の前記一面と実質的に面一に形成されていて、その配線回路の導体層の表面に前記保護用金属被覆層が形成されていないことを特徴とするものである。 The single-sided printed wiring board according to the fourth aspect of the present invention is the single-sided printed wiring board according to any one of the first to third aspects,
Of the conductor layers, the conductor layer of the wiring circuit is formed so that the surface thereof is substantially flush with the one surface of the insulating substrate, and the protective metal coating layer is formed on the surface of the conductor layer of the wiring circuit. It is not formed.

導体パターンのうちでも、他の電子部品との接合のために使用される端子部は、Ｎｉ／ＡｕめっきあるいはＮｉ／Ｐｄ／Ａｕめっきで代表される保護用金属の被覆層を形成しておく必要性が高い部分である。一方、保護用金属の被覆層は、導体層（通常は銅）よりも電気抵抗が格段に大きいため、端子部以外の配線回路を構成する導体層についても絶縁基材の表面から窪ませて保護用金属被覆層を形成すれば、配線抵抗が高くなってしまう。この場合、近年の駆動電圧が低い半導体用のプリント配線板では、配線抵抗の増大により正常に機能しなくなってしまうおそれがある。しかるに第４の態様のプリント配線板では、配線回路の導体層は、その表面が絶縁基材の前記一面と実質的に面一に形成されていて、保護用金属の被覆層が形成されていないため、配線回路の電気抵抗の低下は回避され、低電圧駆動でも正常に機能させることができる。   Of the conductor pattern, the terminal portion used for joining with other electronic components needs to have a protective metal coating layer represented by Ni / Au plating or Ni / Pd / Au plating. It is a part with high nature. On the other hand, the protective metal coating layer has a much higher electrical resistance than the conductor layer (usually copper), so the conductor layer that forms the wiring circuit other than the terminal part is also protected from the surface of the insulating substrate. If the metal coating layer is formed, the wiring resistance is increased. In this case, a printed wiring board for a semiconductor with a low driving voltage in recent years may not function normally due to an increase in wiring resistance. However, in the printed wiring board of the fourth aspect, the surface of the conductor layer of the wiring circuit is formed substantially flush with the one surface of the insulating base material, and the protective metal coating layer is not formed. Therefore, a decrease in the electrical resistance of the wiring circuit is avoided, and it can function normally even at low voltage driving.

また第４の態様の片面プリント配線板では、配線回路および端子部を構成するパターンで形成された導体層のうち、端子部を構成する導体層の表面のみに保護用金属の被覆層が形成されるため、導体層を構成する銅などに比較して高価なＡｕやＮｉなどの使用量を抑えて、コスト上昇を防止することができる。
なお、配線回路を構成する導体層の表面に保護用金属の被覆層を形成した場合には、その配線回路を構成する導体層に関しても、隣り合う導体層の間での被覆金属（保護用金属）のブリッジ現象の発生が懸念されるが、第３の態様のプリント配線板では、配線回路を構成する導体層の表面には保護用金属の被覆層を形成していないから、このような懸念は生じない。 In the single-sided printed wiring board according to the fourth aspect, the protective metal coating layer is formed only on the surface of the conductor layer constituting the terminal portion of the conductor layer formed by the pattern constituting the wiring circuit and the terminal portion. Therefore, the amount of expensive Au or Ni used compared to copper or the like constituting the conductor layer can be suppressed to prevent an increase in cost.
When a protective metal coating layer is formed on the surface of the conductor layer constituting the wiring circuit, the coating metal (protective metal) between the adjacent conductor layers also for the conductor layer constituting the wiring circuit. However, the printed wiring board according to the third aspect does not have a protective metal coating layer on the surface of the conductor layer constituting the wiring circuit. Does not occur.

さらに本発明の第５の態様による片面プリント配線板は、前記第１〜第４のいずれかの態様による片面プリント配線板において、
前記被覆層で覆われた端子部の導体層における、隣り合う導体層間の最小間隔が２５μｍ以下であることを特徴とするものである。 Furthermore, the single-sided printed wiring board according to the fifth aspect of the present invention is the single-sided printed wiring board according to any one of the first to fourth aspects,
The minimum distance between adjacent conductor layers in the conductor layer of the terminal portion covered with the coating layer is 25 μm or less.

従来は、平埋め法でも、前述のような保護用金属の被覆時におけるブリッジ現象、異常析出の発生により、隣り合う端子部導体層間の最小間隔（スペース）を３０μｍ程度以下まで小さくすることは困難であったが、本発明によれば、第４の態様として記載したように、２５μｍ以下の狭小なスペースでも、隣り合う端子部導体層の間での保護用金属による電気的導通の発生を防止し、より高精細な片面プリント配線板を得ることができる。   Conventionally, even in the flat filling method, it is difficult to reduce the minimum distance (space) between adjacent terminal portion conductor layers to about 30 μm or less due to the occurrence of the bridging phenomenon and abnormal precipitation when the protective metal is coated as described above. However, according to the present invention, as described in the fourth aspect, even in a narrow space of 25 μm or less, the occurrence of electrical conduction due to the protective metal between the adjacent terminal portion conductor layers is prevented. In addition, a higher-definition single-sided printed wiring board can be obtained.

そしてまた本発明の第６の態様による片面プリント配線基板は、前記第１〜第５の態様のうちのいずれかの態様による片面プリント配線板において、
前記第１面の側において被覆層で覆われた端子部の導体層は、その被覆層で覆われた面と前記絶縁基材の第１面との間の距離が、１〜７μｍの範囲内となるように形成されていることを特徴とするものである。 And the single-sided printed wiring board according to the sixth aspect of the present invention is the single-sided printed wiring board according to any one of the first to fifth aspects.
The conductor layer of the terminal portion covered with the coating layer on the first surface side has a distance between the surface covered with the coating layer and the first surface of the insulating base in the range of 1 to 7 μm. It is characterized by being formed.

ここで、端子部の導体層における被覆層で覆われた面と絶縁基材の第１面との間の距離は、導体層の窪み深さと言い換えることができるが、その距離（導体層窪み深さ）が１μｍ未満では、導体層上の保護用金属被覆層を絶縁基材第１面から突出しないように形成するためには、被覆層の厚みが薄くなりすぎ、そのため保護用金属としての保護機能を充分に発揮できなくなる。一方、前記距離（導体層窪み深さ）が７μｍを越える厚さに形成するためには、無電解めっきなどによる保護用金属被覆処理時間が長くなって、生産性が悪くなる。そこで、第６の態様として記載したように、前記距離は１〜７μｍの範囲内とすることが望ましい。なお、より好ましくは、前記距離を２〜５μｍの範囲内とする。   Here, the distance between the surface of the conductor layer of the terminal portion covered with the coating layer and the first surface of the insulating base can be rephrased as the recess depth of the conductor layer. If the thickness is less than 1 μm, in order to form the protective metal coating layer on the conductor layer so that it does not protrude from the first surface of the insulating base material, the thickness of the coating layer becomes too thin. The function cannot be fully exhibited. On the other hand, in order to form the distance (the conductor layer recess depth) to a thickness exceeding 7 μm, the protective metal coating processing time by electroless plating or the like becomes long, and the productivity is deteriorated. Therefore, as described in the sixth aspect, the distance is preferably in the range of 1 to 7 μm. More preferably, the distance is in the range of 2 to 5 μm.

また本発明の第７の態様による片面プリント配線板は、前記第１〜第６の態様のうちのいずれかの態様による片面プリント配線板において、前記被覆層で覆われた端子部の導体層は、被覆層で覆われた面と前記絶縁基材の前記一面との間の距離が、導体層の幅方向の中央部で小さく、幅方向両端部で大きくなるように形成されていることを特徴とするものである。   The single-sided printed wiring board according to the seventh aspect of the present invention is the single-sided printed wiring board according to any one of the first to sixth aspects, wherein the conductor layer of the terminal portion covered with the covering layer is The distance between the surface covered with the coating layer and the one surface of the insulating base material is small at the center portion in the width direction of the conductor layer and large at both ends in the width direction. It is what.

このように端子部の導体層における被覆層で覆われた面と前記絶縁基材の前記一面との間の距離が、幅方向中央部で小さく、幅方向両端部で大きくなるように形成されていることは、端子部導体層の幅方向両端近くの表面に傾斜面が形成されていることを意味する。そしてこのような傾斜面によって、端子部導体層と被覆金属層との間の接触面積を大きく確保することができる。その結果、被覆金属層の端子部導体層に対する被覆金属層の密着強度を高めることができ、被覆金属層を端子部導体層から剥離しにくくすることができる。   Thus, the distance between the surface covered with the coating layer of the conductor layer of the terminal portion and the one surface of the insulating base material is formed to be small at the center portion in the width direction and large at both end portions in the width direction. It means that the inclined surface is formed on the surface near the both ends in the width direction of the terminal portion conductor layer. Such an inclined surface can secure a large contact area between the terminal conductor layer and the covering metal layer. As a result, the adhesion strength of the coating metal layer to the terminal conductor layer of the coating metal layer can be increased, and the coating metal layer can be made difficult to peel from the terminal conductor layer.

さらに本発明の第８の態様による片面プリント配線板は、前記第１〜第７の態様のうちのいずれかの態様による片面プリント配線板において、前記導体層が、銅もしくは銅合金によって形成されており、かつ前記保護用金属の材料が、Ｎｉ、Ａｕ、Ｐｄ、Ｓｎ、Ａｇ、はんだ合金のうちから選ばれた１種以上のものであることを特徴とするものである。   Furthermore, the single-sided printed wiring board according to the eighth aspect of the present invention is the single-sided printed wiring board according to any one of the first to seventh aspects, wherein the conductor layer is formed of copper or a copper alloy. And the protective metal material is one or more selected from Ni, Au, Pd, Sn, Ag, and a solder alloy.

さらに第９〜第１５の態様では、片面プリント配線板の製造方法を規定している。
すなわち本発明の第９の態様による片面プリント配線板の製造方法は、第１〜第７の態様のうちのいずれかの態様の片面プリント配線板を製造する方法であって：
絶縁基材の平行な二つの面を第１面および第２面とし、そのうちの第１面に、配線回路および端子部を構成するパターンで導体層を埋め込む埋め込み基板形成工程と、
絶縁基材の前記第２面から、前記絶縁基材内の導体層のうち少なくとも１以上の導体層に達する１以上の開口穴を形成する開口穴形成工程と、
前記開口穴形成工程の後、もしくはその前に、前記導体層のうちの端子部の導体層の前記絶縁基材第１面の側の表面をエッチングして、その表面を絶縁基材の第１面から凹状に窪ませるエッチング工程と、
前記エッチングされた端子部の導体層の表面を、導体層の金属とは異なる保護用金属によって、１層以上に被覆して保護用被覆層を形成する被覆工程と、
を有し、かつ前記被覆工程では、保護用被覆層を、その表面が絶縁基材の第１面と実質的に同一面以下に位置するように形成することを特徴とするものである。 Furthermore, in the ninth to fifteenth aspects, a method for manufacturing a single-sided printed wiring board is defined.
That is, the method for producing a single-sided printed wiring board according to the ninth aspect of the present invention is a method for producing a single-sided printed wiring board according to any one of the first to seventh aspects:
An embedded substrate forming step of embedding a conductor layer with a pattern constituting a wiring circuit and a terminal portion on the first surface of the two parallel surfaces of the insulating base as a first surface and a second surface;
An opening hole forming step of forming one or more opening holes reaching at least one conductor layer among the conductor layers in the insulating substrate from the second surface of the insulating substrate;
After or before the opening hole forming step, the surface of the conductor layer of the terminal portion of the conductor layer on the side of the first surface of the insulating base material is etched, and the surface thereof is the first of the insulating base material. Etching process to dent concavely from the surface,
A coating step in which the surface of the conductor layer of the etched terminal portion is coated with one or more layers with a protective metal different from the metal of the conductor layer to form a protective coating layer;
And in the coating step, the protective coating layer is formed so that the surface thereof is located substantially on the same plane or less as the first surface of the insulating substrate.

このような第９の態様の製造方法においては、埋め込み基板形成工程によって絶縁基材の第１面の側に埋め込まれた導体層のうち、端子部を構成する導体層は、エッチング工程によってその表面が絶縁基材の第１面から窪んだ状態となる。そしてその窪んだ端子部導体層の表面を、被覆工程においてＮｉ／ＡｕあるいはＮｉ／Ｐｄ／Ａｕなどの保護用金属により被覆するにあたっては、被覆層の表面が絶縁基材の第１面と実質的に同一面（同一レベル）となるようにする。ここで、保護用金属の被覆時には、端子部導体層は絶縁基材第１面から窪んだ状態となっているから、保護用金属被覆のための無電解めっきや電解めっきなどにおいて、保護用金属の析出が導体層の側方（水平方向）に進行することがなく、そのためブリッジ現象も生じない。また仮に隣り合う端子部導体層の間の絶縁基材第１面に保護用金属の異常析出が若干生じたとしても、上述のようにブリッジ現象そのものが生じないため、異常析出によりブリッジ現象が助長されることもない。そのため、隣り合う端子部導体層間の最小間隔（スペース）を従来よりも狭小化しても、隣り合う導体層が連続して、その間が電気的に導通してしまうことが防止できる。その結果、端子部の導体パターンの間隔を従来より小さくして、より高精細なパターンを有する片面プリント配線板とすることができる。   In the manufacturing method of the ninth aspect, among the conductor layers embedded on the first surface side of the insulating base material by the embedded substrate forming step, the conductor layer constituting the terminal portion is subjected to the etching step. Is depressed from the first surface of the insulating substrate. Then, when the surface of the recessed terminal portion conductor layer is coated with a protective metal such as Ni / Au or Ni / Pd / Au in the coating step, the surface of the coating layer is substantially the same as the first surface of the insulating substrate. To the same surface (same level). Here, when the protective metal is coated, the terminal conductor layer is in a state of being recessed from the first surface of the insulating base material. Therefore, in the electroless plating or electrolytic plating for the protective metal coating, the protective metal Precipitation does not proceed to the side (horizontal direction) of the conductor layer, so that no bridging phenomenon occurs. In addition, even if a slight amount of abnormal deposition of the protective metal occurs on the first surface of the insulating base material between the adjacent conductor layers of the terminal portion, the bridging phenomenon itself does not occur as described above. It is never done. Therefore, even if the minimum interval (space) between the adjacent terminal portion conductor layers is narrower than before, it is possible to prevent the adjacent conductor layers from being continuous and electrically conducting therebetween. As a result, it is possible to obtain a single-sided printed wiring board having a higher-definition pattern by reducing the interval between the conductor patterns in the terminal portion than in the prior art.

また本発明の第１０の態様の片面プリント配線板の製造方法は、第９の態様の片面プリント配線板の製造方法において、
前記開口穴形成工程で形成された開口穴の底部の導体層表面にも、前記被覆工程において保護用金属の被覆層を形成することを特徴とするものである。 The method for producing a single-sided printed wiring board according to the tenth aspect of the present invention is the method for producing a single-sided printed wiring board according to the ninth aspect,
In the covering step, a protective metal covering layer is also formed on the surface of the conductor layer at the bottom of the opening hole formed in the opening hole forming step.

また本発明の第１１の態様の片面プリント配線板の製造方法は、第９もしくは第１０の態様の片面プリント配線板の製造方法において、
前記エッチング工程で、端子部の導体層の前記絶縁基材第１面側の表面をエッチングし、その後の被覆工程で、そのエッチングされた端子部の導体層の表面に保護用金属の被覆層を形成することを特徴とするものである。 The method for producing a single-sided printed wiring board according to the eleventh aspect of the present invention is the method for producing a single-sided printed wiring board according to the ninth or tenth aspect,
In the etching step, the surface of the insulating base material first surface side of the conductor layer of the terminal portion is etched, and in the subsequent coating step, a protective metal coating layer is applied to the surface of the etched conductor portion of the terminal portion. It is characterized by forming.

また本発明の第１２の態様の片面プリント配線板の製造方法は、第９〜第１１のいずれかの態様の片面プリント配線板の製造方法において、
前記被覆工程で、保護用金属の被覆層を、その表面が前記絶縁基材第１面から２μｍ高い位置以下となるように形成するものである。 The method for producing a single-sided printed wiring board according to the twelfth aspect of the present invention is the method for producing a single-sided printed wiring board according to any one of the ninth to eleventh aspects.
In the coating step, the protective metal coating layer is formed so that the surface thereof is at a position 2 μm or less higher than the first surface of the insulating substrate.

既に第２の態様に関して説明したように、保護用金属の被覆層が絶縁基材の第１面の位置からわずかに突出している場合も許容され、その突出高さが２μｍ以下であれば、保護用金属被覆層形成時において、隣り合う端子部導体層の間で絶縁基材の第１面に保護用金属の異常析出がほとんど生じないが確認されている。したがって、プリント配線板の製造時においても、保護用金属被覆層表面と絶縁基材表面との段差が２μｍ以下となるように保護用金属被覆層を形成すれば、隣り合う端子部導体層の間での保護用金属異常析出の発生を回避することができる。   As already described with respect to the second aspect, it is acceptable that the protective metal coating layer slightly protrudes from the position of the first surface of the insulating base material. It has been confirmed that when the metal coating layer for forming is formed, abnormal precipitation of the protective metal hardly occurs on the first surface of the insulating substrate between the adjacent terminal portion conductor layers. Therefore, even when the printed wiring board is manufactured, if the protective metal coating layer is formed so that the level difference between the protective metal coating layer surface and the insulating base material surface is 2 μm or less, the gap between the adjacent terminal portion conductor layers can be reduced. It is possible to avoid the occurrence of abnormal precipitation of protective metal in

また本発明の第１３の態様の片面プリント配線板の製造方法は、第９〜第１２のいずれかの態様の片面プリント配線板の製造方法において、
前記エッチング工程で、端子部の導体層を、その絶縁基材第１面の側の表面の最上部が、絶縁基材第１面から１〜７μｍだけ窪むまでエッチングすることを特徴とするものである。 The method for producing a single-sided printed wiring board according to the thirteenth aspect of the present invention is the method for producing a single-sided printed wiring board according to any one of the ninth to twelfth aspects.
In the etching step, the conductor layer of the terminal portion is etched until the uppermost portion of the surface on the first surface side of the insulating base is recessed by 1 to 7 μm from the first surface of the insulating base material. It is.

さらに本発明の第１４の態様の片面プリント配線板の製造方法は、第９〜第１３のいずれかの態様の片面プリント配線板の製造方法において、前記被覆工程が、無電解めっきもしくは電解めっきにより保護用金属を被覆する工程であることを特徴とするものである。   Furthermore, the method for producing a single-sided printed wiring board according to the fourteenth aspect of the present invention is the method for producing a single-sided printed wiring board according to any of the ninth to thirteenth aspects, wherein the covering step is performed by electroless plating or electrolytic plating. It is a process for coating a protective metal.

また本発明の第１５の態様の片面プリント配線板の製造方法は、第９〜第１４のいずれかの態様の片面プリント配線板の製造方法において、
前記埋め込み基板形成工程が、支持体の表面上に導体層をパターンめっきにより形成した後、前記絶縁基材第１面に前記導体層を押し込み、その後、支持体を除去する工程であることを特徴とするものである。 The method for producing a single-sided printed wiring board according to the fifteenth aspect of the present invention is the method for producing a single-sided printed wiring board according to any one of the ninth to fourteenth aspects.
The embedded substrate forming step is a step of forming a conductor layer on the surface of the support by pattern plating, pressing the conductor layer into the first surface of the insulating base material, and then removing the support. It is what.

本発明の片面プリント配線基板においては、パターン形成された導体層のうちの端子部となる導体層が、絶縁基材の第１面から窪んだ状態で形成されており、その端子部導体層の表面に被覆された保護用金属の被覆層が絶縁基材の第１面と実質的に同一面（同一レベル）とされているため、隣り合う端子部導体層の間において被覆金属（保護用金属）が異常析出やブリッジ現象により連続してしまうことが容易に回避される。そのため、隣り合う端子部導体間の最小間隔（スペース）を従来よりも狭小化しても、隣り合う端子部導体が電気的に導通してしまうことが防止でき、その結果、導体パターン、特に端子部の導体パターンの間隔を従来より小さくして、より高精細なパターンを有する片面プリント配線板とすることができる。さらに、絶縁基材の第２面の側から絶縁基材内の導体層に達する開口穴が形成されているため、その開口穴を、第２面の側に実装する電子部品の接続や、マザーボードへの搭載・接続のために使用することができ、したがって片面プリント配線板として有効活用することができる。   In the single-sided printed wiring board of the present invention, the conductor layer to be the terminal portion of the patterned conductor layer is formed in a state of being recessed from the first surface of the insulating base material, and the terminal portion conductor layer Since the coating layer of the protective metal coated on the surface is substantially the same surface (same level) as the first surface of the insulating base material, the coating metal (protective metal) between the adjacent terminal conductor layers ) Is easily avoided due to abnormal precipitation or bridging phenomenon. Therefore, even if the minimum interval (space) between the adjacent terminal portion conductors is narrower than before, it is possible to prevent the adjacent terminal portion conductors from being electrically connected. As a result, the conductor pattern, particularly the terminal portion, can be prevented. Thus, a single-sided printed wiring board having a higher definition pattern can be obtained by reducing the interval between the conductor patterns. Furthermore, since an opening hole reaching the conductor layer in the insulating base material from the second surface side of the insulating base material is formed, connection of electronic components mounted on the second surface side of the opening hole or motherboard It can be used for mounting and connecting to a PC, and therefore can be effectively used as a single-sided printed wiring board.

本発明の第１の実施形態のプリント配線基板の原理的な平面構造を、略解的に示す平面図である。1 is a plan view schematically showing a basic planar structure of a printed wiring board according to a first embodiment of the present invention. 本発明の第１の実施形態のプリント配線基板の原理的な断面構造を、図１におけるＩＩ−ＩＩ線で切断して示す縦断面である。2 is a longitudinal sectional view showing a fundamental cross-sectional structure of the printed wiring board according to the first embodiment of the present invention, taken along line II-II in FIG. 1. 本発明の第１の実施形態の片面プリント配線基板の原理的な断面構造を、図１におけるＩＩＩ−ＩＩＩ線で切断して示す略解的に示す縦断面図である。FIG. 3 is a schematic longitudinal cross-sectional view showing a basic cross-sectional structure of the single-sided printed wiring board according to the first embodiment of the present invention, cut along line III-III in FIG. 1. 本発明の第２の実施形態の片面プリント配線基板の原理的な断面構造を、図３と同様な位置で略解的に示す縦断面図である。It is a longitudinal cross-sectional view which shows roughly the fundamental cross-section of the single-sided printed wiring board of the 2nd Embodiment of this invention in the position similar to FIG. 本発明の片面プリント配線基板の製造方法の一実施形態の工程の前半を段階的にかつ原理的に示す略解図である。It is a schematic diagram which shows the first half of the process of one Embodiment of the manufacturing method of the single-sided printed wiring board of this invention in steps and in principle. 図５に示される工程の続きを、段階的にかつ原理的に示す略解図である。FIG. 6 is a schematic diagram showing the continuation of the process shown in FIG. 5 in a stepwise and theoretical manner. 本発明の片面プリント配線基板の製造方法の別の実施形態の工程の前半を、段階的にかつ原理的に示す略解図である。It is a schematic diagram which shows the first half of the process of another embodiment of the manufacturing method of the single-sided printed wiring board of this invention in steps and in principle. 図７に示される工程の続きを、段階的にかつ原理的に示す略解図である。FIG. 8 is a schematic diagram showing the continuation of the process shown in FIG. 7 in stages and in principle. 本発明の片面プリント配線基板の製造方法の準備工程として、埋め込み基板を製造する方法の一例の工程の前半を段階的かつ原理的に示す略解的図である。FIG. 5 is a schematic diagram showing step by step and in principle the first half of an example of a method for manufacturing an embedded substrate as a preparation step of the method for manufacturing a single-sided printed wiring board according to the present invention. 図９に示される工程の続きを、段階的にかつ原理的に示す略解図である。FIG. 10 is a schematic illustration showing the continuation of the process shown in FIG. 9 stepwise and in principle. 本発明の片面プリント配線基板の製造方法の一実施形態のうちの初期の工程を、より具体的かつ段階的に示す略解図である。It is a schematic diagram which shows the initial process of one Embodiment of the manufacturing method of the single-sided printed wiring board of this invention more concretely and in steps. 図１１に続く工程を、具体的かつ段階的に示す略解図である。It is a schematic diagram which shows the process following FIG. 11 concretely and in steps. 図１２に続く工程を、具体的かつ段階的に示す略解図である。It is a schematic diagram which shows the process following FIG. 12 concretely and in steps. 従来のプリント配線板の一例の導体層付近の状況を示す略解的な断面図である。It is a rough sectional view showing the situation near a conductor layer of an example of a conventional printed wiring board. 従来のプリント配線板の他の例の導体層付近の状況を示す略解的な断面図である。It is a rough sectional view showing the situation near the conductor layer of other examples of the conventional printed wiring board. 本発明実験例１〜３および比較実験例１、２によるプリント配線板の導体層付近の断面の光学顕微鏡で観察した写真である。It is the photograph observed with the optical microscope of the cross section of the conductor layer vicinity of the printed wiring board by this invention Experimental Examples 1-3 and Comparative Experimental Examples 1 and 2. FIG. 本発明実験例１によるプリント配線板についての平面および断面を走査型電子顕微鏡で観察した写真である。It is the photograph which observed the plane and cross section about the printed wiring board by this invention experimental example 1 with the scanning electron microscope. 本発明実験例２によるプリント配線板についての平面および断面を走査型電子顕微鏡で観察した写真である。It is the photograph which observed the plane and cross section about the printed wiring board by this invention experimental example 2 with the scanning electron microscope. 本発明実験例３によるプリント配線板についての平面および断面を走査型電子顕微鏡で観察した写真である。It is the photograph which observed the plane and cross section about the printed wiring board by this invention experimental example 3 with the scanning electron microscope. 比較実験例１によるプリント配線板についての平面および断面を走査型電子顕微鏡で観察した写真である。It is the photograph which observed the plane and cross section about the printed wiring board by the comparative experiment example 1 with the scanning electron microscope. 比較実験例２によるプリント配線板についての平面および断面を走査型電子顕微鏡で観察した写真である。It is the photograph which observed the plane and cross section about the printed wiring board by the comparative experiment example 2 with the scanning electron microscope.

以下、本発明の実施形態について、図面を参照して詳細に説明する。
図１〜図３には、本発明の第１の実施形態の片面プリント配線板の要部を原理的に示し、図４には、本発明の第２の実施形態の片面プリント配線板の要部を原理的に示す。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
1 to 3 show in principle the principal part of the single-sided printed wiring board according to the first embodiment of the present invention, and FIG. 4 shows the essential parts of the single-sided printed wiring board according to the second embodiment of the present invention. The part is shown in principle.

図１〜図３、および図４において、絶縁基材１０はプリプレグ、あるいは液晶ポリマー（ＬＣＰ）で代表される高耐熱性熱可塑性樹脂などの絶縁性材料からなる薄板状もしくはシート状のものであり、その絶縁基材１０の２面１０Ａ、１０Ｂのうち、一方の面（以下、第１面と記す）１０Ａの側には、プリント配線板としての配線回路および端子部を構成する金属銅（Ｃｕ）もしくはＣｕ合金などの良導電材料からなる複数の導体層１２が、所定のパターン（絶縁基材１０の板面と平行な方向に伸びるパターン）、所定の幅Ｗ１もしくはＷ２、所定の間隔（スペース）Ｓで埋め込まれている。
ここで、導体層１２のうち、符号１２ａの領域は、導体パターンのうちの端子部に相当する部分であり、以下これを端子部導体層１２ａと称する。また導体層１２のうち、符号１２ｂの領域は、導体パターンのうちの配線回路に相当する部分であり、以下これを配線回路導体層１２ｂと称する。 1 to 3 and 4, the insulating substrate 10 is a thin plate or sheet made of an insulating material such as a prepreg or a high heat-resistant thermoplastic resin represented by a liquid crystal polymer (LCP). Of the two surfaces 10A, 10B of the insulating substrate 10, one side (hereinafter referred to as the first surface) 10A side is provided with a metallic copper (Cu) constituting a wiring circuit as a printed wiring board and a terminal portion. ) Or a plurality of conductive layers 12 made of a highly conductive material such as a Cu alloy, a predetermined pattern (pattern extending in a direction parallel to the plate surface of the insulating base material 10), a predetermined width W1 or W2, and a predetermined interval (space). ) Embedded with S.
Here, the area | region of the code | symbol 12a among the conductor layers 12 is a part corresponded to the terminal part of a conductor pattern, and this is hereafter called the terminal part conductor layer 12a. Further, in the conductor layer 12, a region denoted by reference numeral 12b is a portion corresponding to the wiring circuit in the conductor pattern, and this is hereinafter referred to as a wiring circuit conductor layer 12b.

端子部導体層１２ａは、図１〜図３に示す例では、幅Ｗ１の幅広な領域１２ａ０と、その領域１２ａ０から配線回路導体層１２ｂに向かって連続する幅Ｗ１´の相対的に幅狭の領域１２ａ１とによって構成されている。そして配線回路導体層１２ｂは、前記端子部導体層１２ａにおける幅狭の領域１２ａ１に、同じ幅Ｗ１´をもって連続している。そして隣り合う導体層１２は、所定の間隔（スペース）を置いて互いに平行となっている。ここで隣り合う端子部導体層１２ａにおける幅広な領域１２ａ０の相互間の間隔（スペース）を、符号Ｓで示す。この間隔Ｓは、隣り合う導体層１２の間における最も小さい間隔と言うことができる。
なお場合によっては、端子部導体層１２ａを、その全長にわたって同じ幅とし、かつその端子部導体層１２ａに連続する配線回路導体層１２ｂも同じ幅とすることもある。 Terminal portion conductive layer 12a, in the example shown in FIGS. 1 to 3, a wide area 12a 0 of widths W1, relatively wide width W1' successive toward from the region 12a 0 in the wiring circuit conductor layers 12b It is constituted by a region 12a 1 of the narrow. The wiring circuit conductor layers 12b is a region 12a 1 of the narrow in the terminal portion conductive layer 12a, it is continuous with a same width W1 '. The adjacent conductor layers 12 are parallel to each other at a predetermined interval (space). Spacing between one another of the wide area 12a 0 at the terminal portion conductive layer 12a adjacent here (space), indicated by symbol S. This interval S can be said to be the smallest interval between the adjacent conductor layers 12.
In some cases, the terminal conductor layer 12a may have the same width over its entire length, and the wiring circuit conductor layer 12b continuous to the terminal conductor layer 12a may have the same width.

端子部導体層１２ａおよび配線回路導体層１２ｂを含め、導体層１２の厚みは特に限定しないが、通常は１０〜２０μｍ程度とされる。導体層１２の厚みが１０μｍ未満では、導体層による配線や端子部の電気抵抗が過大となるおそれがあり、一方２０μを越える厚さとすることは、性能的に無駄で、コストアップを招くばかりでなく、埋め込み基板製造に困難を伴うおそれがある。なお図１〜図４では、導体層１２は、パターンの長さ方向に対して直交する方向、すなわちパターンの幅方向の断面で示している。またこれらの図では、導体層１２として三つのもの（１２―１、１２―２、１２―３）を示しているが、これらの導体層１２―１〜１２―３のうち、図面上で最も左側のもの１２―１は、ワイヤボンディングなどを行なう端子部（端子部導体層１２ａ）を想定し、中央の導体層１２―２は、配線の導体層（配線回路導体層１２ｂ）を想定し、さらに右側の幅の広い導体層１２―３は、部品実装を行うためのランドを想定している（本明細書においては、ランドも一種の端子部とし、その導体層１２―３を端子部導体層１２ａとしている）。但し、これらの導体層１２―１〜１２―３の使用態様は、あくまで例示に過ぎず、上記の記載に限定されないことはもちろんである。   Although the thickness of the conductor layer 12 including the terminal part conductor layer 12a and the wiring circuit conductor layer 12b is not particularly limited, it is usually about 10 to 20 μm. If the thickness of the conductor layer 12 is less than 10 μm, the wiring layer and the electrical resistance of the terminal portion may be excessive. On the other hand, the thickness exceeding 20 μm is wasteful in performance and increases the cost. However, there is a risk of difficulty in manufacturing the embedded substrate. 1 to 4, the conductor layer 12 is shown in a cross-section in the direction orthogonal to the pattern length direction, that is, in the pattern width direction. In these drawings, three conductor layers 12 (12-1, 12-2, 12-3) are shown, but among these conductor layers 12-1 to 12-3, the most in the drawing. The left one 12-1 assumes a terminal portion (terminal portion conductor layer 12a) for wire bonding and the like, and the central conductor layer 12-2 assumes a wiring conductor layer (wiring circuit conductor layer 12b). Further, the wide conductor layer 12-3 on the right side is assumed to be a land for component mounting (in this specification, the land is also a kind of terminal part, and the conductor layer 12-3 is a terminal part conductor). Layer 12a). However, the usage modes of these conductor layers 12-1 to 12-3 are merely examples, and of course are not limited to the above description.

前記端子部導体層１２ａは、絶縁基材１０の第１面１０Ａから凹状に窪んだ状態で形成されている。すなわち端子部導体層１２ａは、その表面１２Ａが、絶縁基材１０の第１面１０Ａの位置から所定の深さＤの位置に位置している。その深さＤは、１〜７μｍの範囲内とすることが望ましく、より好ましくは２〜５μｍの範囲内とする。   The terminal conductor layer 12a is formed in a state of being recessed from the first surface 10A of the insulating substrate 10 in a concave shape. That is, the surface 12A of the terminal portion conductor layer 12a is located at a position having a predetermined depth D from the position of the first surface 10A of the insulating base 10. The depth D is desirably in the range of 1 to 7 μm, and more preferably in the range of 2 to 5 μm.

端子部導体層１２ａの表面１２Ａ上には、保護用金属の被覆層１４として、例えばＮｉめっき層（第１層）１４−１とＡｕめっき層（第２層）１４−２との２層構造の被覆層が形成されている。この被覆層１４の厚みＴは、実質的に導体層表面の窪み深さＤと同等とされている。したがって被覆層１４は、その表面１４Ａの位置が、絶縁基材１０の第１面１０Ａと実質的に同一の面もしくはそれ以下の位置となっていて、絶縁基材の第１面１０Ａから実質的に突出しない状態となっている。   On the surface 12A of the terminal conductor layer 12a, as a protective metal coating layer 14, for example, a two-layer structure of a Ni plating layer (first layer) 14-1 and an Au plating layer (second layer) 14-2 The coating layer is formed. The thickness T of the coating layer 14 is substantially equal to the depth D of the depression on the surface of the conductor layer. Therefore, the position of the surface 14A of the coating layer 14 is substantially the same as or lower than the first surface 10A of the insulating base material 10, and is substantially from the first surface 10A of the insulating base material. It is in a state that does not protrude.

さらに、絶縁基材１０の２面１０Ａ、１０Ｂのうち、他方の面（以下、第２面と記す）１０Ｂには、前記導体層のうち、図面上の中央の導体層１２−２を除く左右の導体層１２−１、１２−３（端子部導体層１２ａ）に向かって開口穴１３Ａ、１３Ｂが形成されている。そしてこれらの開口穴１３Ａ、１３Ｂにおける底面には、導体層１２−１、１２−３（端子部導体層１２ａ）における絶縁基材第２面１０Ｂ側の表面１２Ｂを覆うように、前記被覆層１４と同種の保護用金属からなる被覆層１５が形成されている。すなわちこの被覆層１５も、例えばＮｉめっき層（第１層）１５−１とＡｕめっき層（第２層）１５−２との２層構造とされている。   Further, of the two surfaces 10A and 10B of the insulating base material 10, the other surface (hereinafter referred to as a second surface) 10 </ b> B has left and right except for the central conductor layer 12-2 in the drawing among the conductor layers. Opening holes 13A and 13B are formed toward the conductor layers 12-1 and 12-3 (terminal conductor layer 12a). The covering layer 14 is formed on the bottom surfaces of the opening holes 13A and 13B so as to cover the surface 12B on the insulating substrate second surface 10B side of the conductor layers 12-1 and 12-3 (terminal conductor layer 12a). A covering layer 15 made of the same kind of protective metal is formed. That is, the coating layer 15 also has, for example, a two-layer structure of a Ni plating layer (first layer) 15-1 and an Au plating layer (second layer) 15-2.

ここで、図２、図３では、端子部導体層１２ａにおける絶縁基材第１面１０Ａ側の表面１２Ａが平坦な場合について示しているが、端子部導体層１２ａに対するエッチングをある程度以上進行させた場合には、図４に示すように、幅方向中央部１２１よりも幅方向両端部１２２で窪み深さが大きくなることが分かった。すなわち、幅方向中央部１２１の窪み深さＤ１よりも幅方向両端部１２２の窪み深さＤ２が大きくなるような断面凸形状に形成されることが分かった。このように端子部導体層１２ａの幅方向断面形状が凸形状となった場合でも、後に製造方法に関して説明するように、端子部導体層表面に被覆される保護用金属の被覆層１４は、その上面１４Ａを平坦面（絶縁基材１０の第１面１０Ａと実質的に面一の平坦面、もしくはそれよりも下方の位置での平坦面）とすることができる。特に無電解めっきを適用した場合は、より平坦とすることができる。   Here, FIGS. 2 and 3 show a case where the surface 12A on the insulating base first surface 10A side in the terminal portion conductor layer 12a is flat, but the etching for the terminal portion conductor layer 12a is advanced to some extent. In this case, as shown in FIG. 4, it was found that the dent depth was larger at the width direction both end portions 122 than at the width direction central portion 121. That is, it has been found that the convex shape of the cross section is formed such that the dent depth D2 of the both ends 122 in the width direction is larger than the dent depth D1 of the central portion 121 in the width direction. Thus, even when the cross-sectional shape in the width direction of the terminal portion conductor layer 12a becomes a convex shape, the protective metal coating layer 14 coated on the surface of the terminal portion conductor layer is not The upper surface 14A can be a flat surface (a flat surface substantially flush with the first surface 10A of the insulating base 10 or a flat surface at a position below the first flat surface). In particular, when electroless plating is applied, the surface can be made flatter.

なお以上の説明においては、保護用金属の被覆層１４の上面１４Ａが絶縁基材第１面１０Ａから実質的に突出しない、あるいは保護用金属の被覆層１４の上面１４Ａが絶縁基材第１面１０Ａと実質的に同一の面以下となると記載したが、ここで“実質的に”とは、保護用金属の被覆層１４の上面１４Ａが絶縁基材第１面１０Ａと完全に同一な面もしくはその下方に位置している場合のみならず、保護用金属の被覆層１４の上面１４Ａが絶縁基材第１面１０Ａからわずかに突出する場合を許容していることを意味する。そのわずかな突出許容寸法は、通常は＋２μｍまでは許容される。すなわち、絶縁基材第１面１０Ａからの保護用金属被覆層１４の上面１４Ａの最大突出寸法が２μｍを越えれば、図１２（Ｂ）に示したと同様に、保護用金属が隣り合う端子部導体層１２ａ間で部分的に連続してしまうおそれがあるが、その突出寸法が２μｍ以下であれば、隣り合う端子部導体層１２ａ間で、部分的にも連続してしまうおそれが少ない。そこで、保護用金属被覆層１４の上面１４Ａの位置は、絶縁基材第１面１０Ａの位置から上方へ２μｍまでは許容され、その許容範囲を含めて、本明細書では、保護用金属被覆層１４の上面１４Ａの位置について、絶縁基材第１面１０Ａの位置と実質的に同一の面以下と表現しているのである。   In the above description, the upper surface 14A of the protective metal coating layer 14 does not substantially protrude from the first insulating substrate surface 10A, or the upper surface 14A of the protective metal coating layer 14 is the first insulating substrate surface. 10A, it is described that the surface is substantially the same as or less than 10A. Here, “substantially” means that the upper surface 14A of the protective metal coating layer 14 is completely the same as the insulating substrate first surface 10A or This means that the upper surface 14A of the protective metal covering layer 14 slightly protrudes from the first surface 10A of the insulating base material as well as the case where it is positioned below. Its slight protrusion allowance is usually allowed up to +2 μm. That is, if the maximum projecting dimension of the upper surface 14A of the protective metal coating layer 14 from the insulating base first surface 10A exceeds 2 μm, the terminal conductors adjacent to the protective metal are the same as shown in FIG. Although there is a possibility that the layer 12a is partially continuous between the layers 12a, if the projecting dimension is 2 μm or less, there is little possibility that the layer 12a is partially continuous between the adjacent terminal conductor layers 12a. Therefore, the position of the upper surface 14A of the protective metal coating layer 14 is allowed up to 2 μm from the position of the insulating base first surface 10A. In this specification, including the allowable range, the protective metal coating layer is included. The position of the upper surface 14A of 14 is expressed as the surface substantially the same as the position of the first surface 10A of the insulating base material.

なお、保護用金属被覆層１４自体の厚みは特に限定しないが、通常は端子部導体層１２ａの表面１２Ａの絶縁基材第１面１０Ａからの窪み深さ（好ましくは１〜７μｍ）および保護用金属被覆層１４の絶縁基材表面１０Ａからの突出許容高さ（好ましくは２μｍ以下）との関係からは、１〜９μｍの範囲内とすることが望ましい。   The thickness of the protective metal coating layer 14 itself is not particularly limited. Usually, the depth (preferably 1 to 7 μm) of the surface 12A of the terminal conductor layer 12a from the first surface 10A of the insulating base and the protective metal coating layer 14a are used. From the relationship with the allowable protrusion height (preferably 2 μm or less) of the metal coating layer 14 from the surface 10A of the insulating base material, it is desirable to be within the range of 1-9 μm.

さらに、保護用金属被覆層１４の上面１４Ａが絶縁基材第１面１０Ａから窪んでいる場合には、隣り合う端子部導体層１２ａ間での保護用金属の連続は原理的に生じ得ず、従ってその窪み寸法については特に限定しない。但し、保護用金属被覆層１４の上面１４Ａの絶縁基材第１面１０Ａからの窪み深さが１０μｍを越えれば、端子部導体層１２ａの厚みを１０μｍ程度以上に確保することが困難となって、端子部の抵抗が過大となってしまうおそれがあるから、通常は１０μｍ以下とすることが望ましく、より好ましくは７μｍ以下とする。   Further, when the upper surface 14A of the protective metal coating layer 14 is recessed from the insulating base first surface 10A, the continuity of the protective metal between the adjacent terminal portion conductor layers 12a cannot occur in principle. Therefore, there is no particular limitation on the size of the recess. However, if the recess depth of the upper surface 14A of the protective metal coating layer 14 from the first surface 10A of the insulating base material exceeds 10 μm, it is difficult to ensure the thickness of the terminal conductor layer 12a to about 10 μm or more. Since there is a possibility that the resistance of the terminal portion becomes excessive, it is usually preferably 10 μm or less, more preferably 7 μm or less.

また上記の例では、絶縁基材第１面１０Ａ側の保護用金属被覆層１４を、Ｎｉめっき層（第１層）１４−１とＡｕめっき層（第２層）１４−２との２層構造とし、同時に開口部底面の保護用金属被覆層１５も、同様な２層構造として説明したが、これらの保護用金属被覆層は、Ｎｉめっき層（第１層）、Ｐｄめっき層（第２層）、およびＡｕめっき層（第３層）の３層構造とすることもでき、さらに場合によっては単層構造としても良い。また保護用金属の種類も特に限定されず、端子部導体層を構成する金属、および端子部として接合される相手側の金属の種類に応じて適切な１種又は２種以上の金属を保護用金属として選択すればよい。具体的には、例えばＮｉ、Ａｕ、Ｐｄ、Ｓｎ、Ａｇ、はんだ合金のうちから選ばれた１種以上のものを、保護用金属として用いることができる。   In the above example, the protective metal coating layer 14 on the insulating substrate first surface 10A side is composed of two layers of a Ni plating layer (first layer) 14-1 and an Au plating layer (second layer) 14-2. The protective metal coating layer 15 on the bottom surface of the opening has been described as a similar two-layer structure, but these protective metal coating layers are composed of a Ni plating layer (first layer) and a Pd plating layer (second layer). Layer) and an Au plating layer (third layer), and a single layer structure may be used in some cases. Also, the type of protective metal is not particularly limited, and one or two or more types of metals suitable for protection are used depending on the type of metal constituting the terminal conductor layer and the counterpart metal to be joined as the terminal unit. What is necessary is just to select as a metal. Specifically, for example, at least one selected from Ni, Au, Pd, Sn, Ag, and a solder alloy can be used as the protective metal.

なお、上述のように導体層のうちの端子部導体層１２ａは、絶縁基材表面１０Ａから窪ませて、その上面に保護用金属被覆層１４を形成しているが、導体層のうちの配線回路導体層１２ｂは、絶縁基材表面１０Ａから窪ませず、その上面を絶縁基材表面１０Ａと実質的に面一のままとしている。そしてその配線回路導体層１２ｂの表面には、保護用金属被覆層１４を形成していない。   As described above, the terminal conductor layer 12a in the conductor layer is recessed from the insulating substrate surface 10A and the protective metal coating layer 14 is formed on the upper surface thereof. The circuit conductor layer 12b is not recessed from the insulating base material surface 10A, and its upper surface remains substantially flush with the insulating base material surface 10A. The protective metal coating layer 14 is not formed on the surface of the wiring circuit conductor layer 12b.

さらに上記の実施形態において、開口穴１３Ａ、１３Ｂは、片面プリント配線板として、第２面１０Ｂの側に半導体チップその他の電子部品を搭載するにあたり、それらの電子部品の端子からのリードワイヤを挿入して半田接合などによりボンディング（ワイヤボンディング）したり、またプリント配線板自体をマザーボード上に搭載・接続するためのはんだボールを挿入したりするために使用される。ここで、開口穴１３Ａ、１３Ｂの底面の保護金属被覆層１５は必ずしも必要ではなく、導体層１２−１，１２−３（端子部導体層１２ａ）の絶縁基材第２面１０Ｂの側の表面１２Ｂが、開口穴１３Ａ、１３Ｂの底部に露出したままとしても良いが、はんだとの接合性を良好にし、かつ導体層の銅の酸化を防止して接続信頼性を向上させるためには、絶縁基材第１面１０Ａの側の表面と同様に、保護用金属被覆層１５を形成しておくことが望ましい。   Furthermore, in the above embodiment, the opening holes 13A and 13B are single-sided printed wiring boards, and when mounting a semiconductor chip or other electronic component on the second surface 10B side, lead wires from the terminals of these electronic components are inserted. Then, it is used for bonding (wire bonding) by solder bonding or the like, or inserting a solder ball for mounting and connecting the printed wiring board itself on the mother board. Here, the protective metal coating layer 15 on the bottom surfaces of the opening holes 13A and 13B is not necessarily required, and the surface of the conductor layers 12-1 and 12-3 (terminal conductor layer 12a) on the insulating substrate second surface 10B side. 12B may remain exposed at the bottoms of the opening holes 13A and 13B. However, in order to improve the connection reliability by improving the bondability with the solder and preventing the copper of the conductor layer from being oxidized, insulation is required. It is desirable to form the protective metal coating layer 15 in the same manner as the surface on the substrate first surface 10A side.

次に図１〜図３、または図４に示される第１、第２実施形態の片面プリント配線板を製造する方法について、図５の（Ａ）〜（Ｃ）および図６の（Ａ）〜（Ｃ）を参照して原理的に説明する。なお図５（Ａ）〜（Ｃ）から図６（Ａ）〜（Ｃ）は、連続する工程を示している。また図５、図６においては、導体層のうち端子部導体層１２ａについては、その幅広な領域１２ａ0（図１参照）が現れている断面について示している。 Next, about the method of manufacturing the single-sided printed wiring board of 1st, 2nd embodiment shown by FIGS. 1-3 or FIG. 4, (A)-(C) of FIG. The principle will be described with reference to (C). 5A to 6C to 6A to 6C show a continuous process. 5 and 6, the terminal conductor layer 12a of the conductor layers is shown in a cross section in which a wide region 12a 0 (see FIG. 1) appears.

図５（Ａ）は、埋め込み基板形成工程によって、プリプレグ、あるいは液晶ポリマー（ＬＣＰ）で代表される高耐熱性熱可塑性樹脂などの絶縁性材料からなる絶縁基材１０に、既に複数の導体層１２−１、１２−２、１２−３（端子部導体層１２ａ、配線回路導体層１２ｂ）が埋め込まれている状態の基板（埋め込み基板）１８を示す。なおこの状態では、各導体層の絶縁基材第１面１０Ａの側の表面１２Ａは、絶縁基材１０の第１面１０Ａのレベルと同一のレベルとなっている。すなわち導体層によるパターン形成面は平坦な面となっている。
このような状態のもの（埋め込み基板１８）を得るまでの埋め込み基板形成工程の具体的なプロセスは従来の平埋め法と同様であれば良く、その具体例については後に改めて説明する。 FIG. 5A shows that a plurality of conductor layers 12 are already formed on an insulating base material 10 made of an insulating material such as a prepreg or a high heat-resistant thermoplastic resin represented by a liquid crystal polymer (LCP) by an embedded substrate forming process. -1, 12-2, 12-3 (terminal conductor layer 12a, wiring circuit conductor layer 12b) is shown in a state where the substrate (embedded substrate) 18 is embedded. In this state, the surface 12A of each conductor layer on the insulating substrate first surface 10A side is at the same level as the level of the first surface 10A of the insulating substrate 10. That is, the pattern formation surface by the conductor layer is a flat surface.
The specific process of the embedded substrate forming process until obtaining the substrate in this state (embedded substrate 18) may be the same as the conventional flat filling method, and a specific example thereof will be described later.

本実施形態では、図５（Ａ）に示す段階の埋め込み基板１８について、先ず開口穴形成工程を実施する。すなわち、図５（Ｂ）に示すように、絶縁基材１０の第２面１０Ｂの側から、絶縁基材１０内部の導体層１２−１、１２−３（端子部導体層１２ａ）に達する開口穴１５Ａ，１５Ｂを形成する。この開口穴形成手段としては、レーザ加工を適用することが望ましいが、機械的穿孔加工によって形成してもよい。   In the present embodiment, an opening hole forming step is first performed on the embedded substrate 18 at the stage shown in FIG. That is, as shown in FIG. 5B, openings reaching the conductor layers 12-1 and 12-3 (terminal conductor layer 12 a) inside the insulating base material 10 from the second surface 10 </ b> B side of the insulating base material 10. Holes 15A and 15B are formed. As this opening hole forming means, it is desirable to apply laser processing, but it may be formed by mechanical drilling.

次いで、導体層１２に対して、エッチング工程を施す。すなわち、導体層１２を構成しているＣｕもしくはＣｕ合金を溶解させるエッチング液、例えば過硫酸ナトリウムと硫酸とからなるエッチング液を用いて、導体層のうちの端子部導体層１２ａをエッチングする。そのエッチングの初期段階の状況を図５（Ｃ）に示す。この段階では、端子部導体層１２ａは、絶縁基材第１面１０Ａに対しほぼ均一な深さで窪んでいる。さらにエッチングを進行させれば、端子部導体層１２ａは、絶縁基材第１面１０Ａ側の幅方向両端部付近で大きくエッチングされ、図６（Ａ）に示すような、中央部１２１よりも両端部１２２付近の窪み深さが大きい状態となる。すなわち、幅方向の断面が凸状をなす状態となる。   Next, an etching process is performed on the conductor layer 12. That is, the terminal conductor layer 12a of the conductor layer is etched using an etchant that dissolves Cu or Cu alloy constituting the conductor layer 12, for example, an etchant composed of sodium persulfate and sulfuric acid. The state of the initial stage of the etching is shown in FIG. At this stage, the terminal conductor layer 12a is recessed at a substantially uniform depth with respect to the insulating base first surface 10A. If the etching is further advanced, the terminal conductor layer 12a is largely etched in the vicinity of both ends in the width direction on the insulating base first surface 10A side, and both ends of the center part 121 as shown in FIG. It will be in the state where the hollow depth of the part 122 vicinity is large. That is, the cross section in the width direction is convex.

なお上記のエッチング工程では、導体層のうち、配線回路導体層１２ｂは、適宜エッチングマスクなどでカバーして、エッチングされることを防止する。したがってエッチング工程終了後の段階では、導体層は、端子部導体層１２ａのみが窪んだ状態となっており、配線回路導体層１２ｂは、その表面が絶縁基材表面１０Ａと実質的に面一のままとなっている。   In the etching process, the wiring circuit conductor layer 12b of the conductor layer is appropriately covered with an etching mask or the like to prevent etching. Therefore, at the stage after the etching process is completed, the conductor layer is in a state where only the terminal portion conductor layer 12a is depressed, and the surface of the wiring circuit conductor layer 12b is substantially flush with the insulating substrate surface 10A. It remains.

次いで、保護用金属被覆工程として、図６の（Ｂ）〜（Ｃ）に示すように、端子部導体層１２ａにおける絶縁基材第１面１０Ａの側の表面１２Ａ上を、保護用金属で被覆し、被覆層１４を形成する。本実施形態では、先ず無電解めっきもしくは電解めっきにより端子部導体層１２ａの表面１２Ａに第１層１４−１としてＮｉめっきを施し、続いて無電解めっきもしくは電解めっきにより第２層１４−２としてＡｕめっきを施して、２層構造の被覆層１４としている。
またこの保護用金属被覆工程では、端子部導体層１２ａにおける絶縁基材第２面１０Ｂの側の表面１２Ｂ、すなわち開口穴１３の底部の導体層露呈面１２Ｂも、保護用金属で被覆され、導体層露呈面１２Ｂに上記と同様な２層構造の被覆層１５が形成される。 Next, as a protective metal coating step, as shown in FIGS. 6B to 6C, the surface 12A on the insulating substrate first surface 10A side of the terminal conductor layer 12a is covered with a protective metal. Then, the coating layer 14 is formed. In the present embodiment, first, Ni plating is applied as the first layer 14-1 to the surface 12A of the terminal conductor layer 12a by electroless plating or electrolytic plating, and then the second layer 14-2 is formed by electroless plating or electrolytic plating. Au coating is applied to form a coating layer 14 having a two-layer structure.
In this protective metal coating step, the surface 12B on the insulating base material second surface 10B side of the terminal conductor layer 12a, that is, the conductor layer exposed surface 12B at the bottom of the opening 13 is also coated with the protective metal, A coating layer 15 having a two-layer structure similar to the above is formed on the layer exposure surface 12B.

ここで、絶縁基材第１面１０Ａ側の被覆層１４はその表面１４Ａが、絶縁基材１０の第１面１０Ａとほぼ面一となるように、めっき条件（特にめっき速度）に応じてめっき処理時間を適切に調整する。なお本実施形態においては、保護用金属めっき前の段階（図６（Ａ））では、端子部導体層１２ａが、幅方向の断面が凸状をなす状態となっているが、被覆層第１層１４−１のＮｉめっきを施すに当たっては、無電解めっき、電解めっきのいずれによる場合も、Ｎｉをある程度以上の厚みでめっきすることにより、そのＮｉめっき層（第１層）１４−１の表面１４−１Ａをほぼ平坦な面とすることができる（図６（Ｂ）参照）。したがって、その後に第２層１４−２としてＡｕめっきを施すにあたっては、均一な厚みでめっきすることにより、容易にその表面１４−２Ａ（図４の被覆層表面１４Ａに相当）を平坦な面とすることができる。その結果、図４に示した第２の実施形態のプリント配線板と同様なプリント配線板を得ることができる。   Here, the coating layer 14 on the first insulating substrate first surface 10A side is plated according to the plating conditions (particularly the plating speed) so that the surface 14A thereof is substantially flush with the first surface 10A of the insulating substrate 10. Adjust the processing time appropriately. In the present embodiment, the terminal conductor layer 12a is in a state in which the cross section in the width direction has a convex shape before the protective metal plating (FIG. 6A). In applying the Ni plating of the layer 14-1, the surface of the Ni plating layer (first layer) 14-1 can be obtained by plating Ni with a thickness of a certain level in both cases of electroless plating and electrolytic plating. 14-1A can be a substantially flat surface (see FIG. 6B). Therefore, when performing Au plating as the second layer 14-2 thereafter, the surface 14-2A (corresponding to the coating layer surface 14A in FIG. 4) can be easily made flat by plating with a uniform thickness. can do. As a result, a printed wiring board similar to the printed wiring board of the second embodiment shown in FIG. 4 can be obtained.

ここで、上述の保護用金属被覆工程においては、無電解めっき、電解めっきのいずれの場合も、絶縁基材第１面１０Ａ側のめっき金属（Ｎｉ、Ａｕ）は、絶縁基材第１面１０Ａから窪んだ凹部（端子部導体層１２ａの表面１２Ａ上でかつ絶縁基材第１面１０Ａの面より低い空間）の内側に析出されるから、隣り合う端子部導体層間で保護用金属のブリッジ現象が生じてしまうことはない。また無電解めっきを適用した場合において、保護金属被覆層１４の表面１４Ａが絶縁基材第１面１０Ａからわずかに突出したとしても、その保護金属被覆層１４の表面１４Ａ（１４−２Ａ）と絶縁基材第１面１０Ａとの段差が２μｍ以下であれば、異常析出の発生がほとんどなく、そのため電気的に導通してしまうことを防止できる。そして、隣り合う端子部導体層１２ａの間のスペース（例えば図１、図３、図４に示す端子部導体層１２ａの幅広な領域１２ａ０についての隣り合う導体層間の間隔Ｓ；すなわち導体層間の最小間隔）が２５μｍ以下と、極めて小さい場合でも、そのスペースで保護用金属が連続して電気的導通が生じてしまうことを回避できるため、端子部導体層１２ａ間の最小間隔を２５μｍ以下として、高精細な導体パターンを有するプリント配線板を作製することができる。なお本発明者らが鋭意検討した結果、上記の最小間隔は十数μｍまで狭小化しても特に問題はないことを確認している。 Here, in the above-described protective metal coating step, in both cases of electroless plating and electrolytic plating, the plating metal (Ni, Au) on the insulating substrate first surface 10A side is the insulating substrate first surface 10A. Since it is deposited inside the concave portion (space on the surface 12A of the terminal conductor layer 12a and lower than the surface of the insulating base first surface 10A), the bridging phenomenon of the protective metal between adjacent terminal conductor layers Will not occur. Further, when electroless plating is applied, even if the surface 14A of the protective metal coating layer 14 slightly protrudes from the insulating base first surface 10A, it is insulated from the surface 14A (14-2A) of the protective metal coating layer 14 If the level difference with the base material first surface 10A is 2 μm or less, there is almost no occurrence of abnormal precipitation, and therefore electrical conduction can be prevented. Then, the space (for example, FIG. 1 between the terminal portion conductive layer 12a adjacent, 3, wide conductor layers adjacent the region 12a 0 interval S of the terminal portion conductive layer 12a shown in FIG. 4; i.e. conductor layers Even when the minimum distance is 25 μm or less and extremely small, it can be avoided that the protective metal continuously generates electrical continuity in the space. Therefore, the minimum distance between the terminal conductor layers 12a is set to 25 μm or less. A printed wiring board having a high-definition conductor pattern can be produced. As a result of intensive studies by the present inventors, it has been confirmed that there is no particular problem even if the above-mentioned minimum interval is reduced to a few tens of μm.

なお、図５の（Ｃ）に示す段階、すなわちエッチング工程の比較的初期の、端子部導体層１２ａが未だ断面凸状となっていない段階で、次の被覆工程としてＮｉ／Ａｕめっきを施すこともあり、その場合には図３に示したような断面形状を有する第１の実施形態のプリント配線板と同様なプリント配線板を得ることができる。   In addition, Ni / Au plating is performed as the next coating process at the stage shown in FIG. 5C, that is, at a relatively early stage of the etching process, where the terminal conductor layer 12a is not yet convex in cross section. In this case, a printed wiring board similar to the printed wiring board of the first embodiment having the cross-sectional shape as shown in FIG. 3 can be obtained.

ここで、図５、図６に示す製造方法の実施形態では、開口穴形成工程の後にエッチング工程を実施しているが、場合によっては、先にエッチング工程を実施した後、開口穴形成工程を実施しても良い。その場合の工程例を、図７の（Ａ）〜（Ｃ）および図８の（Ａ）〜（Ｃ）に示す。なお図７の（Ａ）〜（Ｃ）から図８の（Ａ）〜（Ｃ）は、連続する工程を示している。
この場合においても、エッチング工程における端子部導体層１２ａの絶縁基材第１面１０Ａの側のエッチング深さは、図５、図６の実施形態と同様に調整することが望ましい。なお、開口穴形成工程の後の保護用金属被覆工程（図８の（Ｂ）〜（Ｃ））は、図５、図６の実施形態と同様に行なえばよい。 Here, in the embodiment of the manufacturing method shown in FIGS. 5 and 6, the etching process is performed after the opening hole forming process. However, in some cases, after the etching process is performed first, the opening hole forming process is performed. You may carry out. The process example in that case is shown to (A)-(C) of FIG. 7, and (A)-(C) of FIG. 7 (A) to (C) to FIG. 8 (A) to (C) show successive steps.
Even in this case, it is desirable to adjust the etching depth on the insulating base first surface 10A side of the terminal conductor layer 12a in the etching step in the same manner as in the embodiment of FIGS. In addition, what is necessary is just to perform the protective metal coating | covering process ((B)-(C) of FIG. 8) after an opening hole formation process similarly to embodiment of FIG. 5, FIG.

次に、図５（Ａ）あるいは図７（Ａ）に示した埋め込み基板１８を製造する工程、すなわち埋め込み基板形成工程の原理的な一例について、図９の（Ａ）〜（Ｄ）および図１０の（Ａ）〜（Ｄ）を参照して説明する。なお図９の（Ａ）〜（Ｄ）から図１０の（Ａ）〜（Ｄ）は、連続する工程を示している。
先ず図９の（Ａ）に示すような支持体２０を用意する。この支持体２０は、特に限定されるものではないが、本実施形態では、銅箔２０Ａの片面上にニッケル膜２０Ｂをめっきなどにより形成したものが用いられている。 Next, a principle example of the process of manufacturing the embedded substrate 18 shown in FIG. 5A or 7A, that is, the principle of the embedded substrate forming process will be described with reference to FIGS. This will be described with reference to (A) to (D). 9A to 9D to FIG. 10A to FIG. 10D show successive steps.
First, a support 20 as shown in FIG. 9A is prepared. The support 20 is not particularly limited, but in the present embodiment, a support in which a nickel film 20B is formed on one surface of the copper foil 20A by plating or the like is used.

次いで、図９の（Ｂ）に示すように、支持体２０におけるニッケル膜２０Ｂの側の面に、めっきレジスト層２２を形成する。このめっきレジスト層２２は、レジストパターン形成のためにフォトリソグラフィ技術を適用する場合は、感光性レジストフィルムを用いればよい。続いて公知のフォトリソグラフィ技術などにより、図９の（Ｃ）に示すように、めっきレジスト層２２にパターンを形成する。その後、図９の（Ｄ）に示すように、例えば電解めっきにより、支持体２０上のめっきレジスト非形成部分に、Ｃｕなどの導体層１２ａ、１２ｂを形成する。その後、めっきレジスト層２２を、剥離あるいは溶解などによって除去し、図１０の（Ａ）の状態とする。この状態では、支持体２０の表面に導体層１２ａ、１２ｂが所定のパターンで突出形成されている。   Next, as shown in FIG. 9B, a plating resist layer 22 is formed on the surface of the support 20 on the side of the nickel film 20B. The plating resist layer 22 may be a photosensitive resist film when a photolithography technique is applied to form a resist pattern. Subsequently, as shown in FIG. 9C, a pattern is formed on the plating resist layer 22 by a known photolithography technique or the like. Thereafter, as shown in FIG. 9D, conductor layers 12a and 12b such as Cu are formed on the plating resist non-formed portion on the support 20 by, for example, electrolytic plating. Thereafter, the plating resist layer 22 is removed by peeling or dissolution, and the state shown in FIG. In this state, the conductor layers 12a and 12b are projected and formed on the surface of the support 20 in a predetermined pattern.

その後、図１０の（Ｂ）に示すように、プリプレグなどの比較的軟質な絶縁基材１０を用意して、その絶縁基材１０の表面１０Ａを、支持体２０上の導体層１２ａ、１２ｂに対向させ、必要に応じて加熱しながら加圧して、積層圧着させる。これによって、図１０の（Ｃ）に示すように、導体層１２ａ、１２ｂが絶縁基材１０に押し込まれる。その後、支持体２０をエッチングなどの適宜の手段によって除去すれば、図１０の（Ｄ）に示すような埋め込み基板１８が得られる。   Thereafter, as shown in FIG. 10B, a relatively soft insulating base material 10 such as a prepreg is prepared, and the surface 10A of the insulating base material 10 is applied to the conductor layers 12a and 12b on the support 20. It is made to oppose, it pressurizes, heating as needed, and it carries out lamination pressure bonding. As a result, the conductor layers 12 a and 12 b are pushed into the insulating base material 10 as shown in FIG. Thereafter, if the support 20 is removed by an appropriate means such as etching, an embedded substrate 18 as shown in FIG. 10D is obtained.

さらに本発明の片面プリント配線板の製造方法を、より具体化した実施形態を、図１１〜図１３に示す。なお図１１の（Ａ）〜（Ｆ）から図１２の（Ａ）〜（Ｄ）、さらに図１３の（Ａ）〜（Ｃ）までは、埋め込み基板１８を作成するための埋め込み基板形成工程に相当し、図１３の（Ｄ）〜（Ｇ）は、その後の工程を示している。また図１１〜図１３の各図においても、図７、図８と同様に、導体層のうち端子部導体層１２ａについては、その幅広な領域１２ａ０（図１参照）が現れている断面について示している。 Furthermore, the embodiment which actualized the manufacturing method of the single-sided printed wiring board of this invention more is shown in FIGS. 11A to 11F, FIGS. 12A to 12D, and FIGS. 13A to 13C, an embedded substrate forming process for forming the embedded substrate 18 is performed. Correspondingly, (D) to (G) in FIG. 13 show subsequent steps. In each of FIGS. 11 to 13, as in FIGS. 7 and 8, the terminal conductor layer 12 a among the conductor layers is a cross section in which a wide region 12 a 0 (see FIG. 1) appears. Show.

本実施形態においては、先ず図１１の（Ａ）に示すように、第１の支持体としての片面銅張積層板３０と、第２の支持体としての比較的軟質な絶縁材、例えばプリプレグ３２と、小サイズの銅箔３４と、大サイズの銅箔３６とを用意する。そしてこれらを上記の順序で積層して加圧し、図１１の（Ｂ）に示すような積層体３８を得る。この積層加圧によって、小サイズの銅箔３４は、第２支持体３２の表面層に埋め込まれた状態となる。なお小サイズ銅箔３４と大サイズ銅箔３６との間は接着されていないが、小サイズ銅箔３４の端部よりも外側の領域では大サイズ銅箔３６がプリプレグ３２に直接接して、その間で接合力が作用している。   In this embodiment, first, as shown in FIG. 11A, a single-sided copper-clad laminate 30 as a first support and a relatively soft insulating material as a second support, such as a prepreg 32, for example. A small-sized copper foil 34 and a large-sized copper foil 36 are prepared. And these are laminated | stacked in said order and pressurized, and the laminated body 38 as shown to (B) of FIG. 11 is obtained. By this lamination pressing, the small-sized copper foil 34 is embedded in the surface layer of the second support 32. The small-sized copper foil 34 and the large-sized copper foil 36 are not bonded to each other, but the large-sized copper foil 36 is in direct contact with the prepreg 32 in the region outside the end of the small-sized copper foil 34. The bonding force is acting.

次いで図１１の（Ｃ）に示すように、大サイズの銅箔３６の表面に、電解めっきなどによって、Ｎｉ層４０を形成する。その後、図１１の（Ｄ）に示すように、Ｎｉ層４０の表面に、めっきレジスト４２として、例えば感光性レジストフィルムを積層する。そしてフォトリソグラフィなどの公知の手法によって、図１１の（Ｅ）に示すように、めっきレジスト４２にパターンを形成する。   Next, as shown in FIG. 11C, a Ni layer 40 is formed on the surface of the large-sized copper foil 36 by electrolytic plating or the like. Thereafter, as shown in FIG. 11D, for example, a photosensitive resist film is laminated on the surface of the Ni layer 40 as the plating resist 42. Then, as shown in FIG. 11E, a pattern is formed on the plating resist 42 by a known method such as photolithography.

その後、導体金属としてのＣｕの電解めっきを行なって、めっきレジスト４２の非形成部分に導体層を形成し、続いてめっきレジスト４２を剥離もしくは溶解によって除去し、図１１の（Ｆ）に示すように、積層体３８におけるＮｉ層４０上に導体層１２ａ、１２ｂのパターンを形成する。   Thereafter, electroplating of Cu as a conductor metal is performed to form a conductor layer in a portion where the plating resist 42 is not formed, and then the plating resist 42 is removed by peeling or dissolution, as shown in FIG. Next, the patterns of the conductor layers 12 a and 12 b are formed on the Ni layer 40 in the multilayer body 38.

次いで、図１２の（Ａ）に示すように、プリプレグや液晶ポリマーなどの絶縁基材１０と、銅箔４４とを、積層体３８のＮｉ層４０上における導体層１２ａ、１２ｂの側に配置し、図１２の（Ｂ）に示すように、積層、加圧する。これによって導体層１２ａ、１２ｂは、絶縁基材１０に埋め込まれた状態となる。   Next, as shown in FIG. 12A, the insulating base material 10 such as a prepreg or a liquid crystal polymer and the copper foil 44 are disposed on the conductor layers 12 a and 12 b side on the Ni layer 40 of the laminate 38. As shown in FIG. 12B, lamination and pressurization are performed. As a result, the conductor layers 12 a and 12 b are embedded in the insulating base material 10.

その後、図１２の（Ｃ）に示すように、小サイズ銅箔３４の端部よりも内側の部分で、パターン幅方向に平行な垂直方向に切断し、両端側の部分を中央部側の部分から切り離す。その切断位置を２点鎖線４６で示す。ここで、小サイズ銅箔３４と大サイズ銅箔３６との間は特に接合されていないため、上述のように切り離した後の中央部側の部分は、小サイズ銅箔３４と大サイズ銅箔３６との間で容易に剥離することが可能な状態となる。そこで、図１２の（Ｄ）に示すように、小サイズ銅箔３４と大サイズ銅箔３６との間を剥離させる。このようにして剥離した上側の部分を図１３の（Ａ）に示す。   Thereafter, as shown in FIG. 12 (C), at the portion inside the end portion of the small-sized copper foil 34, it is cut in the vertical direction parallel to the pattern width direction, and both end portions are portions on the center portion side. Disconnect from. The cutting position is indicated by a two-dot chain line 46. Here, since the small size copper foil 34 and the large size copper foil 36 are not particularly joined, the portion on the center portion side after the separation as described above is the small size copper foil 34 and the large size copper foil. It will be in the state which can peel easily between 36. Then, as shown to (D) of FIG. 12, between the small size copper foil 34 and the large size copper foil 36 is peeled. The upper part thus peeled off is shown in FIG.

この後、図１３の（Ａ）〜（Ｂ）に示すように、エッチング液として、Ｃｕは溶解するがＮｉは溶解しにくいエッチング選択性を有する第１の選択エッチング液、例えばメルテックス製エープロセスを用いて、大サイズ銅箔３６をエッチング除去する。これによって、図１３の（Ｂ）に示すように、Ｎｉ層４０が露呈した状態となる。なお、この第１の選択エッチングによって、大サイズ銅箔３６とは反対側の銅箔４４も、その全体がエッチング除去される。   Thereafter, as shown in FIGS. 13A to 13B, as an etchant, a first selective etchant having an etching selectivity in which Cu dissolves but Ni hardly dissolves, for example, an A process manufactured by Meltex. The large size copper foil 36 is removed by etching using. As a result, as shown in FIG. 13B, the Ni layer 40 is exposed. By this first selective etching, the entire copper foil 44 opposite to the large size copper foil 36 is also etched away.

上述のようにして大サイズ銅箔３６が除去されてＮｉ層４０が露呈した後には、図１３の（Ｂ）〜（Ｃ）に示すように、Ｎｉは溶解するがＣｕは溶解しにくいエッチング選択性を有する第２の選択エッチング液、例えばメルテックス製メルストリップＮ−９５０を用いて、Ｎｉ層４０をエッチング除去する。これによって、図１３の（Ｃ）に示すように、絶縁基材１０の第１面１０Ａに所定のパターンで埋め込まれた導体層１２ａ、１２ｂの表面が露呈した状態となる。すなわち、図１０の（Ｄ）で示したものと同様な埋め込み基板（但し図面上では上下が反転している）が得られる。   After the large-sized copper foil 36 is removed as described above and the Ni layer 40 is exposed, as shown in FIGS. 13B to 13C, the etching selection is such that Ni dissolves but Cu does not easily dissolve. The Ni layer 40 is removed by etching using a second selective etching solution having a property, for example, Melstrip N-950 made by Meltex. As a result, as shown in FIG. 13C, the surfaces of the conductor layers 12a and 12b embedded in a predetermined pattern on the first surface 10A of the insulating base 10 are exposed. That is, an embedded substrate similar to that shown in FIG. 10D (however, upside down in the drawing is obtained) can be obtained.

その後の工程は、図５の（Ａ）〜（Ｃ）および図６の（Ａ）〜（Ｃ）を参照して説明したプロセス、あるいは図７の（Ａ）〜（Ｃ）および図８の（Ａ）〜（Ｃ）のプロセスと実質的に同様であれば良いが、ここでは、図５（Ａ）〜（Ｃ）および図６の（Ａ）〜（Ｃ）のプロセスに従った例を示す。
すなわち、図１３の（Ｄ）に示すように、絶縁基材１０における導体層１２ａ、１２ｂに対して反対側の面（第２面）１０Ｂから、レーザ加工や機械加工によって、絶縁基材１０に開口穴１３Ａ、１３Ｂを、導体層１２ａに届くように形成する。さらに、必要に応じて、図１３の（Ｅ）に示すように、ソルダレジスト層４８を所定のパターンで形成する。 The subsequent steps are the processes described with reference to FIGS. 5A to 5C and FIGS. 6A to 6C, or FIGS. 7A to 7C and FIG. Although it may be substantially the same as the processes of A) to (C), an example according to the processes of FIGS. 5 (A) to (C) and FIGS. 6 (A) to (C) is shown here. .
That is, as shown in FIG. 13D, from the surface (second surface) 10B opposite to the conductor layers 12a and 12b in the insulating base material 10 to the insulating base material 10 by laser processing or machining. The opening holes 13A and 13B are formed so as to reach the conductor layer 12a. Furthermore, as required, as shown in FIG. 13E, a solder resist layer 48 is formed in a predetermined pattern.

その後、導体層のうちの端子部導体層１２ａを、絶縁基材１０の第１面１０Ａの側から所定の深さＤまでエッチングして、図１３の（Ｆ）に示す状態とする。その後、図１３の（Ｇ）に示すように、端子部導体層１２ａの表面に、保護用金属被覆層１４、１５として、Ｎｉめっき層（第１層）１４−１、１５−１およびＡｕめっき層（第２層）１４−２、１５−２を、無電解めっきもしくは電解めっきにより形成する。このとき、絶縁基材第１面１０Ａ側の保護用金属被覆層１４の表面が絶縁基材１０の第１面１０Ａと実質的に同一の面以下となるようにめっき厚を調整することは、既に述べたとおりである。   Thereafter, the terminal conductor layer 12a of the conductor layers is etched from the first surface 10A side of the insulating base material 10 to a predetermined depth D to obtain the state shown in FIG. Thereafter, as shown in FIG. 13G, Ni plating layers (first layers) 14-1, 15-1 and Au plating are formed on the surface of the terminal conductor layer 12a as protective metal coating layers 14, 15. The layers (second layers) 14-2 and 15-2 are formed by electroless plating or electrolytic plating. At this time, adjusting the plating thickness so that the surface of the protective metal coating layer 14 on the insulating base material first surface 10A side is substantially equal to or less than the first surface 10A of the insulating base material 10 As already mentioned.

以下に本発明の実験例を、比較実験例とともに説明する。ここで、以下の本発明実験例、比較実験例は、端子部導体層における絶縁基材第１面からの高さが、異常析出現象、ブリッジ現象の発生に及ぼす影響を調べるために行なったものであり、そこで、いずれの実験例でも、絶縁基材の第２面の側に開口穴を形成していない状態で実験を行なった。なお以下の各実験例は、本発明の作用効果を確認するためのものであって、実験例に記載された条件が本発明の技術的範囲を限定しないことはもちろんである。   Hereinafter, experimental examples of the present invention will be described together with comparative experimental examples. Here, the following experimental examples of the present invention and comparative experimental examples were conducted in order to investigate the effect of the height from the first surface of the insulating base material on the terminal conductor layer on the occurrence of abnormal precipitation and bridging phenomena. Therefore, in any of the experimental examples, the experiment was performed in a state where no opening hole was formed on the second surface side of the insulating base material. In addition, each following experiment example is for confirming the effect of this invention, Comprising: Of course, the conditions described in the experiment example do not limit the technical scope of this invention.

本発明実験例１：
図５の（Ａ）に準じて、プリプレグからなる絶縁基材１０の第１面１０Ａに所定のパターンでＣｕからなる導体層１２ａ、１２ｂが埋め込み形成された埋め込み基板１８を準備した。ここで、導体層間の幅（パターンの幅）は２０μｍ、隣り合う導体層間の間隔、とりわけ端子部導体層１２ａにおける幅広な領域１２ａ０の間隔（パターン間の最小間隔）Ｓは、１４μｍとした。このような埋め込み基板１８の導体層のうち、端子部導体層１２ａの表面を、過硫酸ナトリウムと硫酸からなるエッチング液によって、１μｍの深さまでエッチングし、絶縁基材１０の第１面１０Ａから端子部導体層１２ａの表面が窪んでいる状態とした（図５（Ｃ））。次いで、上記の端子部導体層１２ａについて、脱脂処理を行ってから、エッチング量０．３μｍのソフトエッチング処理、脱スマット処理、プリディップ処理、さらに無電解めっきのためのＰｄ触媒の付与処理、ポストディップ処理をその順に行った後、約２μｍの無電解Ｎｉめっき、０．３μｍの無電解Ｐｄめっき、０．１μｍの置換無電解Ａｕめっきを行ない、端子部導体層１２ａ上においてＡｕめっき層表面が絶縁基材第１面１０Ａから１．０μｍ突出しているプリント配線板を得た。 Experimental example 1 of the present invention
In accordance with FIG. 5A, an embedded substrate 18 was prepared in which conductor layers 12a and 12b made of Cu were embedded in a predetermined pattern on the first surface 10A of the insulating base material 10 made of prepreg. Here, the width of the conductor layers (width of the pattern) is 20 [mu] m, S (minimum distance between patterns) spacing between conductor layers adjacent, especially wide area 12a 0 intervals at the terminal portion conductive layer 12a was set to 14 [mu] m. Among the conductor layers of the embedded substrate 18, the surface of the terminal conductor layer 12 a is etched to a depth of 1 μm with an etching solution made of sodium persulfate and sulfuric acid, and the terminals are formed from the first surface 10 A of the insulating base 10. The surface of the partial conductor layer 12a was depressed (FIG. 5C). Next, the terminal conductor layer 12a is subjected to a degreasing process, followed by a soft etching process with an etching amount of 0.3 μm, a de-smut process, a pre-dip process, a Pd catalyst application process for electroless plating, a post After performing the dipping process in that order, about 2 μm electroless Ni plating, 0.3 μm electroless Pd plating, and 0.1 μm substitution electroless Au plating are performed, and the Au plating layer surface is formed on the terminal conductor layer 12a. The printed wiring board which protruded 1.0 micrometer from 10 A of insulating base materials 1A was obtained.

本発明実験例１により得られたプリント配線板の端子部導体層付近の断面の状況を光学顕微鏡によって観察した結果を図１６の（Ａ）に示し、またそのプリント配線板の平面および断面について走査型電子顕微鏡により観察した結果を図１７に示す。なお、図１６の（Ａ）〜（Ｅ）、及び図１７〜図２１（Ｂ）において、符号ＡはＣｕからなる導体層を示し、符号Ｂは、Ｎｉ／Ａｕめっき層を示す。   FIG. 16A shows the result of observing the state of the cross section near the terminal conductor layer of the printed wiring board obtained in Experimental Example 1 of the present invention with an optical microscope, and the plane and cross section of the printed wiring board are scanned. The result observed with a scanning electron microscope is shown in FIG. In FIGS. 16A to 16E and FIGS. 17 to 21B, symbol A indicates a conductor layer made of Cu, and symbol B indicates a Ni / Au plating layer.

本発明実験例２：
図５の（Ａ）に準じて、プリプレグからなる絶縁基材１０の第１面１０Ａに所定のパターンでＣｕからなる導体層１２ａ、１２ｂが埋め込み形成された埋め込み基板１８を準備した。ここで、導体層の幅（パターンの幅）は２０μｍ、隣り合う導体層間の間隔、とりわけ端子部導体層１２ａにおける幅広な領域１２ａ０の間隔（パターン間の最小間隔）Ｓは、１５μｍとした。このような埋め込み基板１８の導体層のうち、端子部導体層１２ａの表面を、過硫酸ナトリウムと硫酸からなるエッチング液によって、１μｍの深さまでエッチングし、絶縁基材１０の第１面１０Ａから端子部導体層１２ａの表面が窪んでいる状態（図５（Ｃ）参照）とし、さらにエッチングを継続させて、幅方向の断面が凸状をなす端子部導体層１２ａとした（図６（Ａ）参照）。ここで、上記のエッチングは、断面凸状の端子部導体層の幅方向中央部の表面（凸状の頂面）が、絶縁基材第１面１０Ａの位置から４．５μｍの深さに位置するまで行なった。なおこの状態では、断面凸状の端子部導体層の両端部は、絶縁基材第１面の位置から７．５μｍの深さに位置していた。次いで、上記の端子部導体層について、脱脂処理を行ってから、エッチング量０．３μｍのソフトエッチング処理、脱スマット処理、プリディップ処理、さらに無電解めっきのためのＰｄ触媒の付与処理、ポストディップ処理をその順に行った後、無電解Ｎｉめっきを行なった（図６（Ｂ）参照）。この無電解Ｎｉめっきは、凸状端子部導体層の頂部が絶縁基材第１面の位置から０．３μｍの深さの位置に達するまで行なったが、この状態では、Ｎｉめっき層は、全体として平坦となっていることが確認された。さらにＮｉめっき層上に、０．２μｍの無電解Ｐｄめっき、および０．１μｍの置換無電解Ａｕめっきを行ない、Ａｕめっき層表面が絶縁基材第１面１０Ａとほぼ同じ位置となっている平坦なプリント配線板を得た（図６（Ｃ）、図４参照）。 Experimental example 2 of the present invention:
In accordance with FIG. 5A, an embedded substrate 18 was prepared in which conductor layers 12a and 12b made of Cu were embedded in a predetermined pattern on the first surface 10A of the insulating base material 10 made of prepreg. Here, the width of the conductor layers (width of the pattern) is 20 [mu] m, S (minimum distance between patterns) spacing between conductor layers adjacent, especially wide area 12a 0 intervals at the terminal portion conductive layer 12a was set to 15 [mu] m. Among the conductor layers of the embedded substrate 18, the surface of the terminal conductor layer 12 a is etched to a depth of 1 μm with an etching solution made of sodium persulfate and sulfuric acid, and the terminals are formed from the first surface 10 A of the insulating base 10. The surface of the partial conductor layer 12a is depressed (see FIG. 5C), and etching is continued to form the terminal conductor layer 12a having a convex cross section in the width direction (FIG. 6A). reference). Here, in the etching, the surface (convex top surface) of the central portion in the width direction of the terminal conductor layer having a convex cross section is located at a depth of 4.5 μm from the position of the first surface 10A of the insulating substrate. It was done until. In this state, both end portions of the terminal conductor layer having a convex cross section were located at a depth of 7.5 μm from the position of the first surface of the insulating substrate. Next, the terminal conductor layer is subjected to a degreasing treatment, followed by a soft etching treatment with an etching amount of 0.3 μm, a desmutting treatment, a pre-dip treatment, and a Pd catalyst application treatment for electroless plating, a post-dip treatment. After performing the processing in that order, electroless Ni plating was performed (see FIG. 6B). This electroless Ni plating was performed until the top of the convex terminal portion conductor layer reached a position having a depth of 0.3 μm from the position of the first surface of the insulating base material. As shown in FIG. Further, 0.2 μm electroless Pd plating and 0.1 μm substitution electroless Au plating are performed on the Ni plating layer, and the surface of the Au plating layer is substantially the same position as the insulating substrate first surface 10A. A printed wiring board was obtained (see FIGS. 6C and 4).

以上の本発明実験例２により得られたプリント配線板の端子部導体層付近の断面の状況を光学顕微鏡によって観察した結果を図１６の（Ｂ）に示し、またそのプリント配線板の平面および断面について走査型電子顕微鏡により観察した結果を図１８に示す。   FIG. 16B shows the result of observing the state of the cross section near the terminal conductor layer of the printed wiring board obtained by the above-described Experimental Example 2 of the present invention with an optical microscope, and the plane and cross section of the printed wiring board. FIG. 18 shows the result of observation with a scanning electron microscope.

本発明実験例３：
図５の（Ａ）に準じて、プリプレグからなる絶縁基材１０の第１面１0に所定のパターンでＣｕからなる導体層１２ａ、１２ｂが埋め込み形成された埋め込み基板１８を準備した。ここで、導体層の幅（パターンの幅）は１３μｍ、隣り合う導体層間の間隔、とりわけ端子部導体層１２ａにおける幅広な領域１２ａ０の間隔（パターン間の最小間隔）Ｓは、２２μｍとした。このような埋め込み基板１８の導体層１２における端子部導体層１２ａの表面を、硫酸と過酸化水素水からなるエッチング液によって、１μｍの深さまでエッチングし、絶縁基材１０の第１面１０Ａから端子部導体層１２ａの表面が窪んでいる状態（図５（Ｃ））とし、さらにエッチングを継続させて、幅方向の断面が凸状をなす導体層とした（図６（Ａ））。ここで、上記のエッチングは、断面凸状の端子部導体層の幅方向中央部の表面（凸状の頂面）が、絶縁基材第１面１０Ａの位置から２．５μｍの深さに位置に達するまで行なった。なおこの状態では、断面凸状の端子部導体層の両端部は、絶縁基材第１面の位置から５．３μｍの深さに位置していた。次いで、上記の端子部導体層について、脱脂処理を行ってから、エッチング量０．３μｍのソフトエッチング処理、電解Ｎｉめっきを行なった（図６（Ｂ）参照）。この電解Ｎｉめっきは、凸状の端子部導体層の頂部が絶縁基材第１面１０Ａの位置から１．４μｍの高さの位置に達するまで行なったが、この状態では、Ｎｉめっき層は、全体として平坦となっていることが確認された。さらにＮｉめっき層上に、０．１μｍの電解Ａｕめっきを行ない、端子部導体層１２ａ上のＡｕめっき層表面が絶縁基材第１面１０Ａから１．５μｍ突出しているプリント配線板を得た。 Experimental example 3 of the present invention:
In accordance with FIG. 5A, an embedded substrate 18 in which conductor layers 12a and 12b made of Cu were embedded in a predetermined pattern on the first surface 10 of the insulating base material 10 made of prepreg was prepared. Here, the width of the conductor layer (pattern width) was 13 μm, and the distance between adjacent conductor layers, in particular, the distance between the wide regions 12 a 0 in the terminal conductor layer 12 a (minimum distance between patterns) S was 22 μm. The surface of the terminal conductor layer 12a in the conductor layer 12 of the embedded substrate 18 is etched to a depth of 1 μm with an etching solution made of sulfuric acid and hydrogen peroxide solution, and the terminal is formed from the first surface 10A of the insulating base 10. The surface of the partial conductor layer 12a was depressed (FIG. 5C), and etching was continued to form a conductor layer having a convex cross section in the width direction (FIG. 6A). Here, in the etching described above, the surface (convex top surface) of the central portion in the width direction of the terminal conductor layer having a convex cross section is positioned at a depth of 2.5 μm from the position of the insulating base first surface 10A. It was done until it reached. In this state, both end portions of the terminal conductor layer having a convex cross section were located at a depth of 5.3 μm from the position of the first surface of the insulating base. Next, the terminal portion conductor layer was degreased and then subjected to a soft etching treatment with an etching amount of 0.3 μm and electrolytic Ni plating (see FIG. 6B). This electrolytic Ni plating was performed until the top of the convex terminal portion conductor layer reached a position of 1.4 μm height from the position of the first surface 10A of the insulating base material. In this state, the Ni plating layer is It was confirmed that the entire surface was flat. Furthermore, 0.1 μm electrolytic Au plating was performed on the Ni plating layer, and a printed wiring board was obtained in which the Au plating layer surface on the terminal conductor layer 12a protruded from the insulating substrate first surface 10A by 1.5 μm.

本発明実験例３により得られたプリント配線板の端子部導体層付近の断面の状況を光学顕微鏡によって観察した結果を図１６の（Ｃ）に示し、またそのプリント配線板の平面および断面について走査型電子顕微鏡により観察した結果を図１９に示す。   FIG. 16C shows the result of observing the state of the cross section in the vicinity of the terminal conductor layer of the printed wiring board obtained in Experimental Example 3 of the present invention with an optical microscope, and scanning the plane and cross section of the printed wiring board. The result observed with a scanning electron microscope is shown in FIG.

比較実験例１：
図１５（Ａ）に示すように、プリプレグからなる絶縁基材１０の第１面１０Ａに所定のパターンでＣｕからなる導体層１２が埋め込み形成された埋め込み基板１８を準備した。ここで、導体層の幅（パターンの幅）は２０μｍ、隣り合う導体層間の間隔、とりわけ端子部導体層における幅広な領域の間隔（パターン間の最小間隔）は、１５μｍとした。このような埋め込み基板１８の端子部導体層の表面について、脱脂処理を行ってから、エッチング量０．３μｍのソフトエッチング処理、脱スマット処理、プリディップ処理、さらに無電解めっきのためのＰｄ触媒の付与処理、ポストディップ処理をその順に行った後、約３．５μｍの無電解Ｎｉめっき、０．２μｍの無電解Ｐｄめっき、０．１μｍの置換無電解Ａｕめっきを行ない、Ｎｉ／Ｐｄ／Ａｕの保護用金属被覆層（無電解めっき層）１４の表面が絶縁基材１０の第１面１０Ａから３．５μｍ突出しているプリント配線板を得た（図１５（Ｂ））。 Comparative experiment example 1:
As shown in FIG. 15A, an embedded substrate 18 in which a conductor layer 12 made of Cu was embedded in a predetermined pattern on the first surface 10A of an insulating base material 10 made of prepreg was prepared. Here, the width of the conductor layer (pattern width) was 20 μm, and the interval between adjacent conductor layers, particularly the interval between the wide regions in the terminal conductor layer (minimum interval between patterns) was 15 μm. After the surface of the terminal conductor layer of the embedded substrate 18 is degreased, a soft etching treatment with an etching amount of 0.3 μm, a desmutting treatment, a pre-dip treatment, and a Pd catalyst for electroless plating are used. After applying treatment and post-dip treatment in that order, about 3.5 μm electroless Ni plating, 0.2 μm electroless Pd plating, 0.1 μm substitution electroless Au plating were performed, and Ni / Pd / Au A printed wiring board was obtained in which the surface of the protective metal coating layer (electroless plating layer) 14 protruded 3.5 μm from the first surface 10A of the insulating substrate 10 (FIG. 15B).

比較実験例１により得られたプリント配線板の導体層付近の断面の状況を光学顕微鏡によって観察した結果を図１６の（Ｄ）に示し、またそのプリント配線板の平面および断面について走査型電子顕微鏡により観察した結果を図２０に示す。   FIG. 16D shows the result of observing the state of the cross section near the conductor layer of the printed wiring board obtained in Comparative Experimental Example 1 with an optical microscope, and the scanning electron microscope shows the plane and cross section of the printed wiring board. FIG. 20 shows the result observed by the above.

比較実験例２：
図１４（Ａ）に示すように、プリプレグからなる絶縁基材１０上に所定のパターンでＣｕからなる導体層１２が突出形成された基板をセミアディティブ工法により準備した。ここで、導体層１２の幅（パターンの幅）は２１μｍ、隣り合う導体層間の間隔、とりわけ端子部導体層における幅広な領域の間隔（パターン間の最小間隔）は、３０μｍとした。このような絶縁基材１０上の導体層１２の表面について、脱脂処理を行ってから、エッチング量０．３μｍのソフトエッチング処理、脱スマット処理、プリディップ処理、さらに無電解めっきのためのＰｄ触媒の付与処理、ポストディップ処理をその順に行った後、約２μｍの無電解Ｎｉめっき、０．２μｍの無電解Ｐｄめっき、０．１μｍの置換無電解Ａｕめっきを行ない、絶縁基材１０上に突出する導体層１２がＮｉ／Ｐｄ／Ａｕの保護用金属被覆層（無電解めっき層）１４で覆われたプリント配線板を得た（図１４（Ｃ）参照）。 Comparative Experiment Example 2:
As shown in FIG. 14 (A), a substrate on which a conductor layer 12 made of Cu protruded in a predetermined pattern on an insulating base material 10 made of prepreg was prepared by a semi-additive method. Here, the width of the conductor layer 12 (pattern width) was 21 μm, and the interval between adjacent conductor layers, particularly the interval between wide regions in the terminal conductor layer (minimum interval between patterns) was 30 μm. The surface of the conductor layer 12 on the insulating substrate 10 is degreased and then subjected to a soft etching treatment with an etching amount of 0.3 μm, a desmutting treatment, a pre-dip treatment, and a Pd catalyst for electroless plating. After applying the post-dip treatment and post-dip treatment in this order, about 2 μm electroless Ni plating, 0.2 μm electroless Pd plating, and 0.1 μm substitution electroless Au plating are performed, and projecting on the insulating substrate 10 A printed wiring board was obtained in which the conductor layer 12 to be covered was covered with a protective metal coating layer (electroless plating layer) 14 of Ni / Pd / Au (see FIG. 14C).

比較実験例２により得られたプリント配線板の導体層付近の断面の状況を光学顕微鏡によって観察した結果を図１６（Ｅ）に示し、またそのプリント配線板の平面および断面について走査型電子顕微鏡により観察した結果を図２１に示す。   FIG. 16E shows the result of observing the state of the cross section in the vicinity of the conductor layer of the printed wiring board obtained in Comparative Experimental Example 2 with an optical microscope, and the plane and cross section of the printed wiring board are observed with a scanning electron microscope. The observation results are shown in FIG.

以上の本発明実験例および比較実験例によるプリント配線板についての観察結果（図１６の（Ａ）〜（Ｅ）、図１７〜図２１）から、次のような事実が確認された。
すなわち、本発明実験例１〜３の場合は、いずれも、隣り合う端子部導体層の間の絶縁基材表面（第１面１０Ａ）に、保護用金属の異常析出が生じておらず、またとそれに伴うブリッジ現象も生じておらず、隣り合う端子部導体層の間が完全に分離していることが確認された。
これに対して、埋め込み基板を適用したが、導体層をエッチングにより窪ませずに保護用金属のめっきを行なった比較実験例１では、走査型電子顕微鏡での観察の結果、隣り合う導体層の間の絶縁基材表面に保護用金属の異常析出が生じて、ブリッジ現象が発生したことが確認された。
さらに、導体層を絶縁基材上に突出した状態で形成した比較実験例２の場合は、導体層の上面のみならず側面を覆う保護用金属が隣り合う導体層の間で連続してしまって、明確なブリッジ現象が発生していることが確認された。 The following facts were confirmed from the observation results (FIGS. 16A to 16E and FIGS. 17 to 21) of the printed wiring boards according to the experimental examples of the present invention and the comparative experimental examples.
That is, in the case of Experimental Examples 1 to 3 of the present invention, in any case, no abnormal deposition of the protective metal occurred on the insulating base material surface (first surface 10A) between the adjacent terminal portion conductor layers. As a result, no bridging phenomenon was caused, and it was confirmed that the adjacent terminal layer conductor layers were completely separated.
On the other hand, in the comparative experimental example 1 in which the embedded substrate was applied but the protective metal was plated without etching the conductor layer by etching, as a result of observation with a scanning electron microscope, In the meantime, it was confirmed that an abnormal precipitation of the protective metal occurred on the surface of the insulating base material, and the bridge phenomenon occurred.
Furthermore, in the case of the comparative experimental example 2 formed with the conductor layer protruding on the insulating base material, the protective metal covering not only the upper surface but also the side surface of the conductor layer is continuously between adjacent conductor layers. It was confirmed that a clear bridging phenomenon occurred.

ここで、比較実験例２は、従来の一般的なセミアディティブ法を適用した例であり、この場合には、隣り合う導体層間の最小間隔Ｓが３０μｍで、保護用金属のブリッジ現象により隣り合う導体層の間が連続してしまっていた。
これに対して、本発明実験例１〜３では、隣り合う端子部導体層間の最小間隔Ｓを２５μｍ以下に狭小化し、特に本発明実験例１、２では１５μｍ以下に著しく狭小化しているが、これらの場合でも、隣り合う端子部導体層の間で保護用金属の異常析出やブリッジが認められなかった。したがって本発明によれば、端子部導体層間の最小間隔を２５μｍ以下、さらには１５μｍ以下まで狭小化しうることが明らかである。
なお比較実験例１では、導体層間の最小間隔が１５μｍであるが、異常析出していることから、２５μｍ以下まで狭小化することは実際上困難と解され、特に１５μｍ以下まで狭小化することは不可能であることが明らかである。 Here, Comparative Experimental Example 2 is an example in which a conventional general semi-additive method is applied. In this case, the minimum distance S between adjacent conductor layers is 30 μm, and the adjacent metal layers are adjacent due to the bridging phenomenon of the protective metal. The space between the conductor layers was continuous.
On the other hand, in the experimental examples 1 to 3 of the present invention, the minimum interval S between the adjacent terminal portion conductor layers is narrowed to 25 μm or less, and particularly in the experimental examples 1 and 2 of the present invention, the minimum distance S is significantly narrowed to 15 μm or less. Even in these cases, no abnormal deposition or bridging of the protective metal was observed between the adjacent terminal portion conductor layers. Therefore, according to the present invention, it is clear that the minimum distance between the terminal conductor layers can be reduced to 25 μm or less, and further to 15 μm or less.
In Comparative Experimental Example 1, the minimum distance between the conductor layers is 15 μm, but because of abnormal deposition, it is understood that it is practically difficult to narrow down to 25 μm or less, and in particular, narrowing to 15 μm or less Clearly it is impossible.

１０ 絶縁基材
１０Ａ 第１面
１０Ｂ 第２面
１２ 導体層
１２ａ 端子部導体層
１２ｂ 配線回路導体層
１３Ａ、１３Ｂ 開口穴
１４ 保護用金属の被覆層
１５ 保護用金属の被覆層
１８ 平埋め基板
２０ 支持体
１２１ 幅方向中央部
１２２ 幅方向両端部
Ｓ 最小間隔（スペース）
Ｗ１、Ｗ２ 幅 DESCRIPTION OF SYMBOLS 10 Insulating base material 10A 1st surface 10B 2nd surface 12 Conductor layer 12a Terminal part conductor layer 12b Wiring circuit conductor layer 13A, 13B Open hole 14 Protective metal coating layer 15 Protective metal coating layer 18 Flat-filled board 20 Support Body 121 Width direction center part 122 Width direction both ends S Minimum space (space)
W1, W2 width

Claims (15)

絶縁基材の平行な二つの面を第１面および第２面とし、そのうちの第１面に、配線回路および端子部を構成するパターンで導体層が埋め込まれており、かつその導体層のうちの端子部の導体層の表面に、導体層の金属とは異なる保護用金属からなる１層以上の被覆層が形成されてなる片面プリント配線板において、
前記端子部の導体層は、その表面が絶縁基材の第１面から窪んだ状態で形成されており、かつその窪んだ導体層の表面が前記１層以上の被覆層によって覆われており、しかもその１層以上の被覆層は、その表面が、前記絶縁基材の前記第１面と実質的に同一面以下に位置するように形成されており、さらに前記絶縁基材の前記第２面から、絶縁基材内の導体層のうち少なくとも１以上の導体層に達する１以上の開口穴が形成されていることを特徴とする片面プリント配線板。 Two parallel surfaces of the insulating base material are defined as a first surface and a second surface, and a conductor layer is embedded in the first surface of the first surface in a pattern constituting a wiring circuit and a terminal portion, and of the conductor layers In the single-sided printed wiring board in which one or more coating layers made of a protective metal different from the metal of the conductor layer are formed on the surface of the conductor layer of the terminal portion,
The conductor layer of the terminal portion is formed in a state where the surface is recessed from the first surface of the insulating substrate, and the surface of the recessed conductor layer is covered with the one or more coating layers, Moreover, the one or more coating layers are formed so that the surface thereof is located substantially below the same surface as the first surface of the insulating base material, and further the second surface of the insulating base material. The one-sided printed wiring board, wherein one or more opening holes reaching at least one of the conductor layers in the insulating base material are formed. 請求項１に記載された片面プリント配線板において、
前記開口穴底部の導体層の表面に、前記保護用金属と同種の金属からなる１以上の被覆層が形成されていることを特徴とする片面プリント配線板。 In the single-sided printed wiring board described in Claim 1,
One-sided printed wiring board, wherein one or more coating layers made of the same kind of metal as the protective metal are formed on the surface of the conductor layer at the bottom of the opening hole. 請求項１、請求項２のいずれかの請求項に記載された片面プリント配線板において、
前記第１面の側の保護用金属の被覆層の表面が、前記絶縁基材の前記第１面より２μｍ高い位置以下に位置するように形成されていることを特徴とする片面プリント配線板。 In the single-sided printed wiring board according to any one of claims 1 and 2,
A single-sided printed wiring board, wherein the surface of the protective metal coating layer on the first surface side is formed so as to be located at a position 2 μm or higher higher than the first surface of the insulating substrate. 請求項１〜請求項３のいずれかの請求項に記載された片面プリント配線板において、
前記導体層のうちの配線回路の導体層は、その表面が絶縁基材の前記一面と実質的に面一に形成されていて、その配線回路の導体層の表面に前記保護用金属被覆層が形成されていないことを特徴とする片面プリント配線板。 In the single-sided printed wiring board according to any one of claims 1 to 3,
Of the conductor layers, the conductor layer of the wiring circuit is formed so that the surface thereof is substantially flush with the one surface of the insulating substrate, and the protective metal coating layer is formed on the surface of the conductor layer of the wiring circuit. A single-sided printed wiring board which is not formed. 請求項１〜請求項４のいずれかの請求項に記載された片面プリント配線板において、
前記被覆層で覆われた端子部の導体層における、隣り合う導体層間の最小間隔が２５μｍ以下であることを特徴とする片面プリント配線板。 In the single-sided printed wiring board according to any one of claims 1 to 4,
A single-sided printed wiring board, wherein a minimum interval between adjacent conductor layers in a conductor layer of a terminal portion covered with the coating layer is 25 μm or less. 請求項１〜請求項５のいずれかの請求項に記載された片面プリント配線板において、
前記第１面の側において被覆層で覆われた端子部の導体層は、その被覆層で覆われた面と前記絶縁基材の第１面との間の距離が、１〜７μｍの範囲内となるように形成されていることを特徴とする片面プリント配線板。 In the single-sided printed wiring board according to any one of claims 1 to 5,
The conductor layer of the terminal portion covered with the coating layer on the first surface side has a distance between the surface covered with the coating layer and the first surface of the insulating base in the range of 1 to 7 μm. A single-sided printed wiring board, characterized in that it is formed as follows. 請求項１〜請求項６のいずれかの請求項に記載された片面プリント配線板において、
前記被覆層で覆われた端子部の導体層は、被覆層で覆われた面と前記絶縁基材の前記一面との間の距離が、導体層の幅方向の中央部で小さく、幅方向両端部で大きくなるように形成されていることを特徴とする片面プリント配線板。 In the single-sided printed wiring board according to any one of claims 1 to 6,
The conductor layer of the terminal portion covered with the coating layer has a small distance between the surface covered with the coating layer and the one surface of the insulating base material in the center portion in the width direction of the conductor layer, and both ends in the width direction. A single-sided printed wiring board, wherein the printed wiring board is formed to be large at a portion. 請求項１〜請求項７のいずれかの請求項に記載された片面プリント配線板において、
前記導体層が、銅もしくは銅合金によって形成されており、かつ前記保護用金属の材料が、Ｎｉ、Ａｕ、Ｐｄ、Ｓｎ、Ａｇ、はんだ合金のうちから選ばれた１種以上のものであることを特徴とする片面プリント配線板。 In the single-sided printed wiring board according to any one of claims 1 to 7,
The conductor layer is made of copper or a copper alloy, and the protective metal material is one or more selected from Ni, Au, Pd, Sn, Ag, and a solder alloy. Single-sided printed wiring board characterized by 請求項１〜請求項８のいずれかの請求項に記載された片面プリント配線板を製造する方法であって：
絶縁基材の平行な二つの面を第１面および第２面とし、そのうちの第１面に、配線回路および端子部を構成するパターンで導体層を埋め込む埋め込み基板形成工程と、
絶縁基材の前記第２面から、前記絶縁基材内の導体層のうち少なくとも１以上の導体層に達する１以上の開口穴を形成する開口穴形成工程と、
前記開口穴形成工程の後、もしくはその前に、前記導体層のうちの端子部の導体層の前記絶縁基材第１面の側の表面をエッチングして、その表面を絶縁基材の第１面から凹状に窪ませるエッチング工程と、
前記エッチングされた端子部の導体層の表面を、導体層の金属とは異なる保護用金属によって、１層以上に被覆して保護用被覆層を形成する被覆工程と、
を有し、
かつ前記被覆工程では、保護用被覆層を、その表面が絶縁基材の第１面と実質的に同一面以下に位置するように形成することを特徴とする片面プリント配線板の製造方法。 A method for producing a single-sided printed wiring board according to any one of claims 1 to 8, comprising:
An embedded substrate forming step of embedding a conductor layer with a pattern constituting a wiring circuit and a terminal portion on the first surface of the two parallel surfaces of the insulating base as a first surface and a second surface;
An opening hole forming step of forming one or more opening holes reaching at least one conductor layer among the conductor layers in the insulating substrate from the second surface of the insulating substrate;
After or before the opening hole forming step, the surface of the conductor layer of the terminal portion of the conductor layer on the side of the first surface of the insulating base material is etched, and the surface thereof is the first of the insulating base material. Etching process to dent concavely from the surface,
A coating step in which the surface of the conductor layer of the etched terminal portion is coated with one or more layers with a protective metal different from the metal of the conductor layer to form a protective coating layer;
Have
In the covering step, the protective covering layer is formed so that the surface thereof is located substantially below the same surface as the first surface of the insulating base material. 請求項９に記載された片面プリント配線板の製造方法において、
前記開口穴形成工程で形成された開口穴の底部の導体層表面にも、前記被覆工程において保護用金属の被覆層を形成することを特徴とする片面プリント配線板の製造方法。 In the manufacturing method of the single-sided printed wiring board described in Claim 9,
A method for producing a single-sided printed wiring board, comprising forming a coating layer of a protective metal in the covering step on the surface of the conductor layer at the bottom of the opening hole formed in the opening hole forming step. 請求項９、請求項１０のいずれかの請求項に記載された片面プリント配線板の製造方法において、
前記エッチング工程で、端子部の導体層の前記絶縁基材第１面側の表面をエッチングし、その後の被覆工程で、そのエッチングされた端子部の導体層の表面に保護用金属の被覆層を形成することを特徴とする片面プリント配線板の製造方法。 In the method for manufacturing a single-sided printed wiring board according to any one of claims 9 and 10,
In the etching step, the surface of the insulating base material first surface side of the conductor layer of the terminal portion is etched, and in the subsequent coating step, a protective metal coating layer is applied to the surface of the etched conductor portion of the terminal portion. A method for producing a single-sided printed wiring board, comprising: forming a single-sided printed wiring board. 請求項９〜請求項１１のいずれかの請求項に記載された片面プリント配線板の製造方法において、
前記被覆工程で、保護用金属の被覆層を、その表面が前記絶縁基材第１面から２μｍ高い位置以下となるように形成することを特徴とする片面プリント配線板の製造方法。 In the manufacturing method of the single-sided printed wiring board as described in the claim in any one of Claims 9-11,
A method for producing a single-sided printed wiring board, wherein in the coating step, a protective metal coating layer is formed so that the surface thereof is at a position 2 μm or less higher than the first surface of the insulating substrate. 請求項９〜請求項１２のいずれかの請求項に記載された片面プリント配線板の製造方法において、
前記エッチング工程で、端子部の導体層を、その絶縁基材第１面の側の表面の最上部が、絶縁基材第１面から１〜７μｍだけ窪むまでエッチングすることを特徴とする片面プリント配線板の製造方法。 In the manufacturing method of the single-sided printed wiring board as described in any one of Claims 9-12,
In the etching step, the conductor layer of the terminal portion is etched until the uppermost portion of the surface on the first surface side of the insulating base is recessed by 1 to 7 μm from the first surface of the insulating base material. Manufacturing method of printed wiring board. 請求項９〜請求項１３のいずれかの請求項に記載された片面プリント配線板の製造方法において、
前記被覆工程が、無電解めっきもしくは電解めっきにより保護用金属を被覆する工程であることを特徴とする片面プリント配線板の製造方法。 In the manufacturing method of the single-sided printed wiring board as described in any one of Claims 9-13,
The method for producing a single-sided printed wiring board, wherein the coating step is a step of coating a protective metal by electroless plating or electrolytic plating. 請求項９〜請求項１４のうちのいずれかの請求項に記載された片面プリント配線板の製造方法において、
前記埋め込み基板形成工程が、支持体の表面上に導体層をパターンめっきにより形成した後、前記絶縁基材第１面に前記導体層を押し込み、その後、支持体を除去する工程であることを特徴とする片面プリント配線板の製造方法。


In the manufacturing method of the single-sided printed wiring board as described in any one of Claims 9-14,
The embedded substrate forming step is a step of forming a conductor layer on the surface of the support by pattern plating, pressing the conductor layer into the first surface of the insulating base material, and then removing the support. A method for producing a single-sided printed wiring board.


JP2012193878A 2011-09-06 2012-09-04 Single-sided printed wiring board and manufacturing method thereof Active JP6166879B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012193878A JP6166879B2 (en) 2011-09-06 2012-09-04 Single-sided printed wiring board and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011193814 2011-09-06
JP2011193814 2011-09-06
JP2012193878A JP6166879B2 (en) 2011-09-06 2012-09-04 Single-sided printed wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2013070043A true JP2013070043A (en) 2013-04-18
JP6166879B2 JP6166879B2 (en) 2017-07-19

Family

ID=48475311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012193878A Active JP6166879B2 (en) 2011-09-06 2012-09-04 Single-sided printed wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6166879B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8976538B2 (en) 2011-09-07 2015-03-10 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
JP2016086024A (en) * 2014-10-23 2016-05-19 イビデン株式会社 Printed wiring board
JP2022039889A (en) * 2020-08-28 2022-03-10 巨擘科技股▲ふん▼有限公司 Multilayer board surface treatment layer structure and manufacturing method thereof
US11309338B2 (en) 2016-05-24 2022-04-19 Sony Corporation Display device and electronic apparatus
US11362248B2 (en) 2019-07-25 2022-06-14 Nichia Corporation Method of manufacturing light-emitting device, light-emitting device, element mounting wiring board

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152105A (en) * 1991-03-22 1994-05-31 Meikoo:Kk Manufacture of printed wiring board
JPH07326831A (en) * 1994-06-02 1995-12-12 Nitto Denko Corp Printed wiring board
JP2006269708A (en) * 2005-03-24 2006-10-05 Cmk Corp Printed wiring board and its manufacturing method
JP2010114289A (en) * 2008-11-07 2010-05-20 Shinko Electric Ind Co Ltd Method of manufacturing wiring substrate
JP2010192547A (en) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd Multilayer wiring substrate and method for manufacturing same
JP2011124555A (en) * 2009-12-10 2011-06-23 Ibiden Co Ltd Printed wiring board and method for manufacturing the printed wiring board
JP2011155251A (en) * 2009-12-28 2011-08-11 Ngk Spark Plug Co Ltd Multilayered wiring substrate
JP2012019080A (en) * 2010-07-08 2012-01-26 Shinko Electric Ind Co Ltd Method for manufacturing wiring board and wiring board

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152105A (en) * 1991-03-22 1994-05-31 Meikoo:Kk Manufacture of printed wiring board
JPH07326831A (en) * 1994-06-02 1995-12-12 Nitto Denko Corp Printed wiring board
JP2006269708A (en) * 2005-03-24 2006-10-05 Cmk Corp Printed wiring board and its manufacturing method
JP2010114289A (en) * 2008-11-07 2010-05-20 Shinko Electric Ind Co Ltd Method of manufacturing wiring substrate
JP2010192547A (en) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd Multilayer wiring substrate and method for manufacturing same
JP2011124555A (en) * 2009-12-10 2011-06-23 Ibiden Co Ltd Printed wiring board and method for manufacturing the printed wiring board
JP2011155251A (en) * 2009-12-28 2011-08-11 Ngk Spark Plug Co Ltd Multilayered wiring substrate
JP2012019080A (en) * 2010-07-08 2012-01-26 Shinko Electric Ind Co Ltd Method for manufacturing wiring board and wiring board

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8976538B2 (en) 2011-09-07 2015-03-10 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
JP2016086024A (en) * 2014-10-23 2016-05-19 イビデン株式会社 Printed wiring board
US11309338B2 (en) 2016-05-24 2022-04-19 Sony Corporation Display device and electronic apparatus
US11362248B2 (en) 2019-07-25 2022-06-14 Nichia Corporation Method of manufacturing light-emitting device, light-emitting device, element mounting wiring board
US11791448B2 (en) 2019-07-25 2023-10-17 Nichia Corporation Light-emitting device and element mounting wiring board
JP2022039889A (en) * 2020-08-28 2022-03-10 巨擘科技股▲ふん▼有限公司 Multilayer board surface treatment layer structure and manufacturing method thereof
KR20220030152A (en) * 2020-08-28 2022-03-10 프린코 코포레이션 Surface finish structure of multi-layer substrate and method for manufacturing the same
JP7212661B2 (en) 2020-08-28 2023-01-25 巨擘科技股▲ふん▼有限公司 Multilayer substrate surface treatment layer structure and manufacturing method thereof
KR102535762B1 (en) * 2020-08-28 2023-05-30 프린코 코포레이션 Surface finish structure of multi-layer substrate and method for manufacturing the same

Also Published As

Publication number Publication date
JP6166879B2 (en) 2017-07-19

Similar Documents

Publication Publication Date Title
KR100720662B1 (en) Printed wiring board and its manufacturing method
KR100867148B1 (en) Printed circuit board and manufacturing method of the same
TWI290755B (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
JP5602584B2 (en) Wiring board and manufacturing method thereof
KR101077380B1 (en) A printed circuit board and a fabricating method the same
TW201108367A (en) Coreless package substrate and method of forming the same
KR100990618B1 (en) A printed circuit board comprising landless viahole and method for manufacturing the same
JP6166879B2 (en) Single-sided printed wiring board and manufacturing method thereof
KR20040017478A (en) Manufacturing Method for Printed Circuit Board and Multiple PCB
WO2010103941A1 (en) Flexible substrate
US20070158852A1 (en) Circuit Board with Conductive Structure and Method for Fabricating the same
US20070163112A1 (en) Method for fabricating conductive blind via of circuit substrate
JP2008016817A (en) Buried pattern substrate and its manufacturing method
TWI357291B (en)
JP6013750B2 (en) Printed wiring board and manufacturing method thereof
JP2009253294A (en) Wiring substrate and method for manufacturing the wiring substrate
TW201703592A (en) Printed circuit board and method of fabricating the same
KR100772432B1 (en) Method of manufacturing printed circuit board
TW201206296A (en) Multilayer wiring substrate and method of manufacturing the same
KR100582145B1 (en) Manufacturing method of semiconductor device
JP2006253247A (en) Flexible printed wiring board and its manufacturing method
CN109788658B (en) Circuit board and manufacturing method thereof
JP2005072085A (en) Method of manufacturing wiring board and wiring board
JP2005159074A (en) Electrode for connection of via-hole having projected part at internal layer side
JP5716948B2 (en) Manufacturing method of package substrate for mounting semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170626

R150 Certificate of patent or registration of utility model

Ref document number: 6166879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250