JP2007073834A - 絶縁樹脂層上の配線形成方法 - Google Patents

絶縁樹脂層上の配線形成方法 Download PDF

Info

Publication number
JP2007073834A
JP2007073834A JP2005260844A JP2005260844A JP2007073834A JP 2007073834 A JP2007073834 A JP 2007073834A JP 2005260844 A JP2005260844 A JP 2005260844A JP 2005260844 A JP2005260844 A JP 2005260844A JP 2007073834 A JP2007073834 A JP 2007073834A
Authority
JP
Japan
Prior art keywords
layer
forming
wiring
resin layer
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005260844A
Other languages
English (en)
Inventor
Koji Yamano
孝治 山野
Kosaku Harayama
公作 原山
Hiroyuki Kato
広幸 加藤
Tetsuya Koyama
鉄也 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005260844A priority Critical patent/JP2007073834A/ja
Priority to KR1020060082674A priority patent/KR20070029052A/ko
Priority to US11/516,737 priority patent/US7955454B2/en
Priority to TW095133247A priority patent/TW200730063A/zh
Priority to CN200610127765A priority patent/CN100576980C/zh
Publication of JP2007073834A publication Critical patent/JP2007073834A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1082—Partial cutting bonded sandwich [e.g., grooving or incising]

Abstract

【課題】 下地である絶縁樹脂層との接合強度を十分に確保した配線を形成する方法を提供する。
【解決手段】 基層配線が形成されている絶縁基板上に、半硬化状態の熱硬化性樹脂フィルムと、マット面を樹脂フィルム側にした金属箔とを重ねて加熱下で加圧する工程、
金属箔に、絶縁樹脂層のビアホール形成予定箇所を露出させる開口を形成する工程、
この金属箔をマスクとしてレーザビーム加工等により絶縁樹脂層にビアホールを形成する工程、
金属箔の開口を介してビアホールのデスミア処理を行う工程、
金属箔をエッチングにより除去する工程、
絶縁樹脂層の上面と、ビアホールの側面と、ビアホールの底部を成す基層配線の上面とを連続して覆う無電解金属めっき層を形成する工程、および
無電解金属めっき層上にセミアディティブ法により電解金属めっき層から成る配線を形成する工程を含む。
【選択図】 図２

Description

本発明は、多層配線基板の層間絶縁層を構成するための絶縁樹脂層上に配線を形成する方法に関する。
プリント配線基板、半導体パッケージ（ビルドアップ基板、パッケージ）、薄型部品内蔵基板、パーケージオンパッケージ（ＰＯＰ）等を構成する多層配線基板の製造においては、層間絶縁層となる絶縁樹脂層上に配線を形成する必要がある。
典型的な一例として、ビルドアップパッケージ等の製造において、絶縁樹脂層上に電解めっきによりＣｕ等の金属から成る配線層を形成する場合、一般にビルドアップ樹脂の表層を過マンガン酸系水溶液に浸漬することにより粗化するデスミア処理が行なわれる。デスミア処理は本来は、レーザビーム加工によって形成したビアホールなどの内部の加工屑（スミア）を除去するための処理であり、樹脂に対して強い侵食作用があるため樹脂表面の粗化に応用したものである。粗化された樹脂表面に無電解Ｃｕめっき層（シード層）とセミアディティブ法による電解Ｃｕめっき層から成る配線層とを形成すると、粗化表面の凹凸がアンカー効果を発揮して樹脂／配線間の接合強度を確保できる。
ところが昨今は、多層配線基板を用いた半導体パッケージ等では、諸特性を向上させるために、絶縁樹脂のシリカ含有量を増加させて熱膨張係数を低下させている。しかし、シリカ含有量が増加すると、樹脂のデスミア性が低下し樹脂表面の粗化が困難になり、その結果として樹脂／配線間の接合強度を十分に確保できなくなる。
同様に、ガラスクロスに樹脂を含浸させたプリプレグ材も硬質であり、デスミア処理による粗化が困難なためセミアディティブ法で形成した配線との接合強度が確保できないため、銅箔付きプリプレグを用いサブトラクティブ法による配線形成が主流となっている。
しかし、サブトラクティブ法による配線形成は微細化に適さないため、次世代のファイン化対応には限界がある。
これに対して、デスミア処理によらずに樹脂表面の粗化を行ない、セミアディティブ法により配線形成した際の樹脂／配線間の接合強度を確保する方法も従来から行なわれている（例えば特許文献１を参照）。この従来方法を、図１を参照して説明する。なお、便宜上、基板の片面のみについて説明するが、基板両面について並行して同様に処理を行うことができることは勿論である。
図１（１）に示したように、表面に絶縁樹脂層１２を介して銅箔から成る基層配線層１４が形成されたガラス・エポキシ樹脂基板１０を用意する。
次に図１（２）に示すように、基板１０上に、半硬化状態の熱硬化性樹脂フィルム１６と、銅箔１８とを重ねて加熱下で加圧（熱間プレス）する。その際、銅箔１８のマット面（粗化面）を半硬化樹脂フィルム１６の表面に当てて重ねる。銅箔１８のマット面を押し付けられた半硬化状態の樹脂フィルム１６の上面は、マット面の凹凸が転写されて粗化面Ｒが形成される。これにより、絶縁層１２および基層配線１４を備えた基板１０と、熱硬化した樹脂フィルムから成る絶縁樹脂層１６と、銅箔１８とが積層した一体構造が得られる。
次に図１（３）に示すように、銅箔１８をエッチングにより除去する。これにより絶縁樹脂層１６の粗化面Ｒが露出される。この粗化面Ｒは一般に銅箔のマット面の粗さＲａ＝２．０〜４．０μｍ程度であり、その上にめっきにより形成される配線層との間で十分大きな機械的アンカー効果を発揮して高い接合強度を確保できる。
次に図１（４）に示すように、レーザビーム加工等により絶縁樹脂層１６の所定箇所にビアホール２０を開口する。
次に図１（５）に示すように、デスミア処理によりビアホール２０内のスミア除去を行なう。その際、絶縁樹脂層１６の上面はデスミア処理により粗化されるよりも、むしろ粗化面Ｒの凹凸がデスミア処理により平滑化され、粗化軽減面Ｒ’となる。
次に図１（６）に示すように、基板１０の上側にある露出面全体（絶縁樹脂層１６の上面〔粗化軽減面〕Ｒ’、ビアホール２０の側面、ビアホール２０の底面に露出している基層配線層１４の上面）に、連続層としての無電解銅めっき層２２を形成する。
次に図１（７）に示すように、無電解銅めっき層２２を給電層として用い、セミアディティブ法により電解銅めっき層から成る配線２４を形成する。
得られた配線２４は、下地である絶縁樹脂層１６との界面が粗化軽減面Ｒ’であるため、本来の粗化面Ｒに比べて機械的なアンカー効果が低下しており、銅箔マット面の凹凸転写により本来得られるべき大きなアンカー効果が得られず、樹脂／配線間の接合強度を十分に確保できないという問題があった。
特開２００３−３０４０６８号公報（従来技術の欄、特に段落０００７）
本発明は、下地である絶縁樹脂層との接合強度を十分に確保した配線を形成する方法を提供することを目的とする。
上記の目的を達成するために、本発明は、多層配線基板の層間絶縁層を構成するための絶縁樹脂層上に配線を形成する方法において、
基層配線が形成されている絶縁基板上に、半硬化状態の熱硬化性樹脂フィルムと、マット面を該樹脂フィルム側にした金属箔とをこの順に重ねて加熱下で加圧し、該基板上に硬化状態の該樹脂フィルムから成る絶縁樹脂層と該金属箔とが積層した一体構造を形成する工程、
該金属箔に、該絶縁樹脂層のビアホール形成予定箇所を露出させる開口を形成する工程、
該開口を形成した該金属箔をマスクとして高エネルギービームを照射して該絶縁樹脂層にビアホールを形成する工程、
該金属箔の開口を介して該ビアホールのデスミア処理を行う工程、
該金属箔をエッチングにより除去することにより該絶縁樹脂層の上面を露出させる工程、
該絶縁樹脂層の上面と、該ビアホールの側面と、該ビアホールの底部を成す該基層配線の上面とを連続して覆う無電解金属めっき層を形成する工程、および
該無電解金属めっき層上にセミアディティブ法により電解金属めっき層から成る配線を形成する工程、
を含むことを特徴とする絶縁樹脂層上の配線形成方法を提供する。
本発明によれば、半硬化状態の熱硬化性樹脂フィルムの上面が金属箔のマット面の凹凸の転写により粗化され、絶縁樹脂層のビアホールをデスミア処理する時点では金属箔がビアホール以外の絶縁樹脂層の上面を被覆して保護しており、デスミア処理の完了後に、金属箔を除去するので、絶縁樹脂層の上面は金属箔のマット面から転写された凹凸をそのまま維持した粗化面であるため、この粗化面上にめっきにより形成した配線と絶縁樹脂層との界面で大きな機械的アンカー効果が発揮され、高い接合強度が確保することができる。
図２を参照して、本発明の望ましい実施形態により絶縁樹脂層上に配線を形成する方法を説明する。
図２（１）に示すように、従来と同様に、表面に絶縁樹脂層１２を介して金属箔から成る基層配線層１４が形成された絶縁樹脂基板１０を用意する。
図２（２）に示すように、従来と同様に、基板１０上に、半硬化状態の熱硬化性樹脂フィルム１６と、金属箔１８とを重ねて加熱下で加圧（熱間プレス）する。その際、金属箔１８のマット面（粗化面）を半硬化樹脂フィルム１６の表面に当てて重ねる。金属箔１８のマット面を押し付けられた半硬化状態の樹脂フィルム１６の上面は、マット面の凹凸が転写されて粗化面Ｒが形成される。これにより、絶縁層１２および基層配線１４を備えた基板１０と、熱硬化した樹脂フィルムから成る絶縁樹脂層１６と、金属箔１８とが席相した一体構造が得られる。
熱硬化性樹脂フィルム１６は、多層配線基板の層間絶縁層用に用いられる熱硬化性樹脂フィルムであればよく、特に限定する必要はないが、本発明の効果を得るために特に有利な材料としては、（１）エポキシベースの絶縁樹脂（ビルドアップ用樹脂）、（２）ガラス・エポキシ樹脂（ガラスクロス含浸のプリプレグ材も含む）、（３）エンジニアリングプラスチックス（液晶ポリマー（ＬＣＰ）、ポリエーテル・エーテル・ケトン（ＰＥＥＫ））等がある。
金属箔１８は、一般に多層配線基板に用いられる金属箔（配線材料としてだけでなくプレス時の離型材として）であればよく、特に限定する必要はないが、代表的なものとしては銅箔、ニッケル箔等がある。これらの金属箔は、一面は平滑度の高い所謂シャイニー面であり、他方の面は樹脂との密着性を高めるために粗化したマット面である。代表的な銅箔の表面粗度は、シャイニー面がＲａ＝０．１５〜０．２５μｍ、マット面がＲａ＝２．０〜４．０μｍである。
加熱下で加圧する処理の条件は、用いる材料によって多種多様であるが、代表的なものとしては、上記（１）（２）の場合には真空ラミネート（１１０℃、０．１ＭＰａ、真空４０sec、プレス２０sec）＋平坦化プレス（１００〜１５０℃、０．３〜１．０ＭＰａ）、上記（３）の場合には加圧プレス積層（１５０〜２３０℃、１．０〜５．０ＭＰａ）である。
以上は従来と同様の工程であったが、以下は本発明の特徴的な工程である。
すなわち、図２（３）に示すように、後に絶縁樹脂層１２に形成するビアホールの位置に対応する位置に開口２５を有するレジストパターン２６を、金属箔１８上に形成する。
次に、図２（４）に示すように、レジストパターン２６をマスクとしてエッチングを行ない、レジストパターン２６の開口２５内に露出した部分の金属箔１８を除去して開口２８を形成した後、レジストパターン２６を除去する。開口２８内には絶縁樹脂層１６が露出する。
次に、図２（５）に示すように、高エネルギービームの照射により金属箔１８の開口２８内に露出した絶縁樹脂層１６にビアホール２０を形成する。その後、デスミア処理によりビアホール２０内のスミア除去を行なう。
次に、図２（６）に示すように、金属箔１８をエッチングにより除去する。これにより絶縁樹脂層１６の粗化面Ｒが露出する。粗化面Ｒは上記のデスミア処理時に金属箔１８により保護されているので、金属箔１８のマット面から転写された凹凸が損なわれずにそのまま維持されている。
以下は従来と同様の工程により、無電解金属めっき層の形成と、その上にセミアディティブ法により電解金属めっき層とを形成する。
すなわち、図２（７）に示すように、基板１０の上側にある露出面全体（絶縁樹脂層１６の上面〔粗化面〕Ｒ、ビアホール２０の側面、ビアホール２０の底面に露出している基層配線層１４の上面）に、連続層としての無電解金属めっき層２２を形成する。
最後に、図２（８）に示すように、無電解金属めっき層２２を給電層として用い、セミアディティブ法により電解金属めっき層から成る配線２４を形成する。無電解金属めっき層２２および電解金属めっき層は、代表的には無電解銅めっき層および電解銅めっき層である。
セミアディティブ法は、典型的には下記の工程（Ａ）〜（Ｄ）により行なう。
（Ａ）無電解金属めっき層２２上に配線パターンを規定する開口部を有するレジストパターンを形成する工程、
（Ｂ）レジストパターンの開口部に露出した無電解金属めっき層２２上に電解金属めっき層２４を形成する工程、
（Ｃ）レジストパターンを除去することにより、電解金属めっき層が形成されていない部分の無電解金属めっき層を露出させる工程、および
（Ｄ）露出した無電解金属めっき層をフラッシュエッチングして除去することにより、電解金属めっき層から成る配線２４を確定する工程。
本発明の工程（１）〜（８）により得られた配線２４は、下地である絶縁樹脂層１６との界面が粗化面Ｒであるため、高い機械的アンカー効果が発揮され、樹脂／配線間の接合強度を十分に確保できる。
本発明の方法により形成した配線の剥離強度を試験し、従来法により形成した配線と比較した。剥離試験はＪＩＳ Ｚ２２０１による試験片を用いて、ＪＩＳ Ｚ２２４１による引張試験方法により行なった。
〔試験サンプル〕
図２（８）と同じ状態のサンプルを用意した。ただし、ビアホール２０は形成せず、配線２４は実際の配線パターン形状ではなく幅５〜１０ｍｍの矩形状とし、膜厚は１５〜２５μｍ程度とした。
〔試験方法〕
引張圧縮試験機により、矩形状の配線２４（無電解めっきシード層２２を含む）を長手方向に引っ張る。その際、垂直に引き上げながら速度約３０ｍｍ／ｍｉｎで移動し、５秒毎に引張強度値を測定する。これら測定値の平均値を樹脂層１６の剥離強度とした。
〔試験結果〕
上記試験の結果、絶縁樹脂層の表面を粗化しない場合に対する剥離強度の向上は、本発明による試験サンプルでは最高で７Ｎ／ｃｍが得られた。現時点で必要とされる剥離強度の向上は５Ｎ／ｃｍ以上であるので、本発明の方法によれば十分この要求水準を満たしている。
これに対して従来法では、剥離強度の向上が最高で３Ｎ／ｃｍであり、要求水準を満たせなかった。
本発明によれば、下地である絶縁樹脂層との接合強度を十分に確保した配線を形成する方法が提供される。
従来の方法により絶縁樹脂層上に配線を形成する工程を示す断面図である。 本発明の方法により絶縁樹脂層上に配線を形成する工程を示す断面図である。
符号の説明
１０ 基板
１２ 絶縁樹脂層
１４ 基層配線層
１６ 絶縁樹脂層（熱硬化性樹脂フィルム）
１８ 金属箔（銅箔）
２０ ビアホール
２２ 無電解金属めっき層（無電解銅めっき層）
２４ 電解金属めっき層（電解銅めっき層：配線）
２５ 開口
２６ レジストパターン
２８ 開口
Ｒ 粗化面
Ｒ’ 粗化軽減面

Claims (2)

  1. 多層配線基板の層間絶縁層を構成するための絶縁樹脂層上に配線を形成する方法において、
    基層配線が形成されている絶縁基板上に、半硬化状態の熱硬化性樹脂フィルムと、マット面を該樹脂フィルム側にした金属箔とをこの順に重ねて加熱下で加圧し、該基板上に硬化状態の該樹脂フィルムから成る絶縁樹脂層と該金属箔とが積層した一体構造を形成する工程、
    該金属箔に、該絶縁樹脂層のビアホール形成予定箇所を露出させる開口を形成する工程、
    該開口を形成した該金属箔をマスクとして高エネルギービームを照射して該絶縁樹脂層にビアホールを形成する工程、
    該金属箔の開口を介して該ビアホールのデスミア処理を行う工程、
    該金属箔をエッチングにより除去することにより該絶縁樹脂層の上面を露出させる工程、
    該絶縁樹脂層の上面と、該ビアホールの側面と、該ビアホールの底部を成す該基層配線の上面とを連続して覆う無電解金属めっき層を形成する工程、および
    該無電解金属めっき層上にセミアディティブ法により電解金属めっき層から成る配線を形成する工程、
    を含むことを特徴とする絶縁樹脂層上の配線形成方法。
  2. 請求項１において、該セミアディティブ法が、下記の工程：
    該無電解金属めっき層上に配線パターンを規定する開口部を有するレジストパターンを形成する工程、
    該レジストパターンの開口部に露出した該無電解金属めっき層上に電解金属めっき層を形成する工程、
    該レジストパターンを除去することにより、該電解金属めっき層が形成されていない部分の該無電解金属めっき層を露出させる工程、および
    該露出した該無電解金属めっき層をフラッシュエッチングして除去することにより、該電解金属めっき層から成る配線を確定する工程
    を含むことを特徴とする方法。
JP2005260844A 2005-09-08 2005-09-08 絶縁樹脂層上の配線形成方法 Pending JP2007073834A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005260844A JP2007073834A (ja) 2005-09-08 2005-09-08 絶縁樹脂層上の配線形成方法
KR1020060082674A KR20070029052A (ko) 2005-09-08 2006-08-30 절연 수지층 상의 배선 형성 방법
US11/516,737 US7955454B2 (en) 2005-09-08 2006-09-07 Method for forming wiring on insulating resin layer
TW095133247A TW200730063A (en) 2005-09-08 2006-09-08 Method for forming wiring on insulating resin layer
CN200610127765A CN100576980C (zh) 2005-09-08 2006-09-08 用于在绝缘树脂层上形成配线的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005260844A JP2007073834A (ja) 2005-09-08 2005-09-08 絶縁樹脂層上の配線形成方法

Publications (1)

Publication Number Publication Date
JP2007073834A true JP2007073834A (ja) 2007-03-22

Family

ID=37828973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005260844A Pending JP2007073834A (ja) 2005-09-08 2005-09-08 絶縁樹脂層上の配線形成方法

Country Status (5)

Country Link
US (1) US7955454B2 (ja)
JP (1) JP2007073834A (ja)
KR (1) KR20070029052A (ja)
CN (1) CN100576980C (ja)
TW (1) TW200730063A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010639A (ja) * 2008-05-27 2010-01-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR101067074B1 (ko) 2010-06-28 2011-09-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
JP2016033994A (ja) * 2014-07-31 2016-03-10 味の素株式会社 樹脂シート
CN111373849A (zh) * 2017-11-16 2020-07-03 三菱瓦斯化学株式会社 带经图案化的金属箔的层叠体的制造方法和带经图案化的金属箔的层叠体

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009029871A1 (en) * 2007-08-31 2009-03-05 Zettacore, Inc. Methods of treating a surface to promote binding of molecule(s) of interest, coatings and devices formed therefrom
US20090056994A1 (en) * 2007-08-31 2009-03-05 Kuhr Werner G Methods of Treating a Surface to Promote Metal Plating and Devices Formed
WO2009086441A2 (en) * 2007-12-27 2009-07-09 Zettacore, Inc. Self-contained charge storage molecules for use in molecular capacitors
KR101070798B1 (ko) * 2008-01-15 2011-10-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8586798B2 (en) * 2008-07-14 2013-11-19 Esionic Es, Inc. Heat transfer medium, phosphonium ionic liquids, and methods of making
US8907133B2 (en) 2008-07-14 2014-12-09 Esionic Es, Inc. Electrolyte compositions and electrochemical double layer capacitors formed there from
US8927775B2 (en) 2008-07-14 2015-01-06 Esionic Es, Inc. Phosphonium ionic liquids, salts, compositions, methods of making and devices formed there from
US9345149B2 (en) 2010-07-06 2016-05-17 Esionic Corp. Methods of treating copper surfaces for enhancing adhesion to organic substrates for use in printed circuit boards
CN102307437B (zh) * 2011-08-24 2012-12-12 上海美维科技有限公司 提高半加成工艺中积层基材与积层导体层的结合力的方法
CN102810739A (zh) * 2012-07-31 2012-12-05 深圳光启创新技术有限公司 一种天线罩及其制备方法
CN103596366B (zh) * 2012-08-16 2016-04-06 安捷利电子科技（苏州）有限公司 一种高密度线路板的制造工艺
JP6057641B2 (ja) * 2012-09-20 2017-01-11 新光電気工業株式会社 配線基板及びその製造方法
CN103491732B (zh) * 2013-10-08 2016-08-17 华进半导体封装先导技术研发中心有限公司 一种电路板增层结构的制造方法
JP5874720B2 (ja) * 2013-12-20 2016-03-02 ウシオ電機株式会社 配線基板材料のデスミア処理方法、配線基板材料の製造方法および複合絶縁層形成材料
CN103929890B (zh) * 2013-12-31 2017-08-29 中国科学院微电子研究所 一种电路板内层电路的制造方法
KR101668921B1 (ko) 2014-12-24 2016-10-24 엘지전자 주식회사 터치 센서 어셈블리 및 터치 센서 어셈블리가 구비된 냉장고 도어
KR101659184B1 (ko) * 2014-12-24 2016-09-22 엘지전자 주식회사 터치 센서 어셈블리 및 터치 센서 어셈블리 제조 방법
KR101668922B1 (ko) 2014-12-24 2016-10-24 엘지전자 주식회사 디스플레이 어셈블리가 구비된 가전제품 및 그 제조 방법
KR101736608B1 (ko) 2015-11-27 2017-05-16 엘지전자 주식회사 냉장고
US10765012B2 (en) * 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
JP7000086B2 (ja) * 2017-09-12 2022-01-19 ニッタ株式会社 工作機械用ワイパー及び工作機械用ワイパーの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036662A (ja) * 1998-07-17 2000-02-02 Hitachi Chem Co Ltd ビルドアップ多層配線板の製造方法
JP2001119125A (ja) * 1999-10-19 2001-04-27 Hitachi Chem Co Ltd 多層プリント配線板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5144871B2 (ja) * 1971-09-25 1976-12-01
US6197425B1 (en) * 1995-05-09 2001-03-06 Taiyo Ink Manufacturing Co., Ltd. Curable resin composition, multilayer printed circuit board manufactured by using the composition, and method for the production thereof
US20040231141A1 (en) * 2001-07-06 2004-11-25 Masaru Nishinaka Laminate and its producing method
JP3992225B2 (ja) 2002-04-05 2007-10-17 三井金属鉱業株式会社 プリント配線板用樹脂付金属箔及びこれを用いた多層プリント配線板
JP2004055618A (ja) * 2002-07-16 2004-02-19 Kanegafuchi Chem Ind Co Ltd 多層プリント配線板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036662A (ja) * 1998-07-17 2000-02-02 Hitachi Chem Co Ltd ビルドアップ多層配線板の製造方法
JP2001119125A (ja) * 1999-10-19 2001-04-27 Hitachi Chem Co Ltd 多層プリント配線板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010639A (ja) * 2008-05-27 2010-01-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR101067074B1 (ko) 2010-06-28 2011-09-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
JP2016033994A (ja) * 2014-07-31 2016-03-10 味の素株式会社 樹脂シート
CN111373849A (zh) * 2017-11-16 2020-07-03 三菱瓦斯化学株式会社 带经图案化的金属箔的层叠体的制造方法和带经图案化的金属箔的层叠体

Also Published As

Publication number Publication date
US20070051459A1 (en) 2007-03-08
US7955454B2 (en) 2011-06-07
KR20070029052A (ko) 2007-03-13
CN100576980C (zh) 2009-12-30
CN1929721A (zh) 2007-03-14
TW200730063A (en) 2007-08-01

Similar Documents

Publication Publication Date Title
JP2007073834A (ja) 絶縁樹脂層上の配線形成方法
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
US9756735B2 (en) Method for manufacturing printed wiring board
JP6033872B2 (ja) 部品内蔵基板の製造方法
WO2010113806A1 (ja) プリント配線板の製造方法、プリント配線板、多層プリント配線板、および半導体パッケージ
JP2007288022A (ja) 多層プリント配線板及びその製造方法
JP2011171528A (ja) 多層配線基板の製造方法
JP2015170769A (ja) プリント配線板及びプリント配線板の製造方法
JP3674662B2 (ja) 配線基板の製造方法
KR102046738B1 (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
JP2005050885A (ja) 配線基板及びその製造方法
JP2005238520A (ja) プリプレグ及び多層プリント配線板
TW202014076A (zh) 多層配線板的製造方法
JP2010028107A (ja) プリント配線基板、及びその製造方法
JP2004241427A (ja) 配線基板の製造方法
JP2003086941A (ja) プリント配線板
JP6622444B1 (ja) 多層配線板の製造方法
JP6622443B1 (ja) 多層配線板の製造方法
KR20100111144A (ko) 다층 인쇄회로기판의 제조방법
JP4304117B2 (ja) 多層回路基板およびその製造方法
JPH10313177A (ja) 多層印刷配線板の製造方法
JP2023155032A (ja) 配線基板の製造方法
JP2024067275A (ja) 配線基板及びその製造方法
JP2011071358A (ja) 配線基板の製造方法
JP2021012957A (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110412