KR101052578B1 - 유기 트랜지스터, 유기 트랜지스터 어레이 및 디스플레이 장치 - Google Patents

유기 트랜지스터, 유기 트랜지스터 어레이 및 디스플레이 장치 Download PDF

Info

Publication number
KR101052578B1
KR101052578B1 KR1020107002265A KR20107002265A KR101052578B1 KR 101052578 B1 KR101052578 B1 KR 101052578B1 KR 1020107002265 A KR1020107002265 A KR 1020107002265A KR 20107002265 A KR20107002265 A KR 20107002265A KR 101052578 B1 KR101052578 B1 KR 101052578B1
Authority
KR
South Korea
Prior art keywords
organic
organic semiconductor
semiconductor layer
ultraviolet light
substrate
Prior art date
Application number
KR1020107002265A
Other languages
English (en)
Other versions
KR20100038419A (ko
Inventor
게이이치로 유타니
히데노리 도모노
다쿠미 야마가
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20100038419A publication Critical patent/KR20100038419A/ko
Application granted granted Critical
Publication of KR101052578B1 publication Critical patent/KR101052578B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211—Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

유기 트랜지스터는 기판; 기판 상에 순차적으로 형성된 게이트 전극 및 게이트 절연막; 적어도 그 게이트 절연막상에 형성된 소스 전극, 드레인 전극 및 유기 반도체층을 포함한다. 자외광은 게이트 전극이 없는 측으로부터 기판으로 조사되고, 기판 및 게이트 절연막을 통하여 투과되고, 게이트 전극에서 반사되고, 유기 반도체층에서 흡수된다. 자외광을 흡수한 유기 반도체층의 도전성은 자외광을 흡수하지 않은 유기 반도체층의 도전성보다 낮다.

Description

유기 트랜지스터, 유기 트랜지스터 어레이 및 디스플레이 장치{ORGANIC TRANSISTOR, ORGANIC TRANSISTOR ARRAY, AND DISPLAY DEVICE}
본 발명은 유기 트랜지스터, 유기 트랜지스터 어레이 및 디스플레이 장치에 관한 것이다.
유기 박막 트랜지스터(TFT)는 이하의 이점을 가지므로, 이에 대하여 연구가 활발히 수행되고 있다.
1. 재료의 다양성, 제조 방법 및 제품 형태의 관점에서 유연성이 높다
2. 영역을 쉽게 증가시킬 수 있다.
3. 층 구조를 단순화할 수 있고, 제조 공정을 단순화할 수 있다.
4. 저비용의 제조 장치를 제조 공정에 사용할 수 있다.
유기 반도체층의 막 형성 방법의 일례로는 인쇄법, 스핀 코팅법 및 침지법이 있다. 유기 TFT는 Si 반도체 재료를 이용하여 종래의 TFT에 비하여 상당히 낮은 비용으로 제조될 수 있다.
유기 TFT를 집적하는 경우, 전극 패턴을 형성할 필요가 있다. 특허 문헌 1은, 적층 구조체의 제조 방법을 개시하는데, 이 방법은 에너지를 수신함으로써 임계 표면 장력이 변화되는 재료를 포함하는 젖음성 변화층을 형성하는 단계; 젖음성 변화층의 일부분에 에너지를 인가함으로써 형성되는 낮은 임계 표면 장력을 가지는 저 표면 에너지부 및 더 높은 임계 장력을 가지는 고 표면 에너지부를 포함하는 상이한 임계 표면 장력의 일부분으로 패턴을 형성하는 단계; 도전성 재료를 포함하는 액체를 패턴이 형성되는 젖음성 변화층의 표면상에 인가함으로써 고 표면 에너지부에 도전층을 형성하는 단계; 및 상기 젖음성 변화층 상에 반도체층을 형성하는 단계를 포함한다.
또한, 유기 TFT를 제조하는 경우에, 유기 반도체층의 패턴을 형성할 필요가 있다. 유기 TFT를 유기 반도체층의 패턴을 형성하지 않고 집적하는 경우에, 이하의 문제점이 발생할 수 있다. 즉, 채널 영역 이외의 부분들에 형성되는 유기 반도체층의 영향으로 인해, 트랜지스터가 동작되는 동안에 오프 전류가 생성될 수 있고, 이 경우에 전력 소비가 증가한다. 또한, 이는 화소들을 표시하는 경우에 누화(crosstalk)를 야기할 수도 있다. Si 반도체 재료를 이용하여 TFT를 제조하는 경우, Si 반도체 재료를 이용하여 포토리소그래피 에칭에 의해 패턴이 형성된다.
유기 반도체층의 패턴을 형성하는 것에 대해서만 고려하는 경우, 포토레지스트를 도포하고, 원하는 패턴을 노광 공정 및 현상 공정에 의해 형성함으로써, 레지스트 패턴을 형성한다. 이는 에칭을 수행하는 에칭 마스크로서 사용된다. 그 후, 레지스트를 박리함으로써 패턴을 형성한다. 그러나, 유기 반도체 재료로서 고분자 재료를 이용하고, 고분자 재료 상에 포토레지스트를 인가함으로써 패턴을 형성하는 경우, 트랜지스터 특성이 저하될 수 있다. 포토레지스트는 크실렌 용제 및 셀로솔브 용제와 같은 유기 유매에 감광성 그룹으로서 나프토퀴논 디아지드를 이용한 노볼락 수지를 용해시킴으로써 획득된다. 고분자 재료는 포토레지스트에 포함되는 유기 용제에 종종 용해된다. 펜타센(pentacene)과 같은 결정성 분자를 유기 반도체 재료로서 사용하는 경우에, 트랜지스터 특성은 정도의 차이는 있지만 유사하게 저하될 수도 있다. 또한, 레지스트를 박리할 때에 에틸렌 글리콜 모노부틸 에테르 및 모노에타놀아민과 같은 박리액을 이용함으로써 손상이 야기될 수도 있다. 레지스트를 박리한 이후에 순수로 유기 반도체층을 린스(rinse)함으로써 손상이 야기될 수도 있다. 상기 이유들로 인하여, 종래의 포토리소그래피 에칭법에 의해 유기 반도체층의 패턴을 형성하기가 어렵다.
특허 문헌 2는 트랜지스터의 제조 방법을 개시하며, 이 방법은 기판 상에 도전층을 제공하는 단계; 상기 도전층 상에 하나 이상의 윈도우를 가지는 마스크를 제공하는 단계; 상기 윈도우를 통하여 도전층을 에칭하여 도전층에 개구를 형성하고, 상기 도전층의 일부를 구획하여 트랜지스터의 소스 및 드레인을 형성하는 단계; 윈도우를 통하여 도전성 재료를 증착하고 개구 내에 금속 트랜지스터 게이트를 형성하는 단계; 게이트 상에 금속 산화물로 이루어진 유전층을 형성하는 단계; 소스와 드레인 사이에, 게이트 상에 그리고 상기 소스 또는 드레인과 게이트 사이의 공간에 반도체 재료를 도입하여, 트랜지스터의 반도체 바디(body)를 형성하는 단계를 포함한다. 에칭은, 개구가 기판의 표면에 평행한 방향으로 윈도우보다 더 넓게 되도록, 윈도우의 주변부에 언더커팅을 야기하는 방식으로 수행된다. 도전성 재료는, 게이트의 주변부가 소스 및 드레인으로부터 이격되고, 트랜지스터의 게이트의 주변부가 개구의 주변부와 완전하게 중첩되는 방식으로 금속 증발에 의해 증착된다.
특허 문헌 3은 이하의 방법들을 적절하게 조합함으로써 유기 트랜지스터를 제조하는 방법을 개시한다. 하나의 방법은 코팅될 표면의 소정 위치에 전하를 인가하고, 전술한 전하의 극성과 반대되는 극성의 전하를 코팅 재료에 인가하여 전하가 인가된 재료를 쿨롱력에 의해 소정의 위치로 이끄는 것이다. 다른 방법은 코팅될 표면의 소정 위치에서 홈부를 형성하고 그 홈부에 코팅 재료를 증착하는 것이다. 또 다른 방법은 코팅 재료를 도포한 이후에 용제를 증발시켜 패턴을 형성한 후, 그 패턴에 레이저 빔을 조사하는 것이다.
그러나, 이러한 공정들이 가진 문제점은 공정 단계들의 수가 증가함에 따라, 처리량이 감소하고, 제조 비용이 증가한다는 점이다.
특허 문헌 4는 박막 트랜지스터를 개시하는데, 이 박막 트랜지스터는 기판 상에 형성되는 게이트 전극; 상기 게이트 전극 상에 형성되는 게이트 절연막; 상기 게이트 절연막 상에 형성되는 소스 전극; 상기 게이트 절연막 상에 형성되는 드레인 전극; 유기 반도체 분자의 집합체로 이루어지며, 게이트 절연막, 소스 전극 및 드레인 전극 상에 형성되는 반도체막; 게이트 전극 투영 영역 내부 및 게이트 절연막과 반도체막 사이의 계면에 형성되는 자기 조직화 단층(self-assembled monolayer)을 포함한다. 또한, 절연막의 표면 상에 형성된 자기 조직화 단층 위에, 포토마스크로서 작용하는 게이트 전극을 이용하여 기판의 이면으로부터 광을 조사하고, 게이트 전극 투영 영역 이외의, 반도체막이 형성되는 영역으로부터 자기 조직화 단층을 제거한다.
그러나, 이 방법에서는, 유기 반도체 재료가 제한되므로, 재료 선택의 자유도가 낮게 된다.
한편, 유기 반도체 재료로서 유기 용제에 용해될 수 있는 고분자 재료를 사용하는 경우, 잉크젯 법에 의해 패턴을 형성할 수 있다. 잉크젯 법에서는, 패턴을 직접적으로 묘화할 수 있으므로, 재료 사용율이 크게 증가될 수 있다. 또한, 잉크젯 법을 수행하여 패턴을 형성하면, 제조 공정이 단순화될 수 있고, 수율이 증가될 수 있으며, 비용이 감소될 수 있다.
그러나, 큰 영역 상에 패턴을 형성하는 경우에, 충돌 지점에서의 정밀도와 같은 인자들로 인하여, 모든 트랜지스터들에 대한 패턴을 완전하게 형성하기는 어렵다. 특히, 점도, 표면 장력 및 건조 상태와 같은, 유기 반도체 잉크의 물리적 특성은, 고분자 재료의 순도, 분자량, 분자량 분포 및 용제로 인하여 크게 변화한다. 따라서, 그 물리적 특성을 적절한 레벨로 조정하기는 어렵다. 이러한 이유로, 잉크는 항상 모든 노즐들로부터 적절하게 토출될 수 없다. 일부 경우에서, 노즐들 중 하나로부터 토출된 잉크가 편향되거나 또는 토출된 잉크량이 변화할 수도 있다. 헤드 특성에도 동일한 내용이 적용되므로, 노즐들은 항상 동일한 특성을 가질 수 없다. 노즐들 중 하나로부터 토출된 잉크가 약간 편향되는 경우에도, 패턴은 저해상도에서는 적절하게 형성될 수 있지만 고해상도에서는 형성되지 않는다. 그 결과, 유기 반도체층은 부분적으로 불완전한 패턴일 수도 있다. 이러한 문제점은 큰 영역에 패턴들을 형성하는 경우에 특히 현저하게 된다.
특허 문헌 1: 일본 공개 특허 공보 제2005-310962호
특허 문헌 2: 일본 공표 공보 제2003-536260호
특허 문헌 3: 일본 공개 특허 공보 제2004-297011호
특허 문헌 4: 일본 공개 특허 공보 제 2005-79560호
따라서, 트랜지스터가 동작되는 동안에 오프 전류를 감소시킬 수 있는 유기 트랜지스터, 이러한 유기 트랜지스터를 복수개 포함하는 유기 트랜지스터 어레이 및 이 유기 트랜지스터 어레이를 포함하는 디스플레이 장치가 요구된다.
본 발명은 관련 분야의 하나 이상의 문제점을 해결할 수도 있다.
본 발명의 양태에 따르면, 기판; 기판 상에 순차적으로 형성된 게이트 전극 및 게이트 절연막; 적어도 상기 게이트 절연막 상에 형성된 소스 전극, 드레인 전극 및 유기 반도체층을 포함하는 유기 트랜지스터가 제공된다. 자외광은 상기 게이트 전극이 없는 측으로부터 상기 기판으로 조사되고, 상기 기판 및 상기 게이트 절연막을 통하여 투과되고, 상기 게이트 전극에서 반사되고, 상기 유기 반도체층에서 흡수된다. 상기 자외광을 흡수한 상기 유기 반도체층의 도전성은 상기 자외광을 흡수하지 않은 상기 유기 반도체층의 도전성보다 낮다.
본 발명의 일 실시형태에 따르면, 트랜지스터가 동작되는 동안에 오프 전류를 감소시킬 수 있는 유기 트랜지스터, 이러한 유기 트랜지스터를 복수개 포함하는 유기 트랜지스터 어레이 및 이 유기 트랜지스터 어레이를 포함하는 디스플레이 장치가 제공된다.
본 발명에 의하면, 트랜지스터가 동작되는 동안에 오프 전류를 감소시킬 수 있는 유기 트랜지스터, 이러한 유기 트랜지스터를 복수개 포함하는 유기 트랜지스터 어레이 및 이 유기 트랜지스터 어레이를 포함하는 디스플레이 장치를 제공할 수 있다.
도 1은 본 발명의 실시형태에 따른 유기 트랜지스터의 일례의 단면도.
도 2는 본 발명의 실시형태에 따른 유기 트랜지스터 어레이의 제 1 예의 평면도.
도 3은 본 발명의 실시형태에 따른 유기 트랜지스터 어레이의 제 2 예의 평면도.
도 4는 본 발명의 실시형태에 따른 유기 트랜지스터 어레이의 제 3 예의 평면도.
도 5는 유기 반도체층을 형성하기 전의 상기 유기 트랜지스터 어레이의 일례의 평면도.
도 6은 잉크젯 법에 의해 최적의 영역들에 형성되는 유기 반도체층들의 평면도.
도 7은 잉크젯 법에 의해 최적의 영역들 외부에 형성되는 유기 반도체층들의 일부에 대한 평면도.
도 8은 잉크젯 법에 의해 최적의 영역들 외부에 형성되는 유기 반도체층들의 일부에 대한 평면도.
도 9는 잉크젯 법에 의해 최적의 영역들 외부에 형성되는 유기 반도체층들의 일부에 대한 평면도.
도 10a 및 도 10b는 기판의 이면으로부터 조사된 자외광의 단면도.
도 11은 365 ㎚의 파장을 가지는 자외광의 조사량에 대한 유기 반도체층의 광흡수 스펙트럼의 변화를 나타내는 도면.
도 12는 365 ㎚의 파장을 가지는 자외광의 조사량에 대한 유기 반도체층의 도전성의 변화를 나타내는 도면.
도 13은 실시예 4의 액티브 매트릭스 디스플레이 장치의 단면도.
첨부된 도면들을 참조하여 본 발명의 실시형태를 설명한다.
도 1은 본 발명의 실시형태에 따른 유기 트랜지스터의 일례를 나타낸다. 유기 트랜지스터(10)는 기판(1) 상에 순차적으로 형성된 게이트 전극(2) 및 게이트 절연막(3) 그리고 그 게이트 절연막(3) 상에 순차적으로 형성된 소스 전극(4), 드레인 전극(5) 및 유기 반도체층(6)을 포함한다. 또한, 유기 트랜지스터(10)에는 상부에 형성된 게이트 전극(2)을 갖지 않은 기판(1)의 측면(이하,“이면”이라함)으로부터 자외광이 조사되며, 이 자외광은 기판(1) 및 게이트 절연막(3)을 통하여 투과되고, 게이트 전극(2), 소그 전극(4) 및 드레인 전극(5)으로부터 반사되어, 유기 반도체층(6)에 의해 흡수된다. 따라서, 자외광은, 게이트 전극(2), 소스 전극(4) 및 드레인 전극(5)의 투영 영역들 이외의 부분들에서 유기 반도체층(6)에 의해 흡수된다. 그 결과, 자외광이 흡수된 유기 반도체층(6)은 분해되고, 자외광을 흡수하지 않은 유기 반도체층(6)보다 더 낮은 도전성을 가진다. 따라서, 트랜지스터가 동작되는 동안의 오프 전류를 감소시킬 수 있다. 전극의 투영 영역은, 자외광이 기판(3)의 이면으로부터 조사될 때 자외광이 전극에 의해 반사되는 영역에 대응한다.
유기 트랜지스터(10)에 있어서, 조사된 자외광을 투과시키는 전극들은 소스 전극(4) 및 드레인 전극(5)으로 형성될 수 있다. 또한, 유기 트랜지스터(10)에 있어서, 게이트 절연막(3) 상에 소스 전극(4), 드레인 전극(5) 및 유기 반도체층(6)을 순차적으로 형성하는 대신에, 이들을 유기 반도체층(6), 소스 전극(4) 및 드레인 전극(5)의 순서로 형성할 수도 있다. 이 경우에, 자외광은, 게이트 전극(2)의 투영 영역 이외의 부분들에서 유기 반도체층(6)에 의해 흡수된다.
기판(1) 및 게이트 절연막(3)은 조사되는 자외광을 투과하지만 자외광을 흡수하지 않는 것이 바람직하다. 따라서, 게이트 전극(2)의 투영 영역 이외에서 유기 반도체층(6)에 조사되지 않은 자외광의 양을 완화시킬 수 있다. 기판(1)의 일례로는, 유리 기판 및 필름 기판이지만, 이것들로 제한되지는 않는다. 필름 기판을 형성하는 재료의 일례로는, 폴리이미드, 폴리에틸렌 나프탈레이트, 폴리에테르 술폰, 및 폴리에틸렌 테레프탈레이트가 있다. 게이트 절연막(3)을 형성하는 재료의 일례로는, 폴리이미드, 폴리파라실렌, 폴리비닐 페놀, 폴리에스테르, 폴리아크릴로니트릴 및 폴리메틸메타크릴레이트와 같은 아크릴 수지; 에폭시 수지; 및 열경화성 수지가 있지만, 상기 재료는 이것들로 제한되지 않는다.
게이트 전극(2)은 조사되는 자외광을 반사하지만 자외광을 흡수하지 않는 것이 바람직하다. 따라서, 자외광이 게이트 전극(2)의 투영 영역에서 유기 반도체층(6)으로 조사되는 것을 방지할 수 있다.
소스 전극(4) 및 드레인 전극(5)의 패턴 및/또는 게이트 전극(2)의 패턴은, 잉크젯 법 및 디스펜서 법과 같은 인쇄법에 의해 형성될 수 있다. 금속 입자 또는 금속 착체(metal complex)를 포함하는 금속 잉크를 사용하는 것이 바람직하다. 금속 입자의 일례로는, Au, Ag, Cu, Pt, Pd, Ni, Ir, Rh, Co, Fe, Mn, Cr, Zn, Mo, W, Ru, In 및 Sn이 있지만, 금속 입자는 이것들로 제한되지 않는다. 금속 입자들 중 2 가지 이상의 종류를 조합하여 사용할 수 있다. 특히, Au, Ag, Cu 및 Ni는 전기 저항, 열전도율 및 내부식성의 관점에서 바람직하다. 금속 입자들은 대략 수 nm 내지 수십 nm 의 평균 입자 직경을 가지며 용제 내에 균일하게 분산되어 있는 경우에, 현저하게 낮은 온도에서 소결될 수 있다고 알려져 있다. 이는 금속 입자들의 입자 직경이 감소함에 따라서, 활성이 높은 표면 원자의 영향이 증가하기 때문이다. 중심 금속으로서 Au, Pt, Ag, Cu, Pd, In, Cr, 또는 Ni를 가지는 착체는 금속 착체로서 사용될 수 있지만, 착체는 이것들로 제한되지 않는다. 이러한 금속 잉크는 패턴을 형성하는데 사용되며, 그 패턴을 소결시킴으로써, 게이트 전극(2), 소스 전극(4) 또는 드레인 전극(5)을 형성한다.
금속 잉크가 적절한 레벨의 표면 장력 및 점도를 갖지 않는 경우, 잉크는 토출되지 않거나 또는 토출 불량이 발생할 수도 있다. 그 결과, 둥그런 물방울로 이루어지지 않을 수 있고, 결속력(ligament)이 증가할 수 있다. 따라서, 금속 잉크는 대략 30 mN/m의 표면 장력 및 2 mPa/s 내지 13 mPa/s의 점도, 더 바람직하게는 7 mPa/s 내지 10 mPa/s의 점도를 가지는 것이 바람직하다. 또한, 금속 잉크는 토출된 이후에 건조되기 위하여 건조 특성을 가질 필요가 있는데, 용제가 증발하고, 금속 입자들 또는 금속 착체가 고화되지 않을 정도의 건조 특성을 가질 필요가 있다.
유기 반도체층(6)의 패턴은, 잉크젯법, 디스펜서 법 또는 마이크로콘택트 법과 같은 인쇄법에 의해 형성되는 것이 바람직하다. 유기 용제에 유기 반도체 재료를 용해시킴에 의해 만들어지는 유기 반도체 잉크는, 유기 반도체층(6)의 패턴을 형성하는데 사용되는 것이 바람직하다. 유기 용제에 용해될 수 있는 유기 반도체 재료의 일례로는 고분자 재료, 올리고머(oligomer) 재료 및 저분자 재료가 있지만, 상기 재료는 이것들로 제한되지 않는다. 특정 일례로는, 폴리아세틸렌계 도전성 폴리머; 폴리파라페닐렌 및 그 유도체, 그리고 폴리페닐렌비닐렌 및 그 유도체와 같은 폴리페닐렌계 도전성 폴리머; 폴리피롤 및 그 유도체, 폴리티오펜 및 그 유도체, 그리고 폴리푸란 및 그 유도체와 같은 헤테로사이클릭 도전성 폴리머; 및 폴리아닐린 및 그 유도체과 같은 이온성 도전성 폴리머가 있다. 특히, 트리아릴아민 골격(skeleton)을 가지는 고분자 재료가 바람직하다. 화학식 (A)로 표현되는 재료는, 이러한 고분자 재료로 사용될 수 있지만, 상기 재료는 특히 이것으로 제한되지 않는다.
화학식 (A)
Figure 112010006587652-pct00001
이 재료는 무배향성 고분자 재료이며, 이는 막의 형상 또는 막 형성 방법에 관계없이, 그 특성의 관점에서 매우 작은 변화를 가진다.
도 2는 본 발명의 실시형태에 따른 유기 트랜지스터 어레이의 제 1 예를 나타낸다. 유기 트랜지스터 어레이(20)는 복수 개의 유기 트랜지스터(10)를 포함한다. 유기 반도체층(6)들의 각각은, 인쇄법에 의해, 대응하는 유기 트랜지스터(10)에 대하여 분리된 섬 형상으로 형성된다. 자외광은 기판(미도시)의 이면으로부터 조사되고, 자외광은, 게이트 전극(2)의 투영 영역 이외의 부분에서, 소스 전극(4)과 드레인 전극(5) 사이의 영역의 유기 반도체층(6)에 흡수된다.
도 3은 본 발명의 실시형태에 따른 유기 트랜지스터 어레이의 제 2 예를 나타낸다. 유기 트랜지스터 어레이(30)는 복수 개의 유기 트랜지스터(10)를 포함한다. 유기 트랜지스터(10)들의 유기 반도체층(6)은 도 3에 도시된 바와 같이 인쇄법에 의해 수직 방향의 스트라이프(stripe)로서 형성된다. 따라서, 인쇄법에 의해 형성되는 유기 반도체층(6)들의 패턴은 더 높은 해상도에서도 이용될 수 있고, 처리량도 또한 증가될 수 있다. 또한, 정렬 정밀도를 단지 한 방향으로만 조정할 필요가 있으므로, 수율을 증가시킬 수 있다. 자외광은 기판(미도시)의 이면으로부터 조사되고, 자외광은, 게이트 전극(2)의 투영 영역 이외의 부분에서, 소스 전극(4)과 드레인 전극(5) 사이의 영역의 유기 반도체층(6)에 흡수된다.
도 4는 본 발명의 실시형태에 따른 유기 트랜지스터 어레이의 제 3 예를 나타낸다. 유기 트랜지스터 어레이(40)는 복수 개의 유기 트랜지스터(10)를 포함한다. 유기 반도체층(6)은 유기 트랜지스터 어레이(40) 전체에 걸쳐서 형성된다. 따라서, 유기 반도체층(6)의 패턴을 형성할 필요가 없으므로, 유기 반도체층(6)을 스핀 코팅법에 의해 형성할 수 있다. 따라서, 유기 반도체층(6)은 더 높은 해상도에서도 이용될 수 있고, 처리량이 현저하게 증가될 수 있다. 또한, 정렬을 조정할 필요가 없으므로, 수율은 현저하게 증가될 수 있다. 자외광은 기판(미도시)의 이면으로부터 조사되고, 자외광은, 게이트 전극(2)의 투영 영역 이외의 부분에서, 소스 전극(4)과 드레인 전극(5) 사이의 영역의 유기 반도체층(6)에 흡수된다.
다음으로, 유기 반도체층(6)을 형성하는 방법에 대하여 설명한다. 유기 반도체층(6)을 형성하기 이전에, 유기 트랜지스터 어레이(20, 30 또는 40)는 도 5에 나타낸 바와 같이, 순차적으로 게이트 전극(2) 및 게이트 절연막(미도시)이 형성되고, 그 게이트 절연막 상에 소스 전극(4)들 및 드레인 전극(5)들이 형성되는 상태로 나타내져 있다. 이 기판(1) 상에, 인쇄법 또는 스핀 코팅법에 의해 유기 반도체층(6)을 형성한다. 유기 반도체층(6)을 형성하는 최적의 영역은, 게이트 전극(2)의 투영 영역 내의, 소스 전극(4)과 드레인 전극(5) 사이에 있다.
도 6은 잉크젯 법에 의해 최적의 영역들에 형성되는 유기 반도체층(6)들을 나타낸다. 각각의 유기 반도체층(6)은 게이트 전극(2)의 투영 영역 내의 소스 전극(4)과 드레인 전극(5) 사이의 영역에 형성되지만, 게이트 전극(2)의 투영 영역 외부의 소스 전극(4)과 드레인 전극(5) 사이의 영역에는 형성되지 않는다.
이러한 유기 트랜지스터 어레이를 구동하기 위하여, 소스 전극(4)과 드레인 전극(5) 사이에 일정한 데이터 신호 전압을 인가하면서 게이트 전극(2)에 선택 신호 전압을 인가한다. 따라서, 게이트 전극(2)의 투영 영역 내의 소스 전극(4)과 드레인 전극(5) 사이의 영역에 형성되는 유기 반도체층(6)의 도전성을 제어할 수 있다. 특히, 유기 반도체층(6)이 p형 유기 반도체인 경우, 게이트 전극(2)에 네가티브 선택 신호 전압이 인가된다. 유기 반도체층(6)이 n형 반도체인 경우, 게이트 전극(2)에 포지티브 선택 신호 전압이 인가된다. 따라서, 어느 하나의 경우에, 캐리어들을 유도하고, 유기 반도체층(6)의 도전성을 증가시킴으로써, 유기 트랜지스터 어레이를 온 시킨다. 유기 반도체층(6)이 p형 유기 반도체인 경우, 게이트 전극(2)에 포지티브 선택 신호 전압이 인가된다. 유기 반도체층(6)이 n형 반도체인 경우에, 게이트 전극(2)에 네가티브 선택 신호 전압이 인가된다. 따라서, 어느 하나의 경우에, 캐리어 밀도는 격감되고, 유기 반도체층(6)의 도전성이 감소되므로, 유기 트랜지스터 어레이를 오프 시킨다. 이러한 방식으로, 유기 반도체층(6)의 도전성이 제어되므로, 소스 전극(4)과 드레인 전극(5) 사이에 흐르는 전류가 제어된다. 상술된 바와 같이, 최적의 영역에 형성된 유기 반도체층(6)의 도전성은, 게이트 전극(2)에 인가된 선택 신호 전압으로 제어될 수 있다.
그러나, 실제 상황에서, 잉크젯 장치의 기록 헤드는 얼마 정도의 불규칙성을 가진다. 따라서, 토출된 잉크의 랜딩(landing) 위치들이 변위될 수 있다. 또한, 도포된 잉크는 유기 반도체 잉크의 물리적 특성들로 인해 편향될 수도 있다. 이러한 불규칙성을 완전히 제거하고 잉크의 물리적 특성을 완전히 제어하기는 어렵다. 또한, 유기 반도체 잉크가 랜딩된 이후에, 유기 반도체 잉크는 최적의 영역 외부로 확산될 수 있다. 그러나, 유기 반도체 잉크의 도포량을 단지 어느 정도 까지만 감소시킬 수 있다. 또한, 이러한 문제점은 추가적으로 미세화되고 고집적화되는 트랜지스터를 제조하는데 있어서 더 큰 영향을 가진다.
도 7 내지 도 9는 잉크젯 법에 의해 최적 영역 외부에 형성되는 유기 반도체층을 나타낸다. 도 7 내지 도 9에 나타낸 바와 같이, 유기 반도체층(6a, 6b, 및 6c)의 일부분은 게이트 전극(2)의 투영 영역 외부의 소스 전극(4)과 드레인 전극(5) 사이의 영역에 형성된다. 유기 반도체층(6a, 6b, 및 6c)의 일부분의 도전성은 게이트 전극(2)에 인가되는 선택 신호 전압에 의해 제어할 수 없다. 따라서, 유기 반도체층(6a, 6b, 및 6c)의 도전성에 기초한 일정한 전류가 소스 전극(4)과 드레인 전극(5) 사이에 계속해서 흐른다. 그 결과, 오프 전류가 증가하고, 트랜지스터 특성의 온/오프 비가 감소한다. 이러한 트랜지스터들을 집적함으로써 형성된 액티브 매트릭스 회로 또는 디스플레이 장치에서, 온 상태로 축적된 화소 전위는 오프 상태의 누설 전류로 인하여 감소한다. 이러한 문제점은 또한 잉크젯 법 이외의 방법들을 이용하는 경우에도 발생한다.
한편, 유기 반도체층(6)이 자외광을 흡수하는 경우에 도전성이 감소한다. 따라서, 도 10a에 도시된 바와 같이, 기판(1)의 이면으로부터 자외광을 조사함으로써, 최적 영역 외부에 형성된 유기 반도체층(6d)의 일부분의 도전성은 감소될 수 있다. 그 결과, 트랜지스터 특성의 온/오프 비가 감소될 수 있다. 이 경우에, 게이트 전극(2)은 자외광을 반사하므로(도 10b 참조), 최적 영역에 형성되는 유기 반도체층(6)의 도전성은 감소되지 않는다.
다음으로, 자외광을 흡수함으로써 야기되는 유기 반도체층(6)의 물리적 특성의 변화에 대해서 설명한다. 도 11은 365 ㎚의 파장을 가지는 자외광의 조사량에 대하여, 유기 반도체층(6)에서 180 ㎚ 내지 800 ㎚의 파장을 가지는 광의 흡수 스펙트럼의 변화를 나타낸다. 광 흡수 스펙트럼은 석영 유리 기판 상에 화학식 (A)로 표현되는 재료를 이용하여 스핀 코팅법에 의해 형성되는 유기 반도체막으로 측정하였다. 도 11에 도시된 바와 같이, 자외광의 조사량이 증가함에 따라서, 장파장측의 흡수 피크가 감소한다. 이는 유기 반도체막의 도전성이 자외광을 흡수함으로써 완화된다는 것을 의미한다.
도 12는 365 ㎚의 파장을 가지는 자외광의 조사량에 대한 유기 반도체막의 도전성의 변화를 나타낸다. 유기 반도체막의 도전성은 일정한 대향 전극 폭 및 전극간 거리를 가지는 채널에 대하여 형성되는 유기 반도체막에 일정한 전압이 인가될 때의 전류를 측정함으로써 평가하였다. 도 12에 도시된 바와 같이, 유기 반도체막의 도전성은 자외광의 조사량이 18.7 J/㎠에 도달할 때 까지 감소한다. 자외광의 조사량이 18.7 J/㎠인 경우에, 유기 반도체막의 도전성은 10% 이하로 감소한다. 그러나, 유기 반도체막의 도전성의 감소율은 18.7 J/㎠을 초과하여 자외광의 조사량을 더욱 더 증가시켜도 감소하지 않는다. 이 결과는, 유기 반도체막의 도전성이 자외광을 조사함으로써 효율적으로 완화될 수 있음을 나타낸다.
또한, 액티브 매트릭스 디스플레이 장치는, 액티브 매트릭스 소자로서, 전기영동 소자, 액정 소자 및 유기 EL 소자와 같은 화소 디스플레이 소자와 조합하여 본 발명의 실시형태에 따른 유기 트랜지스터 어레이를 포함하는 액티브 매트릭스 기판을 이용함으로써 획득될 수 있다.
예를 들어, 투명 도전막은 대향 기판 상에 대략 100 ㎚의 두께를 가지는 ITO(Indium Tin Oxide)을 이용하여 스퍼터링 법에 의해 형성된다. 다음으로, 투명 도전막 상에 폴리아미드 산을 스핀 코팅법에 의해 도포하고, 러빙하여, 대략 200 ㎚의 두께를 가지는 배향막을 형성한다. 이후에, 배향 처리를 수행한다. 그 후, 상부에 배향막이 형성된 대향 기판과 액티브 매트릭스 기판을 실리카 스페이서를 통하여 접합하고, 갭에 액정 재료를 공급하여 액정 패널을 획득한다.
또한, 전기영동 디스플레이 패널은, 상부에 투명 도전막이 형성된 대향 기판과 액티브 매트릭스 기판을 실리카 스페이서를 통하여 접합하고, 갭을 미소캡슐들로 밀봉함으로써 획득될 수 있다.
또한, 유기 EL 패널은, 액티브 매트릭스 기판 상에 유기 EL 소자들을 형성하고, 대기 차폐 실드를 배열함으로써 획득된다.
이러한 액티브 매트릭스 디스플레이 장치에 있어서, 상기 액티브 매트릭스 기판 상에 유기 반도체층의 불완전한 패턴들에 의해 야기되는 누설 전류를 감소시키고, 트랜지스터가 동작되는 동안에 오프 전류를 감소시킬 수 있다. 따라서, 화소 간의 누화를 완화시킬 수 있다. 또한, 오프 전류가 감소되기 때문에 전력 소비도 또한 감소될 수 있다.
[실시예들]
(실시예 1)
섀도우 마스크를 이용하는 진공 증착법을 수행함으로써, 유리 기판(1)상에 3 ㎚의 막 두께를 가지는 Cr로 이루어지는 밀착층(미도시) 및 100 ㎚의 막 두께를 가지는 Al로 이루어지는 게이트 전극(2)을 형성하였다. 다음으로, CVD 법을 수행함으로써, 게이트 전극(2) 상에, 디모노클로로 파라실리렌 고체 다이머(dimer)로부터 획득된 500 ㎚의 막 두께를 가지는 폴리파라실리렌으로 이루어진 게이트 절연막(3)을 형성하였다. 또한, 섀도우 마스크를 이용하는 진공 증착법을 수행함으로써, 게이트 절연막(3) 상에, 50 ㎚의 막 두께를 가지는 Au로 이루어지는 소스 전극(4) 및 드레인 전극(5)의 패턴을 형성하였다. 채널 폭은 140 ㎛이고, 채널 길이는 10 ㎛이었다. 다음으로, 잉크젯 법을 수행하여, 상부에 소스 전극(4) 및 드레인 전극(5)이 형성된 게이트 절연막(3) 상에, 화학식 (A)로 표현되는 재료로 이루어지는 용액을 이용하여 유기 반도체층(6)을 섬 형상으로 인쇄하였다. 또한, 유리 기판(1)의 이면으로부터 365 ㎚의 파장을 가지는 자외광을 18.72 J/㎠의 양으로 조사함으로써, 유기 트랜지스터 어레이(20)를 형성하였다.
산소 < 1 ppm 및 수분 < 1 ppm의 분위기에서, -20 V의 드레인 전압 Vds을 인가하고, 게이트 전압 Vg를 +20 V로부터 -20V 까지 주사하고, 온 전류 및 오프 전류를 측정하였다. 온 전류 Ids는 -4.23×10-8A (Vg = -20 V)이고, 오프 전류 Ids는 -1.73×10-11A (Vg = +20V)이고 및 온/오프 비 (Vg = -20 V/Vg = +20 V)는 2.45×103임을 발견하였다. 온 전류 및 오프 전류 각각은 20 군데의 평균값에 대응한다.
(비교예)
365 ㎚의 파장을 가지는 자외광을 유리 기판(1)의 이면으로부터 조사하지 않았다. 그 외, 유기 트랜지스터 어레이는 실시예 1의 방식과 동일한 방식으로 획득하였다.
다음으로, 온 전류 및 오프 전류를 실시예 1의 방식와 동일한 방식으로 측정하였다. 온 전류 Ids는 -4.15×10-8A (Vg = -20 V)이고, 오프 전류 Ids는 -1.20×10-10A (Vg = +20V)이고 및 온/오프 비(Vg = -20 V/Vg = +20 V)는 3.45×102이었다.
이 결과는 실시예 1의 유기 트랜지스터 어레이의 오프 전류가 비교예 1의 유기 트랜지스터 어레이의 오프 전류 보다 낮게 되므로, 온/오프 비는 실시예 1에서 더 높게 되어, 실시예 1의 유기 트랜지스터 어레이에 의해 양호한 트랜지스터 특성이 획득될 수 있다는 점을 나타낸다.
(실시예 2)
상부에 소스 전극(4) 및 드레인 전극(5)이 형성되는 게이트 절연막(3) 상에 유기 반도체층(6)을 스트라이프 형상으로 형성하였다. 그 외, 유기 트랜지스터 어레이(30)는 실시예 1의 방식과 동일한 방식으로 획득하였다.
다음으로, 온 전류 및 오프 전류를 실시예 1의 방식와 동일한 방식으로 측정하였다. 온 전류 Ids는 -4.66×10-8A (Vg = -20 V)이고, 오프 전류 Ids는 -3.81×10-11A (Vg = +20V)이고 및 온/오프 비(Vg = -20 V/Vg = +20 V)는 1.22×103이었다.
(비교예 2)
365 ㎚의 파장을 가지는 자외광을 유리 기판(1)의 이면으로부터 조사하지 않았다. 그 외, 유기 트랜지스터 어레이는 실시예 2의 방식과 동일한 방식으로 획득하였다.
다음으로, 온 전류 및 오프 전류를 실시예 1의 방식와 동일한 방식으로 측정하였다. 온 전류 Ids는 -4.75×10-8A (Vg = -20 V)이고, 오프 전류 Ids는 -6.56×10-10A (Vg = +20V)이고 및 온/오프 비(Vg = -20 V/Vg = +20 V)는 7.24×10이었다.
이 결과는 실시예 2의 유기 트랜지스터 어레이의 오프 전류가 비교예 2의 유기 트랜지스터 어레이의 오프 전류 보다 낮게 되므로, 온/오프 비는 실시예 2에서 더 높게 되어, 실시예 2의 유기 트랜지스터 어레이에 의해 양호한 트랜지스터 특성이 획득될 수 있다는 점을 나타낸다.
(실시예 3)
스핀 코팅법에 의해, 상부에 형성되는 소스 전극(4) 및 드레인 전극(5)을 이용하여 게이트 절연막(3) 전체에 걸쳐서 유기 반도체층(6)을 형성하였다. 그 외는, 실시예 1의 방식과 동일한 방식으로 유기 트랜지스터 어레이(40)를 획득하였다.
다음으로, 온 전류 및 오프 전류를 실시예 1의 방식과 동일한 방식으로 측정하였다. 온 전류 Ids는 -3.76×10-8A (Vg = -20V)이고, 오프 전류 Ids는 -4.55×10-10A (Vg = +20V)이고, 온/오프 비 (Vg = -20 V/Vg = +20V)는 8.26×10이었다.
(비교예 3)
365 ㎚의 파장을 가지는 자외광을 유리 기판(1)의 이면으로부터 조사하지 않았다. 그 외는, 유기 트랜지스터 어레이를 실시예3의 방식과 동일한 방식으로 획득하였다.
다음으로, 온 전류 및 오프 전류를 실시예 1의 방식과 동일한 방식으로 측정하였다. 온 전류 Ids는 -3.88 × 10-8A (Vg = -20V)이고, 오프 전류 Ids는 -7.83×10-9A(Vg = +20V)이고, 온/오프 비(Vg = -20 V/Vg = +20V)는 4.95이었다.
이러한 결과는, 실시예 3의 유기 트랜지스터 어레이의 오프 전류가 비교예 3의 유기 트랜지스터 어레이의 오프 전류보다 낮게 되므로, 온/오프 비가 실시예 3에서 더 높게 되어, 실시예 3의 유기 트랜지스터 어레이로 양호한 트랜지스터 특성이 획득될 수 있음을 나타낸다.
(실시예 4)
실시예 1의 유기 트랜지스터 어레이는 액티브 매트릭스 디스프레이 장치(50)를 제조하는데 사용된다(도 13 참조). 특히, 코팅액은 산화 티탄 입자(51a)와 오일 블루로 착색된 이소퍼(isoper)(51b)를 내포하는 미소 캡슐(51)과 폴리비닐 알코올 용액을 함께 혼합함으로써 획득된다. 이 코팅액은 폴리카보네이트 기판(52) 상에 제공되는 ITO를 포함하는 투명 전극(53) 상에 도포됨으로써, 미소캡슐(51)과 바인더(54)를 포함하는 층을 형성한다. 결과로서 생기는 기판은, 유리 기판(1) 및 폴리카보네이트 기판(52)이 최외면이 되는 방식으로, 바인더(54)를 통하여 실시예 1의 유기 트랜지스터 어레이와 접합된다.
결과로서 생기는 액티브 매트릭스 디스플레이 장치(50)가 동작되며, 높은 콘트라스트를 가지는 화상이 표시된다.
본 발명의 양태에 따르면, 기판; 기판 상에 순차적으로 형성된 게이트 전극 및 게이트 절연막; 적어도 상기 게이트 절연막상에 형성된 소스 전극, 드레인 전극 및 유기 반도체층을 포함하는 유기 트랜지스터가 제공되며, 자외광은 상기 게이트 전극이 없는 측으로부터 상기 기판으로 조사되고, 상기 기판 및 상기 게이트 절연막을 통하여 투과되고, 상기 게이트 전극에서 반사되고, 상기 유기 반도체층에서 흡수되며; 상기 자외광을 흡수한 상기 유기 반도체층의 도전성은 상기 자외광을 흡수하지 않은 상기 유기 반도체층의 도전성보다 낮다.
부가적으로, 본 발명의 양태에 따르면, 유기 트랜지스터에 있어서, 자외광을 흡수한 유기 반도체층은 분해된다.
부가적으로, 본 발명의 양태에 따르면, 유기 트랜지스터에 있어서, 자외광의 조사량은 18.7 J/㎠ 이상이고, 상기 자외광을 흡수한 상기 유기 반도체층의 도전성은 상기 자외광을 흡수하지 않은 상기 유기 반도체층의 도전성의 10% 이하이다.
부가적으로, 본 발명의 양태에 따르면, 유기 트랜지스터에 있어서, 상기 자외광은 상기 기판 또는 상기 게이트 절연막에서 흡수되지 않는다.
부가적으로, 본 발명의 양태에 따르면, 유기 트랜지스터에 있어서, 상기 자외광은 상기 게이트 전극에서 흡수되지 않는다.
부가적으로, 본 발명의 양태에 따르면, 유기 트랜지스터에 있어서, 상기 유기 반도체층은 유기 트랜지스터 전체에 걸쳐서 형성된다.
부가적으로, 본 발명의 양태에 따르면, 유기 트랜지스터에 있어서, 상기 유기 반도체층은 유기 용제에 용해될 수 있는 유기 반도체 재료를 포함한다.
부가적으로, 본 발명의 양태에 따르면, 유기 트랜지스터에 있어서, 상기 유기 반도체 재료는 트리아릴아민 골격을 구비하는 고분자 재료를 포함한다.
부가적으로, 본 발명의 양태에 따르면, 유기 트랜지스터에 있어서, 상기 소스 전극 및 상기 드레인 전극 쌍 그리고 상기 게이트 전극 중 하나 이상은 인쇄법에 의해 형성된다.
부가적으로, 본 발명의 양태에 따르면, 유기 트랜지스터에 있어서, 상기 소스 전극 및 상기 드레인 전극 쌍 그리고 상기 게이트 전극 중 하나 이상은 금속 입자들 또는 금속 착체(metal complex)를 함유하는 잉크를 이용하여 형성된다.
부가적으로, 본 발명의 양태에 따르면, 유기 트랜지스터에 있어서, 상기 금속 입자들은 Au, Ag, Cu 또는 Ni를 포함한다.
부가적으로, 본 발명의 양태에 따르면, 상기 유기 트랜지스터를 복수개 구비하는 유기 트랜지스터 어레이가 제공된다.
부가적으로, 본 발명의 양태에 따르면, 유기 트랜지스터 어레이에 있어서, 상기 유기 반도체층은 섬 형상으로 형성된다.
부가적으로, 본 발명의 양태에 따르면, 유기 트랜지스터 어레이에 있어서, 상기 유기 반도체층은 스트라이프 형상으로 형성된다.
부가적으로, 본 발명의 양태에 따르면, 상기 유기 트랜지스터 어레이를 구비하는 디스플레이 장치가 제공된다.
본 발명은 특별히 개시된 실시형태로 제한되지 않으며, 본 발명의 범위를 벗어나지 않고 변경 및 확장될 수 있다.
본 발명은 2009년 10월 29일자로 출원된 일본 우선권 주장 출원 제2007-280699호에 기초하며, 그 전체 내용은 참고로 여기에 포함된다.

Claims (15)

  1. 기판;
    기판 상에 순차적으로 형성된 게이트 전극 및 게이트 절연막; 및
    적어도 상기 게이트 절연막상에 형성된 소스 전극, 드레인 전극 및 유기 반도체층을 포함하며,
    자외광은 상기 게이트 전극이 없는 측면으로부터 상기 기판으로 조사되고, 상기 기판 및 상기 게이트 절연막을 통하여 투과되고, 상기 게이트 전극에서 반사되고, 상기 유기 반도체층에서 흡수되며,
    상기 자외광을 흡수한 상기 유기 반도체층의 도전성은 상기 자외광을 흡수하지 않은 상기 유기 반도체층의 도전성보다 낮은 것인 유기 트랜지스터.
  2. 제 1 항에 있어서, 상기 자외광을 흡수한 상기 유기 반도체층은 분해되는 것인 유기 트랜지스터.
  3. 제 2 항에 있어서, 상기 자외광의 조사량은 18.7 J/㎠ 이상이고,
    상기 자외광을 흡수한 상기 유기 반도체층의 도전성은 상기 자외광을 흡수하지 않은 상기 유기 반도체층의 도전성의 10% 이하인 것인 유기 트랜지스터.
  4. 제 1 항에 있어서,
    상기 자외광은 상기 기판 또는 상기 게이트 절연막에서 흡수되지 않는 것인 유기 트랜지스터.
  5. 제 1 항에 있어서,
    상기 자외광은 상기 게이트 전극에서 흡수되지 않는 것인 유기 트랜지스터.
  6. 제 1 항에 있어서,
    상기 유기 반도체층은 상기 유기 트랜지스터 전체에 걸쳐서 형성되는 것인 유기 트랜지스터.
  7. 제 1 항에 있어서,
    상기 유기 반도체층은 유기 용제에 용해될 수 있는 유기 반도체 재료를 포함하는 것인 유기 트랜지스터.
  8. 제 7 항에 있어서,
    상기 유기 반도체 재료는 트리아릴아민 골격(skeleton)을 구비하는 고분자 재료를 포함하는 것인 유기 트랜지스터.
  9. 제 1 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극 쌍 그리고 상기 게이트 전극 중 하나 이상은 인쇄법에 의해 형성되는 것인 유기 트랜지스터.
  10. 제 9 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극 쌍 그리고 상기 게이트 전극 중 하나 이상은 금속 입자들 또는 금속 착체(metal complex)를 함유하는 잉크를 이용하여 형성되는 것인 유기 트랜지스터.
  11. 제 10 항에 있어서,
    상기 금속 입자들은 Au, Ag, Cu 또는 Ni를 포함하는 것인 유기 트랜지스터.
  12. 제 1 항에 기재된 유기 트랜지스터를 복수개 구비하는 유기 트랜지스터 어레이.
  13. 제 12 항에 있어서, 상기 유기 반도체층은 섬 형상으로 형성되는 것인 유기 트랜지스터 어레이.
  14. 제 12 항에 있어서, 상기 유기 반도체층은 스트라이프 형상으로 형성되는 것인 유기 트랜지스터 어레이.
  15. 제 12 항에 기재된 유기 트랜지스터 어레이를 구비하는 디스플레이 장치.
KR1020107002265A 2007-10-29 2008-10-17 유기 트랜지스터, 유기 트랜지스터 어레이 및 디스플레이 장치 KR101052578B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007280699A JP4589373B2 (ja) 2007-10-29 2007-10-29 有機トランジスタ、有機トランジスタアレイ及び表示装置
JPJP-P-2007-280699 2007-10-29
PCT/JP2008/069293 WO2009057514A1 (en) 2007-10-29 2008-10-17 Organic transistor, organic transistor array, and display device

Publications (2)

Publication Number Publication Date
KR20100038419A KR20100038419A (ko) 2010-04-14
KR101052578B1 true KR101052578B1 (ko) 2011-07-29

Family

ID=40590905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107002265A KR101052578B1 (ko) 2007-10-29 2008-10-17 유기 트랜지스터, 유기 트랜지스터 어레이 및 디스플레이 장치

Country Status (7)

Country Link
US (1) US8207528B2 (ko)
EP (1) EP2206144B1 (ko)
JP (1) JP4589373B2 (ko)
KR (1) KR101052578B1 (ko)
CN (1) CN101765906B (ko)
TW (1) TWI381565B (ko)
WO (1) WO2009057514A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5250981B2 (ja) * 2007-02-21 2013-07-31 セイコーエプソン株式会社 有機デバイスの製造方法並びに電子機器
JP5380831B2 (ja) * 2007-12-07 2014-01-08 株式会社リコー 有機トランジスタ及びその製造方法
JP5273472B2 (ja) 2009-04-30 2013-08-28 日立オートモティブシステムズ株式会社 ブレーキシステム
JP5811542B2 (ja) 2010-06-15 2015-11-11 株式会社リコー ジチエノベンゾジチオフェン誘導体からなる有機半導体材料前駆体、インク、絶縁部材、電荷輸送性部材の製造方法
JP5637629B2 (ja) * 2011-07-22 2014-12-10 株式会社ジャパンディスプレイ 表示装置
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
JP6255711B2 (ja) 2012-11-01 2018-01-10 株式会社リコー エレクトロクロミック化合物、エレクトロクロミック組成物及び表示素子
CN107078163A (zh) * 2014-10-28 2017-08-18 凸版印刷株式会社 薄膜晶体管阵列及其制造方法
CN109326676B (zh) * 2017-07-31 2020-12-11 上海耕岩智能科技有限公司 一种光侦测薄膜、器件、显示装置、制备方法
EP3712695B1 (en) 2019-03-20 2022-02-23 Ricoh Company, Ltd. Electrochromic device, wearable device, and method for driving electrochromic device
US11630365B2 (en) 2019-11-29 2023-04-18 Ricoh Company, Ltd. Electrochromic element and production method thereof, electrochromic light-adjusting element, electrochromic light-adjusting lens, and electrochromic device
JP7472705B2 (ja) 2020-07-29 2024-04-23 株式会社リコー エレクトロクロミック素子、エレクトロクロミック調光素子、及びエレクトロクロミック装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332474A (ja) * 2005-05-30 2006-12-07 Ricoh Co Ltd 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP2007036006A (ja) * 2005-07-28 2007-02-08 Hitachi Ltd 有機薄膜トランジスタ及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4214916A (en) * 1979-02-05 1980-07-29 Arthur Bradley Thin film photovoltaic converter and method of preparing same
US6506438B2 (en) 1998-12-15 2003-01-14 E Ink Corporation Method for printing of transistor arrays on plastic substrates
GB0013473D0 (en) 2000-06-03 2000-07-26 Univ Liverpool A method of electronic component fabrication and an electronic component
WO2003067675A1 (fr) * 2002-02-08 2003-08-14 Matsushita Electric Industrial Co., Ltd. Dispositif electronique organique et son procede de fabrication
GB2391385A (en) 2002-07-26 2004-02-04 Seiko Epson Corp Patterning method by forming indent region to control spreading of liquid material deposited onto substrate
JP4713818B2 (ja) 2003-03-28 2011-06-29 パナソニック株式会社 有機トランジスタの製造方法、及び有機ｅｌ表示装置の製造方法
JP4629997B2 (ja) 2003-06-02 2011-02-09 株式会社リコー 薄膜トランジスタ及び薄膜トランジスタアレイ
JP2005079560A (ja) 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ，表示装置、およびその製造方法
KR100670255B1 (ko) * 2004-12-23 2007-01-16 삼성에스디아이 주식회사 박막 트랜지스터, 이를 구비한 평판표시장치, 상기 박막트랜지스터의 제조방법, 및 상기 평판 표시장치의 제조방법
JP2006228935A (ja) * 2005-02-17 2006-08-31 Ricoh Co Ltd 有機薄膜トランジスタ
TWI279006B (en) * 2005-06-03 2007-04-11 Ind Tech Res Inst Manufacturing method of thin film transistor display
JP5066848B2 (ja) * 2006-02-10 2012-11-07 コニカミノルタホールディングス株式会社 薄膜トランジスタの製造方法
JP2007280699A (ja) 2006-04-05 2007-10-25 Matsushita Electric Ind Co Ltd 発光デバイス
JP5250981B2 (ja) * 2007-02-21 2013-07-31 セイコーエプソン株式会社 有機デバイスの製造方法並びに電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332474A (ja) * 2005-05-30 2006-12-07 Ricoh Co Ltd 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP2007036006A (ja) * 2005-07-28 2007-02-08 Hitachi Ltd 有機薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
EP2206144B1 (en) 2016-11-30
KR20100038419A (ko) 2010-04-14
US8207528B2 (en) 2012-06-26
CN101765906B (zh) 2012-01-25
JP4589373B2 (ja) 2010-12-01
US20100193775A1 (en) 2010-08-05
JP2009111083A (ja) 2009-05-21
WO2009057514A1 (en) 2009-05-07
EP2206144A4 (en) 2013-01-16
TW200933945A (en) 2009-08-01
EP2206144A1 (en) 2010-07-14
TWI381565B (zh) 2013-01-01
CN101765906A (zh) 2010-06-30

Similar Documents

Publication Publication Date Title
KR101052578B1 (ko) 유기 트랜지스터, 유기 트랜지스터 어레이 및 디스플레이 장치
JP5410475B2 (ja) 薄膜トランジスタ（ｔｆｔ）アレーの製造方法
US7768001B2 (en) Organic transistor, organic transistor array, and display apparatus
US8598570B2 (en) Organic transistor array, display device and method of fabricating display device
EP2015378B1 (en) Organic thin-film transistor and method of manufacturing the same
JP5741832B2 (ja) アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置
US7999253B2 (en) Organic transistor and active matrix display
JP5380831B2 (ja) 有機トランジスタ及びその製造方法
JP5277675B2 (ja) 有機薄膜トランジスタの製造方法
JP5446982B2 (ja) 画像表示パネル及び画像表示装置
JP2006261535A (ja) 積層構造体、積層構造体を用いた電子素子、電子素子を用いた電子素子アレイ、積層構造体の製造方法および電子素子の製造方法
JP5476712B2 (ja) 有機トランジスタアレイ、表示パネル及び表示装置
JP2015005618A (ja) 有機半導体膜の製造方法、有機半導体膜、薄膜トランジスタ、アクティブマトリクス装置、電気光学装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140711

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150709

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160714

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 9