JP4629997B2 - 薄膜トランジスタ及び薄膜トランジスタアレイ - Google Patents

薄膜トランジスタ及び薄膜トランジスタアレイ Download PDF

Info

Publication number
JP4629997B2
JP4629997B2 JP2004124292A JP2004124292A JP4629997B2 JP 4629997 B2 JP4629997 B2 JP 4629997B2 JP 2004124292 A JP2004124292 A JP 2004124292A JP 2004124292 A JP2004124292 A JP 2004124292A JP 4629997 B2 JP4629997 B2 JP 4629997B2
Authority
JP
Japan
Prior art keywords
layer
thin film
wettability changing
film transistor
surface energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004124292A
Other languages
English (en)
Other versions
JP2005310962A (ja
JP2005310962A5 (ja
Inventor
均 近藤
英紀 友野
隆徳 田野
浩 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2004124292A priority Critical patent/JP4629997B2/ja
Priority to US10/856,878 priority patent/US7612455B2/en
Publication of JP2005310962A publication Critical patent/JP2005310962A/ja
Publication of JP2005310962A5 publication Critical patent/JP2005310962A5/ja
Priority to US12/548,208 priority patent/US7902680B2/en
Application granted granted Critical
Publication of JP4629997B2 publication Critical patent/JP4629997B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、ＴＦＴ（薄膜トランジスタ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）等に好適な積層構造体を用いた薄膜トランジスタ及び薄膜トランジスタアレイに関する。
液晶表示装置、ＰＤＰ（プラズマディスプレイパネル）、有機ＥＬ（Electro-luminescence）ディスプレイ等のフラットパネルディスプレイは電極、ＭＩＭ（Metal-Insulator-Metal）素子やＴＦＴ等の能動素子或いは発光素子など薄膜層をパターニングして構成される部位を具備している。
特に、近年その一部若しくは全部に有機材料を用いた素子が、低コスト化や大面積化容易性等の製造上のメリットや無機材料にない機能発現の可能性から注目されている。例えば、特許文献１によれば、光や熱などの物理的外部刺激によりキャリア移動度が変化する有機半導体材料を用いた電界効果型トランジスタが提案されている。
ところで、薄膜層をパターニングする方法としては、フォトリソグラフィー法が一般に使用される。その工程は以下の通りである。
（１） 薄膜層を有する基板上にフォトレジスト層を塗布する（レジスト塗布）
（２） 加熱により溶剤を除去する（プリベーク）
（３） パターンデータに従ってレーザー或いは電子線を用いて描画されたハードマスクを通して紫外光を照射する（露光）
（４） アルカリ溶液で露光部のレジストを除去する（現像）
（５） 加熱により未露光部（パターン部）のレジストを硬化する（ポストベーク）
（６） エッチング液に浸漬又はエッチングガスに暴露し、レジストのない部分の薄膜層を除去する（エッチング）
（７） アルカリ溶液又は酸素ラジカルでレジストを除去する（レジスト剥離）
各薄膜層を形成後、上記の工程を繰返すことによって能動素子が完成するが、高価な設備と工程の長さがコストを上昇させる原因となっている。
近年、製造コストを低減するために印刷法によるパターン形成が試みられている。特許文献２では、ＴＦＴを構成する薄膜層のパターニング工程の一部を、フォトリソグラフィー法の代わりに例えば凹版オフセット印刷法で行う方法が開示されている。この方法を示す図１３を参照すれば、凹部にレジスト１０２が入った印刷版１０１の上を転写体１０３が回転することによってレジスト１０２を転写体１０３に転写し、これを被転写層（薄膜層）１０５が形成された基板１０４上に印刷することによって被転写層（薄膜層）１０５上にレジストパターンが形成されるようにしたものである。
非特許文献１によれば、ナノパーティクルインクを使ったインクジェット法で幅５０μｍ、ピッチ４００μｍ程度の金属配線を形成する方法が記載されている。
非特許文献２によれば、図１４に示すように、全ての層が有機材料で構成されるＴＦＴの電極層（１１０はゲート電極層、１１１はソース電極層、１１２はドレイン電極層）をインクジェット法でパターン形成する方法が記載されている。ここでは、疎水性の材料（ポリイミド）からなるリブ１１３をガラス基板１１４上に設けて、電極間ギャップ（チャネル長）が５〜１０μｍのソース・ドレイン電極層１１１，１１２を形成している。なお、１１５は半導体層、１１６はポリマー絶縁体層である。
特許文献３によれば、図１５に示すように、基板１２１上の有機分子膜１２２を用いて紫外線等によりその一部を分解、除去することにより親液部１２１aと撥液部１２１ｂとからなるパターンを形成し、導電性微粒子を含有した液体１２３を親液部１２１ａに選択的に塗布した後、熱処理することによって導電膜パターンを形成する方法が開示されている。
この方法によれば、有機分子膜１２２にフォトマスクを介して紫外光を照射するだけで親液部１２１ａと撥液部１２１ｂとからなるパターンを形成することができるため大幅に工程を短縮することができる。
特開平７−８６６００号公報 特開２００２−２６８５８５公報 特開２００２−１６４６３５公報 SOCIETY FOR INFORMATION DISPLAY 2002 INTERNATIONAL SYMPOSIUM DIGEST OF TECHNICAL PAPER・VolumeXXXIII,p.753〜755 SOCIETY FOR INFORMATION DISPLAY 2002 INTERNATIONAL SYMPOSIUM DIGEST OF TECHNICAL PAPER・VolumeXXXIII,p.1017〜1019、Siencce 290,p.2123〜2126(2000)
ところが、特許文献１のようなオフセット印刷法では、極めて高精度なものを用いてもパターン寸法精度及び位置合わせ精度を合わせたパターン誤差は±１０μｍで、汎用的なものでは±５０μｍにも及ぶため、微細なパターン形成には適さない。
また、非特許文献１では、プリンタに使用されるレベルの通常のインクジェットヘッドを用いた場合、解像度３０μｍ、位置合わせ精度±１５μｍ程度であるため、やはり微細なパターン形成は困難である。
非特許文献２では、表面エネルギーを制御することによってインクに対する濡れ性をコントロールして、インクジェット法の解像度を超えたパターン形成を可能にしている点で優れているが、ポリイミドからなるリブを作製するために以下のような長い工程
ポリイミドプリカーサーを塗布し焼成する（ポリイミド膜形成）
フォトレジスト層を塗布する（レジスト塗布）
加熱により溶剤を除去する（プリベーク）
マスクを通して紫外光を照射する（露光）
アルカリ溶液で露光部のレジストを除去する（現像）
加熱により未露光部（パターン部）のレジストを硬化する（ポストベーク）
酸素プラズマによりレジストのない部分のポリイミド膜を除去する（エッチング）
溶剤でレジストを除去する（レジスト剥離）
を必要とするためインクジェット法の利点を損なっている。
また、特許文献３の場合、有機分子膜１２２が非常に薄いこと、親液部１２１ａにおいてはこの膜が存在せず基板１２１が露出していることなどから有機分子膜１２２は表面エネルギー制御以外のバルク体としての機能は有しておらず、機能性が低いものである。
本発明の目的は、印刷法のような低コストかつ材料使用効率の高い方法が適用でき、簡便に微細なパターンの形成が可能であって、かつ、パターン形成以外に高付加価値機能を有する積層構造体を用いた作製が容易でかつ高性能な薄膜トランジスタ及び薄膜トランジスタアレイを提供することである。
請求項１に記載の発明は、臨界表面張力が大きい高表面エネルギー部と臨界表面張力が小さい低表面エネルギー部を有する濡れ性変化層と、導電性材料を含有する液体を付与することにより前記高表面エネルギー部に形成されている導電層とを有する積層構造体を有する薄膜トランジスタであって、ゲート電極と、該ゲート電極上に形成されている前記濡れ性変化層と、前記低表面エネルギー部に形成されている半導体層と、該半導体層に接して前記導電層として形成されているソース電極及びドレイン電極とを有し、前記濡れ性変化層は、エネルギーの付与により臨界表面張力が変化する、側鎖に疎水性基を有するポリイミドを含む。
本発明者らは、エネルギーの付与によって臨界表面張力が変化する材料を含む濡れ性変化層の一部分に紫外線等のエネルギーを付与し、濡れ性の異なる部位（臨界表面張力の異なる部位）を設けることにより、その上に導電層を選択的に形成することが可能であること、及び、このような材料のエネルギー未付与部（即ち、低表面エネルギー部）は半導体材料、特に有機半導体材料と良好な界面を形成することができることを見出すとともに、このように構成される積層構造体を用いることにより、製造プロセスが簡便であってかつ性能が高い電子素子を提供できることを確認したものである。
従って、本発明によれば、印刷法のような低コストかつ材料使用効率の高い方法で、簡便に製造できる微細な導電層パターン及び高移動度の半導体層を有する薄膜トランジスタを提供することができる。特に、濡れ性変化層自身がゲート絶縁層を兼ねることができるため、さらに低コストな薄膜トランジスタを提供することができる。また、より高移動度の半導体層を有する薄膜トランジスタを提供することができる。
請求項２に記載の発明は、請求項１に記載の薄膜トランジスタにおいて、前記高表面エネルギー部の臨界表面張力と前記低表面エネルギー部の臨界表面張力の差が１０ｍＮ／ｍ以上である。
従って、高表面エネルギー部と低表面エネルギー部とのパターン形状に従って導電性材料を含有する液体を親液性である高表面エネルギー部にのみ確実に付着させるためには、表面エネルギー差が大きいこと、言い換えれば、これらのエネルギー部間の臨界表面張力の差が大きいことが必要であるが、この差を１０ｍＮ／ｍ以上とすることにより、確実に導電性材料含有の液体を付着させることができる。
請求項３に記載の発明は、請求項１又は２に記載の薄膜トランジスタにおいて、前記低表面エネルギー部の臨界表面張力が４０ｍＮ／ｍ以下である。
従って、移動度は臨界表面張力が４０ｍＮ／ｍを超えると急激に減少するが、この低表面エネルギー部の臨界表面張力を４０ｍＮ／ｍ以下とすることにより、半導体層の移動度を高くすることができるとともに、低表面エネルギー部分での液体反発性が良好なものとなりパターン不良のない導電層を有する薄膜トランジスタを提供することができる。
請求項４に記載の発明は、請求項１乃至３のいずれか一項に記載の薄膜トランジスタにおいて、前記濡れ性変化層は、２種類以上の材料からなる。
請求項５に記載の発明は、請求項４に記載の薄膜トランジスタにおいて、前記濡れ性変化層は、２層以上の積層構造からなる。
請求項６に記載の発明は、請求項４又は５に記載の薄膜トランジスタにおいて、前記濡れ性変化層は、第一の材料と第二の材料からなり、前記第一の材料と前記第二の材料との重量比は、６０／４０〜９５／５である。
従って、異なった特性を持つ材料を用いることで、濡れ性変化層に濡れ性変化以外の特性を持たせることが可能となる。
請求項７に記載の発明は、薄膜トランジスタアレイにおいて、請求項１乃至６のいずれか一項に記載の薄膜トランジスタが基板上に複数個配設されている。
従って、省資源で低コストかつ高性能な電子素子アレイを提供することができる。
請求項１に記載の発明によれば、エネルギーの付与により臨界表面張力が変化する、側鎖に疎水性基を有するポリイミドを含む濡れ性変化層の一部分に紫外線等のエネルギーを付与し、濡れ性の異なる部位（臨界表面張力の異なる部位）を設けることにより、その上に導電層を選択的に形成することが可能であること、及び、このような材料のエネルギー未付与部（即ち、低表面エネルギー部）は半導体材料、特に有機半導体材料と良好な界面を形成することができることを見出した。即ち、臨界表面張力が大きい高表面エネルギー部と臨界表面張力が小さい低表面エネルギー部を有する濡れ性変化層と、導電性材料を含有する液体を付与することにより前記高表面エネルギー部に形成されている導電層とを有する積層構造体を有する電子素子であって、ゲート電極と、該ゲート電極上に形成されている前記濡れ性変化層と、前記低表面エネルギー部に形成されている半導体層と、該半導体層に接して前記導電層として形成されているソース電極及びドレイン電極とを有し、前記濡れ性変化層は、エネルギーの付与により臨界表面張力が変化する、側鎖に疎水性基を有するポリイミドを含むことにより構成した。このため、印刷法のような低コストかつ材料使用効率の高い方法で、簡便に製造できる微細な導電層パターン及び高移動度の半導体層を有する薄膜トランジスタを提供することができる。特に、濡れ性変化層自身がゲート絶縁層を兼ねることができるため、さらに低コストなトランジスタ構造を有する薄膜トランジスタを提供することができる。また、より高移動度の半導体層を有する薄膜トランジスタを提供することができる。
請求項２に記載の発明によれば、請求項１に記載の薄膜トランジスタにおいて、高表面エネルギー部と低表面エネルギー部とのパターン形状に従って導電性材料を含有する液体を親液性である高表面エネルギー部にのみ確実に付着させるためには、表面エネルギー差が大きいこと、言い換えれば、これらのエネルギー部間の臨界表面張力の差が大きいことが必要であるが、この差を１０ｍＮ／ｍ以上としたので、確実に導電性材料を含有する液体を付着させることができる。
請求項３に記載の発明によれば、請求項１又は２に記載の薄膜トランジスタにおいて、移動度は臨界表面張力が４０ｍＮ／ｍを超えると急激に減少するが、この低表面エネルギー部の臨界表面張力を４０ｍＮ／ｍ以下としたので、半導体層の移動度を高くすることができるとともに、低表面エネルギー部分での液体反発性が良好なものとなりパターン不良のない導電層を有する薄膜トランジスタを提供することができる。
請求項４乃至６に記載の発明によれば、請求項１乃至３のいずれか一項に記載の薄膜トランジスタにおいて、濡れ性変化層は、２種類以上の材料からなるので、異なった特性を持つ材料を用いることで、濡れ性変化層に濡れ性変化以外の特性を持たせることができる。
請求項７に記載の発明によれば、薄膜トランジスタアレイにおいて、請求項１乃至６のいずれか一項に記載の薄膜トランジスタが基板上に複数個配設されているので、省資源で低コストかつ高性能な薄膜トランジスタアレイを提供することができる。
本発明の一実施の形態を図１ないし図１２並びに図１６ないし図２２に基づいて説明する。
［積層構造体］
まず、本実施の形態の積層構造体について説明する。図１は、本実施の形態の積層構造体１の原理的構成例を示す断面模式図である。本実施の形態の積層構造体１は、例えば基板（図示せず）上に形成された濡れ性変化層２をベースとして構成されている。ここに、濡れ性変化層２は、エネルギーの付与によって臨界表面張力が変化する材料からなる層であって、本実施の形態では、少なくとも臨界表面張力の異なる２つの部位として、より臨界表面張力の大きな高表面エネルギー部３と、より臨界表面張力の小さな低表面エネルギー部４とを有している。ここに、図示例の２つの高表面エネルギー部３間は、例えば、１〜５μｍ程度の微小ギャップに設定されている。そして、濡れ性変化層２に対して高表面エネルギー部３の部位には各々導電層５が形成され、かつ、濡れ性変化層２に対して少なくとも低表面エネルギー部４に接するようにして半導体層６が設けられている。
ここで、濡れ性変化層２は、単一の材料からなっていても良いし、２種類以上の材料から構成されていても良い。２種類以上の材料から構成する場合には、具体的には、電気絶縁性のより大きな材料に濡れ性変化のより大きな材料を混合することにより、電気絶縁性に優れ、かつ、濡れ性変化にも優れた濡れ性変化層２を提供することが可能となる。
また、濡れ性変化は大きいが成膜性に問題がある材料を用いることが可能となるため選択できる材料が多くなる。具体的には、一方の材料の濡れ性変化はより大きいが凝集力が強いため成膜することが困難な材料である場合に、この材料を成膜性の良いもう一方の材料と混合することで、上記濡れ性変化層を容易に作製することが可能となる。
本実施の形態の濡れ性変化層２の断面模式図を図１６に示す。例えば、第二の材料７２よりも電気絶縁性に優れた第一の材料７１から構成される層上に、第一の材料７１よりも濡れ性変化に優れた第二の材料７２からなる層が明確に分離され積層された構造となっている。
このような構造は、第一の材料７１からなる層を作製した後に第二の材料７２からなる層を順次積層して作製することが可能である。作製方法としては、真空蒸着などの真空プロセスを用いることも可能であるし、溶剤を用いた塗布プロセスを使用することも可能である。
また、第一の材料７１と第二の材料７２を混合した溶液を基板に塗布、乾燥することにより、作製することも可能である。これは第二の材料７２の極性が相対的に小さい場合、相対的に分子量の小さい場合などでは、乾燥時に溶媒が蒸発するまでの間に第二の材料７２が表面側に移行し層を形成する。なお、塗布プロセスを用いた場合は、図１７の断面模式図に示すように、第一の材料７１からなる層と第二の材料７２からなる層は、界面によって明確に分離されない場合が多い。
本実施の形態において、相対的に電気絶縁性に優れた第一の材料７１と相対的に濡れ性変化の大きい第二の材料７２の組成割合である第一／第二は、重量比で５０／５０〜９９／１である。第二の材料７２の重量比が増加するにつれ濡れ性変化層２の電気絶縁性が低くなり電子素子の絶縁層としては不向きとなる。一方で第一の材料７１の重量比が増すと濡れ性変化が小さくなるため、導電層のパターニングが良好でなくなる。それゆえ、両者の混合比は望ましくは６０／４０〜９５／５、更に望ましくは７０／３０〜９０／１０である。
なお、図１７の断面模式図に示すように、第一の材料７１からなる層と第二の材料７２からなる層は界面によって明確に分離されていなくてもよい。また、図１７或いは図１８に示すように、膜厚方向に対して所定の濃度分布で第一及び第二の材料７１，７２が混在していてもよい。
２種類以上の材料から濡れ性変化層２が構成されている場合は、２層以上の積層構造からなっていても構わないし、層構造を持たずに膜厚方向に対して所定の濃度分布で材料が混在していてもよい。
基板と接していない側の濡れ性変化層表面２ａは、図１９の平面模式図に示すように、第二の材料７２が均一に分散した表面からなっていることが望ましい。しかしながら、微細なパターニングが可能であるならば、図２０の平面模式図に示すように第二の材料７２が均一に分散した中に第一の材料７１が分散している状態、図２１の平面模式図に示されるように層分離を起こし、いわゆる海島構造になっていても構わない。
ここで、導電層５は、望ましくは導電性材料を含有する液体を加熱、紫外線照射等によって固化することによって得られる層である。なお、導電性材料を含有する液体とは、
１ 導電性材料を溶媒に溶解したもの、
２ 導電性材料の前駆体若しくは前駆体を溶媒に溶解したもの、
３ 導電性材料粒子を溶媒に分散したもの、
４ 導電性材料の前駆体粒子を溶媒に分散したもの、
等を言う。より具体的には、Ａｇ，Ａｕ，Ｎｉ等の金属微粒子を有機溶媒や水に分散したものやドープドＰＡＮＩ（ポリアニリン）やＰＥＤＯＴ（ポリエチレンジオキシチオフェン）にＰＳＳ（ポリスチレンスルホン酸）をドープした導電性高分子の水溶液等を例示することができる。
濡れ性変化層２は、前述したように、熱、紫外線、電子線、プラズマ等のエネルギーを与えることによって、臨界表面張力が変化する材料からなる層で、エネルギー付与前後での臨界表面張力の変化量が大きいものが好ましい。このような材料の場合、濡れ性変化層２の一部分にエネルギーを付与し、高表面エネルギー部３と低表面エネルギー部４とからなる臨界表面張力の異なるパターンを形成することにより、導電性材料を含有する液体が、高表面エネルギー部３には付着しやすく（親液性）、低表面エネルギー部４には付着しにくく（疎液性）なるため、パターン形状に従って導電性材料を含有する液体が親液性である高表面エネルギー部３に選択的に付着し、それを固化することにより導電層５が形成される。
ここで、固体表面に対する液体の濡れ性（付着性）について付言する。図２は固体１１表面上で液滴１２が接触角θで平衡状態にある時の模式図で、ヤングの式（１）が成立する。
γＳ＝γＳＬ＋γＬcosθ …………（１）
ここで、γＳは固体１１の表面張力、γＳＬは固体１１と液体（液滴１２）の界面張力、γＬは液体（液滴１２）の表面張力である。
表面張力は表面エネルギーと実質的に同義であり、全く同じ値となる。cosθ＝１の時、θ＝０°となり、液体（液滴１２）は完全に濡れる。この時のγＬの値はγＳ−γＳＬとなり、これをその固体１１の臨界表面張力γＣと呼ぶ。γＣは表面張力の判っている何種類かの液体を用いて、液体（液滴１２）の表面張力と接触角の関係をプロットし、θ＝０°（cosθ＝１）となる表面張力を求めることにより容易に決定できる（Zismanプロット）。γＣの大きい固体１１表面には液体（液滴１２）が濡れやすく（親液性）、γＣの小さい固体１１表面には液体（液滴１２）が濡れにくい（疎液性）。
ここに、接触角θの測定は液滴法で行うのが簡便である。液滴法には、
（ａ） 読取顕微鏡を液滴１２に向け、顕微鏡内のカーソル線を液滴１２の接点に合わせて角度を読取る接線法、
（ｂ） 十字のカーソルを液滴１２の頂点に合わせ、一端を液滴１２と固体１１試料の接する点に合わせた時のカーソル線の角度を２倍することにより求めるθ／２法、
（ｃ） モニター画面に液滴１２を映し出し、円周上の１点（できれば頂点）と液滴１２と固体１１試料の接点（２点）をクリックしてコンピュータで処理する３点クリック法、
がある。（ａ）→（ｂ）→（ｃ）の順に精度が高くなる。
図３は、後述（参考例１）の材料（側鎖付ポリイミド）を濡れ性変化層２に用い、紫外線未照射部と紫外線照射部とのＺｉｓｍａｎプロットを行ったものである。図から紫外線未照射部の臨界表面張力γＣは約２４ｍＮ／ｍ、紫外線照射部の臨界表面張力γＣ′は約４５ｍＮ／ｍであり、その差ΔγＣは約２１ｍＮ／ｍであることが判る。
高表面エネルギー部３と低表面エネルギー部４とのパターン形状に従って導電性材料を含有する液体が親液性である高表面エネルギー部３にのみ確実に付着するためには、表面エネルギー差が大きいこと、言い換えれば、臨界表面張力の差ΔγＣが大きいことが必要である。
表１はガラス基板上に種々の材料からなる濡れ性変化層２を形成し、エネルギー付与部と未付与部とのΔγＣ並びにポリアニリン（水溶液系導電性高分子）の選択付着性を評価したものである。選択付着性はエネルギー付与部と未付与部とからなるパターンの境界を含むエリアにポリアニリン水溶液を滴下し、余分の溶液を除去した後に未付与部に対するポリアニリンの付着（パターン不良）の有無を観察した。なお、表１中、Ａ：マルカリンカーＭ（丸善化学）、Ｂ：ＲＮ−１０２４（日産化学）、Ｃ：ＡＧ−７０００（旭硝子）Ｄ：ＰＩＸ−Ｘ４９１−Ｅ０１（チッソ）である。
Figure 0004629997
表１より濡れ性変化層２の、低表面エネルギー部４の臨界表面張力と高表面エネルギー部３の臨界表面張力との差（ΔγＣ）は１０ｍＮ／ｍ以上であることが望ましく、１５ｍＮ／ｍ以上であることがさらに望ましいことが判る。
ところで、本実施の形態の特徴的な積層構造体１においては、半導体層６は濡れ性変化層２の低表面エネルギー部４に接するため、その部位の物性が半導体層６の特性に影響を与えると考えられる。図４は後述（参考例２）の構造の電子素子（ＴＦＴ）を濡れ性変化層（ゲート絶縁膜）２の材料を変えて作製し、その移動度を濡れ性変化層２（エネルギー未付与）の臨界表面張力γＣに対してプロットしたものである。図４中、Ａは側鎖付ポリイミド、Ｂはポリビニルフェノール、Ｃは有機シリカ、Ｄは熱酸化膜、Ｅはポリイミド、ＦはＳｉＯ２（スパッタ膜）である。ただし、ソース電極５ａとドレイン電極５ｂとはＡｕ蒸着膜をリフトオフすることにより形成した。図４より移動度はγＣが４０ｍＮ／ｍを超えると急激に減少することが判る。この結果から濡れ性変化層の、低表面エネルギー部の臨界表面張力（γＣ）は４０ｍＮ／ｍ以下であることが望ましい。
なお、臨界表面張力（γC）が２０ｍＮ／ｍより小さいと、ほとんどの溶媒をはじいてしまうため、半導体層６を塗布によって形成する場合には、臨界表面張力（γC）は２０ｍＮ／ｍ以上であることが望ましい。
また、濡れ性変化層２には側鎖に疎水性基を有する高分子材料を用いるのが望ましい。具体的には、図５の概念図に示すように、ポリイミドや（メタ）アクリレート等の骨格を有する主鎖Ｌに直接或いは結合基（図示せず）を介して疎水性基を有する側鎖Ｒが結合しているものを挙げることができる。
疎水性基としては、末端構造が−ＣＦ2ＣＨ3、−ＣＦ2ＣＦ3、−ＣＦ(ＣＦ3)2、−Ｃ(ＣＦ3)3、−ＣＦ2Ｈ、−ＣＦＨ2等である基が挙げられる。分子鎖同士を配向しやすくするためには炭素鎖長の長い基が好ましく、炭素数４以上のものがより好ましい。さらには、アルキル基の水素原子の２個以上がフッ素原子に置換されたポリフルオロアルキル基（以下、「Ｒｆ基」と記す。）が好ましく、特に炭素数４〜２０のＲｆ基が好ましく、とりわけ、炭素数６〜１２のＲｆ基が好ましい。Ｒｆ基は直鎖構造であっても分岐構造であってもよいが、直鎖構造の方が好ましい。さらに、疎水性基は、アルキル基の水素原子の実質的に全てがフッ素原子に置換されたパーフルオロアルキル基が好ましい。パーフルオロアルキル基はＣnＦ2n+1−（ただし、ｎは４〜１６の整数）で表わされる基が好ましく、特に、ｎが６〜１２の整数である場合の該基が好ましい。パーフルオロアルキル基は直鎖構造であっても分岐構造であってもよく、直鎖構造が好ましい。
上記材料については特開平３−１７８４７８号公報等に詳しく記載されて周知であり、加熱状態で液体又は固体と接触させたときに親液性となり、空気中で加熱すると疎液性となる性質を有する。即ち、（接触媒体の選択と）熱エネルギーの付与によって臨界表面張力を変化させることができる。
さらに、疎水性基としては、フッ素原子を含まない−ＣＨ2ＣＨ3、−ＣＨ(ＣＨ3)2、−Ｃ(ＣＨ3)3等の末端構造を有する基を挙げることができる。この場合にも、分子鎖同士を配向しやすくするためには炭素鎖長の長い基が好ましく、炭素数４以上のものがより好ましい。疎水性基は直鎖構造であっても分岐構造であってもよいが、直鎖構造の方が好ましい。上記アルキル基はハロゲン原子、シアノ基、フェニル基、ヒドロキシル基、カルボキシル基又は炭素数１〜１２の直鎖、分岐鎖もしくは環状のアルキル基やアルコキシ基で置換されたフェニル基を含有していてもよい。Ｒの結合部位が多いほど表面エネルギーが低く（臨界表面張力が小さく）、疎液性となると考えられる。紫外線照射等によって、結合の一部が切断される、或いは、配向状態が変化するために臨界表面張力が増加し、親液性になるものと推察される。
濡れ性変化層２上に半導体層を形成することを考慮すると、側鎖に疎水性基を有する高分子材料は、ポリイミドを含むことが望ましい。ポリイミドは耐溶剤性並びに耐熱性に優れているため、濡れ性変化層２上に半導体層を形成する際に、溶媒や焼成による温度変化によって、膨潤したりクラックが入ったりするといったことがない。
また、濡れ性変化層２を２種類以上の材料から構成する場合においては、耐熱性、耐溶剤性、親和性を考慮すると、側鎖に疎水性基を有する高分子材料以外の材料もポリイミドからなることが望ましい。
本実施の形態で用いられる側鎖に疎水性基を有するポリイミドの疎水性基は、例えば以下の化１〜化５の化学式で示される構造の何れかを持つことができる。
Figure 0004629997
化１の化学式において、Ｘは−ＣＨ2−又はＣＨ2ＣＨ2−であり、Ａ1は１，４−シクロヘキシレン、１，４−フェニレン又は１〜４個のフッ素で置換された１，４−フェニレンであり、Ａ2、Ａ3及びＡ4は各々独立して単結合、１，４−シクロヘキシレン、１，４−フェニレン又は１〜４個のフッ素で置換された１，４−フェニレンであり、Ｂ1、Ｂ2、Ｂ3は各々独立して単結合又はＣＨ2ＣＨ2−であり、Ｂ4は炭素数1〜１０までのアルキレンであり、Ｒ3、Ｒ4、Ｒ5、Ｒ6、及びＲ7は各々独立して炭素数が１〜１０までのアルキルであり、ｐは１以上の整数である。
Figure 0004629997
化２の化学式において、Ｔ、Ｕ及びＶは各々独立してベンゼン環又はシクロヘキサン環であり、これらの環上の任意のＨは炭素数１〜３のアルキル、炭素数１〜３のフッ素置換アルキル、Ｆ、Ｃｌ又はＣＮで置換されていてもよく、ｍ及びｎは各々独立して０〜２の整数であり、ｈは０〜５の整数であり、ＲはＨ、Ｆ、Ｃｌ、ＣＮ又は１価の有機基であり、ｍが２の場合の２個のＵ又はｎが２の場合の２個のＶは各々同じでも異なっていても良い。
Figure 0004629997
化３の化学式において、連結基ＺはＣＨ２、ＣＦＨ、ＣＦ２、ＣＨ２ＣＨ２又はＣＦ２Ｏであり、環Ｙは１，４−シクロへキシレン又は１〜４個のＨがＦ又はＣＨ３で置き換えられてもよい１，４−フェニレンであり、Ａ１〜Ａ３は各々独立して単結合、１，４−シクロへキシレン又は１〜４個のＨがＦ又はＣＨ３で置き換えられてもよい１，４−フェニレンであり、Ｂ１〜Ｂ３は各々独立して単結合、炭素数１〜４のアルキレン、酸素原子、炭素数１〜３のオキシアルキレン又は炭素数１〜３のアルキレンオキシであり、ＲはＨ、任意のＣＨ２がＣＦ２で置き換えられてもよい炭素数１〜１０のアルキル、又は１個のＣＨ２がＣＦ２で置き換えられてもよい炭素数１〜９のアルコキシもしくはアルコキシアルキルであり、ベンゼン環に対するアミノ基の結合位置は任意の位置である。但し、ＺがＣＨ２である場合には、Ｂ１〜Ｂ３の全てが同時に炭素数１〜４のアルキレンであることはなく、ＺがＣＨ２ＣＨ２であって、環Ｙが１，４−フェニレンである場合には、Ａ１及びＡ２がともに単結合であることはなく、また、ＺがＣＦ２Ｏである場合には、環Ｙが１，４−シクロへキシレンであることはない。
Figure 0004629997
化４の化学式において、Ｒ２は水素原子又は炭素数１〜１２のアルキル基であり、Ｚ1はＣＨ2基であり、ｍは０〜２であり、環Ａはベンゼン環又はシクロヘキサン環であり、ｌは０又は１であり、各Ｙ1は独立に酸素原子又はＣＨ2基であり、各ｎ1は独立に０又は１である。
Figure 0004629997
化５の化学式において、各Ｙ2は独立に酸素原子又はＣＨ2基であり、Ｒ３、Ｒ４は独立に水素原子、炭素数１〜１２のアルキル基又はパーフルオロアルキル基であり、少なくとも一方は炭素数３以上のアルキル基、又はパーフルオロアルキル基であり、各ｎ2は独立に０又は１である。
これらの材料についての詳細は、特開２００２−１６２６３０公報、特開２００３−９６０３４公報、特開２００３−２６７９８２公報等に詳しく記載されている。また、これら疎水性基の主鎖骨格を構成するテトラカルボン酸二無水物については、脂肪族系、脂環式、芳香族系など種々の材料を用いることが可能である。具体的には、ピロメリット酸二無水物、シクロブタンテトラカルボン酸二無水物、ブタンテトラカルボン酸二無水物などである。この他特開平１１−１９３３４５号公報、特開平１１−１９３３４６号公報、特開平１１−１９３３４７号公報等に詳しく記載されている材料についても用いることが可能である。
上述したように、上記化１〜化５に示す化学式の疎水性基を含むポリイミドは単独で用いても良いし、他の材料と混合し用いても良い。ただし、混合して用いる場合は、耐熱性、耐溶剤性、親和性を考慮すると、混合する材料もポリイミドであることが望ましい。
また、上記化１〜化５の化学式で示されない疎水性基を含むポリイミドを用いることもできる。
疎水性基を有する側鎖Ｒが表面に配列している他の効果として、それに接している半導体層６との界面特性を良好なものとすることができる。半導体層６が有機半導体からなる場合、その効果がより顕著である。界面特性が良好であるとは、ａ．半導体が結晶質である場合には結晶粒が大きくなり、移動度が増大する、ｂ．半導体が非晶質（高分子）である場合には、界面準位密度が減少し、移動度が増大する、ｃ．半導体が高分子であり、長鎖アルキル基等の側鎖を有する場合には、その配向が規制されることによりπ共役主鎖の分子軸を概ね一方向に配列させることができ、移動度が増大する、等の現象が出現することを指す。
本実施の形態における濡れ性変化層２の厚さは３０ｎｍ〜３μｍが好ましく、５０ｎｍ〜１μｍがさらに好ましい。これより薄い場合にはバルク体としての特性（絶縁性、ガスバリア性、防湿性等）が損なわれ、これより厚い場合には表面形状が悪化するため好ましくない。
導電性材料を含有する液体を濡れ性変化層２表面に付与する方法として、スピンコート法、ディップコート法、スクリーン印刷法、オフセット印刷法、インクジェット法等の各種塗布法を用いることができるが、濡れ性変化層の表面エネルギーの影響を受けやすくするためには、より小さな液滴を供給できるインクジェット法が特に好ましい。前述のようにプリンタに使用されるレベルの通常のヘッドを用いた場合、インクジェット法の解像度は３０μｍ、位置合わせ精度は±１５μｍ程度であるが、濡れ性変化層２における表面エネルギーの差を利用することにより、それよりも微細なパターンを形成することが可能となる。
半導体層６としては、ＣｄＳｅ，ＣｄＴｅ，Ｓｉ等の無機半導体やペンタセン、アントラセン、テトラセン、フタロシアニン等の有機低分子、ポリアセチレン系導電性高分子、ポリパラフェニレン及びその誘導体、ポリフェニレンビニレン及びその誘導体等のポリフェニレン系導電性高分子、ポリピロール及びその誘導体、ポリチオフェン及びその誘導体、ポリフラン及びその誘導体等の複素環系導電性高分子、ポリアニリン及びその誘導体等のイオン性導電性高分子等の有機半導体を用いることができるが、上述のように有機半導体を用いた場合に、濡れ性変化層２による特性向上の効果がより顕著に現れる。
また、濡れ性変化層２の一部にエネルギーを付与する方法として、ａ．大気中で操作できる、ｂ．高い解像度が得られる、ｃ．層内部へのダメージが少ない等の点から紫外線照射を用いるのが好ましい。
［積層構造体の製造方法］
図６に本実施の形態の積層構造体１の作製プロセスの一例を示す。
まず、図６（ａ）に示すように、ガラスやポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチック、シリコンウェハ、金属等からなる基板７上に濡れ性変化層２を形成する。濡れ性変化層２は紫外線の照射によって臨界表面張力が増加し、低表面エネルギー（疎液性）から高表面エネルギー（親液性）へ変化する材料からなる。その好ましい構造については前述した通りであるが、本発明者らの実験によれば、主鎖がポリイミド骨格よりなり側鎖に長鎖アルキル基を有するものが、特に紫外線照射による濡れ性変化が大きかったものである。このような構造を有するポリマー又はその前駆体を有機溶媒等に溶解又は分散した溶液をスピンコート法、ディップコート法、ワイヤーバーコート法、キャスト法等で基板７上に塗布し、加熱することにより、濡れ性変化層２が形成される。上記溶液の具体例として、液晶表示デバイス用の垂直配向剤（チッソ製ＰＩＡ−Ｘ４９１−Ｅ０１、日産化学製ＳＥ−１２１１、ＪＳＲ製ＪＡＬＳ−２０２１等）が挙げられる。
次に、図６（ｂ）に示すように、濡れ性変化層２の表面にマスク８を通して紫外線を照射する。これにより低表面エネルギー部４と高表面エネルギー部３とからなるパターンが形成される。紫外線としては１００ｎｍから３００ｎｍの比較的短い波長の光が含まれるのが望ましい。
次に、図６（ｃ）に示すように、上記パターンが形成された濡れ性変化層２上に導電性材料を含有する液体を例えばインクジェット法によって供給すると、高表面エネルギー部３のみに導電層５が形成される。
最後に、図６（ｄ）に示すように、低分子半導体を蒸着するか、高分子半導体又はその前駆体を溶解した溶液をスピンコート法、ディップコート法、ワイヤーバーコート法、キャスト法等で塗布し、加熱することにより、半導体層６が形成される。
［電子素子］
上述したような構造の積層構造体１を構成要素の一部とする、ダイオード、トランジスタ、光電変換素子、熱電変換素子等の電子素子を形成することができる。
図７に本実施の形態における電子素子の一例を示す。この電子素子３１は電界効果型トランジスタ構成のＴＦＴの例を示している。
まず、基板７及び濡れ性変化層２は上述した場合と同様である。濡れ性変化層２には低表面エネルギー部４と高表面エネルギー部３とからなるパターンが形成され、その上に導電性材料を含有する液体を付与することにより高表面エネルギー部３に導電層として一対の電極層５ａ，５ｂが形成されている。導電性材料を含有する液体としては、Ａｇ，Ａｕ，Ｎｉ等の金属微粒子を有機溶媒や水に分散したものやドープドＰＡＮＩ（ポリアニリン）やＰＥＤＯＴ（ポリエチレンジオキシチオフェン）にＰＳＳ（ポリスチレンスルホン酸）をドープした導電性高分子の水溶液等を用いることができる。電極層５ａ，５ｂ間のギャップ精度が本素子の性能を左右するが、本実施の形態では、低表面エネルギー部４と高表面エネルギー部３とからなるパターンを高精度に形成することができるため、液体付与手段の精度に依らず電極層５ａ，５ｂのパターン精度を確保することができる。
その上に半導体層６が蒸着法、スピンコート法、ディップコート法、キャスト法等により形成される。半導体層６としては、前述のように有機半導体が特に好ましい。
これらが当該電子素子３１において、積層構造体１を構成要素として含む部分となる。
さらにその上に絶縁体層３２が蒸着法、ＣＶＤ法、スピンコート法、ディップコート法、キャスト法等により形成される。絶縁体層３２としては、無機絶縁体及び有機絶縁体が使用可能であるが、半導体層６が有機半導体である場合には、特にその層にダメージを与えない形成方法を採用する必要がある。例えば、高温や高速イオン、活性ラジカル、有機半導体が可溶な溶媒等の使用を伴うものは避けるのが望ましい。そのような観点からは蒸着法によるＳｉＯ２、水に可溶なＰＶＡ（ポリビニルアルコール）、アルコールに可溶なＰＶＰ（ポリビニルフェノール）、フッ素系溶媒に可溶なパーフルオロポリマー等が好適に使用できる。
最後に、絶縁体層３２上に電極層３３が蒸着法、ＣＶＤ法、スピンコート法、ディップコート法、キャスト法等により形成される。電極層３３としては、各種の導電性薄膜が使用でき、全面に成膜した後に通常のフォトリソグラフィー法やマイクロコンタクトプリンティング法でパターニングしてもよいし、導電性材料を含有する液体をインクジェット法等で供給して直接描画してもよい。
図７から明らかなように、この電子素子３１はＴＦＴ（薄膜トランジスタ）として機能する。即ち、電極層５ａ，５ｂはソース電極Ｓ及びドレイン電極Ｄ、絶縁体層３２はゲート絶縁膜、電極層３３はゲート電極Ｇである。電極層５ａ，５ｂ間のギャップはチャネル長に相当する。
本実施の形態では、濡れ性変化層２の表面エネルギー制御によってパターンを形成するため、従来技術で説明したように疎液性（撥液性）膜のある部分とない部分を形成するものと違い、濡れ性変化層２自体に別の機能を持たせることが可能である。例えば、図７に示す例では基板７の表面を濡れ性変化層２で覆っているので、基板７がプラスチックのようにガスや水分を透過しやすいものであっても濡れ性変化層２がバリア層として機能し、当該電子素子３１へ影響を低減させることができる。
なお、図７では半導体層６が基板全面（素子全面）に形成されているが、少なくともチャネル領域を含む島状にパターニングしてもよい。その方法として、マスク蒸着法やスクリーン印刷法、インクジェット法、マイクロコンタクトプリンティング法等を用いることができる。
図８に本実施の形態における電子素子４１の他例を示す。本実施の形態の電子素子４１は、ガラスやポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチック、シリコンウェハ、金属等からなる基板７上に、まず、電極層４２が蒸着法、ＣＶＤ法、スピンコート法、ディップコート法、キャスト法等により形成される。電極層４２としては、各種の導電性薄膜が使用でき、全面に成膜した後に通常のフォトリソグラフィー法やマイクロコンタクトプリンティング法でパターニングしてもよいし、導電性材料を含有する液体をインクジェット法等で供給して直接描画してもよい。
その上に上述と同様の濡れ性変化層２を形成する。この濡れ性変化層２はゲート絶縁膜を兼ねるので、高絶縁性であることが望ましい。もっとも、上層を濡れ性変化層、下層を濡れ性変化機能はないがより絶縁性の高い絶縁体層とする２層構造であってもよい。上記と同様に濡れ性変化層２に低表面エネルギー部４と高表面エネルギー部３とからなるパターンが形成され、その上に導電性材料を含有する液体を付与することにより高表面エネルギー部３に導電層として一対の電極層５ａ，５ｂが形成される。
最後に、上述と同様の半導体層６が全面（又は少なくともチャネル領域を含む島状）に形成される。
図８から明らかなように、この電子素子４１はＴＦＴ（薄膜トランジスタ）として機能する。即ち、電極層４２はゲート電極Ｇ、濡れ性変化層２はゲート絶縁膜、電極層５ａ，５ｂはソース電極Ｓ及びドレイン電極Ｄである。電極層５ａ，５ｂ間のギャップはチャネル長に相当する。濡れ性変化層２がゲート絶縁膜を兼ねるため、図７に示した構成例に比して、工程が簡略化される。
なお、図８において、電極層４２を形成する前に基板７上に、濡れ性変化層２とは別の第２の濡れ性変化層（図示せず）を設け、電極層４２のパターニングに利用してもよい。
［電子素子アレイ］
図９に本実施の形態の電子素子アレイの一例を示し、（ａ）は断面図、（ｂ）は電極等の配置関係を示す平面図である。ここでは、図８に示したタイプの電子素子４１を利用した例を示している。
基板７上にゲート電極となる電極層４２、ゲート絶縁膜を兼ねる濡れ性変化層２、ソース電極となる電極層５ａ及びドレイン電極となる電極層５ｂを、図８に示した場合と同様の方法で２次元アレイ状にパターンニングして複数個形成する。
なお、各ＴＦＴ（電子素子４１）毎のゲート電極４２は走査信号用のドライバーＩＣにより駆動させるためバスラインに接続され、同様に、各ＴＦＴ（電子素子４１）毎のソース電極５ａもデータ信号用のドライバーにより駆動させるためバスラインに接続される。
次に、半導体層６を、例えばマイクロコンタクトプリンティング法でチャネル領域を含む島状に形成することで、電子素子（ＴＦＴ）アレイ５１が完成する。なお、マイクロコンタクトプリンティング法はフォトリソグラフィーでパターン形成したマスターを用いてＰＤＭＳ（ポリジメチルシロキサン）のスタンプを作製し、その凸部に半導体材料を含有する液体を付着させ、基板に転写する方法である。半導体層７がチャネル領域を含む島状に形成されているので隣接する素子部分への電流リークは発生しない。
なお、図９には示していないが、酸素や水分、放射線などにより電子素子（ＴＦＴ）４１の特性が劣化することを防ぐために、電子素子（ＴＦＴ）４１はパッシベーション膜に覆われていることが望ましい。
パッシベーション膜には、例えば、窒化アルミニウム、窒化シリコン、窒化酸化シリコン、などを用いることができる。これらはＣＶＤ法、イオンプレーティング法などにより成膜される。
［表示装置］
図１０の断面図に上述したような電子素子アレイ５１を利用した本実施の形態の表示装置６１の一例を示す。
上述したような電子素子（ＴＦＴ）アレイ５１を構成する基板７と透明導電膜６２を有する第２の基板６３との間に表示素子６４が設けられ、ＴＦＴ（電子素子）４１によって画素電極を兼ねるドレイン電極５ｂ上の表示素子がスイッチングされる。第２の基板６３としては、ガラスやポリエステル、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチックを用いることができる。表示素子６４としては液晶、電気泳動、有機ＥＬ等の方式を用いることができる。
表示素子６４として液晶を用いた液晶表示素子は電界駆動であることから消費電力が小さく、また駆動電圧が低いことからＴＦＴの駆動周波数を高くすることができ、大容量表示に適している。液晶表示素子の表示方式として、ＴＮ、ＳＴＮ、ゲスト・ホスト型、高分子分散液晶（Polymer-dispersed Liquid Crystal＝ＰＤＬＣ）等が挙げられるが、反射型で明るい白色表示が得られる点ではＰＤＬＣが好ましい。
なお、電子素子（ＴＦＴ）アレイ５１上に表示素子６４が積層される反射型液晶素子等においては、図２２に示すように電子素子（ＴＦＴ）アレイ５１上に層間絶縁膜８１を設け、コンタクトホール８２を通じて層間絶縁膜８１上に設けた画素電極８３が、電子素子（ＴＦＴ）４１のドレイン電極５ｂと接続される。
電気泳動表示素子は第１の色（例えば白色）を呈する粒子を第２の色を呈する着色分散媒中に分散した分散液からなるもので、第１の色を呈する粒子は着色分散媒中で帯電することにより、電界の作用で分散媒中における存在位置を変えることができ、それによって呈する色が変化する。この表示方式によれば明るく、視野角の広い表示ができ、また表示メモリー性があるため特に消費電力の観点から好ましく使用される。
上記分散液を高分子膜で包んだマイクロカプセルとすることにより、表示動作が安定化するとともに、表示装置の製造が容易になる。マイクロカプセルはコアセルベーション法、Ｉｎ−Ｓｉｔｕ重合法、界面重合法、等公知の方法で作製することができる。白色粒子としては、酸化チタンが特に好適に用いられ、必要に応じて表面処理或いは他の材料との複合化等が施される。分散媒としては、ベンゼン、トルエン、キシレン、ナフテン系炭化水素等の芳香族炭化水素類、ヘキサン、シクロヘキサン、ケロシン、パラフィン系炭化水素等の脂肪族炭化水素類、トリクロロエチレン、テトラクロロエチレン、トリクロロフルオロエチレン、臭化エチル等のハロゲン化炭（化水）素類、含フッ素エーテル化合物、含フッ素エステル化合物、シリコーンオイル等の抵抗率の高い有機溶媒を使用するのが好ましい。分散媒を着色するためには所望の吸収特性を有するアントラキノン類やアゾ化合物類等の油溶性染料が用いられる。分散液中には分散安定化のために界面活性剤等を添加してもよい。
有機ＥＬ素子は自発光型であるため鮮やかなフルカラー表示を行うことができる。また、ＥＬ層は非常に薄い有機薄膜であるので、柔軟性に富み、特にフレキシブルな基板上に形成するのに適している。
上述したような実施の形態を具体化した実施例について、比較例とともに、以下に説明する。
［参考例１］
本参考例は電子素子の作製に関するものである。ここでは、図７に示したような構造の電子素子（ＴＦＴ）３１を作製した。
まず、ガラス基板７上に濡れ性変化層２として、焼成後に化６，化７の化学式で表される構造体となる前駆体を溶解した混合溶液を、スピンコート法にて塗布し２８０℃で焼成した。
Figure 0004629997
Figure 0004629997
このような濡れ性変化層２の特性を評価するために別途以下の実験を行った。
（１） ＵＶランプを用い、２５０ｎｍの光の強度が５ｍＷ／ｃｍ２となるように光源と基板との距離を調整し、照射時間を変化させることにより（２５０ｎｍの波長に対する）照射量を変え、水に対する接触角の変化を観測した。図１１は紫外線照射量と水に対する接触角の関係を示したものである。未照射時には接触角が９０°を超え疎水性（撥水性）であるが、照射量１０Ｊ／ｃｍ２以上では２０°程度に低下し親水性に変化している。この変化を誘起するのに有効な光の波長に合わせた光源を用いることによって照射量をさらに小さくすることが可能であると考えられる。
（２） 上記紫外線を９Ｊ／ｃｍ２照射した場合と未照射の場合において、表面エネルギーの異なる数種類の液体の接触角を測定した。図３は液体の表面張力と接触角の関係を示したものである。図３から臨界表面張力は未照射の場合に約２４ｍＮ／ｍ、紫外線照射した場合に約４５ｍＮ／ｍであることが判る。
次に、開口幅が４０μｍ、開口部間のスペースが５μｍのパターンを施したマスクを濡れ性変化層２に圧着し、上記紫外線を９Ｊ／ｃｍ２照射した。
次に、インクジェット法を用いて、導電性高分子であるＰＥＤＯＴ／ＰＰＳの水溶液を濡れ性変化層２上に供給し、乾燥させてソース電極層５ａ及びドレイン電極層５ｂを形成した。
続いて、高分子半導体であるポリ−３−ヘキシルチオフェンをクロロホルムに溶解した溶液をスピンコート法にて塗布し、乾燥させて半導体層６を形成し、さらにＰＶＰをｎ−ブタノールに溶解した溶液をスピンコート法にて塗布し、乾燥させてゲート絶縁体層３２を形成した。
最後に、インクジェット法を用いて、ＰＥＤＯＴ／ＰＰＳからなるゲート電極層３３を形成した。
このように作製されたＴＦＴ（電子素子３１）の移動度は１．１×１０−３ｃｍ２／Ｖｓ，Ｏｎ／Ｏｆｆ比は１２０であり、ソース電極層５ａ及びドレイン電極層５ｂを、Ａｕの蒸着膜をリフトオフすることにより形成した場合と比べて遜色はなかったものである。
［比較例１］
濡れ性変化層２を設けないでガラス基板７上に、Ａｕの蒸着膜をリフトオフによりパターニングし、ソース電極層５ａ及びドレイン電極層５ｂを形成した。
次に、高分子半導体であるポリ−３−ヘキシルチオフェンをクロロホルムに溶解した溶液をスピンコート法にて塗布し、乾燥させて半導体層６を形成し、さらにＰＶＰをｎ−ブタノールに溶解した溶液をスピンコート法にて塗布し、乾燥させてゲート絶縁体層３２を形成した。
最後に、インクジェット法を用いて、ＰＥＤＯＴ／ＰＰＳからなるゲート電極層３３を形成した。
このように作製されたＴＦＴの移動度は１．５×１０−４ｃｍ２／Ｖｓ、Ｏｎ／Ｏｆｆ比は８０であり、参考例１に比べ特性が劣っていた。濡れ性変化層２がない場合にはポリ−３−ヘキシルチオフェンのアルキル鎖の配向を規制する力が作用しないため、π共役主鎖の分子軸を揃えることができず、移動度が小さくなったものと考えられる。
［参考例２］
焼成後に、化８〜化１１の化学式で表される構造体となる前駆体を、前述の化７の化学式で表される構造体となる前駆体とを混合した溶液を、参考例１と同様の成膜条件でガラス基板上に作製した。
Figure 0004629997
Figure 0004629997
Figure 0004629997
Figure 0004629997
次に、参考例１と同様に紫外線を９Ｊ／ｃｍ２照射した前後において、表面エネルギーの異なる数種類の液体の接触角を測定し、参考例１と同様にして臨界表面張力を求めた。結果を表２に示す。
Figure 0004629997
表２から臨界表面張力は、未照射の場合には１８〜２８ｍＮ／ｍ程度、紫外線照射した場合には４１〜４４ｍＮ／ｍ程度であることが分かる。このことから、何れの材料も濡れ性変化層を構成する材料として用いることが可能なことが分かる。
［実施例３］
参考例２で用いた混合溶液を、実施例４と同様の成膜条件でガラス基板上に作製した。次に、実施例４と同様の条件でパターニングを行い、インクジェット法によりソース及びドレイン電極を作製した。続いて、有機半導体材料に化１２の化学式で表される重合体１を用いてスピンコート法により半導体層を形成した。
このように作製された図８に示す構造のＴＦＴの移動度とＯｎ／Ｏｆｆ比の結果を表３に示す。
Figure 0004629997
主鎖の構成単位が小さく、膜内での側鎖密度が同等の化８，化９で示す化学式、主鎖の構成単位が大きく膜内での側鎖密度が化８，化９で示す化学式よりも小さい化１０で示す化学式、化１０で示す化学式とは側鎖の長さが異なる化１１で示す化学式において、何れのポリイミド材料を用いても、同じ有機半導体を用いた実施例４と同等の結果が得られた。
［実施例４］
本実施例は電子素子の作製に関するものである。ここでは、図８に示したような構造の電子素子（ＴＦＴ）４１を作製した。
まず、ガラス基板７上に膜厚６０ｎｍのＡｌを真空蒸着し、フォトリソエッチングにより４０μｍの幅に加工し、ゲート電極４２を形成した。
次に、ゲート絶縁膜を兼ねる濡れ性変化層２を参考例１と同様にして作製し、開口幅が４０μｍ、開口部間のスペースが５μｍのパターンを施したマスクを濡れ性変化層２に圧着し、参考例１と同様にして紫外線を９Ｊ／ｃｍ２照射した。
続いて、インクジェット法を用いて、導電性高分子であるＰＥＤＯＴ／ＰＰＳの水溶液を濡れ性変化層２上に供給し、乾燥させてソース電極層５ａ及びドレイン電極層５ｂを形成した。
最後に、下記化学式に示すようなスキームより合成した有機半導体なる重合体１をトルエンに溶解した溶液をスピンコート法にて塗布し、乾燥させて半導体層６を形成した。
Figure 0004629997
この重合体１の製造例について補足説明する。１００ｍｌ四つ口フラスコに、ジアルデヒド０．８５２ｇ（２．７０ｍｍｏｌ）及びジホスホネート１．５２５ｇ（２．７０ｍｍｏｌ）を入れ、窒素置換してテトラヒドロフラン７５ｍｌを加えた。この溶液にカリウムｔ−ブトキシドの１．０ｍｏｌｄｍ−３テトラヒドロフラン溶液６．７５ｍｌ（６．７５ｍｍｏｌ）を滴下し、室温で２時間撹拌した後、ベンジルホスホネート及びベンズアルデヒドを順次加え、さらに２時間撹拌した。酢酸およそ１ｍｌを加えて反応を終了し、溶液を水洗した。溶媒を減圧留去した後、テトラヒドロフラン及びメタノールを用いて再沈殿による精製を行い、重合体１．０７ｇを得た。収率７３％（７．９３％）、Ｎ；２．３３％（２．４５％）。
示差走査熱量測定から求めたガラス転移温度は１１７℃であった。ＧＰＣにより測定したポリスチレン換算の数平均分子量は８５００、重量平均分子量は２００００であった。
このように作製されたＴＦＴ（電子素子４１）の移動度は２．５×１０−3ｃｍ２／Ｖｓ、Ｏｎ／Ｏｆｆ比は１３５０であり、ソース電極層５ａ及びドレイン電極層５ｂを、Ａｕの蒸着膜をリフトオフすることにより形成した場合と比べて遜色はなかったものである。
［比較例２］
低抵抗Ｓｉ基板上にゲート絶縁膜として熱酸化膜を形成し、Ａｕの蒸着膜をリフトオフによりパターニングし、ソース電極層５ａ及びドレイン電極層５ｂを形成したこと以外は実施例５と同様にして作製した。
このように作製されたＴＦＴの移動度は９．８×１０−５ｃｍ２／Ｖｓ、Ｏｎ／Ｏｆｆ比は１０５０であり、実施例４に比べ特性が劣っていた。ゲート絶縁膜表面が親水性であるために、局所分極により界面準位密度が増加し、移動度が小さくなったものと考えられる。
［実施例５］
本実施例は図９に示すような電子素子アレイ５１の作製に関するものである。
まず、ゲート電極４２及びゲート絶縁膜を兼ねる濡れ性変化層２は実施例４と同様にして作製した。ソース電極層５ａ及びドレイン電極層５ｂは導電性高分子であるＰＥＤＯＴ／ＰＳＳの水溶液を用い、実施例４と同様にして形成した。
最後に上記重合体１をトルエンに溶解した溶液を用いて、マイクロコンタクトプリンティング法で半導体層６を島状に形成した。
以上の工程により、基板７上に３２×３２個（素子間ピッチ５００μｍ）のＴＦＴ（電子素子４１）を２次元アレイ状に有する電子素子アレイ５１を作製した。これらの複数のＴＦＴ（電子素子４１）の平均的な特性は移動度が１．５×１０−3ｃｍ２／Ｖｓ、Ｏｎ／Ｏｆｆ比が９７０であった。
［実施例６］
本実施例は図１２に示すような電子素子アレイ５１を用いた表示装置６１の作製に関するものである。
まず、酸化チタン粒子６５とオイルブルーで着色したアイソパー６６を内包するマイクロカプセル６７を表示素子６４としてＰＶＡ水溶液に混合して、ＩＴＯからなる透明電極６２を形成したポリカーボネート基板６３上に塗布して、マイクロカプセル６７とＰＶＡバインダー６８からなる層を形成した。この基板と、実施例５で作製したＴＦＴアレイ（電子素子アレイ５１）が形成された基板７とを接着した。
ゲート電極４２に繋がるバスラインに走査信号用のドライバーＩＣを、ソース電極５ａに繋がるバスラインにデータ信号用のドライバーＩＣを各々接続した。０．５秒毎に画面切替えを行ったところ、良好な静止画表示を行うことができた。
本発明の一実施の形態の積層構造体の原理的構成例を示す断面模式図である。 固体表面に対する液体の濡れ性を説明するための、固体表面上で液滴が接触角θで平衡状態にある時の様子を示す模式図である。 側鎖付ポリイミドを濡れ性変化層に用いた場合の、紫外線未照射部と紫外線照射部とのZismanプロットを行った結果を示す表面張力−接触角特性図である。 電子素子（ＴＦＴ）に関して濡れ性変化層の材料を変えて作製した場合の結果を示す臨界表面張力−移動度特性図である。 側鎖に疎水性基を有する高分子材料例を示す概念図である。 積層構造体の作製プロセスの一例を工程順に示す断面図である。 電子素子の一例を示す断面模式図である。 電子素子の他例を示す断面模式図である。 電子素子アレイの一例を示し、（ａ）は断面図、（ｂ）は電極等の配置関係の平面図である。 表示装置の一例を示す断面図である。 紫外線照射量と水に対する接触角の関係を示す特性図である。 表示装置の他例を示す断面図である。 特許文献２の凹版オフセット印刷法を工程順に示す断面図である。 非特許文献２のＴＦＴ構成例を示す断面図である。 特許文献３の導電膜パターン形成方法を工程順に示す断面図である。 濡れ性変化層の構成例を示す断面模式図である。 濡れ性変化層の他の構成例を示す断面模式図である。 濡れ性変化層の別の構成例を示す断面模式図である。 濡れ性変化層表面の構成例を示す平面模式図である。 濡れ性変化層表面の他の構成例を示す平面模式図である。 濡れ性変化層表面の別の構成例を示す平面模式図である。 表示装置の別例を示す断面図である。
符号の説明
１ 積層構造体
２ 濡れ性変化層
３ 高表面エネルギー部
４ 低表面エネルギー部
５ 導電層
５ａ，５ｂ 一対の電極層
６ 半導体層
３１ 電子素子
３２ 絶縁体層
３３ 電極層
４１ 電子素子
４２ 電極層
５１ 電子素子アレイ
６１ 表示装置

Claims (7)

  1. 臨界表面張力が大きい高表面エネルギー部と臨界表面張力が小さい低表面エネルギー部を有する濡れ性変化層と、導電性材料を含有する液体を付与することにより前記高表面エネルギー部に形成されている導電層とを有する積層構造体を有する薄膜トランジスタであって、
    ゲート電極と、
    該ゲート電極上に形成されている前記濡れ性変化層と、
    前記低表面エネルギー部に形成されている半導体層と、
    該半導体層に接して前記導電層として形成されているソース電極及びドレイン電極とを有し、
    前記濡れ性変化層は、エネルギーの付与により臨界表面張力が変化する、側鎖に疎水性基を有するポリイミドを含むことを特徴とする薄膜トランジスタ。
  2. 前記高表面エネルギー部の臨界表面張力と前記低表面エネルギー部の臨界表面張力の差が１０ｍＮ／ｍ以上であることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記低表面エネルギー部の臨界表面張力が４０ｍＮ／ｍ以下であることを特徴とする請求項１又は２に記載の薄膜トランジスタ。
  4. 前記濡れ性変化層は、２種類以上の材料からなることを特徴とする請求項１乃至３のいずれか一項に記載の薄膜トランジスタ。
  5. 前記濡れ性変化層は、２層以上の積層構造からなることを特徴とする請求項４に記載の薄膜トランジスタ。
  6. 前記濡れ性変化層は、第一の材料と第二の材料からなり、
    前記第一の材料と前記第二の材料との重量比は、６０／４０〜９５／５であることを特徴とする請求項４又は５に記載の薄膜トランジスタ。
  7. 請求項１乃至６のいずれか一項に記載の薄膜トランジスタが基板上に複数個配設されていることを特徴とする薄膜トランジスタアレイ。
JP2004124292A 2003-06-02 2004-04-20 薄膜トランジスタ及び薄膜トランジスタアレイ Expired - Fee Related JP4629997B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004124292A JP4629997B2 (ja) 2003-06-02 2004-04-20 薄膜トランジスタ及び薄膜トランジスタアレイ
US10/856,878 US7612455B2 (en) 2003-06-02 2004-06-01 Layered structure for electron device including regions of different wettability, electron device and electron device array that uses such a layered structure
US12/548,208 US7902680B2 (en) 2003-06-02 2009-08-26 Layered structure, electron device, and an electron device array having a variable wettability layer and semiconductor layer formed thereon

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003156314 2003-06-02
JP2004086388 2004-03-24
JP2004124292A JP4629997B2 (ja) 2003-06-02 2004-04-20 薄膜トランジスタ及び薄膜トランジスタアレイ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010017737A Division JP4906934B2 (ja) 2003-06-02 2010-01-29 電子素子、電子素子アレイ及び表示装置

Publications (3)

Publication Number Publication Date
JP2005310962A JP2005310962A (ja) 2005-11-04
JP2005310962A5 JP2005310962A5 (ja) 2007-10-18
JP4629997B2 true JP4629997B2 (ja) 2011-02-09

Family

ID=33458372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004124292A Expired - Fee Related JP4629997B2 (ja) 2003-06-02 2004-04-20 薄膜トランジスタ及び薄膜トランジスタアレイ

Country Status (2)

Country Link
US (2) US7612455B2 (ja)
JP (1) JP4629997B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153883A (ja) * 2003-06-02 2010-07-08 Ricoh Co Ltd 積層構造体、電子素子及び電子素子アレイ

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4629997B2 (ja) * 2003-06-02 2011-02-09 株式会社リコー 薄膜トランジスタ及び薄膜トランジスタアレイ
US7410699B2 (en) * 2003-10-10 2008-08-12 Japan Science And Technology Agency Finely particulate composite containing carbon compound encapsulated in a polymer micelle of a block copolymer
US7968461B2 (en) 2003-10-28 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method
CN1894803B (zh) * 2003-12-19 2010-12-22 株式会社半导体能源研究所 半导体器件及其制造方法
JP4557755B2 (ja) * 2004-03-11 2010-10-06 キヤノン株式会社 基板、導電性基板および有機電界効果型トランジスタの各々の製造方法
JP4678574B2 (ja) * 2004-08-23 2011-04-27 株式会社リコー 積層構造体、積層構造体を用いた電子素子、電子素子アレイ及び表示装置
JP4502382B2 (ja) * 2004-11-02 2010-07-14 キヤノン株式会社 有機トランジスタ
JP5209844B2 (ja) * 2004-11-30 2013-06-12 株式会社リコー 電子素子及びその製造方法、演算素子並びに表示素子
US8481104B2 (en) 2004-12-30 2013-07-09 E I Du Pont De Nemours And Company Method of forming organic electronic devices
US7508078B2 (en) * 2005-01-06 2009-03-24 Ricoh Company, Ltd. Electronic device, method for manufacturing electronic device, contact hole of electronic device, method for forming contact hole of electronic device
KR100683777B1 (ko) * 2005-05-24 2007-02-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
US20060273303A1 (en) * 2005-06-07 2006-12-07 Xerox Corporation. Organic thin film transistors with multilayer electrodes
EP1898451B1 (en) * 2005-06-20 2017-08-30 Nissan Chemical Industries, Ltd. Method for producing an electrode patterning layer comprising polyamic acid or polyimide
US7435989B2 (en) * 2005-09-06 2008-10-14 Canon Kabushiki Kaisha Semiconductor device with layer containing polysiloxane compound
GB2430201A (en) * 2005-09-20 2007-03-21 Seiko Epson Corp Substrate surface with different hydrophilic or oleophilic areas
GB2430178A (en) * 2005-09-20 2007-03-21 Seiko Epson Corp Method of producing a substrate having areas of different hydrophilicity and/or oleophilicity on the same surface
GB2430547A (en) * 2005-09-20 2007-03-28 Seiko Epson Corp A method of producing a substrate having areas of different hydrophilicity and/or oleophilicity on the same surface
JP2007150246A (ja) * 2005-11-02 2007-06-14 Ricoh Co Ltd 有機トランジスタ及び表示装置
KR101219046B1 (ko) * 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
WO2008048299A2 (en) * 2005-11-22 2008-04-24 Solumen Corporation Method of synthesizing nanometer scale objects and devices resulting therefrom
DE102006055067B4 (de) * 2005-12-29 2017-04-20 Lg Display Co., Ltd. Organische Dünnfilmtransistoren und Verfahren zu deren Herstellung
KR101157980B1 (ko) 2005-12-29 2012-06-25 엘지디스플레이 주식회사 유기박막트랜지스터 및 그 제조방법
JP5428128B2 (ja) * 2006-01-24 2014-02-26 株式会社リコー 電子素子、電流制御装置、演算装置及び表示装置
WO2007086237A1 (en) * 2006-01-24 2007-08-02 Ricoh Company, Ltd. Electronic element, current control device, arithmetic device, and display device
US8105643B2 (en) * 2006-05-31 2012-01-31 Cabot Corporation Process for printing features with smaller dimensions
JP5167707B2 (ja) 2006-08-04 2013-03-21 株式会社リコー 積層構造体、多層配線基板、アクティブマトリックス基板、並びに電子表示装置
JP5168845B2 (ja) 2006-08-07 2013-03-27 株式会社リコー 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置
JP2008066567A (ja) * 2006-09-08 2008-03-21 Ricoh Co Ltd 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
JP5186749B2 (ja) * 2006-09-29 2013-04-24 大日本印刷株式会社 有機半導体素子およびその製造方法
JP5186750B2 (ja) * 2006-09-29 2013-04-24 大日本印刷株式会社 有機半導体素子およびその製造方法
TWI345835B (en) * 2007-01-02 2011-07-21 Chunghwa Picture Tubes Ltd Organic thin film transistor and method for manufacturing thereof
JP5121264B2 (ja) 2007-03-14 2013-01-16 株式会社リコー 積層構造体及びその製造方法
JP2009026901A (ja) * 2007-07-18 2009-02-05 Ricoh Co Ltd 積層構造体、電子素子、電子素子アレイ及び表示装置
JP5332145B2 (ja) * 2007-07-18 2013-11-06 株式会社リコー 積層構造体、電子素子、電子素子アレイ及び表示装置
JP2009026900A (ja) * 2007-07-18 2009-02-05 Ricoh Co Ltd 積層構造体、電子素子及びそれらの製造方法、表示装置
EP2168148B1 (en) * 2007-07-18 2012-05-16 Ricoh Company, Ltd. Laminate structure, electronic device, and display device
JP5392738B2 (ja) * 2007-09-03 2014-01-22 独立行政法人産業技術総合研究所 塗布法による有機トランジスタ及びその製造方法
JP5217317B2 (ja) * 2007-09-12 2013-06-19 ソニー株式会社 有機トランジスタに用いる有機絶縁膜、および有機トランジスタとその製造方法
JP2009075252A (ja) * 2007-09-19 2009-04-09 Ricoh Co Ltd 積層構造体およびその形成方法、配線基板、マトリクス基板、電子表示装置
JP5251068B2 (ja) * 2007-10-17 2013-07-31 株式会社リコー アクティブマトリクス基板及び電子表示装置
JP4589373B2 (ja) 2007-10-29 2010-12-01 株式会社リコー 有機トランジスタ、有機トランジスタアレイ及び表示装置
KR100906144B1 (ko) * 2007-12-05 2009-07-07 한국전자통신연구원 검출 소자 및 검출 소자의 제조 방법
JP5380831B2 (ja) * 2007-12-07 2014-01-08 株式会社リコー 有機トランジスタ及びその製造方法
JP5211729B2 (ja) * 2008-02-07 2013-06-12 株式会社リコー 積層構造体及びその製造方法
GB2458940B (en) * 2008-04-03 2010-10-06 Cambridge Display Tech Ltd Organic thin film transistors
JP5386852B2 (ja) 2008-05-07 2014-01-15 株式会社リコー 積層構造体、半導体装置、積層構造体の製造方法及び半導体装置の製造方法
JP2010010296A (ja) 2008-06-25 2010-01-14 Ricoh Co Ltd 有機トランジスタアレイ及び表示装置
JP2010027862A (ja) * 2008-07-18 2010-02-04 Ricoh Co Ltd 積層構造体、多層配線基板、アクティブマトリックス基板、画像表示装置及び積層構造体の製造方法
KR101004734B1 (ko) * 2008-07-29 2011-01-04 한국전자통신연구원 표면 에너지 제어를 이용한 유기 박막 트랜지스터 제조방법
US8319208B2 (en) * 2008-10-02 2012-11-27 Zettacore Ip, Inc. Methods of forming thin films for molecular based devices
JP5453793B2 (ja) * 2008-12-10 2014-03-26 株式会社リコー 積層構造体の製造方法、有機薄膜トランジスタの製造方法及び有機薄膜トランジスタアレイの製造方法
JP5444725B2 (ja) * 2009-01-21 2014-03-19 株式会社リコー 積層構造体及び積層構造体の製造方法
JP5397017B2 (ja) * 2009-05-25 2014-01-22 株式会社リコー ポリアミド酸及びポリイミド
SG168450A1 (en) * 2009-08-05 2011-02-28 Sony Corp Thin film transistor
TW201117446A (en) * 2009-11-12 2011-05-16 Nat Univ Tsing Hua Method for forming organic layer of electronic device by contact printing
JP5434510B2 (ja) * 2009-11-17 2014-03-05 株式会社リコー 回路基板、画像表示装置、回路基板の製造方法及び画像表示装置の製造方法
JP5423414B2 (ja) 2010-01-15 2014-02-19 株式会社リコー 電気機械変換膜の製造方法、電気機械変換膜、電気機械変換膜群、電気機械変換素子の製造方法、電気機械変換素子、電気機械変換素子群、液体吐出ヘッド、液体吐出装置、画像形成装置
JP5899606B2 (ja) 2010-03-04 2016-04-06 株式会社リコー 積層構造体の製造方法
JP5534945B2 (ja) * 2010-05-28 2014-07-02 帝人株式会社 アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ
JP5729540B2 (ja) * 2010-12-16 2015-06-03 株式会社リコー 電界効果型トランジスタ及びその製造方法
JP2012256756A (ja) 2011-06-09 2012-12-27 Ricoh Co Ltd 電気−機械変換膜の形成方法、電気−機械変換膜、電気−機械変換素子、液体吐出ヘッドおよび画像形成装置
JP6115008B2 (ja) 2011-06-09 2017-04-19 株式会社リコー 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
JP5978577B2 (ja) * 2011-09-16 2016-08-24 株式会社リコー 多層配線基板
KR101844412B1 (ko) * 2011-10-31 2018-05-15 삼성전자주식회사 잉크젯 프린팅 기법을 이용하여 기판의 표면에 도전성 패턴을 형성하는 방법
EP2792665B1 (en) 2011-12-15 2016-08-03 Asahi Glass Company, Limited Liquid repellent composition, liquid repellent polymer, curable composition, coating composition, article having cured film, article having pattern of liquid-philic region and liquid repellent region, and process for producing it
KR101899481B1 (ko) 2011-12-23 2018-09-18 삼성전자주식회사 전자 장치의 배선 형성 방법
CN104080822B (zh) 2012-01-31 2016-01-06 旭硝子株式会社 化合物、聚合物、固化性组合物、涂布用组合物、以及具有固化膜的物品、具有亲液性区域和拒液性区域的图案的物品及其制造方法
JP2013187203A (ja) * 2012-03-05 2013-09-19 Fujifilm Corp パターン形成方法
JP2015029031A (ja) 2013-07-02 2015-02-12 株式会社リコー 配線基板、及び配線基板の製造方法
JP6197418B2 (ja) 2013-07-05 2017-09-20 株式会社リコー 積層配線の形成方法、積層配線、及び電子素子
CN105990492A (zh) * 2015-02-12 2016-10-05 展晶科技(深圳)有限公司 发光二极管封装体及其制造方法
CN107250910B (zh) * 2015-02-20 2020-05-15 富士胶片株式会社 透明屏幕
JP6648970B2 (ja) 2015-02-20 2020-02-19 富士フイルム株式会社 光学部材、光学部材の製造方法および画像表示装置
JP6453450B2 (ja) * 2015-04-30 2019-01-16 富士フイルム株式会社 透明スクリーン
JPWO2016194327A1 (ja) * 2015-05-29 2018-02-15 富士フイルム株式会社 投映像表示用部材および投映システム
DE102018102362B4 (de) * 2018-02-02 2022-10-06 Achenbach Buschhütten GmbH & Co. KG Walzanlage zum Walzen von Metallbändern
CN108479871B (zh) * 2018-03-27 2020-10-23 浙江工业大学 一种基于形状梯度与表面能梯度的液滴自驱动的功能层及其制备方法
WO2021102134A1 (en) 2019-11-20 2021-05-27 E Ink Corporation Spatially variable hydrophobic layers for digital microfluidics
CN114945426A (zh) 2020-01-17 2022-08-26 核酸有限公司 用于数字微流体的空间可变介电层
WO2021154627A1 (en) 2020-01-27 2021-08-05 E Ink Corporation Method for degassing liquid droplets by electrowetting actuation at higher temperatures
JP2023513832A (ja) 2020-02-18 2023-04-03 ヌークレラ ヌクリークス， リミテッド Ｅｗｏｄアレイの高周波ａｃ駆動のためのアダプティブゲート駆動
EP4106920A4 (en) 2020-02-19 2024-03-20 Nuclera Ltd LATCHED TRANSISTOR DRIVE FOR HIGH FREQUENCY AC CONTROL OF EWOD DEVICES
WO2021222061A1 (en) 2020-04-27 2021-11-04 Nuclera Nucleics Ltd. Segmented top plate for variable driving and short protection for digital microfluidics

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259563A (ja) * 1988-04-08 1989-10-17 Mitsubishi Electric Corp 電界効果型トランジスタ
JPH07120764A (ja) * 1993-09-02 1995-05-12 Matsushita Electric Ind Co Ltd 液晶表示パネル及びその製造方法
JP2000255165A (ja) * 1999-03-11 2000-09-19 Dainippon Printing Co Ltd パターン形成体の製造法
JP2003076004A (ja) * 2001-09-04 2003-03-14 Fuji Photo Film Co Ltd パターン形成方法
JP2003092407A (ja) * 2001-09-18 2003-03-28 Sharp Corp トランジスタ及びそれを用いた表示装置
JP2003518756A (ja) * 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 溶液処理

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2758911B2 (ja) * 1988-12-09 1998-05-28 株式会社リコー 薄膜二端子素子
US5142390A (en) * 1989-02-23 1992-08-25 Ricoh Company, Ltd. MIM element with a doped hard carbon film
US5101288A (en) * 1989-04-06 1992-03-31 Ricoh Company, Ltd. LCD having obliquely split or interdigitated pixels connected to MIM elements having a diamond-like insulator
US5153753A (en) * 1989-04-12 1992-10-06 Ricoh Company, Ltd. Active matrix-type liquid crystal display containing a horizontal MIM device with inter-digital conductors
JP2799875B2 (ja) * 1989-05-20 1998-09-21 株式会社リコー 液晶表示装置
JP2757207B2 (ja) * 1989-05-24 1998-05-25 株式会社リコー 液晶表示装置
US5214416A (en) * 1989-12-01 1993-05-25 Ricoh Company, Ltd. Active matrix board
US5169693A (en) * 1990-03-29 1992-12-08 Ricoh Company, Ltd. Liquid crystal display element
JPH0497132A (ja) * 1990-08-10 1992-03-30 Ricoh Co Ltd 液晶表示素子の液晶注入口封止構造
JP3090979B2 (ja) * 1990-09-04 2000-09-25 株式会社リコー 基板付薄膜積層デバイスおよびその製法
JPH04356013A (ja) * 1991-02-14 1992-12-09 Ricoh Co Ltd アクティブマトリックス液晶表示装置の作動方法
JP2740820B2 (ja) * 1991-03-18 1998-04-15 株式会社リコー 記録方法
JP3134897B2 (ja) * 1992-02-14 2001-02-13 株式会社リコー 記録方法
JP3311408B2 (ja) * 1992-04-20 2002-08-05 株式会社リコー 画像形成方法及び画像形成装置
JP3367711B2 (ja) 1993-06-30 2003-01-20 株式会社リコー 電界効果型トランジスタ
KR100357482B1 (ko) * 1993-12-10 2003-03-10 도토기키 가부시키가이샤 광촉매기능을갖는다기능재료및그의제조방법
JP3260051B2 (ja) * 1995-01-14 2002-02-25 株式会社リコー 像保持体からの像形成物質除去装置
JP3347245B2 (ja) * 1995-01-20 2002-11-20 株式会社リコー 液塗布装置及び該装置を備えた像形成物質除去装置
JPH0996993A (ja) * 1995-09-30 1997-04-08 Ricoh Co Ltd 液塗布部材及びその製造に用いる工具
US5908660A (en) * 1997-09-03 1999-06-01 Dow Corning Corporation Method of preparing hydrophobic precipitated silica
AU4931999A (en) * 1998-07-30 2000-02-21 Toto Ltd. Method for producing high-performance material having photocatalytic function and device therefor
US6514328B1 (en) * 1999-02-05 2003-02-04 Ricoh Company, Ltd. Marking ink composition and display medium using the same
JP4035968B2 (ja) 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
JP2002162630A (ja) 2000-11-29 2002-06-07 Chisso Corp ジアミン化合物およびこれを用いた高分子材料、該高分子材料を用いた液晶配向膜、および該配向膜を具備した液晶表示素子
JP2002268585A (ja) 2001-03-08 2002-09-20 Matsushita Electric Ind Co Ltd アクティブマトリクス基板およびその製造方法
JP4728515B2 (ja) * 2001-03-21 2011-07-20 株式会社リコー 光路素子、空間光変調器および画像表示装置
US6919158B2 (en) * 2001-08-03 2005-07-19 Fuji Photo Film Co., Ltd. Conductive pattern material and method for forming conductive pattern
KR100592862B1 (ko) * 2001-09-05 2006-06-26 샤프 가부시키가이샤 고분자 구조체 및 그것을 구비한 기능 소자, 및트랜지스터 및 그것을 사용한 표시 장치
JP4894120B2 (ja) 2001-09-27 2012-03-14 Ｊｎｃ株式会社 フェニレンジアミン誘導体、液晶配向膜および液晶表示素子
JP4236081B2 (ja) * 2001-10-16 2009-03-11 大日本印刷株式会社 パターン形成体の製造方法
JP2003133691A (ja) * 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP4140252B2 (ja) 2002-03-13 2008-08-27 チッソ株式会社 シロキサン部位を有するフェニレンジアミン、これを用いたポリマーを含む液晶配向材および該液晶配向材を含む液晶表示素子
JP2003309344A (ja) * 2002-04-18 2003-10-31 Dainippon Printing Co Ltd 導電性パターン基材の製造方法
JP4629997B2 (ja) * 2003-06-02 2011-02-09 株式会社リコー 薄膜トランジスタ及び薄膜トランジスタアレイ
JP5167707B2 (ja) 2006-08-04 2013-03-21 株式会社リコー 積層構造体、多層配線基板、アクティブマトリックス基板、並びに電子表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259563A (ja) * 1988-04-08 1989-10-17 Mitsubishi Electric Corp 電界効果型トランジスタ
JPH07120764A (ja) * 1993-09-02 1995-05-12 Matsushita Electric Ind Co Ltd 液晶表示パネル及びその製造方法
JP2000255165A (ja) * 1999-03-11 2000-09-19 Dainippon Printing Co Ltd パターン形成体の製造法
JP2003518756A (ja) * 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 溶液処理
JP2003076004A (ja) * 2001-09-04 2003-03-14 Fuji Photo Film Co Ltd パターン形成方法
JP2003092407A (ja) * 2001-09-18 2003-03-28 Sharp Corp トランジスタ及びそれを用いた表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153883A (ja) * 2003-06-02 2010-07-08 Ricoh Co Ltd 積層構造体、電子素子及び電子素子アレイ

Also Published As

Publication number Publication date
JP2005310962A (ja) 2005-11-04
US20040238816A1 (en) 2004-12-02
US7612455B2 (en) 2009-11-03
US7902680B2 (en) 2011-03-08
US20100078642A1 (en) 2010-04-01

Similar Documents

Publication Publication Date Title
JP4629997B2 (ja) 薄膜トランジスタ及び薄膜トランジスタアレイ
JP2007150246A (ja) 有機トランジスタ及び表示装置
US8188465B2 (en) Method of manufacturing semiconductor device, semiconductor device, display device, and electronic instrument
EP1898478B1 (en) Wiring pattern, electronic device, organic semiconductor device, layered wiring pattern, and layered wiring substrate using the wiring pattern
US8049211B2 (en) Laminate structure and its manufacturing method, including wettability variable layer of material of variable critical surface tension
US8173997B2 (en) Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit
JP4678574B2 (ja) 積層構造体、積層構造体を用いた電子素子、電子素子アレイ及び表示装置
JP2006060113A5 (ja)
JP5256583B2 (ja) 有機半導体素子、および、有機半導体素子の製造方法
JP2006261507A (ja) 有機薄膜トランジスタおよびそれを備えた表示装置。
JP2006021491A (ja) 積層構造体、積層構造体を用いた光学素子、表示素子、演算素子及びこれらの製造方法
JP2006261535A (ja) 積層構造体、積層構造体を用いた電子素子、電子素子を用いた電子素子アレイ、積層構造体の製造方法および電子素子の製造方法
JP4906934B2 (ja) 電子素子、電子素子アレイ及び表示装置
JP4907873B2 (ja) 電子素子の製造方法
JP2006060079A (ja) 半導体層のパターン形成方法及び電子素子、電子素子アレイ、表示装置
JP4479163B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの作製方法
JP4707345B2 (ja) 配線の修正方法
US8202771B2 (en) Manufacturing method of organic semiconductor device
JP2006059936A (ja) 積層構造体及びその製造方法、電子素子、表示装置
JP2007123621A (ja) 導電パターン及びその形成方法
JP2011173429A (ja) 積層構造体
JP2012129396A (ja) 電界効果型トランジスタ及びその製造方法
JP2007027384A (ja) コンタクトホール／層間絶縁膜の形成方法、コンタクトホール／層間絶縁膜、表示素子、表示装置、半導体演算素子およびコンピュータ
JP2010050354A (ja) 積層構造体、多層配線基板、アクティブマトリックス基板、画像表示装置及び積層構造体の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060821

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070222

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees