KR101018724B1 - 반도체 디바이스의 제조 방법 - Google Patents

Abstract

본 발명의 과제는, 포토레지스트 공정을 양호하게 관리하고, 반도체 디바이스의 제조 효율을 향상시키는 것에 있다. 본 발명에 관한 반도체 측정 장치는, 반도체 기판 상에 포토레지스트막을 형성하는 스텝과, 프로세스 평가용의 소정 패턴이 형성된 마스크를 사용하여, 숏(shot)마다 상이한 노광 조건에 따라 포토레지스트막을 노광하는 스텝과, 상기 포토레지스트막을 소정 조건으로 현상하여 상기 반도체 기판 상에 포토레지스트 구조체를 형성하는 스텝과, 상기 포토레지스트 구조체가 형성된 상기 반도체 기판의 표면에 전자빔을 조사(照射)하는 스텝과, 상기 전자빔의 조사에 따라 상기 반도체 기판에 발생하는 기판 전류를 측정하는 스텝과, 상기 기판 전류의 파형으로부터 프로세스 윈도우(window)를 산출하는 스텝을 포함하는 것을 특징으로 한다.

반도체 디바이스, 반도체 측정 장치, 포토레지스트막, 프로세스 윈도우

Description

반도체 디바이스의 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}

본 발명은, 반도체 디바이스의 제조 방법에 관한 것이며, 특히 전자빔을 이용하여 포토레지스트 공정의 최적화를 행하는데 바람직한 방법에 관한 것이다.

반도체 디바이스는 미세 가공 프로세스를 이용하여 제조되고 있다. 이 미세 가공 프로세스는, 실리콘 기판(웨이퍼) 상에 도포된 감광성 수지인 포토레지스트에, CAD 데이터, 또는 마스크 상에 형성된 미세 구조 패턴을 전사(轉寫)하기 위한 노광 공정을 포함하고 있다. 이 노광 공정은, 사진의 원리를 이용한 미세 가공 기술이며, 다음의 공정으로 이루어진다.

제1 공정: 실리콘 기판 상에 포토레지스트를 균일하게 도포하여 건조시킨다.

제2 공정: 미세 구조의 형상에 대응한 패턴이 형성된 마스크를 통해 실리콘 기판 상의 포토레지스트에 광을 조사(照射)한다.

제3 공정: 포토레지스트를 현상하고, 그 미감광 부분과 감광 부분을 분리한다.

제4 공정: 현상된 포토레지스트의 형상을 고정시키기 위해, 이것을 고온으로 구워 굳혀 포토레지스트 구조체를 완성한다.

여기서, 노광 공정에는, 노광 조건으로서, 포커스 및 노광량(도스)이라는 2개의 중요한 프로세스 파라미터가 존재한다. 이들 포커스와 노광량이 적절하면, 노광 공정의 종료 후에 의도한 바와 같은 정확한 포토레지스트 구조체를 얻을 수 있다. 그러나, 포커스가 전후로 어긋나면, 포토레지스트 구조체의 형상에 샤프함이 없어져, 목표로 하는 마스크 치수에 대하여 오차가 생긴다. 또한, 포지티브 레지스트의 경우는, 노광량이 적으면 포토레지스트 구조체가 굵게 남고, 반대로 노광량이 많으면, 포토레지스트 구조체는 가늘어져, 포토레지스트 구조체의 일부가 현상 후에 보다 결손될 우려가 있다. 이와 같은 경우, 의도한 바와 같은 포토레지스트 구조체를 얻을 수 없기 때문에, 실리콘 기판 상에 형성되는 미세 구조의 문제의 원인으로 된다.

따라서, 노광 공정에서는, 포커스와 노광량의 양쪽을 최적화하는 것이 중요하다. 즉, 노광 공정의 최적화란, 원하는 디바이스 구조를 얻을 수 있도록, 포커스와 노광량의 2개의 파라미터를 맞추는 것이다. 또한, 노광 공정에서의 처리 결과는, 노광 공정에 사용하는 장치의 상태에 따라서도 변동되므로, 장치의 상태가 다소 변동되어도 원하는 처리 결과가 안정적으로 얻어지는 확고한 노광 조건(프로세스 윈도우)을 구하는 것이 실용상 중요하다.

그런데, 종래, 실리콘 기판 상에 형성되는 미세 구조는 기하학적으로 단순한 형상이며, 따라서, 노광 공정에 의해 전사되는 구조도 기하학적으로 단순한 형상이었다. 예를 들면, 전기의 도통을 취하기 위한 컨택트 홀이나 비어 홀은 단순한 원형이며, 트랜지스터의 게이트는 직사각형이었다.

또한, 프로세스를 평가할 때 측정 대상이 되는 미세 구조의 기하학적 형상의 종류는 몇개 안되는 종류로 한정되어 있고, 그 특징량의 측정 대상은 소량이었다. 예를 들면, 나노미터(nm) 수준의 치수 계측이 가능한 CDSEM(Critical Dimension Scanning Electron Microscope)를 사용하여 노광 공정 후에 웨이퍼 상에 형성된 홀 등의 미세 구조의 표면 치수를 몇 개인지 계측하고, 그 값이 원하는 범위에 들어가 있는지 여부를 조사함으로써, 최적의 노광 조건을 정할 수 있었다. 전술한 CDSEM란, 가속(加速)한 수속 전자빔을 측정 대상에 조사하여 튀어오르는 전자의 양을 검출함으로써 미세 구조의 화상을 얻는 장치이다.

그러나, 최근, 반도체 기술의 미세화가 진행되어, 최소 사이즈가 O.1 미크론 이하로 되면, 종래에는 없는 새로운 구조가 점차 도입되어 왔다. 그 대표적인 구조 중 하나가 다마신(damascene) 구조이며, 이 구조는, 종래의 홀 구조 상에 배선용의 홈이 형성되어 있다.

또한, 노광 기술을 지원할 목적으로 OPC(Optical Proximity Correction)라는 보정 기술이 도입되어 있다. 이 보정 기술은, 광의 간섭 효과를 이용하여 파장 이하의 미세 구조 패턴을 형성하여, 원하는 미세 구조를 정확하게 실현하기 위해, 본래의 구조에는 없는 특수한 형상의 미세 구조를 새롭게 가하는 기술이며, 그 특수한 형상의 미세 구조로서, 스캐터링 바, 세리프(serif), 햄머 헤드 등이 있다.

노광 공정에 있어서, 전술한 바와 같은 OPC용의 특수한 부가 구조가 이용되게 되면, 본래 실현하려는 구조도 부가적인 구조의 영향을 받게 되어, 측정 대상의 종류가 증가한다.

그러나, 일반적으로는 이들 중 프로세스로서 가장 실현 곤란한 구조를 간단하게 판단하는 것은 곤란하므로, 측정점의 수를 줄이기 위해 대표점을 선택할 수 없으므로, 복잡한 형상 그 자체가 정확하게 형성되었는지 여부를 모든 위치에서 검사하여, 그 결과를 근거로 하여 프로세스 윈도우를 결정하는 것이 행해지게 되었다.

이를 위한 검사 장치로서, 테스트 패턴이 아니라, 실제의 디바이스를 제작하고, 그 모든 표면 구조를 고속 검사하는 장치가 사용되고 있다.

또한, 노광 장치의 1시간당의 실리콘 기판의 처리 매수는 60매 또는 120매이며, 노광 장치는 고속의 처리 능력을 가지지만, 반도체 양산 공장에서는, 생산 능력을 더욱 향상시키기 위해 복수대의 노광 장치가 설치되어 있다. 각각의 노광 장치의 특성은 동일하게 되도록 설계 및 관리되고 있지만, 렌즈나 기계적인 고체차(固體差)가 있으므로 노광 장치에 의해 특성차가 생기는 것은 피할 수 없다. 또한, 레지스트 재료의 특성 변동도 가해지므로, 미리 이상적인 조건 하에서 설정된 노광 조건이, 반드시 양산 공장에 있어서도 최적의 조건으로 되는 것에 한정되지 않는다.

즉, 양산 공장에 있어서의 노광 결과는, 단순하게 포커스와 노광량의 2개의 파라미터에 의해 일의적으로 결정되지 않고, 장치에 따라 상기 파라미터의 값의 최적값이 변화한다. 그러므로, 노광 조건을 최적화하기 위해서는 모든 노광 장치의 노광 결과를 검사할 필요가 있어, 매우 많은 시간을 필요로 하고 있다.

여기서, 반도체 제조 공정에서의 포토레지스트에 대한 중요한 특성을 설명한 다.

포토레지스트는, 후의 공정의 화학 프로세스에 대하여 내성(耐性)이 있으므로, 포토레지스트로 덮힌 개소는 화학반응이 일어나지 않기 때문에, 실제로 포토레지스트에 의해 화학반응으로부터 보호되는 영역은, 포토레지스트의 표면 형상(상면 형상)에 의해 결정되지 않고, 보호 대상의 베이스부와 접하는 저면 부분의 형상으로 결정된다. 따라서, 베이스부와 접하는 포토레지스트의 저면 부분의 형상을 파악하고, 이것을 제어하는 것이 가장 중요해진다.

이하에, 도 13 내지 도 16을 참조하여 레지스트의 저면 형상의 중요성을 구체적으로 설명한다.

도 13a, 13b 및 도 14a, 14b는, 실리콘 기판(133) 상에 형성된 게이트 재료(131)를 에칭 가공할 때, 포토레지스트(132)의 형상이 에칭 처리에 미치는 영향을 설명하기 위한 도면이다.

여기서, 도 13a는, 포토레지스트(132)가 양호하게 형성되어 있는 상태를 나타내고, 노광 조건이 적절한 경우를 나타내고 있다. 노광 조건이 적절한 경우에는 레지스트(132)의 측면 형상이 수직형으로 형성된다. 이에 대하여, 도 13b는, 노광 조건이 부적절한 경우의 포토레지스트(132)의 형상을 나타내고 있다. 이 경우, 레지스트(132)의 상면 형상은 도 13a와 대략 같지만, 스커트부를 가지고 있으므로 저면 형상은 전혀 상이하게 되어 있다.

도 14a 및 도 14b는, 전술한 도 13a 및 도 13b에 나타낸 각 포토레지스트(132)를 마스크로 하여 게이트 재료(131)를 에칭하여 얻어지는 단면 구조를 각각 나타낸다. 전술한 도 13a에 나타낸 적절한 형상을 가지는 포토레지스트(132)에 의하면, 도 14a에 나타낸 바와 같이, 게이트 재료(131)가 양호하게 에칭되어 원하는 게이트 형상을 얻을 수 있다.

이에 대하여, 전술한 도 13b에 나타낸 바와 같이 부적합한 형상을 가지는 포토레지스트(132)에 의하면, 도 14b에 나타낸 바와 같이, 레지스트(132)의 스커트부의 영역에서 게이트 재료(131)의 에칭량이 부족하므로, 게이트 재료(131)도 스커트부를 뺀 형상으로 되어, 게이트 배선 사이의 숏(shot)이라는 문제가 생긴다.

이와 같이, 만일 포토레지스트의 표면 형상이 균일하게 관리되고 있었다고 해도, 포토레지스트 저면의 형상이 관리되지 않는 이상 노광 공정을 완전하게 관리할 수는 없다.

도 15a, 15b 및 도 16a, 16b는, 실리콘 기판(154) 상에 형성된 산화막(151)과 하드 마스크(152)를 에칭 가공하여 홀을 형성할 때, 포토레지스트(153)의 형상이 에칭 처리에 미치는 영향을 설명하기 위한 도면이다.

여기서, 도 15a는, 포토레지스트(153)가 양호하게 형성되어 있는 상태를 나타내고, 노광 조건이 적절한 경우를 나타내고 있다. 이에 대하여, 도 15b는 노광 조건이 부적합한 경우를 나타내고, 레지스트(153)가 스커트부를 뺀 형상을 이루고 있다.

도 16a 및 도 16b는, 전술한 도 15a 및 도 15b에 나타낸 각 포토레지스트(153)를 마스크로 하여 산화막(151)과 하드 마스크(152)를 에칭하여 얻어지는 단면 구조를 각각 나타낸다. 이 예로부터도 이해할 수 있는 바와 같이, 전술한 도 15a에 나타낸 적절한 형상을 가지는 포토레지스트(153)에 의하면, 도 16a에 나타낸 바와 같이, 산화막(151)이 홀(H16A)의 바닥까지 균일하게 에칭되어 원하는 홀 형상을 얻을 수 있다.

이에 대하여, 전술한 도 15b에 나타낸 부적합한 형상을 가지는 포토레지스트(153)에 의하면, 하드 마스크(152)와의 계면에 레지스트(153)의 일부가 남아 있으므로, 산화막(151)의 에칭 속도가 불균일하게 된다. 그러므로, 도 16b에 나타낸 바와 같이, 산화막(151)에 형성되는 홀(H16B)의 사이즈가 작아지는 문제나, 홀이 베이스부의 실리콘 기판(154)에 도달하지 않게 되는 문제가 일어나 도통 불량 등의 문제가 생긴다.

또한, 홀이 실리콘 기판(154)에 도달했다고 해도, 노광 조건에 따라 그 저면의 형상이 불균일해지는 경우(에지가 거칠어짐(roughness)가 있다.

도 17은 노광 조건이 홀의 저면 형상에 미치는 영향의 예를 나타낸다. 우량품의 경우, 즉 노광 조건이 최적화되어 있는 경우, 도 17a에 나타낸 바와 같이, 홀의 저면 형상은, 마스크 상의 패턴에 대응하는 형상 A를 이룬다. 이에 대하여, 노광 조건이 최적화되어 있지 않은 경우에는, 도 17b에 나타낸 바와 같이 타원 형상 B를 이루는 경우나, 도 17c에 나타낸 바와 같이, 불균일한 형상 C를 이루는 경우가 있다. 전술한 바와 같이, 종래는 이들 저면 구조 및 그 미세 구조를 관리할 수 없었다.

현재까지, 포토레지스트의 노광 공정을 최적화하는 방법으로서 다음과 같은 기술이 알려져 있다.

제1 기술로서, CDSEM로부터 얻어지는 파형을 처리하여 레지스트 구조체의 3차원 구조를 추정하는 방법이 알려져 있다(특허 문헌 1 참조). 그러나, 최근의 연구 결과를 보면, 2차 전자 파형은, 레지스트 구조체의 표면 형상만을 반영하고, 진짜 저면 형상을 반영하지 않는 것으로 밝혀지고 있다. 따라서, 전술한 이유로부터 노광 공정의 최적화는 곤란하였다.

제2 기술로서, 노광 공정에 의해 얻어진 레지스트 구조체에 전자빔을 조사하여 2차 전자 파형을 취득하고, 기준으로 되는 2차 전자 파형과 비교하여 프로세스 결과의 유사도를 평가하고, 프로세스 결과의 양호 또는 불량을 판정하는 방법이 알려져 있다(특허 문헌 2 참조). 그러나, 전술한 이유로부터, 이 방법을 이용해도 기준 상태의 정의 그 자체가 정확하지 않기 때문에, 노광 공정의 최적화에는 불충분하였다.

제3 기술로서, 도 18의 플로차트에 나타낸 방법이 알려져 있다(특허 문헌 3 참조). 즉, 1개의 웨이퍼에 레지스트를 도포하고(스텝 S181), 각종의 패턴을 형성한 테스트 마스크를 사용하여 상기 웨이퍼 내에서 노광 조건을 바꾸어 노광하고(스텝 S182), 이 웨이퍼를 현상하여 건조하고(스텝 S183), 그리고, CDSEM에 의한 표면 치수 측정(스텝 S184)과, 결함 검사 장치에 의한 표면 패턴의 체크(스텝 S185)를 행하고, 이들 결과로부터 프로세스 윈도우(process window)를 구하고(스텝 S186), 이로써, 노광 공정의 최적화를 도모한다. 그러나, 이 종래 기술에 의하면, 결함 검사 장치는, 광 또는 2차 전자를 사용하여 형상의 측정을 행하므로, 원리적으로 레지스트의 표면 형상 밖에 측정할 수 없다. 그러므로, 이 방법을 이용해도 포토 레지스트 구조체의 진짜 저면 형상에 관한 정보는 얻을 수 없다.

특허 문헌 1: 일본 특허출원 공개번호 2005-64023호 공보

특허 문헌 2: 일본 특허출원 공개번호 1999-345754호 공보

특허 문헌 3: 일본 특허출원 공개번호 2005-236060호 공보

전술한 바와 같이, 프로세스를 최적화하기 위해 가장 중요한 포토레지스트 구조체의 저면 형상을 파악하고, 이것을 적절히 제어할 수 없는 문제가 있었다. 구체적으로는, 포토레지스트 공정의 평가에 있어서, 레지스트막 표면의 관리만으로는 불충분하고, 레지스트막의 입체 구조, 특히 저면 구조를 관리할 필요가 있다. 특히, 프로세스 불균일의 원인이 되는 매우 얇은 레지스트 잔사나 테일링(tailing), 또는 레지스트 경사각의 제어도 행할 필요가 있다.

또한, 노광 공정에서는, 포커스가 정상으로 간주할 수 있는 범위를 결정하는 것이 중요하지만, 노광 조건을 최적화하는 것이 곤란한 문제가 있었다. 홀의 경우를 예로 들어 설명하면, 포커스가 전후로 어긋나면, 그에 따라 홀 표면의 직경이 변화하지만, 포커스 어긋남의 방향에 관계없이, 어긋남의 절대량에 비례하여 직경이 변화하는 성질이 있다. 그러나, 종래 기술에서는 홀 표면 형상의 변화만을 측정하고 있었으므로, 포커스가 변동되었을 때, 포커스가 플러스 또는 마이너스 중 어느 쪽으로 변화된 것인지 판단할 수 없었다. 그러므로, 측정된 값을 사용하여 다음에 행해지는 노광의 노광 장치를 적절한 포커스의 설정값으로 제어할 수 없었다.

또한, 노광 공정은 재처리가 가능한 공정이며, 실패한 것으로 판명된 경우에 는 레지스트를 박리하여 노광 공정을 재차 행할 수 있다. 그래서, 1회째의 노광 조건을 기준으로 하여 2회째의 노광 조건을 수정하는 것이 일반적으로 행해진다. 그러나, 전술한 바와 같이, 종래의 표면 형상만을 관찰하는 방법에서는, 노광량의 과부족은 파악할 수 있지만, 포커스가 플러스/마이너스 중 어느 쪽 방향으로 어긋나 있는지를 판단하지 못하여, 포커스에 관하여는 노광 조건을 최적화할 수 없는 큰 문제가 있었다.

그 외에도, 종래는, 패턴을 대규모로 검사할 필요가 있으므로 많은 시간을 필요로 하여, 검사시에 조사되는 전자빔이나 광에 의해 검사 대상에 손상을 주는 문제도 있었다.

본 발명은 상기 사정을 고려하여 행해진 것이며, 그 목적은, 포토레지스트 공정을 양호하게 관리하여, 반도체 디바이스의 제조 효율을 향상시키는데 있다.

상기한 과제를 해결하기 위해, 본 발명에 관한 반도체 디바이스의 제조 방법은, 반도체 기판 상에 포토레지스트막을 형성하는 스텝과, 프로세스 평가용의 소정 패턴이 형성된 마스크를 사용하여, 숏마다 상이한 노광 조건에 따라 포토레지스트막을 노광하는 스텝과, 포토레지스트막을 소정 조건으로 현상하여 반도체 기판 상에 포토레지스트 구조체를 형성하는 스텝과, 포토레지스트 구조체가 형성된 반도체 기판의 표면에 전자빔을 조사하는 스텝과, 전자빔의 조사에 따라 반도체 기판에 발생하는 기판 전류를 측정하는 스텝과, 기판 전류의 파형으로부터 프로세스 윈도우를 산출하는 스텝을 포함한다.

반도체 디바이스의 제조 방법에 있어서, 반도체 기판 상에 포토레지스트 구조체를 형성하는 스텝과, 포토레지스트 구조체가 형성된 반도체 기판의 표면에 전자빔을 조사하는 스텝과, 전자빔의 조사에 따라 반도체 기판에 발생하는 기판 전류를 측정하는 스텝과, 기판 전류의 파형으로부터 얻어지는 프로세스 평가값과 프로세스 윈도우를 비교하는 스텝과, 비교의 결과로부터 노광 공정의 양호 또는 불량을 판정하는 스텝을 포함한다.

반도체 디바이스의 제조 방법에 있어서, 반도체 기판 상에 포토레지스트막을 형성하는 스텝과, 프로세스 평가용의 소정 패턴이 형성된 마스크를 사용하여, 숏마다 상이한 노광 조건에 따라 포토레지스트막을 노광하는 스텝과, 포토레지스트막을 소정 조건으로 현상하여 반도체 기판 상에 포토레지스트 구조체를 형성하는 스텝과, 포토레지스트 구조체가 형성된 반도체 기판의 표면에 전자빔을 조사하는 스텝과, 전자빔의 조사에 따라 반도체 기판에 발생하는 기판 전류와, 2차 전자 또는 반사 전자를 측정하는 스텝과, 기판 전류의 파형과 2차 전자 또는 반사 전자의 파형으로부터 프로세스 윈도우를 산출하는 스텝을 포함한다.

반도체 디바이스의 제조 방법에 있어서, 반도체 기판 상에 포토레지스트 구조체를 형성하는 스텝과, 포토레지스트 구조체가 형성된 반도체 기판의 표면에 전자빔을 조사하는 스텝과, 전자빔의 조사에 따라 반도체 기판에 발생하는 기판 전류와, 2차 전자 또는 반사 전자를 측정하는 스텝과, 기판 전류의 파형과 2차 전자 또는 반사 전자의 파형으로부터 얻어지는 평가값과 프로세스 윈도우를 비교하는 스텝과, 비교의 결과로부터 노광 공정의 양호 또는 불량을 판정하는 스텝을 포함한다.

반도체 디바이스의 제조 방법에 있어서, 파형과 기준 파형을 비교하여, 노광 공정의 양호 또는 불량을 판정하는 것을 특징으로 한다.

반도체 디바이스의 제조 방법에 있어서, 파형으로부터 포토레지스트 구조체의 특징량을 추출하는 스텝을 추가로 포함하는 것을 특징으로 한다.

반도체 디바이스의 제조 방법에 있어서, 노광 공정이 불량인 것으로 판정된 경우에, 노광 공정을 재차 행하는 것을 특징으로 한다.

반도체 디바이스의 제조 방법에 있어서, 노광 공정의 노광 조건 또는 판정 결과를, 컴퓨터 화면, 용지, 파일 중 어딘가에 출력하는 스텝을 포함하는 것을 특징으로 한다.

반도체 디바이스의 제조 방법에 있어서, 숏마다 노광 조건을 변경하여 제1 반도체 기판 상에 제작된 제1 패턴을 가지는 포토레지스트 구조체에 전자빔을 조사하여, 제1 반도체 기판에 발생하는 제1 기판 전류를 측정하고, 제1 기판 전류의 파형과 노광 조건을 대응시켜 데이터 베이스에 기록하는 스텝과, 노광 공정을 거쳐 제2 반도체 기판 상에 제작된 제2 패턴을 가지는 포토레지스트 구조체에 전자빔을 조사하여, 제2 반도체 기판에 발생하는 제2 기판 전류를 측정하는 스텝과, 제2 패턴으로부터 얻어진 제2 기판 전류의 파형을 데이터 베이스에 기록된 제1 기판 전류의 파형과 비교하여, 파형의 일치하는 제1 기판 전류의 파형에 대응한 노광 조건을 매칭 출력으로서 얻는 스텝과, 매칭 출력으로부터 노광량과 포커스량을 계산하는 스텝을 포함한다.

반도체 디바이스의 제조 방법에 있어서, 계산된 노광량 및 포커스량과 기준 프로세스 조건을 비교하는 스텝과, 노광량 및 포커스량과 기준 프로세스 조건과의 차이를 얻는 스텝과, 노광 장치의 초기 설정값을 차이분만큼 변경하는 스텝을 포함하는 것을 특징으로 한다.

반도체 디바이스의 제조 방법에 있어서, 제2 패턴으로부터 얻어진 기판 전류의 파형으로부터 포토레지스트 구조체의 특징량을 얻는 스텝과, 특징량과 기준 프로세스 조건을 비교하여 특징량과 기준 프로세스 조건과의 차이를 얻는 스텝과, 노광 장치의 설정값을 차이분만큼 변경하는 스텝을 포함하는 것을 특징으로 한다.

반도체 디바이스의 제조 방법에 있어서, 노광 공정에 의해 형성되는 포토레지스트 구조체가, 게이트 구조의 패턴과 홀 구조의 패턴을 구비하고 있는 것을 특징으로 한다.

반도체 디바이스의 제조 방법에 있어서, 2차 전자 파형 및 반사 전자 파형을 반도체 기판 상의 포토레지스트 구조체로부터 취득하여, 2차 전자 파형 및 반사 전자 파형과 기판 전류 파형의 양쪽으로부터 평가값을 결정하는 것을 특징으로 한다.

반도체 디바이스의 제조 방법에 있어서, 측정 대상에 도전성 막을 형성한 후에 레지스트를 도포하여 측정에 제공하는 것을 특징으로 한다.

본 발명에 의하면, 포토레지스트 공정을 양호하게 관리하여, 반도체 디바이스의 제조 효율을 향상시킬 수 있다.

도 1은 본 발명의 실시예에 관한 반도체 디바이스의 제조 방법을 실시하기 위해 사용하는 반도체 디바이스 측정 장치의 블록도이다.

도 2는 본 실시예에 관한 반도체 측정 장치에서의 전자빔의 주사 좌표와 기판 전류 및 2차 전자의 강도와의 관계를 나타낸 도면이다.

도 3은 본 실시예에 관한 반도체 측정 장치에서의 전자빔의 조사 시간과 기판 전류 및 2차 전자의 강도와의 관계를 나타낸 도면이다.

도 4는 본 발명의 실시예에 관한 반도체 디바이스의 제조 방법의 프로세스 윈도우 설정 방법의 수순을 나타낸 플로차트이다.

도 5는 본 실시예에 관한 반도체 디바이스의 제조 방법에 있어서의 프로세스 조건을 결정하기 위해 노광 조건을 설명하기 위한 도면이다.

도 6은 본 실시예에 관한 반도체 디바이스의 제조 방법에 있어서의 프로세스 조건을 결정하기 위한 패턴의 배치예를 나타낸 도면이다.

도 7은 홀이 드문드문 배치된 경우의 포커스량과 홀 형상과의 관계를 나타낸 도면이다.

도 8은 홀이 조밀하게 배치된 경우의 포커스량과 홀 형상과의 관계를 나타낸 도면이다.

도 9는 포커스량과 레지스트의 홀 사이즈와의 관계를 나타낸 도면이다.

도 10은 본 발명의 실시예에 관한 반도체 디바이스의 제조 방법의 포토레지스트 구조체의 관리 방법의 수순을 나타낸 플로차트이다.

도 11은 본 실시예에 관한 반도체 디바이스의 제조 방법에 있어서의 노광 조건을 결정하기 위해 사용되는 데이터 베이스의 구성을 나타낸 도면이다.

도 12는 본 실시예에 관한 반도체 디바이스의 제조 방법에 있어서의 프로세스 마진과 우량품과의 관계를 나타낸 도면이다.

도 13a는 게이트 재료를 가공하는 경우의 레지스트의 형성예(적절한 노광 조건)를 나타낸 도면이다.

도 13b는 게이트 재료를 가공하는 경우의 레지스트의 형성예(부적합한 노광 조건)를 나타낸 도면이다.

도 14a는 적절한 노광 조건으로 형성된 레지스트를 사용하여 가공된 게이트 재료를 나타낸 도면이다.

도 14b는 부적합한 노광 조건으로 형성된 레지스트를 사용하여 가공된 게이트 재료를 나타낸 도면이다.

도 15a는 산화막에 컨택트 홀을 형성하는 경우의 레지스트의 형성예(적절한 노광 조건)를 나타낸 도면이다.

도 15b는 산화막에 컨택트 홀을 형성하는 경우의 레지스트의 형성예(부적합한 노광 조건)를 나타낸 도면이다.

도 16a는 적절한 노광 조건으로 형성된 레지스트를 사용하여 산화막에 형성된 컨택트 홀을 나타낸 도면이다.

도 16b는 부적합한 노광 조건으로 형성된 레지스트를 사용하여 산화막에 형성된 컨택트 홀을 나타낸 도면이다.

도 17은 레지스트에 형성된 홀의 저면 형상을 나타낸 도면이다.

도 18은 종래 기술에 관한 노광 조건 결정 방법의 수순을 나타낸 플로차트이 다.

(10) 전자총

(11) 전자빔원

(12) 렌즈

(13) 어퍼쳐

(14) 편향 장치

(15) 대물 렌즈

(20) 진공 챔버

(21) XY 테이지

(22) 트레이

(23) 반도체 기판

(24) 2차 전자 검출기

(30) 전류 측정 장치

(40) 고압 전원

(100) 시켄스 제어장치

(110) 포커스 제어 장치

(120) 2차 전자 화상 파형 기록 장치

(130) 기판 전류 화상 파형 기록 장치

(140) 패턴 매칭 엔진

(150) 파형 처리 장치

(160) 표시 장치

(170) 데이터 베이스 장치

이하, 도면을 참조하여 본 발명의 일실시예에 대하여 설명한다.

도 1은 본 발명에 관한 반도체 디바이스의 제조 방법을 실시하기 위해 사용하는 반도체 측정 장치이다. 이 반도체 측정 장치는, 측정 대상물(시료)인 반도체 기판(23)에 전자빔(EB)를 조사하고, 상기 전자빔(EB)에 의해 유기된 기판 전류를 측정하고, 상기 기판 전류로부터 상기 반도체 기판(23)에 형성된 홀 등의 미세 구조의 평가값을 얻는 것을 기본 원리로 하고 있다.

도 1에 나타낸 바와 같이, 측정 대상물(시료)인 반도체 기판(23)을 수용하는 진공 챔버(20)의 상부에는, 전자빔(EB)를 발생하는 전자총(10)이 장착되어 있다. 전자총(10)은 전자빔원(11)을 구비하고, 이 전자빔원(11)에는 고압 전원(40)이 접속되어 있다. 전자총(10)의 내부에는, 상기 전자빔원(11)으로부터의 전자흐름의 방출 방향을 따라 렌즈(12), 어퍼쳐(13), 편향 장치(14), 대물 렌즈(15)가 상기 순서로 배치되어 있다. 또한, 전자빔(EB)의 에너지, 전류량, 포커스 상태도 임의로 제어 가능하게 되어 있다.

진공 챔버(20)의 내부에는, 반도체 기판(23)을 지지하기 위한 XY 스테이지(21)와, 이 XY 스테이지(21) 상에 고정된 트레이(22)가 수용되고, 트레이(22) 상에는 반도체 기판(23)이 탑재되어 있다. 상기 전자총(10)으로부터 방출되는 전자빔(EB)의 조사 방향은, 트레이(22) 상에 탑재된 반도체 기판(23)의 표면을 향하고 있고, XY 스테이지(21)에 의해 트레이(22)의 위치를 이동시킴으로써, 반도체 기판(23)에 대한 전자빔(EB)의 조사 위치를 조정하는 것이 가능하게 되어 있다. 필요에 따라 Z 스테이지를 가져도 상관없다.

또한, 진공 챔버(20) 내부에는, 전자빔(EB)의 조사에 따라 반도체 기판(23)의 표면으로부터 방출되는 2차 전자를 검출하기 위한 2차 전자 검출기(24) 또는 도시하지 않은 반사 전자 검출기가 설치되어 있다. 그 밖에, 진공 챔버(20) 내부에는, 반도체 기판(23)에 바이어스 전압을 인가하기 위한 도시하지 않은 전극이 설치되고, 이 전극에 바이어스 전압을 공급하는 전압 인가 장치는 진공 챔버(20) 외부에 설치되어 있다. 진공 챔버(20)의 내부의 진공도는, 예를 들면 10의 마이너스 6승[torr] 정도로 유지된다.

여기서, 전자총(10)으로부터 조사된 전자빔(EB)를 나노미터(nm) 수준의 위치 정밀도로 반도체 기판 표면의 측정 대상에 조사하기 위해, 고정된 전자빔(EB)의 조사축에 대하여 상대적으로 반도체 기판(23)의 위치를 XY 스테이지(21)에 의해 이동시키도록 되어 있다. XY 스테이지(21)의 구동 장치로서는 펄스 모터, 리니어 모터나 초음파 모터 또는 압전(壓電) 소자 등이 이용된다. 레이저 측장기(測長器)나 레이저 스케일 등, 고정밀도 위치 측정 기술을 병용함으로써, XY 스테이지(21) 상에 탑재된 반도체 기판(23)의 위치 정밀도는 수 nm 정도까지 제어된다. 또한, 시료로부터 대물 렌즈까지의 거리 변화에 따라 전자빔(EB)의 포커스 높이를 바꾸기 위해, 전자빔 조사 위치의 높이를 측정하기 위한 장치나, 또는 반대로 높이를 일정하게 하기 위해 Z 축에 따라 반도체 기판(23)을 이동할 수 있는 스테이지를 사용하 는 것도 있다.

트레이(22)에는 전류 측정 장치(30)가 접속되어 있고, 반도체 기판(23)에 유기된 기판 전류가 트레이(22)를 통하여 전류 측정 장치(30)에 의해 측정되도록 되어 있다. 전류 측정 장치(30)는, 측정한 기판 전류값을 디지털 신호로 변환하는 A/D 변환기를 구비하고 있으며, 측정값을 디지털 데이터로서 출력한다. 데이터는 모두 데이터 베이스에 축적된다.

또한, 본 반도체 측정 장치는, 시켄스 제어 장치(10O), 포커스 제어 장치(110), 2차 전자 화상 파형 기록 장치(120), 기판 전류 화상 파형 기록 장치(130), 패턴 매칭 엔진(140), 파형 처리 장치(150), 표시 장치(160), 데이터 베이스 장치(170)를 구비하고, 이들은, 컴퓨터 등의 정보 처리 장치(CPU, 메모리, 디스크, DSP 등) 상에 구축되어 있다.

이 중, 시켄스 제어 장치(100)는, 측정 대상 웨이퍼를 반송하거나, 기판 전류의 측정시에 전자빔(EB)가 반도체 기판(23)의 표면을 주사하도록 편향 장치(14)를 제어하는 동시에, 반도체 기판(23)에 대한 전자빔(EB)의 조사 위치를 설정할 때 전자빔(EB)의 조사 위치를 고정밀도로 조정하기 위한 패턴 매칭에 관한 제어를 담당하는 것이다.

여기서, 패턴 매칭에 대하여 보충 설명하면, 반도체 기판 상에 형성된 홀 등의 패턴의 위치는, 동일 롯트라도 반도체 기판마다 약간 상이하다. 이것을 조정하기 위해, XY 스테이지(21)에 의한 위치맞춤과 병용하여, 반도체 기판마다 실제의 패턴과 기준 패턴을 비교하는 패턴 매칭을 실시하고, 실제의 패턴과 기준 패턴이 일치하도록 전자빔(EB)의 조사 위치를 시프트한다. 이로써, 반도체 기판마다 수 nm의 정밀도로 전자빔의 조사 위치를 정확하게 조정한다.

포커스 제어 장치(110)는, 대물 렌즈(15)의 포커스 위치를 제어하는 것이며, 측정시에 대물 렌즈(15)의 포커스 위치를 제어함으로써 전자빔(EB)의 포커스량을 제어하고, 이 전자빔(EB)의 끝부분을 원하는 사이즈 및 형상으로 설정하기 위한 것이다. 전자빔(EB)의 포커스량[대물 렌즈(15)의 포커스 위치]을 설정하는 방법으로서는, 웨이퍼 표면으로부터의 거리를 광학적 또는 전기적으로 구하여, 그 거리를 기초로 포커스량을 설정하는 방법, 전자빔을 주사하여 얻어진 화상이 가장 선명하게 되는 상태, 또는 2차 전자의 콘트라스트가 최대로 되는 상태로부터 포커스량을 설정하는 방법, 전자빔을 조사했을 때의 기판 전류값에 의해 얻어지는 화상이 가장 선명하게 되는 상태, 또는 기판 전류 콘트라스트가 최대로 되는 상태로부터 포커스량을 설정하는 방법 등을 이용할 수 있다. 레이저 광학적, 정전 용량적으로 구할 수도 있다.

2차 전자 화상 파형 기록 장치(120)는, 2차 전자 검출기(24)에 의해 검출된 2차 전자에 의해 형성되는 화상을 기록하는 것이다. 기판 전류 화상 파형 기록 장치(130)는, 전류 측정 장치(30)에 의해 측정된 기판 전류에 의해 형성되는 화상을 기억하는 것이다.

패턴 매칭 엔진(140)은, 실제의 패턴과 기준 패턴을 비교하는 것이다. 파형 처리 장치(150)는, 상기 기판 전류 파형을 파형 정형하여 불필요한 노이즈 성분을 제거하고, 파형의 평가값(홀 직경 등)을 연산하는 것이다. 표시 장치(160)는, 평 가값을 표시하는 것이다. 데이터 베이스 장치(170)는, 파형 처리 장치(150)에 의해 연산된 상기 평가값을 데이터 베이스화하여 저장하는 것이다.

다음에, 본 반도체 측정 장치의 동작을 설명한다.

먼저, 전자빔(EB)에 의해 반도체 기판(23)의 표면 상의 소정 영역을 2차원 주사한다. 측정 시에, 홀 바닥이나 구조물의 하부 형상을 정확하게 측정하기 위해서는, 측정 대상에 조사되는 전자빔 축이 측정 대상 표면에 대하여 일정한 거리와 일정한 입사 각도로 유지되어 있을 필요가 있다. 이들을 실현하기 위해, 전자빔을 측정 대상에 대하여 평행으로 이동시킬 필요가 있다. 그래서, 이 2차원 주사에서는, 반도체 기판(23)의 표면에 대하여 전자빔(EB)를 수직으로 조사하고, 전자빔(EB)의 선단이 원하는 사이즈로 되도록 대물 렌즈(15)의 포커스 위치를 제어하는 동시에, 편향 장치(14)에 톱니 파형의 제어 전압을 가함으로써 주사를 등간격 또한 일정 속도로 라인형으로 반복하여 행한다. 전자빔 주사에 따라 다른 전자 렌즈를 동시에 동작시켜, 렌즈의 비선형성을 보정하는 것도 행해진다. 이 주사에 의해, 전자빔(EB)가 조사된 반도체 기판(23)의 표면 상의 미소 영역으로부터 2차 전자 및 반사 전자가 생기고, 또 반도체 기판(23)에 기판 전류가 유기된다.

전술한 주사에 의해 반도체 기판(23)에 유기된 기판 전류는, 전류 측정 장치(30)에 의해 측정되고, 필요한 다이나믹 레인지를 가지는 전기 신호로 변환된다. 이 전기 신호는, 신호의 품질이 열화되지 않도록 즉시 샘플링되어, 필요한 분해능을 가지는 디지털 신호로 변환된다. 예를 들면, 이 디지털 신호의 분해능은 16비트이며, 그 샘플링 주파수는 400MHz이다.

이같이 하여 전자빔(EB)의 주사에 의해 얻어진 기판 전류의 측정값은, 홀의 저면 구조에 관한 정보를 포함하고, 좌표(전자빔의 조사 위치) 또는 측정 시간(전자빔(EB)의 조사 시각)의 함수에 따라 표현되는 파형 정보로서, 기판 전류 화상 파형 기록 장치(130)(예를 들면, 메모리, 하드 디스크)에 디지털 기록된다.

한편, 전술한 주사에 의해 반도체 기판(23)의 표면 상의 미소 영역으로부터 발생한 2차 전자는, 2차 전자 검출기(24)에 의해 검출된다. 이 2차 전자의 검출에는 널리 알려진 포토 멀티플라이어나 멀티 채널 플레이트 또는 단순한 전극을 사용하여 직접 2차 전자를 회수해서, 전류 신호로 만드는 방법이 있다. 여기서, 중요한 것은, 2차 전자 검출 장치(24)에 의해 검출되는 2차 전자의 양이 실제로 발생하는 2차 전자의 양에 비례하는 관계를 얻을 수 있는 경우이며, 본 실시예에서는, 2차 전자 검출기(24)의 출력값은, 입력한 전자수에 정확하게 비례하도록 설정된다. 이로써, 작은 신호 영역으로부터 큰 신호 영역에 이를 때까지 2차 전자를 직선적으로 검출한다.

이에 대하여, 통상의 SEM에서는, 2차 전자를 2치 화상으로서 표현하는 것을 목적으로 하고 있으므로 신호가 있는 경우와 없는 경우에 검출값이 큰 차이를 가지도록 설정되어 있다. 즉, 매우 적은 수의 전자가 검출기에 입력되어 있는 경우는 검출값이 O으로 되고, 어떤 임계값 이상의 전자가 입력되면 큰 검출값을 발생하도록 한 비선형 특성을 가지는 증폭기로 되어 있다.

전술한 주사에 의해 얻어진 2차 전자의 측정값은, 반도체 기판(23)의 표면 구조에 관한 정보를 포함하고, 측정 좌표(전자빔의 조사 위치) 또는 측정 시간(전 자빔(EB)의 조사 시각)의 함수에 의해 표현되는 화상 정보로서, 2차 전자 화상 파형 기록 장치(120)(예를 들면, 메모리, 하드 디스크)에 디지털 기록된다.

또한, 반도체 기판(23)의 표면 상의 미소 영역으로부터 발생한 반사 전자에 대하여는, 도시하지 않은 반사 전자 검출기에 의해 검출되고, 그 검출값으로부터 얻어지는 반사 전자 화상이 도시하지 않은 반사 전자 화상 기록 장치에 디지털 기록된다.

그리고, 2차 전자와 반사 전자는 에너지나 방출 방향의 차이에 의해 구별할 수 있지만, 검출 장치의 종류에 따라서는, 구별하지 않고 함께 취급할 수도 있다. 또한, 2차 전자 검출기(24) 및 반사 전자 검출기(도시하지 않음)의 각각에 대하여는, 복수대 배치해도 되고, 그 경우는 검출기의 대수에 따라 독립적으로 정보를 기록할 수 있는 구성으로 하는 것이 바람직하다. 물론, 2차 전자 검출기(24) 및 반사 전자 검출기(도시하지 않음)의 각각을 1대씩 배치해도 된다.

이상과 같이 하여 측정된 기판 전류의 파형은, 불필요한 노이즈나 고주파 성분을 제거하기 위해, 파형 처리 장치(150)에 의해 파형 정형된다. 상기 파형 처리의 예로서는, 이동 평균 필터 처리, 특정한 주파수를 없애는 파형 처리, 또는 특정한 주파수의 신호만을 인출하는 필터 처리 등이 있다. 이들 파형 정형 처리는 하드웨어로 행해져도 되고, 소프트 웨어로 행해져도 된다.

또한, 파형 처리 장치(15O)는, 파형 정형된 파형의 에지를 에지 추출 알고리즘을 사용하여 추출하고, 에지의 좌표값에 대하여 근사(近似) 함수를 적용함으로써, 파형의 2차원적 형상을 수학적으로 표현한다. 구체적으로는, 전술한 에지의 좌표값에 대하여 예를 들면, 원 또는 타원의 근사 함수 등을 적용하고, 이 근사 함수의 값과 에지의 좌표값과의 오차가 최소로 되도록, 근사 함수를 규정하는 각종의 파라미터를 피팅(fitting)한다. 이로써, 파형의 2차원적 형상이 표현된다.

또한, 파형 처리 장치(150)는, 파라미터가 피팅된 전술한 근사 함수나, 복수개 파형 상호의 계산 결과를 사용하여, 파형의 평가값을 연산한다. 예를 들면, 평가값으로서는, 선폭, 홀의 직경, 홀의 단경, 홀 중심 위치, 홀 경사 각도, 홀 회전 각도, 홀 진원도(眞圓度;roundness), 홀 왜곡량, 에지 거칠어짐 등이 연산된다. 이 파형의 처리에는 기준 파형과의 직접적인 비교도 포함되어 있고, 예를 들면, 파형끼리의 패턴 매칭, 또는 상관 함수를 사용하여 근사도를 평가하는 것 등도 포함된다. 이들 평가값은, 컴퓨터 디스플레이 등의 표시 장치(160)에 수치, 표, 그래프, 도형으로서 표시되고, 또는 데이터 베이스 장치(170)에 디지털 데이터의 파일로서 보관된다. 또한, 도시하지 않은 외부의 프린터를 사용하고, 용지에 프린트하여 출력하는 것도 가능하다.

본 실시예에서는, 전술한 도 1에 나타낸 반도체 측정 장치를 사용하여, 포토레지스트 공정을 관리한다.

도 2는 전자빔(EB)의 조사 좌표의 함수로서, 전술한 전류 측정 장치(30)에 의해 측정되는 기판 전류(Ik)의 강도와 2차 전자 검출기에 의해 검출되는 2차 전자(Ie)의 강도를, 측정 부위에 대응시켜 나타낸 것이다. 이 예에서는, 실리콘 기판(200) 상에 레지스트(201)가 형성되고, 이 레지스트(201)의 일부에 개구부(H)가 형성되어 있다. 이 개구부(H)에는 실리콘 기판(200)의 표면이 노출되어 있다.

개구부(H)를 횡단하도록 하여 전자빔(EB)로 레지스트(201)의 표면을 라인형으로 주사하면 전자빔(EB)가 개구부(H)를 주사했을 때 기판 전류(Ik)가 증가한다. 이것은, 개구부(H)에 있어서 전자빔(EB)가 실리콘 기판(200)에 입사하기 때문이다. 이 때, 실리콘 기판(200)에 전자빔이 입사하는 영역은, 개구부(H)의 저면에 상당하는 영역에 한정된다. 따라서, 이 기판 전류(Ik)의 파형으로부터, 개구부(H)의 저면 형상을 파악하는 것이 가능하게 된다. 이 개구부(H)의 저면 형상과 레지스트(201)의 저면 형상은 경계가 일치하므로, 개구부(H)의 저면 형상은 레지스트(201)의 저면 형상도 나타내고 있다.

또한, 동 도면에 있어서, 전자빔(EB)가 레지스트(201)의 표면을 주사하고 있을 때 2차 전자(Ie)가 증가하고, 개구부(H)에서는 2차 전자(Ie)가 감소한다. 따라서, 2차 전자(Ie)의 파형으로부터 레지스트(201)의 표면 형상을 파악할 수 있다. 이 레지스트(201)의 표면 형상과 개구부(H)의 상부는 경계가 일치하므로, 레지스트(201)의 표면 형상은, 개구부(H)의 상부의 형상도 나타내고 있다.

도 3은 전술한 전자빔(EB)를 전자빔 샤워(EBS)로서 반도체 기판 전체면에 일괄 조사하고, 시간의 함수로서 기판 전류(Ik)와 2차 전자(Ie)의 각 강도를 나타낸 것이다. 조사 개시와 동시에 각 전류의 강도가 증가하고, 조사 종료와 동시에 각 전류의 강도가 감소한다. 2차 전자(Ie)의 강도는, 레지스트(201)의 표면 형상과 사이즈에 따라 변화되고, 기판 전류(Ik)의 강도는, 개구부(H)의 저면 형상과 사이즈, 또는 잔사의 유무나 양 등에 따라 변화되므로, 이들 전류 강도로부터 레지스트 구조체의 형성 상태를 파악할 수 있다. 이들 전류값은, 기록 장치에 기록되어 후 술하는 각종 평가에 이용된다.

다음에, 도 4에 나타낸 플로에 따라 반도체 장치의 제조 공정에 있어서 전술한 반도체 측정 장치를 사용하여 프로세스 윈도우를 설정하는 방법을 설명한다.

먼저, 실리콘 웨이퍼, SOI(Silicon On Insulator) 또는 산화물, 금속 등이 퇴적된 샘플 웨이퍼를 준비한다. 이 샘플 웨이퍼 상에, 필요에 따라서는 도전성 반사 방지막 등을 형성한 후, 포토레지스트를 도포한다(스텝 S1). 이 포토레지스트는, 스핀 도포 또는 잉크젯 도포 등 다양한 방법으로 도포할 수 있다. 여기서, 이 포토레지스트 재료로서는, 종래부터 사용되고 있는 수지에 더하여, 나노 카본이나 각종의 최신 논레지스트(non-resist)를 사용해도 된다. 레지스트 도포 후, 레지스트를 베이크 노(爐)에 의해 건조시킨다(스텝 S1). 즉, 샘플 웨이퍼를, 예를 들면, 베이크 노 중 80도로부터 90도 정도로 가열하여, 레지스트에 포함되는 용제를 증발시킨다.

다음에, 건조된 샘플 웨이퍼에 대하여, 예를 들면, 도 5에 나타낸 바와 같이, 같은 패턴의 마스터를 사용하여 숏마다 포커스량과 노광량을 바꾸어 노광을 행한다(스텝 S2). 본 실시예에서는, 숏마다 포커스량을 ±0.3미크론, 노광량을 ±15%의 폭으로 되도록 각각 독립적으로 변화시키고 있다. 물론, 노광 파라미터는, 숏 단위에 한정되지 않고, 보다 미세한 단위, 폭으로 변화시켜도 된다.

다음에, 샘플 웨이퍼를, 미리 정해진 현상 조건으로 설정된 레지스트 자동 현상기에 도입하고, 레지스트를 현상하여 건조시킨다(스텝 S3). 또한, 필요에 따라 레지스트를 경화시키기 위한 자외선 조사, 전자선 조사, 또는 가열을 행한다. 이 공정도에 의해 레지스트는 보다 견고한 형상을 가지도록 된다.

다음에, 상기 프로세스를 거쳐 샘플 웨이퍼의 표면에 형성된 레지스트 구조체를, 전술한 반도체 측정 장치를 사용하여 측정한다. 이 측정에서는, 전자빔을 측정 대상에 대하여 주사, 또는 일괄적으로 조사하여, 전술한 바와 같은 기판 전류(Ik), 2차 전자(Ie), 또는 반사 전자의 위치 정보 파형 또는 시간 정보 파형을 입력한다. 필요에 따라 받아들여진 파형으로부터 레지스트의 표면 치수, 표면 형상, 저면 치수, 저면 형상, 잔사 등의 특징량을 추출한다(스텝 S4).

다음에, 프로세스 윈도우를 구한다(스텝 S5). 구체적으로는, 프로세스 윈도우를 결정하기 위한 평가 기준으로 되는 소정의 표준 파형과 레지스트 구조체로부터 얻어진 측정 파형(전술한 특징량을 취득한 파형)에 대하여 패턴 매칭법 등을 사용하여 직접 상관 계산하는 일에 의해, 표준 파형에 대한 측정 파형의 편차량(상관계수, 또는 어떤 종류의 거리)을 측정한다. 이 표준 파형으로서는, 예를 들면, 표준적인 노광 조건(저스트 포커스 및 저스트 노광량)을 적용하여 미리 얻어진 파형을 사용한다. 미리, 프로세스로서 허용 가능한 파형을 상기 거리의 범위로서 설정해 둠으로써, 그 상관값을 사용하여 프로세스 윈도우를 결정할 수 있다.

또한, 상기 측정 결과로 미리 결정되어 있는 프로세스 오차 허용량(마진)이라는 비교를 행하고, 측정값이 그 범위 내에 들어가 우량품을 얻을 수 있는 노광 조건 범위를, 노광 공정의 프로세스 윈도우로 해도 된다.

이같이 하여 얻어진 프로세스 윈도우를 이용하면 포토레지스트 공정을 적절히 관리할 수 있고, 이와 같은 프로세스 윈도우 내에 들어가도록 노광 조건을 설정 하면, 포토레지스트 공정을 안정화시킬 수 있어, 디바이스를 정상적이며 또한 안정적으로 제작할 수 있다.

상기 프로세스 윈도우는, 전술한 바와 같이 실험적으로 취득한 것을 이용해도 되고, OPC의 경우에는, OPC의 효과를 시뮬레이션하여 비교해도 된다. CAD 데이터를 사용하여 OPC 노광 시뮬레이션을 행함으로써, 가장 노광 공정에서의 프로세스가 곤란한 패턴을 자동 선택할 수도 있다. 제멋대로의 패턴을 선택하여 프로세스 윈도우를 측정하는 것보다, 가장 형성하기 곤란하다고 생각되는 패턴을 측정 대상으로 선택하여 프로세스 윈도우를 선택한 쪽이, 보다 정확한, 타이트한 프로세스 윈도우를 얻을 수가 있다.

일반적으로는, 표준으로 되는 노광 조건을 정량적으로 평가하기 위해, 마스크로서 테스트용의 패턴을 사용한다.

도 6은 그 일례를 나타내고 있다. 테스트 패턴으로는, 홀 구조나 게이트 구조를 각종의 크기나 밀도로 형성한 것을 사용한다. 도 6에서는, 영역(611)에는, 큰 사이즈의 게이트 패턴이 배치되고, 영역(612)에는, 목적으로 하는 프로세스 테크놀로지 노드로 표준적인 사이즈의 게이트 패턴이 배치되고, 영역(613)에는, 작은 사이즈의 게이트 패턴이 배치되어 있다. 또한, 영역(621)에는, 홀 배치의 조밀(粗密)에 의한 영향을 평가하기 위한 패턴이 배치되고, 영역(622)에는, 홀 사이즈에 의한 영향을 평가하기 위한 패턴이 배치되고, 영역(623)에는, 홀 형상에 의한 영향을 평가하기 위한 패턴이 배치되어 있다.

또한, 노광은 숏이라는 2×3cm 정도의 영역에 대하여 행해지므로, 그 영역 내에서 노광량의 분포가 생긴다. 그와 같은 노광량의 분포에 의한 영향을 평가하기 위해, 숏 범위에 대하여 대칭 또는 비대칭으로 평가 패턴을 두고, 노광 장치의 숏 내 분포에 의한 영향도 평가할 수 있도록 한다.

도 7은 포커스량(F)의 분포를 고려한 구체적인 노광 고정의 최적화 방법을 나타내고, 고립 홀을 형성하기 위한 노광 공정에 있어서, 포커스량(F)을 변경했을 때 일어나는 프로세스 결과의 변화를 나타내고 있다.

도 7에 있어서, 실리콘 기판(70)에는 레지스트(71)가 도포되고, 이 레지스트(71)에는 마스크 패턴에 대응한 홀 H가 형성되어 있다.

도 7로부터 알 수 있는 바와 같이, 포커스량(F)이 마이너스 측으로 어긋나 언더 포커스 상태로 된 경우(F<0)에는, 홀의 바닥에 도달하는 광이 감소하므로, 홀 표면에서의 사이즈는 커지고, 홀 저면 사이즈가 작아진다. 동 도면에서는, 예를 들면, 포커스량(F)이 「- 0.2」인 경우에는, 홀 표면에서의 사이즈 a1은, 홀 저면에서의 사이즈 b1보다 커져 있다. 또한, 포커스량(F)이 적정한 경우 (F=0)에는 홀 표면과 홀 저면의 사이즈 차이가 가장 작아진다(역으로 이 경우를 적정 노광이라고 정의할 수도 있다). 그리고, 포커스량(F)이 플러스 측으로 어긋나 오버 포커스 상태로 된 경우(F>O), 홀 표면의 사이즈보다 약간 홀 저면의 사이즈가 커지고, 홀 표면 사이즈는 포커스량이 적정한 경우보다 작아진다. 홀 표면의 사이즈와 홀 저면의 사이즈는, 전술한 바와 같이, 2차 전자(Ie) 및 기판 전류(Ik)로부터 알 수 있다.

도 8은 복수개의 홀을 조밀하게 제작하는 노광 공정에 있어서 포커스량(F)을 변경시킨 경우를 나타내고 있다. 전술한 고립 홀의 경우와 마찬가지로, 언더 포커스의 경우(F<O)는, 홀 표면 사이즈가 저스트 포커스의 경우와 비교하여 커지고, 홀 저면 사이즈는 작아진다. 동 도면에서는, 예를 들면, 포커스량(F)이 「-0.2」의 경우에는, 홀 표면에서의 사이즈 a1은, 홀 저면에서의 사이즈 b1보다 커져 있다. 포커스량(F)이 적정한 경우(F=0)는, 홀 표면의 사이즈와 홀 저면의 사이즈는 동등하게 된다. 그리고, 오버 포커스의 경우(F>O), 홀 표면의 사이즈는 약간 작아지고, 홀 저면의 사이즈가 약간 커지게 된다.

이와 같이, 홀 표면의 사이즈와 홀 저면의 사이즈를 동시에 관리함으로써, 2차 전자(Ie)에 의한 표면의 관찰만으로는 판단할 수 없었던 포커스의 방향(플러스/마이너스)과 양을 정확하게 알 수 있어 노광 공정의 포커스 윈도우를 매우 정확하게 결정하는 것이 가능하게 된다.

또한, 실험에 의하면, 게이트 구조나 배선 구조와 같은 라인형의 구조물보다, 고립 홀과 같은 구조물 쪽이 포커스의 설정량에 민감하게 레지스트 구조체가 변화되는 것이 판명되고 있다. 즉, 포커스의 프로세스 윈도우를 결정하려면, 라인형의 구조물을 사용하는 것보다, 고립 홀 구조를 사용하여 행한 쪽 보다 엄격한 결과를 얻을 수 있다.

따라서, 라인형의 구조물에 대한 포커스 윈도우를 구하는 경우에도, 고립 홀 구조를 동시에 형성하고, 그것을 측정하는 것에 의해, 보다 정확한 포커스에 관한 프로세스 윈도우를 구하는 것이나, 실제로 행해진 포커스 상태를 파악하는 것이 가능해진다.

도 9는 홀에 관하여 포커스량(F)과 측정된 홀 사이즈(a, b)와의 관계를 나타낸 것이다. 포커스량(F)이 마이너스 측으로 어긋나 있을 때는, 홀 표면의 사이즈도 홀 저면의 사이즈도 모두 작다. 그리고, 포커스량(F)이 적정값으로 가까와짐에 따라 양자의 사이즈는 커지고, 포커스량(F)이 적정값에 도달한 곳에서 양자가 같은 크기로 된다. 또한, 포커스량(F)이 플러스 측으로 어긋나면, 반대로 홀 저면의 사이즈가 커지고, 홀 표면 사이즈를 초과한다.

또한, 포커스량(F)이 어긋나면, 양자 모두 사이즈가 작아지는 경향을 나타낸다. 그래프로부터 명백한 바와 같이, 각각의 그래프는 축대상(軸對象)의 성질을 나타내고, 홀 표면의 상태와 홀 저면의 상태를 비교함으로써, 포커스가 언더인지 오버인지를 알 수 있다. 그리고, 도 7 및 도 8에 나타낸 포커스 조건은, 도 9에 나타낸 포커스 범위 FR에 상당한다.

도 10은 전술한 반도체 측정 장치를 사용하여, 포토레지스트 구조체의 관리를 행하는 방법을 나타낸 플로차트이다. 본 실시예는, 각종 형상의 포토레지스트 구조체의 측정이 가능하지만, 여기서는, 일례로서 홀 구조의 측정을 행하는 경우를 나타낸다.

먼저, 도 1에 나타낸 XY 스테이지(21)를 이용하여, 관리 대상 홀의 위치에 전자빔(EB)의 조사 위치를 이동시키고, 전자빔(EB)를 주사하여 SEM상을 취득한다(스텝 S11). 이 취득된 화상 데이터는 데이터 베이스 장치(170)에 축적된다. 경우에 따라서는, 별도 라인 스캔을 행하여 2차 전자 파형을 수집하고, 홀 표면의 치수 계측을 행하고, 데이터 베이스 장치(170)에 기록한다(스텝 S12). 이 계측에 의 해, 포토레지스트 구조체의 표면 형상을 정하는 각종 상수(定數)(홀의 직경, 홀의 단경, 홀 중심 위치 등)가 산출된다.

이어서, 기판 전류상(電流像)(파형)을 취득하여 데이터 베이스 장치(170)에 축적한다(스텝 S13). 경우에 따라서는, 별도 라인 스캔을 행하여 기판 전류 파형을 취득하고, 홀 바닥의 사이즈 계측을 행하고, 데이터 베이스 장치(170)에 기록한다(스텝 S14). 이 계측에 의해, 포토레지스트 구조체의 저면 형상을 정하는 각종 평가값(홀의 직경, 홀의 단경, 홀 중심 위치 등)이 산출된다.

이어서, 미리 기준 화상으로서 취득되어 있는 우량품의 SEM 화상과 기판 전류상을, 측정 대상 홀로부터 새롭게 취득된 SEM상 및 기판 전류상과 패턴 매칭 등의 비교 방법을 이용하여 형상 비교 평가를 행한다(스텝 S15). 구체적으로는, 형상의 일치도나, 면적의 일치도, 방향의 일치도, 불균일의 일치도 등 모든 도형이 가지는 기하학적 특징을 평가한다. 그리고, 기준 화상과 어느 정도 유사한지를 나타내는 패턴 매칭 스코어 또는 상관 계수 등을 계산한다.

이어서, 미리 기준값으로서 측정되어 있는 홀 표면의 사이즈 및 홀 저면의 사이즈 등과 스텝 S12 및 S14에서 라인 스캔 계측에 의해 얻어진 계측값을 비교한다(스텝 S16). 여기까지의 비교로, 측정 대상 홀의 표면 형상과 저면 형상이, 기준값에 대하여 맞고 있는지 여부를 판정할 수 있다. 즉, 노광량과 포커스량이 기준값에 대하여 맞고 있는지 여부를 판단하고 있는 것으로 된다.

최후에, 미리 판정 기준으로서 설정된 범위와, 지금까지 말한 각 평가값의 비교를 행하고, 기준값 내와 판정된 노광 조건을 프로세스 마진 내의 노광 조건으 로 하여, 프로세스 윈도우를 결정한다(스텝 S17). 예를 들면, 전술한 도 5에서 설명한 같은 각종 노광 조건으로 제작한 샘플 웨이퍼를 사용하고, 이들 일련의 수순을 상기 웨이퍼 내의 모든 측정 대상점에서 반복하여 행함으로써, 프로세스 윈도우를 얻는 것이 가능하다.

이상의 설명에서는, 홀 표면의 형상과 홀 저면의 형상의 측정 동작을 별도로 기술했지만, 이들을 전자빔의 조사 시에 동시에 측정해도 된다. 또한, 2차 전자의 측정을 행하지 않고, 기판 전류만을 측정 대상으로 하여, 홀 저면 형상만을 취득하는 것이라도 된다. 그 경우, 포커스량만이 비교 대상이 된다.

그리고, 평가 대상으로부터 얻어지는 정보는, 반드시 완전한 화상을 형성하는 정보일 필요는 없고, 측정 대상의 구조에 대하여 전자빔을 수개 스캔했을 때 얻어지는 파형 그 자체를 패턴 매칭, 또는 상관 해석함으로써, 노광에 의해 얻어진 형상이 기준값으로부터 어느 정도 어긋나 있는지를 평가할 수도 있다. 또한, 전자빔을 측정 대상물의 전체에 조사했을 때 생기는 시간 정보의 파형을 이용할 수도 있다. 그 경우에는, 기판 전류값, 2차 전자나 반사 전자의 각 강도를 기준값과 비교하여, 기준값으로부터의 어긋남을 평가한다.

전술한 방법을, 프로세스 조건의 관리에 적용할 수도 있다. 예를 들면, 공장의 라인 등에서 어떠한 이유에 의해 노광 장치의 노광 조건이 최적값으로부터 벗어난 경우나, 다수의 노광 장치가 존재하는 경우에, 각 장치의 노광 조건의 결정이나 확인, 또는 최적화를 간단하고 용이하게 행하는 것이 가능해진다. 시계열에 대하여 노광으로 사용된 노광량, 포커스를 플롯하면, 노광 장치의 장치 파라미터의 시간 경과에 때른 경시 변화를 알 수가 있다. 웨이퍼 상의 동일 점에 관하여 집계하면, 노광 장치의 안정도를 측정 가능하며, 웨이퍼면 내에 있어서의 파라미터의 변화를 측정하면, 노광 장치의 숏 의존성을 측정할 수 있다. 본 실시예는, 각종 형상의 포토레지스트 구조체의 관리가 가능하지만, 여기서는, 일례로서 홀 구조의 관리를 행하는 경우를 나타낸다.

도 11에, 데이터 베이스를 사용하여, 관리 대상점에서의 측정 데이터로부터 노광량과 포커스량을 독립적으로 취득하는 방법을 나타낸다. 데이터 베이스(310)에는, 노광량과 포커스량을 변경했을 때의 각 기판 전류 파형 데이터가 저장되어 있다.

먼저, 측정 대상 홀에서의 기판 전류 파형을 계측하여 측정 데이터(300)를 취득하고, 이 측정 데이터(300)를 데이터 베이스(310)에 기록되어 있는 각 노광 조건에서의 기판 전류 파형 데이터와 비교한다. 이 비교에는, 전술한 도 10을 참조하여 설명한 방법을 적용할 수 있다. 그리고, 비교의 결과, 매칭도가 가장 높은 기판 전류 파형 데이터에 대응하는 노광량과 포커스량이 매칭 출력(320)으로서 출력된다. 도 11에 나타낸 예에서는, 노광량 E와 포커스량(F)을 (E, F)로 나타내면, 매칭 출력(320)으로서 (4, 4)가 출력되고 있다.

매칭 출력(320)으로서 얻어진 노광 조건이 프로세스 윈도우 내에 들어가 있는지 여부를 판정함으로써, 노광 공정의 양호 및 불량을 평가할 수 있다. 이상의 판정 방법에 의해, 노광 조건이 프로세스 윈도우 내에 들어가 있지 않은 것으로 판정된 경우에는, 현행 노광 장치에 설정되어 있는 노광 조건을 파기하여, 새롭게 최 적화한 노광 조건을 적용하여, 재차 노광 공정을 처음부터 다시하는 경우도 가능하다. 이 경우, 장치의 노광량, 포커스량의 최적값으로부터의 편차량(값의 차이)를 산출함으로써, 노광 장치의 노광 조건을 최적화할 수 있다. 예를 들면, 데이터 베이스에서 노광량 4, 포커스량 4가 최적의 조건인 것으로 판명하고 있는 경우에, 관리점에서의 측정 결과와 데이터 베이스에 기록되어 있던 파형과의 패턴 매칭을 행한 결과, 측정 결과는 노광량 6, 포커스량 6이며 불량인 것으로 판정된 것으로 한다. 이 경우, 노광량, 포커스량의 각각을 초기 설정값으로부터 마이너스 2로 되는 조건으로 재설정함으로써, 최적의 조건으로 할 수 있다.

상기 설명에서는, 데이터 베이스(310)에 기록되어 있는 기판 전류 파형 데이터를 사용하여 노광량과 포커스량을 취득하는 것으로 하였으나, 기판 전류 파형 데이터로부터 프로세스 구조체의 특징량(홀 저면 사이즈, 잔사량 등)을 얻어, 직접, 특징량끼리를 데이터 베이스와 비교하는 것으로 해도 된다. 또한, 비교시, 기판 전류 파형만을 사용하지 않고, 2차 전자, 또는 반사 전자를 사용함으로써, 홀 표면 사이즈 등의 특징량도 얻는 것이 가능해지고, 이들을 조합시켜보다 고정밀의 평가값의 취득이 가능해진다.

또한, 이들 평가값은, 컴퓨터 화면에 표시하는 것이나, 용지에 인쇄하는 것이나, 파일로서 출력하는 것도 가능하다.

도 12는 지금까지 기술한 본 발명에 관한 반도체 제조 방법에 따라 얻어지는 프로세스 윈도우를 나타내고 있다.

종래 기술의 SEM을 사용한 표면 관측에서는, 표면 형상 및 사이즈가 허용 범 위에 들어가 있으면 프로세스 윈도우 내라고 판정되었다. 그러나, 본 발명에서는 그에 더하여 저면 형상 및 사이즈, 또한 구조물 바닥에 있는 아주 근소한 레지스트 잔사의 양이 허용값에 들어가 처음으로 프로세스 윈도우 내인 것으로 판정된다. 특히, 발명이 해결하려고 하는 과제에서 설명한 바와 같이, 레지스트 잔사가 존재하면, 에칭된 산화막 등은 본래 희망하는 형상과는 전혀 상이하게 되어 버려, 문제로 된다. 종래 기술에서는 레지스트 잔사의 검출은 불가능했지만, 본 발명에서는, 기판 전류의 파형이나 진폭을 관측함으로써 잔사의 존재량을 파악할 수 있다.

이와 같이, 본 발명에 관한 반도체 디바이스의 제조 방법을 이용하면, 노광 공정의 제어를 엄밀하게 행하는 것이 가능하며, 매우 높은 수율을 실현할 수 있다.

이하에, 본 실시예에 의한 효과를 설명한다.

전술한 실시예에 따르면, 포토레지스트 공정을 양호하게 관리한 프로세스 조건 설정이 실현할 수 있다. 즉, 종래는 간과되어 온, 포토레지스트의 입체 형상 관리나, 매우 얇은 잔사 관리가 가능해져, 엄밀한 노광 조건의 설정이 가능하게 된다. 이로써, 노광 공정에 이어서, 행해지는 에칭 공정의 최적화가 독립적으로 행할 수 있다. 에지 거칠어짐를 관리할 수도 있다.

또한, 종래에는 레지스트 구조체의 형상이 불완전해 불량으로 되어 있던 디바이스가 만들어지는 것을 피할 수 있어, 수율이 향상되고, 이익을 가져온다. 또한, 포커스의 언더, 오버를 측정 가능하므로, 노광 공정의 최적화를 용이하게 할 수 있다.

또한, 노광 공정에 의해 얻어진 레지스트 구조로부터 실제로 이용된 노광 파 라미터를 정확하게 추정할 수 있으므로, 노광 공정이 문제를 일으켰을 때의 조치로서 취해지는 두번째의 노광 공정의 조건을 최적화할 수 있다. 그러므로, 수율을 향상시킬 수 있다.

또한, 베이스부가 실리콘인 것 같은 통상의 게이트 구조는 물론, 카본계 또는 그 외의 도전성 BARC(Bottom Anti-Reflective Coating) 재료 등의 반사 방지막을 이용함으로써, 베이스부가 산화막과 같은 절연체인 것과 같은 경우에도 측정이 가능해진다.

측정에 의해 얻어진 포커스값, 노광량을 이용함으로써, 노광 조건을 정밀하게 컨트롤 가능하므로, 완성되어 오는 디바이스의 불규칙도 격감하고, 원하는 성능을 가지는 디바이스만을 대량으로 제조할 수 있다. 또한, 레지스트 공정의 불량은 계속 행해지는 공정인 에칭, 세정, 이온 주입 등 온갖 프로세스 문제에 관련되어 있지만, 이를 방지할 수 있어, 수율이 향상된다.

또한, 종래와 같이 고가의 장치(CDSEM×결함 검사 장치)를 사용하지 않으므로, 염가로 수율을 향상시킬 수 있다. 그리고, 수율이 향상되면, 실효적인 이익으로 되는 웨이퍼 프로세스 처리량을 올리는 것이 가능해지고, 또한 많은 이익을 얻을 수 있다.

또한, 노광 조건 설정 중 하나의 중요한 파라미터인, 레지스트와 베이스부의 계면에서의 에지 거칠어짐 등도 정확하게 측정 가능하므로, 진짜 라프네스 정의가 가능해진다. 이로써, 종래는 불명함 프로세스에 직접 관련된 라프네스량을 측정 가능해진다.

이상, 본 발명의 실시예를 상세하게 설명하였지만, 구체적인 구성은 본 실시예에 한정되지 않고, 본 발명의 요지를 벗어나지 않는 범위의 설계 변경 등도 포함된다.

또한, 전술한 실시예에서는, 본 발명을 반도체 디바이스의 제조 방법으로서 표현하였으나, 이에 한정되지 않고, 반도체 디바이스 검사 방법, 반도체 디바이스 분석 방법, 반도체 디바이스 해석 방법, 반도체 디바이스 평가 방법 등으로서 표현해도 된다. LCD 등의 디스플레이 디바이스도 본 발명의 대상으로 이루어지는 것은 물론이다.

본 발명은, 반도체 디바이스의 제조 공정에서의 레지스트의 노광 조건을 최적화하기 위해 사용하는데 바람직하다.

Claims (14)

1. 반도체 기판 상에 포토레지스트막을 형성하는 스텝과,

   프로세스 평가용의 소정 패턴이 형성된 마스크를 사용하여, 숏(shot)마다 상이한 노광량 및 포커스량을 포함하는 노광 조건에 따라 상기 포토레지스트막을 노광하는 스텝과,

   상기 포토레지스트막을 현상하여 상기 반도체 기판 상에 상기 숏마다 상이한 복수의 포토레지스트 구조체를 형성하는 스텝과,

   상기 포토레지스트 구조체가 형성된 상기 반도체 기판의 표면에 전자빔을 조사(照射)하는 스텝과,

   상기 전자빔의 조사에 따라 상기 복수의 포토레지스트 구조체의 각 특징량에 응하여 상기 반도체 기판에 발생하는 기판 전류를 측정하는 스텝과,

   상기 숏마다 상이한 노광 조건 중, 상기 기판 전류의 파형이 허용 범위에 들어가는 노광량 및 포커스량을 포함하는 노광 조건을 프로세스 윈도우(process window)로 산출하는 스텝

   을 포함하는 반도체 디바이스의 제조 방법.
2. 반도체 기판 상에 포토레지스트막을 형성하는 공정과 상기 포토레지스트막을 노광하는 노광공정을 포함하는 포토레지스트 구조체를 형성하는 스텝과,

   상기 포토레지스트 구조체가 형성된 상기 반도체 기판의 표면에 전자빔을 조사하는 스텝과,

   상기 전자빔의 조사에 따라 상기 포토레지스트 구조체의 특징량에 응하여 상기 반도체 기판에 발생하는 기판 전류를 측정하는 스텝과,

   상기 기판 전류의 파형으로부터 얻어지는 평가값에 기초하여 상기 노광 공정에 있어서의 노광량 및 포커스량을 포함하는 노광 조건을 판정하는 스텝과,

   상기 노광 조건과 미리 설정된 프로세스 윈도우를 비교하는 스텝과,

   상기 비교의 결과로부터 상기 노광 공정에 있어서 노광량 및 포커스량을 포함하는 노광 조건의 양호 또는 불량을 판정하는 스텝

   을 포함하는 반도체 디바이스의 제조 방법.
3. 반도체 기판 상에 포토레지스트막을 형성하는 스텝과,

   프로세스 평가용의 소정 패턴이 형성된 마스크를 사용하여, 숏마다 상이한 노광량 및 포커스량을 포함하는 노광 조건에 따라 상기 포토레지스트막을 노광하는 스텝과,

   상기 포토레지스트막을 현상하여 상기 반도체 기판 상에 상기 숏마다 상이한 복수의 포토레지스트 구조체를 형성하는 스텝과,

   상기 포토레지스트 구조체가 형성된 상기 반도체 기판의 표면에 전자빔을 조사하는 스텝과,

   상기 전자빔의 조사에 따라 상기 복수의 포토레지스트 구조체의 각 특징량에 응하여 상기 반도체 기판에 발생하는 기판 전류와, 2차 전자 또는 반사 전자를 측정하는 스텝과,

   상기 숏마다 상이한 노광 조건 중, 상기 기판 전류의 파형과 2차 전자 또는 반사 전자의 파형이 허용 범위에 들어가는 노광량 및 포커스량을 포함하는 노광 조건을 프로세스 윈도우를 산출하는 스텝

   을 포함하는 반도체 디바이스의 제조 방법.
4. 반도체 기판 상에 포토레지스트막을 형성하는 공정과 상기 포토레지스트막을 노광하는 노광공정을 포함하는 포토레지스트 구조체를 형성하는 스텝과,

   상기 포토레지스트 구조체가 형성된 상기 반도체 기판의 표면에 전자빔을 조사하는 스텝과,

   상기 전자빔의 조사에 따라 상기 포토레지스트 구조체의 특징량에 응하여 상기 반도체 기판에 발생하는 기판 전류와, 2차 전자 또는 반사 전자를 측정하는 스텝과,

   상기 기판 전류의 파형과 2차 전자 또는 반사 전자의 파형으로부터 얻어지는 평가값에 기초하여 상기 노광 공정에 있어서의 노광량 및 포커스량을 포함하는 노광 조건을 판정하는 스텝과,

   상기 노광 조건과 미리 설정된 프로세스 윈도우를 비교하는 스텝과,

   상기 비교의 결과로부터 노광 공정에 있어서 노광량 및 포커스량을 포함하는 노광 조건의 양호 또는 불량을 판정하는 스텝

   을 포함하는 반도체 디바이스의 제조 방법.
5. 제2항 또는 제4항에 있어서,

   상기 파형과 기준 파형을 비교하여, 상기 노광 공정의 양호 또는 불량을 판정하는 반도체 디바이스의 제조 방법.
6. 제1항 내지 제4항 중 어느 한 항에 있어서,

   상기 파형으로부터 상기 포토레지스트 구조체의 특징량을 추출하는 스텝을 추가로 포함하는 반도체 디바이스의 제조 방법.
7. 제5항에 있어서,

   상기 노광 공정이 불량인 것으로 판정된 경우에, 상기 노광 공정을 재차 행하는 디바이스의 제조 방법.
8. 제1항 내지 제4항 중 어느 한 항에 기재된 반도체 디바이스의 제조 방법에 있어서 얻어진 상기 노광 공정의 노광 조건 또는 판정 결과를, 컴퓨터 화면, 용지, 파일의 어딘가에 출력 표시하는 스텝을 포함하는 반도체 디바이스의 제조 방법.
9. 숏마다 노광량 및 포커스량을 포함하는 노광 조건을 변경하여 제1 반도체 기판 상에 제작된 제1 패턴을 가지는 포토레지스트 구조체에 전자빔을 조사하여, 상기 제1 반도체 기판에 발생하는 제1 기판 전류를 측정하고, 상기 제1 기판 전류의 파형과 상기 노광 조건을 대응시켜 데이터 베이스에 기록하는 스텝과,

   노광 공정을 거쳐 제2 반도체 기판 상에 제작된 제2 패턴을 가지는 포토레지스트 구조체에 전자빔을 조사하여, 상기 제2 반도체 기판에 발생하는 제2 기판 전류를 측정하는 스텝과,

   상기 제2 패턴으로부터 얻어진 제2 기판 전류의 파형을 상기 데이터 베이스에 기록된 제1 기판 전류의 파형과 비교하여, 파형과 일치하는 제1 기판 전류의 파형에 대응한 노광량 및 포커스량을 포함하는 노광 조건을 매칭 출력으로서 얻는 스텝과,

   상기 매칭 출력으로부터 상기 노광 공정에서의 노광량과 포커스량을 계산하는 스텝

   을 포함하는 반도체 디바이스의 제조 방법.
10. 제9항에 있어서,

    상기 계산된 노광량 및 포커스량과 기준 프로세스 조건을 비교하는 스텝과,

    상기 노광량 및 포커스량과 상기 기준 프로세스 조건과의 차이를 얻는 스텝 과,

    노광 장치의 초기 설정값을 상기 차이에 따라 변경하는 스텝을 포함하는 반도체 디바이스의 제조 방법.
11. 제9항에 있어서,

    상기 제2 패턴으로부터 얻어진 기판 전류의 파형으로부터 상기 포토레지스트 구조체의 특징량을 얻는 스텝과,

    상기 특징량과 기준 프로세스 조건을 비교하여 상기 특징량과 상기 기준 프로세스 조건과의 차이를 얻는 스텝과,

    노광 장치의 초기 설정값을 상기 차이에 따라 변경하는 스텝

    을 포함하는 반도체 디바이스의 제조 방법.
12. 제1항 내지 제4항, 또는 제9항 내지 제11항 중 어느 한 항에 있어서,

    상기 노광 공정에 의해 형성되는 포토레지스트 구조체가, 게이트 구조의 패턴과 홀 구조의 패턴을 구비하고 있는 반도체 디바이스의 제조 방법.
13. 제9항 내지 제11항 중 어느 한 항에 있어서,

    2차 전자 파형 및 반사 전자 파형을 상기 반도체 기판 상의 포토레지스트 구조체로부터 취득하여, 상기 2차 전자 파형 및 상기 반사 전자 파형과 상기 기판 전류 파형의 양쪽으로부터 평가값을 결정하는 반도체 디바이스의 제조 방법.
14. 제1항 내지 제4항, 또는 제9항 내지 제11항 중 어느 한 항에 있어서,

    측정 대상에 도전성 막을 형성한 후에 레지스트를 도포하여 측정에 제공하는 반도체 디바이스의 제조 방법.

Images