KR101010097B1 - 전원 전압 조정 기능을 가지는 ｒｆｉｄ 태그 - Google Patents

전원 전압 조정 기능을 가지는 ｒｆｉｄ 태그 Download PDF

Info

Publication number
KR101010097B1
KR101010097B1 KR1020080136048A KR20080136048A KR101010097B1 KR 101010097 B1 KR101010097 B1 KR 101010097B1 KR 1020080136048 A KR1020080136048 A KR 1020080136048A KR 20080136048 A KR20080136048 A KR 20080136048A KR 101010097 B1 KR101010097 B1 KR 101010097B1
Authority
KR
South Korea
Prior art keywords
voltage
power supply
supply voltage
unit
power
Prior art date
Application number
KR1020080136048A
Other languages
English (en)
Other versions
KR20100077953A (ko
Inventor
강희복
홍석경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080136048A priority Critical patent/KR101010097B1/ko
Publication of KR20100077953A publication Critical patent/KR20100077953A/ko
Application granted granted Critical
Publication of KR101010097B1 publication Critical patent/KR101010097B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전원 전압을 일정한 레벨로 유지하고, 전원 전압이 공급되는 경우 또는 명령 신호가 수신되는 경우에만 동작하도록 하여 소비 전력을 최소화하는 RFID 태그에 관한 것이다.
구체적으로, 본 발명은 RFID 리더로부터 수신된 무선 신호를 증폭하여 전원 전압을 생성하는 전압 증폭부, 전원 전압이 전원 전압 레벨로 증폭되면 파워 온 리셋 신호를 생성하는 파워 온 리셋부, 및 전원 전압을 전원 전압 레벨로 일정하게 유지하는 전압 조정부를 포함하는 RFID 태그로서, 전압 조정부는 파워 온 리셋 신호에 의해 활성화되는 것을 특징으로 하는 RFID 태그를 개시한다.
추가적으로, 본 발명은 RFID 리더로부터 수신된 무선 신호를 증폭하여 전원 전압을 생성하는 전압 증폭부, 및 전원 전압을 전원 전압 레벨로 일정하게 유지하는 전압 조정부를 포함하는 RFID 태그를 개시한다.
RFID, 전원, 파워, 리셋, 명령, NMOS, 트랜지스터, 활성화

Description

전원 전압 조정 기능을 가지는 ＲＦＩＤ 태그 {RFID TAG WITH POWER VOLTAGE REGULATING FUNCTION}
본 발명은 전원 전압을 일정한 레벨로 유지하고, 전원 전압이 공급되는 경우 또는 명령 신호가 수신되는 경우에만 동작하도록 하여 소비 전력을 최소화하는 RFID 태그에 관한 것이다. 더 상세하게는 RFID 태그 내의 전압 조정부가 전원 전압이 높아지면 이를 낮춰주고, 전원 전압이 낮아지면 이를 높여줌으로서 전원 전압을 일정한 레벨로 유지하는 RFID 태그와 관련된다.
RFID란 무선 신호를 이용하여 사물을 자동으로 식별하기 위하여 식별 대상 사물에는 RFID 태그를 부착하고 무선 신호를 이용한 송수신을 통해 RFID 리더와 통신을 하는 비접촉식 자동 식별 방식을 제공하는 기술로서, 종래의 자동 식별 기술인 바코드 및 광학 문자 인식 기술의 단점을 보완할 수 있는 기술이다.
최근에 들어, RFID 태그는 물류 관리 시스템, 사용자 인증 시스템, 전자 화폐 시스템, 교통 시스템 등의 여러 가지 경우에 이용되고 있다.
예를 들어, 물류 관리 시스템에서는 배달 전표 또는 태그 대신에 데이터가 기록된 IC(Integrated Circuit) 태그를 이용하여 화물의 분류 또는 재고 관리 등이 행해지고 있다. 또한, 사용자 인증 시스템에서는 개인 정보 등을 기록한 IC 카드를 이용하여 입실 관리 등을 행하고 있다.
일반적으로 RFID 태그에는 불휘발성 강유전체 메모리가 사용될 수 있다.
불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.
이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 소자로서, 기억 소자로 강유전체 커패시터를 사용한다. 강유전체는 높은 잔류 분극 특성을 가지는데, 그 결과 전계를 제거하더라도 데이터가 지워지지 않는다.
도 1은 종래 기술에 따른 RFID 태그의 전체 구성도이다.
도 1을 참조하면, 종래 기술에 따른 RFID 태그는 크게 안테나부(10), 아날로그부(100), 디지털부(200) 및 메모리부(300)를 포함한다.
안테나부(10)는 RFID 리더로부터 송신된 무선 신호를 수신하는 역할을 한다. 수신된 무선 신호는 안테나 패드(11,12)를 통해 아날로그부(100)로 입력된다.
아날로그부(100)는 입력된 무선 신호를 증폭하여, RFID 태그의 구동전압인 전원 전압을 생성한다. 그리고 입력된 무선 신호에서 동작 명령신호를 검출하여 명령신호 CMD를 디지털부(200)에 출력한다. 그 외에, 아날로그부(100)는 출력 전압 VDD을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋 신호 POR와 클럭신호 CLK를 디지털부(200)로 출력한다.
디지털부(200)은 아날로그부(100)로부터 전원 전압, 파워 온 리셋 신호 POR, 클럭신호 CLK 및 명령신호 CMD를 입력받아, 어드레스 ADD, 입/출력 데이터 I/O, 제어신호 CTR 및 클럭 CLK을 메모리(300)에 출력한다.
메모리(300)는 메모리 소자를 이용하여 데이타를 리드/라이트하고, 데이터를 저장한다.
이러한 종래 기술에 따른 RFID 태그는 전원 전압을 일정하게 유지하기 위한 별도의 구성요소를 포함하고 있지 않기 때문에 전원 전압이 불안정해질 경우 RFID 태그가 오작동하게 되는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위하여, 전원 전압을 일정한 레벨로 유지하고, 전원 전압이 공급되는 경우 또는 명령 신호가 수신되는 경우에만 동작하도록 하여 소비 전력을 최소화한다.
본 발명은 RFID 리더로부터 수신된 무선 신호를 증폭하여 전원 전압을 생성하는 전압 증폭부, 전원 전압이 전원 전압 레벨로 증폭되면 파워 온 리셋 신호를 생성하는 파워 온 리셋부, 및 전원 전압을 전원 전압 레벨로 일정하게 유지하는 전압 조정부를 포함하는 RFID 태그로서, 전압 조정부는 파워 온 리셋 신호에 의해 활성화되고, 전압 조정부는 전원 전압이 입력되는 전원 전압 단자; 전원 전압 단자를 접지 전압 단자와 선택적으로 연결하여 전원 전압을 전원 전압 레벨로 일정하게 유지하는 구동부; 및 구동부의 연결 동작을 제어하기 위한 조정 신호를 생성하는 오프셋 앰프부를 포함하는 것을 특징으로 한다.
추가적으로, 본 발명은 RFID 리더로부터 수신된 무선 신호를 증폭하여 전원 전압을 생성하는 전압 증폭부, 및 전원 전압을 전원 전압 레벨로 일정하게 유지하는 전압 조정부를 포함하고, 전압 조정부는 전원 전압이 입력되는 전원 전압 단자; 전원 전압 단자를 접지 전압 단자와 선택적으로 연결하여 전원 전압을 전원 전압 레벨로 일정하게 유지하는 구동부; 및 구동부의 연결 동작을 제어하기 위한 조정 신호를 생성하는 오프셋 앰프부를 포함하는 것을 특징으로 한다.
첫째, 본 발명의 RFID 태그는 전원 전압 조정 기능을 가지기 때문에 전원 전압이 일정하게 유지된다는 장점이 있다. 즉, 전원 전압이 고전압이 되면 전압을 낮추어주고, 저전압이 되면 전압을 높여준다.
둘째, 본 발명의 RFID 태그는 파워 온 리셋 신호에 의해 전원 전압이 전원 전압 레벨로 공급되는 경우에만 전원 전압 조정 기능이 활성화되도록 함으로써 소 비 전력을 최소화할 수 있다는 장점이 있다.
셋째, 둘째, 본 발명의 RFID 태그는 명령 신호가 수신되는 경우에만 전원 전압 조정 기능이 활성화되도록 함으로써 소비 전력을 최소화할 수 있다는 장점이 있다.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로서, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능하며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2는 본 발명에 따른 RFID 태그의 전체 구성도이다.
도 2를 참조하면, 본 발명의 RFID 태그는 크게 안테나부(10), 아날로그부(100), 디지털부(200) 및 메모리부(300)를 포함한다.
안테나부(10)는 RFID 리더로부터 송신된 무선 신호를 수신하는 역할을 한다. 수신된 무선 신호는 안테나 패드(11,12)를 통해 아날로그부(100)로 입력된다.
아날로그부(100)는 전압 증폭부(110), 복조부(120), 클럭 발생부(130), 파워 온 리셋부(140), 전압 조정부(150) 및 변조부(160)를 포함한다.
전압 증폭부(110)는 안테나부(10)로부터 인가되는 무선 신호를 정류 및 승압하여 RFID 태그의 구동전압인 전원 전압을 생성한다.
복조부(120)는 전압 증폭부(110)의 출력전압에 따라 안테나부(10)로부터 입 력되는 무선 신호에서 동작 명령신호를 검출하여 명령신호 CMD를 생성하고, 생성된 명령신호 CMD를 전압 조정부(150) 및 디지털부(200)에 출력한다.
클럭 발생부(130)는 전압 증폭부(110)에서 생성된 전원 전압에 따라 디지털부(200)의 동작을 제어하기 위한 클럭 CLK를 디지털부(200)에 공급한다.
파워 온 리셋부(140)는 전압 증폭부(110)에서 생성된 전원 전압을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋 신호 POR를 전압 조정부(120) 및 디지털부(200)에 출력한다.
파워 온 리셋 신호 POR는 전원 전압이 전원 전압 레벨 VDD로 공급되어 RFID 태그가 동작하기 시작할 때, 로우 레벨로 설정되는 신호를 의미한다. 따라서 전원 전압이 공급되지 않거나 또는 전원 전압 레벨 VDD 이하의 저전압이 공급되면, 파워 온 리셋 신호 POR가 하이 레벨로 설정된다.
전압 조정부(150)는 전압 증폭부(110)에서 생성된 전원 전압이 일정한 레벨로 유지되도록 전압을 조정한다. 전원 전압이 특정 레벨 이상으로 올라가면 전압을 낮추고, 특정 레벨 이하로 내려가면 전압을 높여준다.
변조부(160)는 디지털부(200)로부터 입력되는 응답신호 RP를 변조하여 안테나부(10)에 전송한다.
디지털부(200)는 아날로그부(100)로부터 전원 전압, 파워 온 리셋 신호 POR, 클럭 CLK 및 명령신호 CMD를 입력받아 명령신호 CMD를 해석하고 제어신호 및 처리신호들을 생성한다. 그리고 제어신호 및 처리신호에 대응하는 응답신호 RP를 아날로그부(100)로 출력한다.
또한, 디지털부(200)는 어드레스 ADD, 입/출력 데이터 I/O, 제어신호 CTR 및 클럭 CLK을 메모리부(300)에 출력한다. 메모리부(300)는 데이터를 저장 소자에 라이트하고, 저장 소자에 저장된 데이터를 리드하는 역할을 한다.
메모리(300)로는 불휘발성 강유전체 메모리(FeRAM;Ferroelectric Random Access Memory)가 사용될 수 있다. FeRAM은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖는다. 또한, FeRAM은 디램과 거의 유사한 구조를 가지고, 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 가진다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.
도 3은 본 발명의 제 1 실시예에 따른 전압 조정부(150)의 회로도를 나타낸다.
도 3을 참고하면, 본 발명의 제 1 실시예에 따른 전압 조정부(150)는 활성화부(151), 전압 감지부(152), 전압 강하부(153), 오프셋 앰프부(154) 및 구동부(155)를 포함한다.
활성화부(151)는 파워 온 리셋 신호 POR에 의해 활성화 또는 비활성화된다.
활성화부(151)는 인버터 INV 및 NMOS 트랜지스터 NA를 포함한다. 파워 온 리셋 신호 POR가 하이 레벨일 때 활성화부(151)는 비활성화되고, 파워 온 리셋 신호 POR가 로우 레벨일 때 활성화부(151)는 활성화된다.
전원 전압이 공급되지 않거나 또는 전원 전압 레벨 VDD 이하의 저전압이 공급되면 파워 온 리셋 신호 POR가 하이 레벨로 인가된다. 인버터 INV는 파워 온 리 셋 신호 POR를 반전하여 로우 레벨로 출력한다. NMOS 트랜지스터 NA의 게이트에 로우 레벨의 신호가 입력되므로, NMOS 트랜지스터 NA는 턴 오프된다. NMOS 트랜지스터 NA가 턴 오프되면 활성화부(151)는 비활성화된다.
전원 전압이 전원 전압 레벨 VDD로 공급되면 파워 온 리셋 신호 POR가 로우 레벨로 인가된다. 인버터 INV는 파워 온 리셋 신호 POR를 반전하여 하이 레벨로 출력한다. NMOS 트랜지스터 NA의 게이트에 하이 레벨의 신호가 입력되므로, NMOS 트랜지스터 NA는 턴 온된다. NMOS 트랜지스터 NA가 턴 온되면 활성화부(151)는 활성화된다. 활성화부(151)가 활성화되면, 전압 감지부(152) 및 전압 강하부(153)가 동작하기 시작한다.
전압 감지부(152)는 전압 감지 저항 R1,R2을 포함한다. 전압 감지 저항 R1과 NMOS 트랜지스터 N11~N1N에 의하여 전압 Vmax이 설정되고, 전압 감지 저항 R2과 NMOS 트랜지스터 N21~N2M에 의하여 전압 Vmin이 설정된다.
구체적으로, 전원 전압이 전원 전압 레벨 VDD로 공급되면, 전압 감지 저항 R1에 전압 VR1이 유도되고, VDD - VR1 = Vmax에 의하여 전압 Vmax가 설정된다. 마찬가지로, 전압 감지 저항 R2에 전압 VR2가 유도되고, VDD - VR2 = Vmin에 의하여 전압 Vmin가 설정된다.
전압 강하부(153)는 복수 개의 NMOS 트랜지스터 N11~N1N,N21~N2M를 포함한다. 노드 a에 직렬로 연결되는 NMOS 트랜지스터의 개수는 N개이고, 노드 b에 직렬로 연결되는 NMOS 트랜지스터의 개수는 M개이다. N > M으로 NMOS 트랜지스터의 개수가 설정되고, M = N-1인 것이 바람직하다.
파워 온 리셋 신호 POR에 의해 활성화부(151)가 활성화되면, NMOS 트랜지스터 N11~N1N,N21~N2M 각각의 게이트에 전압이 공급되어 NMOS 트랜지스터 N11~N1N,N21~N2M가 차례로 턴 온된다. 따라서 노드 a와 노드 b의 전압을 강하시킬 수 있다.
오프셋 앰프부(154)는 포지티브 (+) 단자 및 네거티브 (-) 단자를 가진 OP 앰프 OA를 포함한다. OP 앰프 OA의 포지티브 (+) 단자는 노드 a와 연결되고, 네거티브 (-) 단자는 노드 b와 연결된다. OP 앰프 OA는 출력 단자로 조정 신호 CON_R를 출력한다.
오프셋 앰프부(154)는 포지티브 (+) 단자와 네거티브 (-) 단자로 인가되는 전압과 미리 설정된 오프셋 전압 값에 따라 조정 신호 CON_R를 구동부(155)로 출력한다.
구동부(155)는 NMOS 트랜지스터 ND를 포함한다. NMOS 트랜지스터의 게이트는 오프셋 앰프부(154)의 출력 단자와 연결되고, 소스/드레인은 전원 전압 단자 또는 접지 전압 단자와 연결된다.
조정 신호 CON_R가 하이 레벨로 출력되어 NMOS 트랜지스터 ND의 게이트로 인가되면, NMOS 트랜지스터 ND가 턴 온되어 전원 전압 단자로 인가된 전원 전압이 접지 전압 단자로 방전된다. 조정 신호 CON_R가 로우 레벨로 출력되어 NMOS 트랜지스터 ND의 게이트로 인가되면, NMOS 트랜지스터 ND가 턴 오프되어 전원 전압 단자의 전압 레벨이 유지된다.
이하에서는 전압 조정부(150)의 타이밍도를 참고하여, 전압 조정부(150)가 조정 신호 CON_R를 제어하는 과정을 구체적으로 살펴본다.
도 4는 본 발명의 제 1 실시예에 따른 전압 조정부(150)의 동작 타이밍도를 나타낸다.
도 4를 참고하면, t1 구간은 RFID 태그에 무선 신호가 입력된 이후부터 전압 증폭부(110)가 전원 전압을 전원 전압 레벨 VDD로 증폭할 때까지의 구간을 나타낸다. 전압 증폭부(110)는 전원 전압을 파워 온 리셋부(140) 및 전압 조정부(150)에 공급한다.
t1 구간에서, 전압 증폭부(110)는 전원 전압을 전원 전압 레벨 VDD까지 증폭하지 못하였기 때문에, 파워 온 리셋부(140)는 파워 온 리셋 신호 POR는 로우 레벨로 초기화하지 않는다. 따라서 파워 온 리셋 신호 POR가 하이 레벨로 출력되어 활성화부(151)는 비활성화 상태를 유지한다. 그리고 활성화부(151)가 비활성화 상태이므로 전압 감지부(152) 및 전압 강하부(153)는 동작하지 않기 때문에 소비 전력을 줄일 수 있다.
노드 a 및 노드 b에서 활성화부(151)가 비활성화 상태이므로 전압 강하부(153)로 전류가 흐르지 않고, OP 앰프 OA로 입력되는 전류의 양은 무시할 수 있는 정도이므로, 전압 감지 저항 R1,R2로도 전류가 흐르지 않는다. 따라서 노드 a 와 노드 b에는 전원 전압 단자와 동일한 크기의 전압이 걸리게 된다.
OP 앰프 OA의 포지티브 (+) 단자와 네거티브 (-) 단자의 전압이 동일한 경우에, OP 앰프 OA는 미리 설정된 오프셋 특성에 따라 조정 신호 CON_R를 로우 레벨로 출력한다(미리 설정된 오프셋 특성에 따라 조정 신호 CON_R를 제어하는 과정은 도 9 내지 도 10에 대한 설명에서 후술함). 조정 신호 CON_R가 로우 레벨로 출력되면, 즉, 구동부(155)에 포함된 NMOS 트랜지스터 ND의 게이트에 로우 레벨의 신호가 입력되면, NMOS 트랜지스터 ND가 턴 오프된다. 따라서 전원 전압 단자가 접지 전압 단자에 연결되지 않으므로 전원 전압 단자의 전압 레벨이 유지되고, 전원 전압 단자의 전위가 전원 전압 레벨 VDD까지 상승하게 된다.
t2 구간부터는 파워 온 리셋부(140) 및 전압 조정부(150)에 공급되는 전원 전압이 전원 전압 레벨 VDD을 유지한다. 따라서 파워 온 리셋부(140)는 파워 온 리셋 신호 POR를 초기화한다. 즉, 파워 온 리셋 신호 POR가 하이 레벨에서 로우 레벨로 천이된다. 파워 온 리셋 신호 POR가 로우 레벨이되면 활성화부(151)가 활성화된다. 그리고 활성화부(151)가 활성화되면 전압 감지부(152) 및 전압 강하부(153)가 동작하기 시작한다.
상기한 것처럼, 전원 전압 단자에 전원 전압이 전원 전압 레벨 VDD로 공급되면 노드 a에 VDD - VR1 = Vmax인 전압 Vmax가 설정되고, 노드 b에 VDD - VR2 = Vmin인 전압 Vmin이 설정된다. 노드 a는 OP 앰프 OA의 포지티브 (+) 단자와 연결되고 노드 b는 OP 앰프 OA의 네거티브 (-) 단자와 연결된다. 따라서 OP 앰프 OA는 입력 단자의 전압 차이와 미리 설정된 오프셋 특성에 따라 조정 신호 CON_R를 하이 레벨로 출력한다(미리 설정된 오프셋 특성에 따라 조정 신호 CON_R를 제어하는 과정은 도 9 내지 도 10에 대한 설명에서 후술함). 조정 신호 CON_R가 하이 레벨로 출력되면, 즉, 구동부(155)에 포함된 NMOS 트랜지스터 ND의 게이트에 하이 레벨의 신호가 입력되면, NMOS 트랜지스터 ND가 턴 온된다. 따라서 전원 전압 단자로부터 접지 전압 단자로 전류가 흐르게 되어, 전원 전압 단자의 전위가 과도하게 높아지지 않도록 적정 수준으로 조정된다.
도 5는 본 발명의 제 2 실시예에 따른 전압 조정부(150)의 회로도를 나타낸다.
도 5를 참고하면, 본 발명의 제 2 실시예에 따른 전압 조정부(150)는 전압 감지부(152), 전압 강하부(153), 오프셋 앰프부(154) 및 구동부(155)를 포함한다. 제 1 실시예와의 차이점은, 제 2 실시예는 활성화부(151)를 포함하지 않는다는 것이다.
본 발명의 제 2 실시예에서는 전압 조정부(150)가 활성화부(151)를 포함하지 않기 때문에, 전원 전압이 전원 전압 레벨 VDD 보다 작은 값을 가지더라도 전압 감지부(152) 및 전압 강하부(153)가 동작한다.
전압 감지부(152)는 전압 감지 저항 R1,R2을 포함한다.
전압 강하부(153)는 복수 개의 NMOS 트랜지스터 N11~N1N,N21~N2M를 포함한다. 노드 a에 직렬로 연결되는 NMOS 트랜지스터의 개수는 N개이고, 노드 b에 직렬로 연결되는 NMOS 트랜지스터의 개수는 M개이다. N > M으로 NMOS 트랜지스터의 개수가 설정되고, M = N-1인 것이 바람직하다.
전압 강하부(153)는 노드 b와 연결된 NMOS 트랜지스터 N21~N2M의 개수가 노드 a와 연결된 NMOS 트랜지스터 N11~N1N의 개수보다 적다. 따라서 노드 b에 NMOS 트랜지스터 N21~N2M를 턴 온시킬 정도의 전압이 인가되면 전압 강하부(153)가 동작한다. 즉, NMOS 트랜지스터 N21~N2M을 동작시킬 수 있는 전압이 전압 Vmin으로 설 정된다. 그리고 NMOS 트랜지스터 N11~N1N을 동작시킬 수 있는 전압이 전압 Vmax으로 설정된다.
전원 전압 단자에 전원 전압 레벨 VDD의 전원 전압이 공급되면, NMOS 트랜지스터 N11~N1N,N21~N2M 각각의 게이트에 전압이 공급되어 NMOS 트랜지스터 N11~N1N,N21~N2M가 차례로 턴 온된다. 따라서 노드 a와 노드 b의 전압을 강하시킬 수 있다.
오프셋 앰프부(154)는 포지티브 (+) 단자 및 네거티브 (-) 단자를 가진 OP 앰프 OA를 포함한다. OP 앰프 OA의 포지티브 (+) 단자는 노드 a와 연결되고, 네거티브 (-) 단자는 노드 b와 연결된다. OP 앰프 OA는 출력 단자로 조정 신호 CON_R를 출력한다.
오프셋 앰프부(154)는 포지티브 (+) 단자와 네거티브 (-) 단자로 인가되는 전압과 미리 설정된 오프셋 전압 값에 따라 조정 신호 CON_R를 구동부(155)로 출력한다.
구동부(155)는 NMOS 트랜지스터 ND를 포함한다. NMOS 트랜지스터 ND의 게이트는 오프셋 앰프부(154)의 출력 단자와 연결되고, 소스/드레인은 전원 전압 단자 또는 접지 전압 단자와 연결된다.
조정 신호 CON_R가 하이 레벨로 출력되어 NMOS 트랜지스터 ND의 게이트로 인가되면, NMOS 트랜지스터 ND가 턴 온되어 전원 전압 단자로부터 접지 전압 단자로 전류가 흘러 전원 전압 단자에 과전압이 걸리지 않도록 한다. 조정 신호 CON_R가 로우 레벨로 출력되어 NMOS 트랜지스터 ND의 게이트로 인가되면, NMOS 트랜지스터 ND가 턴 오프되어 전원 전압 단자의 전압 레벨이 유지된다.
이하에서는 전압 조정부(150)의 타이밍도를 참고하여, 전압 조정부(150)가 조정 신호 CON_R를 제어하는 과정을 구체적으로 살펴본다.
도 6은 본 발명의 제 2 실시예에 따른 전압 조정부(150)의 동작 타이밍도를 나타낸다.
도 6을 참고하면, t1 구간은 RFID 태그에 무선 신호가 입력된 이후부터 전압 증폭부(110)가 전원 전압을 전원 전압 레벨 VDD로 증폭할 때까지의 구간을 나타낸다. 전압 증폭부(110)는 전원 전압을 파워 온 리셋부(140) 및 전압 조정부(150)에 공급한다.
t1 구간에서, 전압 증폭부(110)는 전원 전압을 전원 전압 레벨 VDD까지 증폭하지 못하였기 때문에, 파워 온 리셋부(140)는 파워 온 리셋 신호 POR는 로우 레벨로 초기화하지 않는다.
상기한 것처럼, 노드 b의 전위가 전압 Vmin 이하가 되도록 전원 전압이 공급되는 경우에는 전압 강하부(153)에 포함된 NMOS 트랜지스터 N11~N2N,N21~N2M가 턴 온되지 않는다. 따라서 전원 전압이 저전압으로 공급되는 경우에는 전압 강하부(153)가 동작하지 않기 때문에 소비 전력을 줄일 수 있다.
노드 a 및 노드 b에서 전압 강하부(153)로 전류가 흐르지 않고, OP 앰프 OA로 입력되는 전류의 양은 무시할 수 있는 정도이므로, 전압 감지 저항 R1,R2로도 전류가 흐르지 않는다. 따라서 노드 a 와 노드 b에는 전원 전압 단자와 동일한 크기의 전압이 걸리게 된다.
OP 앰프 OA의 포지티브 (+) 단자와 네거티브 (-) 단자의 전압이 동일한 경우에, OP 앰프 OA는 미리 설정된 오프셋 특성에 따라 조정 신호 CON_R를 로우 레벨로 출력한다(미리 설정된 오프셋 특성에 따라 조정 신호 CON_R를 제어하는 과정은 도 9 내지 도 10에 대한 설명에서 후술함). 조정 신호 CON_R가 로우 레벨로 출력되면, 즉, 구동부(155)에 포함된 NMOS 트랜지스터 ND의 게이트에 로우 레벨의 신호가 입력되면, NMOS 트랜지스터 ND가 턴 오프된다. 따라서 전원 전압 단자가 접지 전압 단자에 연결되지 않으므로 전원 전압 단자의 전압 레벨이 유지되고, 전원 전압 단자의 전위가 전원 전압 레벨 VDD까지 상승하게 된다.
노드 b의 전위가 전압 Vmin 이상이 되도록 전원 전압이 공급되면, NMOS 트랜지스터 N21~N2M가 턴 온되면서 전압 강하부(153)가 동작하기 시작한다. 전압 강하부(153)가 동작하면, OP 앰프 OA의 포지티브 (+) 단자와 네거티브 (-) 단자에 각각 노드 a와 노드 b에 유도된 전압이 인가된다. 따라서 오프셋 전압부(154)의 OP 앰프 OA는 P 앰프 OA는 입력 단자의 전압 차이와 미리 설정된 오프셋 특성에 따라 조정 신호 CON_R를 하이 레벨로 출력한다(미리 설정된 오프셋 특성에 따라 조정 신호 CON_R를 제어하는 과정은 도 9 내지 도 10에 대한 설명에서 후술함). 즉, 본 발명의 제 2 실시예에서는 t2 구간이 되기 전에 조정 신호 CON_R가 하이 레벨로 출력된다.
조정 신호 CON_R가 하이 레벨로 출력되면, 즉, 구동부(155)에 포함된 NMOS 트랜지스터 ND의 게이트에 하이 레벨의 신호가 입력되면, NMOS 트랜지스터 ND가 턴 온된다. 따라서 전원 전압 단자로부터 접지 전압 단자로 전류가 흐르게 되어, 전원 전압 단자의 전위가 과도하게 높아지지 않도록 적정 수준으로 조정된다.
t2 구간부터는 파워 온 리셋부(140) 및 전압 조정부(150)에 공급되는 전원 전압이 전원 전압 레벨 VDD을 유지한다. 따라서 파워 온 리셋부(140)는 파워 온 리셋 신호 POR를 초기화한다. 즉, 파워 온 리셋 신호 POR가 하이 레벨에서 로우 레벨로 천이된다.
t2 이후의 구간에서 전원 전압이 전원 전압 레벨 VDD을 유지하므로, 전압 강하부(153)가 계속 동작한다. 따라서 오프셋 전압부(154)의 OP 앰프 OA는 입력 단자의 전압 차이와 미리 설정된 오프셋 특성에 따라 조정 신호 CON_R를 하이 레벨로 출력하고, 조정 신호 CON_R에 따라 구동부(155)의 NMOS 트랜지스터 ND가 턴 온되어 전원 전압 단자의 전위가 과도하게 높아지지 않도록 적정 수준으로 조정된다.
도 7은 본 발명의 제 3 실시예에 따른 전압 조정부(150)의 회로도를 나타낸다.
도 7을 참고하면, 본 발명의 제 3 실시예에 따른 전압 조정부(150)는 활성화부(151), 전압 감지부(152), 전압 강하부(153), 오프셋 앰프부(154) 및 구동부(155)를 포함한다.
활성화부(151)는 파워 온 리셋 신호 POR 및 명령신호 CMD에 의해 활성화 또는 비활성화된다.
활성화부(151)는 인버터 INV 및 NMOS 트랜지스터 NA,NB를 포함한다. 파워 온 리셋 신호 POR가 로우 레벨이고 명령신호 CMD가 하이 레벨일 때 활성화부(151)는 활성화되고, 그 외의 경우에 활성화부(151)는 비활성화된다.
전원 전압이 공급되지 않거나 또는 전원 전압 레벨 VDD 이하의 저전압이 공급되면 파워 온 리셋 신호 POR가 하이 레벨로 인가된다. 인버터 INV는 파워 온 리셋 신호 POR를 반전하여 로우 레벨로 출력한다. NMOS 트랜지스터 NA의 게이트에 로우 레벨의 신호가 입력되므로, NMOS 트랜지스터 NA는 턴 오프된다.
전원 전압이 전원 전압 레벨 VDD로 공급되면 파워 온 리셋 신호 POR가 로우 레벨로 인가된다. 인버터 INV는 파워 온 리셋 신호 POR를 반전하여 하이 레벨로 출력한다. NMOS 트랜지스터 NA의 게이트에 하이 레벨의 신호가 입력되므로, NMOS 트랜지스터 NA는 턴 온된다.
복조부(120)는 전압 증폭부(110)에서 공급되는 전원 전압에 따라 안테나부(10)로부터 입력되는 무선 신호에서 동작 명령신호를 검출하여 명령신호 CMD를 생성한다. 생성된 명령신호 CMD는 활성화부(151)의 NMOS 트랜지스터 NB의 게이트로 입력된다. 명령신호 CMD가 하이 레벨로 인가되면 NMOS 트랜지스터 NB가 턴 온되고, 로우 레벨로 인가되면 NMOS 트랜지스터 NB가 턴 오프된다.
이상에서 NMOS 트랜지스터 NA,NB가 모두 턴 온되는 경우에 활성화부(151)가 활성화되고, 나머지 경우에는 활성화부(151)가 비활성화된다. 활성화부(151)가 비활성화되면 전압 감지부(152) 및 전압 강하부(153)가 동작하지 않기 때문에 소비 전력을 감소시킬 수 있다.
전압 감지부(152)는 전압 감지 저항 R1,R2을 포함한다. 전압 감지 저항 R1과 NMOS 트랜지스터 N11~N1N에 의하여 전압 Vmax이 설정되고, 전압 감지 저항 R2과 NMOS 트랜지스터 N21~N2M에 의하여 전압 Vmin이 설정된다.
구체적으로, 전원 전압이 전원 전압 레벨 VDD로 공급되면, 전압 감지 저항 R1에 전압 VR1이 유도되고, VDD - VR1 = Vmax에 의하여 전압 Vmax이 설정된다. 마찬가지로, 전압 감지 저항 R2에 전압 VR2가 유도되고, VDD - VR2 = Vmin에 의하여 전압 Vmin이 설정된다.
전압 강하부(153)는 복수 개의 NMOS 트랜지스터 N11~N1N,N21~N2M를 포함한다. 노드 a에 직렬로 연결되는 NMOS 트랜지스터의 개수는 N개이고, 노드 b에 직렬로 연결되는 NMOS 트랜지스터의 개수는 M개이다. N > M으로 NMOS 트랜지스터의 개수가 설정되고, M = N-1인 것이 바람직하다.
파워 온 리셋 신호 POR에 의해 활성화부(151)가 활성화되면, NMOS 트랜지스터 N11~N1N,N21~N2M 각각의 게이트에 전압이 공급되어 NMOS 트랜지스터 N11~N1N,N21~N2M가 차례로 턴 온된다. 따라서 노드 a와 노드 b의 전압을 강하시킬 수 있다.
오프셋 앰프부(154)는 포지티브 (+) 단자 및 네거티브 (-) 단자를 가진 OP 앰프 OA를 포함한다. OP 앰프 OA의 포지티브 (+) 단자는 노드 a와 연결되고, 네거티브 (-) 단자는 노드 b와 연결된다. OP 앰프 OA는 출력 단자로 조정 신호 CON_R를 출력한다.
오프셋 앰프부(154)는 포지티브 (+) 단자와 네거티브 (-) 단자로 인가되는 전압과 미리 설정된 오프셋 전압 값에 따라 조정 신호 CON_R를 구동부(155)로 출력한다.
구동부(155)는 NMOS 트랜지스터 ND를 포함한다. NMOS 트랜지스터 ND의 게이 트는 오프셋 앰프부(154)의 출력 단자와 연결되고, 소스/드레인은 전원 전압 단자 또는 접지 전압 단자와 연결된다.
조정 신호 CON_R가 하이 레벨로 출력되어 NMOS 트랜지스터 ND의 게이트로 인가되면, NMOS 트랜지스터 ND가 턴 온되어 전원 전압 단자로부터 접지 전압 단자로 전류가 흘러 전원 전압 단자에 과전압이 걸리지 않도록 한다. 조정 신호 CON_R가 로우 레벨로 출력되어 NMOS 트랜지스터 ND의 게이트로 인가되면, NMOS 트랜지스터 ND가 턴 오프되어 전원 전압 단자의 전압 레벨이 유지된다.
이하에서는 전압 조정부(150)의 타이밍도를 참고하여, 전압 조정부(150)가 조정 신호 CON_R를 제어하는 과정을 구체적으로 살펴본다.
도 8은 본 발명의 제 3 실시예에 따른 전압 조정부(150)의 동작 타이밍도를 나타낸다.
도 8을 참고하면, t1 구간은 RFID 태그에 무선 신호가 입력된 이후부터 전압 증폭부(110)가 전원 전압을 전원 전압 레벨 VDD로 증폭할 때까지의 구간을 나타낸다. 전압 증폭부(110)는 전원 전압을 파워 온 리셋부(140) 및 전압 조정부(150)에 공급한다.
t1 구간에서, 전압 증폭부(110)는 전원 전압을 전원 전압 레벨 VDD까지 증폭하지 못하였기 때문에, 파워 온 리셋부(140)는 파워 온 리셋 신호 POR는 로우 레벨로 초기화하지 않는다.
노드 a 및 노드 b에서 활성화부(151)가 비활성화 상태이므로 전압 강하부(153)로 전류가 흐르지 않고, OP 앰프 OA로 입력되는 전류의 양은 무시할 수 있 는 정도이므로, 전압 감지 저항 R1,R2로도 전류가 흐르지 않는다. 따라서 노드 a 와 노드 b에는 전원 전압 단자와 동일한 크기의 전압이 걸리게 된다.
OP 앰프 OA의 포지티브 (+) 단자와 네거티브 (-) 단자의 전압이 동일한 경우에, OP 앰프 OA는 미리 설정된 오프셋 특성에 따라 조정 신호 CON_R를 로우 레벨로 출력한다(미리 설정된 오프셋 특성에 따라 조정 신호 CON_R를 제어하는 과정은 도 9 내지 도 10에 대한 설명에서 후술함). 조정 신호 CON_R가 로우 레벨로 출력되면, 즉, 구동부(155)에 포함된 NMOS 트랜지스터 ND의 게이트에 로우 레벨의 신호가 입력되면, NMOS 트랜지스터 ND가 턴 오프된다. 따라서 전원 전압 단자가 접지 전압 단자에 연결되지 않으므로 전원 전압 단자의 전압 레벨이 유지되고, 전원 전압 단자의 전위가 전원 전압 레벨 VDD까지 상승하게 된다.
t2 구간부터는 파워 온 리셋부(140) 및 전압 조정부(150)에 공급되는 전원 전압이 전원 전압 레벨 VDD을 유지한다. 따라서 파워 온 리셋부(140)는 파워 온 리셋 신호 POR를 초기화한다. 즉, 파워 온 리셋 신호 POR가 하이 레벨에서 로우 레벨로 천이된다. 파워 온 리셋 신호 POR가 로우 레벨이되면 활성화부(151)가 활성화된다. 그리고 활성화부(151)가 활성화되면 전압 감지부(152) 및 전압 강하부(153)가 동작하기 시작한다.
상기한 것처럼, 전원 전압 단자에 전원 전압이 전원 전압 레벨 VDD로 공급되면 노드 a에 VDD - VR1 = Vmax인 전압 Vmax가 유도되고, 노드 b에 VDD - VR2 = Vmin인 전압 Vmin이 유도된다. 노드 a는 OP 앰프 OA의 포지티브 (+) 단자와 연결되고 노드 b는 OP 앰프 OA의 네거티브 (-) 단자와 연결된다. 따라서 OP 앰프 OA는 입 력 단자의 전압 차이와 미리 설정된 오프셋 특성에 따라 조정 신호 CON_R를 하이 레벨로 출력한다(미리 설정된 오프셋 특성에 따라 조정 신호 CON_R를 제어하는 과정은 도 9 내지 도 10에 대한 설명에서 후술함). 조정 신호 CON_R가 하이 레벨로 출력되면, 즉, 구동부(155)에 포함된 NMOS 트랜지스터 ND의 게이트에 하이 레벨의 신호가 입력되면, NMOS 트랜지스터 ND가 턴 온된다. 따라서 전원 전압 단자로부터 접지 전압 단자로 전류가 흐르게 되어, 전원 전압 단자의 전위가 과도하게 높아지지 않도록 적정 수준으로 조정된다.
t4 구간은 명령신호 CMD가 로우 레벨로 입력되는 구간을 나타낸다. 명령신호 CMD는 전원 전압이 전원 전압 레벨 VDD로 공급되는 경우에도 RFID 태그의 동작을 정지시키기 위해 로우 레벨로 입력될 수 있다. 이 경우, 활성화부(151)에 포함된 NMOS 트랜지스터 NB의 게이트로 로우 레벨의 신호가 인가되므로, NMOS 트랜지스터 NB가 턴 오프된다. 따라서 활성화부(151)가 비활성화된다.
활성화부(151)가 비활성화되면, 상기한 것처럼 전압 감지부(152) 및 전압 강하부(153)가 동작하지 않기 때문에 OP 앰프 OA의 포지티브 (+) 단자와 네거티브 (-) 단자의 입력 전압이 동일해진다. 따라서 OP 앰프 OA는 조정 신호 CON_R를 로우 레벨로 출력하게 된다.
도 9는 본 발명에 따른 오프셋 앰프부(154)의 회로도를 나타낸다.
도 9를 참고하면, 본 발명에 따른 오프셋 앰프부(154)는 노드 a와 연결된 포지티브 (+) 단자의 전류 구동 능력이 노드 b와 연결된 네가티브 (-) 단자의 전류 구동 능력보다 낮도록 설정되어 있다. 따라서 OP 앰프 OA의 포지티브(+) 단자로 입 력되는 데이터 전압 레벨과 네가티브 (-) 단자로 입력되는 레퍼런스 전압 레벨이 달라진다.
OP 앰프 OA의 포지티브 (+) 단자와 네가티브 (-) 단자 사이의 오프셋 전압 Voffset의 값은 "kV"로 설정된다. 즉, OP 앰프 OA는 노드 a의 전압과 노드 b의 전압이 같을 경우 조정 신호 CON_R를 로우 레벨로 출력하고, 노드 a의 전압 레벨과 노드 b의 전압 레벨의 차가 오프셋 전압 Voffset 이상일 경우 조정 신호 CON_R를 하이 레벨로 출력한다.
도 10은 본 발명에 따른 OP 앰프 OA의 회로도를 나타낸다.
도 10을 참고하면, OP 앰프 OA는 전류 제한 저항 R3,R4와 PMOS 트랜지스터 P1,P2 및 NMOS 트랜지스터 MN1,MN2를 포함한다.
전류 제한 저항 R3,R4은 전원 전압과 접지 전압 VSS 사이의 전압을 OP 앰프 OA에 공급함으로써, OP 앰프 OA에 흐르는 전류의 크기를 조절할 수 있다.
PMOS 트랜지스터 P1,P2 및 NMOS 트랜지스터 MN1,MN2는 노드 a 및 노드 b로부터 OP 앰프 OA로 입력되는 전류를 구동하기 위한 전류 구동 수단이다.
PMOS트랜지스터 P1,P2는 전류 제한 저항 R3과 NMOS 트랜지스터 MN1,MN2 사이에 연결된다. PMOS 트랜지스터 P1,P2의 게이트는 상호 연결되어 공통 게이트를 형성하고, PMOS 트랜지스터 P1,P2의 공통 게이트는 PMOS 트랜지스터 P1의 드레인에 연결된다.
NMOS 트랜지스터 MN1,MN2는 PMOS 트랜지스터 P1,P2와 전류 제한 저항 R4 사이에 연결된다. NMOS 트랜지스터 MN1의 게이트는 노드 a와 연결되고, NMOS 트랜지 스터 MN1의 소스는 PMOS 트랜지스터 P1의 드레인과 연결되며, NMOS 트랜지스터 MN1의 드레인은 전류 제한 저항 R4과 연결된다. 마찬가지로, NMOS 트랜지스터 MN2의 게이트는 노드 b와 연결되고, NMOS 트랜지스터 MN2의 소스는 PMOS 트랜지스터 P2의 드레인과 연결되며, NMOS 트랜지스터 MN2의 드레인은 전류 제한 저항 R4와 연결된다.
즉, PMOS 트랜지스터 P1,P2 및 NMOS 트랜지스터 MN1,MN2는 전류 미러(Current Mirror)로 동작한다.
본 발명에 따른 OP 앰프 OA는 NMOS트랜지스터 MN2의 전류 특성이 NMOS트랜지스터 MN1에 비해 k배 크도록 설정된다(단, k는 1 보다 큰 상수). 따라서, NMOS트랜지스터 MN1의 드레인-소스 방향으로 Id의 크기를 갖는 전류가 흐르고, NMOS트랜지스터 MN2의 드레인-소스 방향으로 Id×k의 크기를 갖는 전류가 흐른다.
따라서 OP 앰프 OA의 포지티브 (+) 단자와 네가티브 (-) 단자 사이의 오프셋 전압 Voffset이 "kV"로 설정된다. 이 경우, 노드 a의 전압 레벨과 노드 b의 전압 레벨이 같으면 전압차가 0이 되므로, OP 앰프 OA는 조정 신호 CON_R를 로우 레벨로 출력한다. 그리고 노드 a의 전압 레벨과 노드 b의 전압 레벨의 전압 차이가 오프셋 전압 Voffset 이상이면 조정 신호 CON_R를 하이 레벨로 출력한다.
OP 앰프 OA는 출력 단자 Vout 후단에 버퍼 Buffer를 포함할 수도 있다.
본 발명에 따른 OP 앰프 OA는 NMOS트랜지스터 MN1,MN2를 통해 오프셋 전압 Voffset의 특성 변수를 설정할 수 있는데, 그 방법은 다음의 [표 1]에 나타난 바와 같다. [표 1]에서 k는 1 보다 큰 상수를 나타낸다.
오프셋 특성 변수 NMOS트랜지스터 MN1
 NMOS트랜지스터 MN2 정의
방법1 Width W kW Channel width
방법2 Length kL L Channel length
방법3 Vt kVtn Vtn Threshold voltage
방법4 Id Id kId drain-source current
이하에서는 [표 1]을 참고하여 방법 1 내지 4를 구체적으로 살펴본다.
방법 1은 OP 앰프 OA에서 오프셋 전압 Voffset의 특성 변수를 설정하기 위해 NMOS트랜지스터 N4,N5의 채널 폭(Channel width)을 다르게 설정하는 것이다. NMOS트랜지스터 MN1의 채널 폭을 W으로 설정하고, NMOS트랜지스터 MN2의 채널 폭을 kW로 설정하여, 네가티브 (-) 단자의 전류 구동 능력을 높게 설정한다.
방법 2는 OP 앰프 OA에서 오프셋 전압 Voffset의 특성 변수를 설정하기 위해 NMOS트랜지스터 MN1,MN2의 채널 길이(Channel length)를 다르게 설정하는 것이다. NMOS트랜지스터 MN1의 채널 길이를 kL으로 설정하고, NMOS트랜지스터 MN2의 채널 길이를 L로 설정하여, 네가티브 (-) 단자의 전류 구동 능력을 높게 설정한다.
방법 3은 OP 앰프 OA에서 오프셋 전압 Voffset의 특성 변수를 설정하기 위해 NMOS트랜지스터 MN1,MN2의 문턱 전압(Threshold voltage)을 다르게 설정하는 것이다. NMOS트랜지스터 MN1의 문턱 전압을 kVtn으로 설정하고, NMOS트랜지스터 MN2의 문턱 전압을 Vtn으로 설정하여, 네가티브 (-) 단자의 전류 구동 능력을 높게 설정한다.
방법 4는 OP 앰프 OA에서 오프셋 전압 Voffset의 특성 변수를 설정하기 위해 NMOS트랜지스터 N4,N5의 드레인-소스 전류(Drain-source current)를 다르게 설정하는 것이다. NMOS트랜지스터 MN1의 드레인-소스 전류를 Id로 설정하고, NMOS트랜지스터 MN2의 드레인-소스 전류를 kId로 설정하여, 네가티브 (-) 단자의 전류 구동 능력을 높게 설정한다.
도 1은 종래 기술에 따른 RFID 태그의 전체 구성도이다.
도 2는 본 발명에 따른 RFID 태그의 전체 구성도이다.
도 3은 본 발명의 제 1 실시예에 따른 전압 조정부의 회로도를 나타낸다.
도 4는 본 발명의 제 1 실시예에 따른 전압 조정부(150)의 동작 타이밍도를 나타낸다.
도 5은 본 발명의 제 2 실시예에 따른 전압 조정부의 회로도를 나타낸다.
도 6는 본 발명의 제 2 실시예에 따른 전압 조정부의 동작 타이밍도를 나타낸다.
도 7은 본 발명의 제 3 실시예에 따른 전압 조정부의 회로도를 나타낸다.
도 8는 본 발명의 제 3 실시예에 따른 전압 조정부의 동작 타이밍도를 나타낸다.
도 9은 본 발명에 따른 오프셋 앰프부의 회로도를 나타낸다.
도 10은 본 발명에 따른 OP 앰프의 회로도를 나타낸다.

Claims (26)

  1. RFID 리더로부터 수신된 무선 신호를 증폭하여 전원 전압을 생성하는 전압 증폭부;
    상기 전원 전압이 전원 전압 레벨로 증폭되면 파워 온 리셋 신호를 생성하는 파워 온 리셋부; 및
    상기 전원 전압을 전원 전압 레벨로 일정하게 유지하는 전압 조정부를 포함하는 RFID 태그로서,
    상기 전압 조정부는 상기 파워 온 리셋 신호에 의해 활성화되고,
    상기 전압 조정부는
    상기 전원 전압이 입력되는 전원 전압 단자;
    상기 전원 전압 단자를 접지 전압 단자와 선택적으로 연결하여 상기 전원 전압을 전원 전압 레벨로 일정하게 유지하는 구동부; 및
    상기 구동부의 연결 동작을 제어하기 위한 조정 신호를 생성하는 오프셋 앰프부를 포함하는 것을 특징으로 하는 RFID 태그.
  2. 청구항 1에 있어서,
    상기 무선 신호를 복조하여 명령신호를 생성하는 복조부를 더 포함하는 RFID 태그로서,
    상기 전압 조정부는 상기 파워 온 리셋 신호 및 상기 명령신호에 의해 활성화되는 것을 특징으로 하는 RFID 태그.
  3. 삭제
  4. 삭제
  5. 청구항 1에 있어서,
    상기 구동부는 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 RFID 태그.
  6. 청구항 1에 있어서,
    상기 전압 조정부는
    상기 파워 온 리셋 신호에 의해 상기 전압 조정부가 활성화되면 상기 오프셋 앰프부의 입력단에 입력되는 전압의 크기를 제어하는 전압 강하부를 더 포함하는 RFID 태그.
  7. 청구항 6에 있어서,
    상기 전압 강하부는 복수 개의 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 RFID 태그.
  8. 청구항 1에 있어서,
    상기 전압 조정부는
    상기 전원 전압 단자에 전원 전압 레벨의 전원 전압이 공급되면 이를 감지하여 상기 오프셋 앰프부의 입력단에 전압을 유도하는 전압 감지부를 더 포함하는 RFID 태그.
  9. 청구항 1에 있어서,
    상기 오프셋 앰프부는 입력단에 동일한 전압이 인가되면 미리 설정된 오프셋 특성에 따라 상기 조정 신호를 로우 레벨로 출력하는 것을 특징으로 하는 RFID 태그.
  10. 청구항 1에 있어서,
    상기 오프셋 앰프부는 상기 전원 전압 단자를 통해 전원 전압 레벨의 전원 전압이 공급되면 미리 설정된 오프셋 특성 및 입력단에 입력되는 전압에 따라 상기 조정 신호를 하이 레벨로 출력하는 것을 특징으로 하는 RFID 태그.
  11. 청구항 2에 있어서,
    상기 명령 신호를 수신하고 해석하여 제어 신호를 생성하고, 상기 제어 신호 에 대응하는 응답 신호를 생성하는 것을 특징으로 하는 디지털부를 더 포함하는 RFID 태그.
  12. 청구항 11에 있어서,
    상기 제어 신호를 저장하는 메모리부를 더 포함하는 RFID 태그.
  13. 청구항 12에 있어서,
    상기 메모리부는 강유전체 메모리 소자를 포함하는 것을 특징으로 하는 RFID 태그.
  14. RFID 리더로부터 수신된 무선 신호를 증폭하여 전원 전압을 생성하는 전압 증폭부; 및
    상기 전원 전압을 전원 전압 레벨로 일정하게 유지하는 전압 조정부를 포함하고,
    상기 전압 조정부는
    상기 전원 전압이 입력되는 전원 전압 단자;
    상기 전원 전압 단자를 접지 전압 단자와 선택적으로 연결하여 상기 전원 전압을 전원 전압 레벨로 일정하게 유지하는 구동부; 및
    상기 구동부의 연결 동작을 제어하기 위한 조정 신호를 생성하는 오프셋 앰프부를 포함하는 것을 특징으로 하는 RFID 태그.
  15. 삭제
  16. 삭제
  17. 청구항 14에 있어서,
    상기 구동부는 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 RFID 태그.
  18. 청구항 14에 있어서,
    상기 전압 조정부는
    상기 오프셋 앰프부의 입력단에 입력되는 전압의 크기를 제어하는 전압 강하부를 더 포함하는 RFID 태그.
  19. 청구항 18에 있어서,
    상기 전압 강하부는 복수 개의 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 RFID 태그.
  20. 청구항 14에 있어서,
    상기 전압 조정부는
    상기 전원 전압 단자에 전원 전압 레벨의 전원 전압이 공급되면 이를 감지하여 상기 오프셋 앰프부의 입력단에 전압을 유도하는 전압 감지부를 더 포함하는 RFID 태그.
  21. 청구항 14에 있어서,
    상기 오프셋 앰프부는 입력단에 동일한 전압이 인가되면 미리 설정된 오프셋 특성에 따라 상기 조정 신호를 로우 레벨로 출력하는 것을 특징으로 하는 RFID 태그.
  22. 청구항 14에 있어서,
    상기 오프셋 앰프부는 상기 전원 전압 단자를 통해 전원 전압 레벨의 전원 전압이 공급되면 미리 설정된 오프셋 특성 및 입력단에 입력되는 전압에 따라 상기 조정 신호를 하이 레벨로 출력하는 것을 특징으로 하는 RFID 태그.
  23. 청구항 14에 있어서,
    상기 무선 신호를 복조하여 명령신호를 생성하는 복조부를 더 포함하는 RFID 태그.
  24. 청구항 23에 있어서,
    상기 명령 신호를 수신하고 해석하여 제어 신호를 생성하고, 상기 제어 신호에 대응하는 응답 신호를 생성하는 것을 특징으로 하는 디지털부를 더 포함하는 RFID 태그.
  25. 청구항 24에 있어서,
    상기 제어 신호를 저장하는 메모리부를 더 포함하는 RFID 태그.
  26. 청구항 25에 있어서,
    상기 메모리부는 강유전체 메모리 소자를 포함하는 것을 특징으로 하는 RFID 태그.
KR1020080136048A 2008-12-29 2008-12-29 전원 전압 조정 기능을 가지는 ｒｆｉｄ 태그 KR101010097B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080136048A KR101010097B1 (ko) 2008-12-29 2008-12-29 전원 전압 조정 기능을 가지는 ｒｆｉｄ 태그

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080136048A KR101010097B1 (ko) 2008-12-29 2008-12-29 전원 전압 조정 기능을 가지는 ｒｆｉｄ 태그

Publications (2)

Publication Number Publication Date
KR20100077953A KR20100077953A (ko) 2010-07-08
KR101010097B1 true KR101010097B1 (ko) 2011-01-24

Family

ID=42639241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080136048A KR101010097B1 (ko) 2008-12-29 2008-12-29 전원 전압 조정 기능을 가지는 ｒｆｉｄ 태그

Country Status (1)

Country Link
KR (1) KR101010097B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070104825A (ko) * 2006-04-24 2007-10-29 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의파워-온 리셋 회로
KR20080009544A (ko) * 2006-07-24 2008-01-29 충청북도 태그 칩 및 이의 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070104825A (ko) * 2006-04-24 2007-10-29 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의파워-온 리셋 회로
KR20080009544A (ko) * 2006-07-24 2008-01-29 충청북도 태그 칩 및 이의 구동방법

Also Published As

Publication number Publication date
KR20100077953A (ko) 2010-07-08

Similar Documents

Publication Publication Date Title
US7366039B2 (en) RFID device having nonvolatile ferroelectric memory device
KR100764438B1 (ko) Ｒｆｉｄ 장치
KR100966997B1 (ko) Ｒｆｉｄ 장치
KR101004514B1 (ko) Ｒｆｉｄ 장치
KR101068308B1 (ko) Ｒｆｉｄ 장치
KR101010097B1 (ko) 전원 전압 조정 기능을 가지는 ｒｆｉｄ 태그
KR101031404B1 (ko) 전원 전압 조정 기능을 가지는 ｒｆｉｄ 태그
US20100277281A1 (en) Rfid tag and method for driving the same
KR101037546B1 (ko) Ｒｆｉｄ 장치
KR101939239B1 (ko) Ｒｆｉｄ 통신용 포락선 검출기
KR100919570B1 (ko) 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ 장치
KR101068313B1 (ko) 웨이퍼 상에서 테스트 가능한 ｒｆｉｄ 태그 및 그 테스트 방법
KR101218280B1 (ko) Ｒｆｉｄ 장치
KR101067886B1 (ko) Ｒｆｉｄ 장치
KR101037513B1 (ko) 정전기 방전 기능을 갖는 ｒｆｉｄ 태그
KR101037536B1 (ko) Ｒｆｉｄ 장치
KR101102000B1 (ko) Ｒｆｉｄ 장치
KR101031457B1 (ko) 데이터 복구 기능을 가지는 ｒｆｉｄ 태그
KR101037499B1 (ko) Ｒｆｉｄ 태그
KR101043380B1 (ko) 정전기 방전(ｅｓｄ) 전하 충전 회로, 이를 포함하는 ｒｆｉｄ 장치 및 모바일 시스템
KR101150525B1 (ko) Ｒｆｉｄ 장치 및 그 테스트 방법
KR20080009509A (ko) 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의 클록발생 장치
KR101101997B1 (ko) Ｒｆｉｄ 장치
KR20090127640A (ko) 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ 장치
KR101068314B1 (ko) 웨이퍼 상에서 테스트 가능한 ｒｆｉｄ 태그 및 그 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee