KR100983593B1 - 액정표시소자의 제조방법 - Google Patents

액정표시소자의 제조방법 Download PDF

Info

Publication number
KR100983593B1
KR100983593B1 KR1020030086826A KR20030086826A KR100983593B1 KR 100983593 B1 KR100983593 B1 KR 100983593B1 KR 1020030086826 A KR1020030086826 A KR 1020030086826A KR 20030086826 A KR20030086826 A KR 20030086826A KR 100983593 B1 KR100983593 B1 KR 100983593B1
Authority
KR
South Korea
Prior art keywords
resist
resist pattern
forming
layer
metal layer
Prior art date
Application number
KR1020030086826A
Other languages
English (en)
Other versions
KR20050053199A (ko
Inventor
김우현
백명기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030086826A priority Critical patent/KR100983593B1/ko
Publication of KR20050053199A publication Critical patent/KR20050053199A/ko
Application granted granted Critical
Publication of KR100983593B1 publication Critical patent/KR100983593B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 간소한 공정으로 이중 두께의 레지스트 패턴을 형성하는 액정표시소자의 제조방법에 관한 것으로서, 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계와, 상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막을 포함한 전면에 반도체층 및 금속층을 적층하는 단계와, 상기 금속층 상에 레지스트를 코팅하는 단계와, 상기 레지스트에 이중 단차의 오목 형상부를 가지는 몰드 프레임을 가압하는 단계와, 상기 몰드 프레임을 떼어낸 후, 형성된 레지스트 패턴이 상기 게이트 배선에 수직하는 데이터 배선, 상기 데이터 배선에서 분기되는 소스/드레인 전극이 형성될 영역을 정의하며, 상기 레지스트 패턴의 단차가 낮은 부분이 상기 소스/드레인 전극 사이의 이격된 구간에 형성될 채널 영역인 것을 정의하는 단계와, 상기 레지스트 패턴 사이로 노출된 상기 반도체층 및 금속층을 일괄식각하여 상기 데이터 배선 및 상기 소스/드레인 전극을 형성하는 단계와, 상기 레지스트 패턴을 에싱하여 단차가 낮은 부분을 제거하여, 상기 채널 영역에 해당되는 금속층을 제거하여 채널을 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계 및 상기 보호막 상에 상기 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
그라비아 인쇄방식, 레지스트, 프린팅 기술, 소프트 몰딩기술

Description

액정표시소자의 제조방법{Method For Fabricating Liquid Crystal Display Device}
도 1은 일반적인 액정표시소자의 평면도.
도 2a 내지 도 2e는 포토식각공정을 나타낸 공정단면도.
도 3a 내지 도 3d는 회절노광기술을 이용한 포토식각공정을 나타낸 공정단면도.
도 4a 내지 도 4e는 레지스트 프린팅 기술을 적용한 공정단면도.
도 5a 내지 도 5g는 본 발명에 의한 박막 어레이 기판의 공정단면도.
도 6a 내지 도 6c는 본 발명의 일실시예에 의한 레지스트 패턴을 형성하는 공정단면도.
도 7a 내지 도 7c는 본 발명의 다른 실시예에 의한 레지스트 패턴을 형성하는 공정단면도.
도 8a 내지 도 8h는 본 발명의 또다른 실시예에 의한 박막 어레이 기판의 공정단면도.
*도면의 주요 부분에 대한 부호설명
400, 500 : 필름이 형성된 기판
432, 532 : 레지스트 패턴
440 : 누름판 540 : 가압롤러
611 : 박막 어레이 기판 612a : 게이트 전극
613 : 게이트 절연막 614 : 반도체층
615 : 데이터 배선 615a,615b : 소스/드레인 전극
616 : 보호막 617 : 화소전극
620 : 콘택홀 622, 625 : 제 1 ,제 2 저저항 금속층
640 : 몰드 프레임
651, 652, 653, 654 : 제 1 ,제 2 ,제 3 ,제 4 레지스트
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 화질 개선을 위한 액정표시소자에 관한 것이다.
최근, 계속해서 주목받고 있는 평판표시소자 중 하나인 액정표시소자는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 가하여 광학적 이방성을 변화시키는 소자로서, 종래 음극선관(Cathod Ray Tube)에 비해 소비전력이 낮고 부피가 작으며 대형화 및 고정세가 가능하여 널리 사용하고 있다.
이러한 액정표시소자는 상부기판인 컬러필터(color filter) 기판과 하부기판인 박막트랜지스터(TFT:Thin Film Transistor) 기판이 서로 대향되도록 배치되고, 그 사이에 유전 이방성을 갖는 액정이 형성되는 구조를 가져, 화소 선택용 어드레 스(address) 배선을 통해 수십 만개의 화소에 부가된 TFT를 스위칭 동작시켜 해당 화소에 전압을 인가하고, 커패시터에 의해 다음 어드레스까지 해당 화소에 충진된 전압을 유지시켜 주는 방식으로 구동된다.
상기와 같이, 소자를 구동시키기 위해서는 트랜지스터(transistor), 커패시터(capacitor) 등의 다양한 패턴이 요구되는데, 이러한 패턴을 형성하기 위해 통상적으로, 사진식각기술(photo-lithography)을 사용한다.
사진식각기술은 어떤 특정한 포토 레지스트(photo-resist)가 빛을 받으면 화학반응을 일으켜서 성질이 변화하는 원리를 이용한 것으로, 구체적으로, 기판 상에 필름을 증착하고 그 위에 포토 레지스트를 도포하는 단계와, 자외선 파장을 이용하여 상기 포토 레지스트를 선택적으로 노광(exposure)하는 단계와, 노광된 포토 레지스트를 현상(develop)하는 단계와, 현상된 포토 레지스트를 마스크로 하여 상기 필름을 식각하는 단계와, 상기 포토 레지스트를 박리하는 단계로 이루어진 일련의 복잡한 과정을 수행하여야 하므로 그 과정이 복잡하고 번거롭다.
또한, 각종장비를 갖추어야 하므로, 장비가 차지하는 면적이 넓어지고 공정시간 및 공정비용도 많이 소비된다.
레지스트 패턴을 형성하는 공정을 간소화하여 공정시간 및 공정비용을 절감하기 위해 사진식각기술 대신에, 레지스트 프린팅 기술이 이용된다.
레지스트 프린팅 기술은 인쇄롤 외주면 전개한 레지스트를 필름 상에 전사하고 전사된 레지스트를 마스크로 하여 상기 필름을 식각하여 패턴을 형성하는 과정으로 이루어진다.
그러나, 상기 레지스트 프린팅 기술은 막 두께가 약 10% 정도의 편차가 있어 해상도(resolution) 및 얼라인 정확도가 약한 단점이 있으나, 생산성이 뛰어나기 때문에 치수 정도가 그다지 엄격하지 않은 액정표시소자의 패턴 형성에 이용되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 의한 액정표시소자를 설명하면 다음과 같다.
도 1은 일반적인 액정표시소자의 평면도이고, 도 2a 내지 도 2e는 포토식각공정을 나타낸 공정단면도이며, 도 3a 내지 도 3d는 회절노광기술을 이용한 포토식각공정을 나타낸 공정단면도이다.
그리고, 도 4a 내지 도 4e는 레지스트 프린팅 기술을 적용한 공정단면도이다.
액정표시소자는 전술한 바와 같이, TFT 기판과 컬러필터 기판이 액정층을 사이에 두고 대향 합착되는 바, 상기 TFT기판에는 도 1에 도시된 바와 같이, 주사신호를 전달하는 복수개의 게이트 배선(12)과, 상기 게이트 배선(12)에 수직교차하여 서브 화소를 정의하면서 영상신호를 전달하는 데이터 배선(15)과, 상기 게이트 배선(12) 및 데이터 배선(15)의 교차 지점에 형성되는 박막트랜지스터(TFT)와, 상기 박막트랜지스터(TFT)에 전기적으로 연결되는 화소전극(17)이 형성되어 있다.
이 때, 상기 박막트랜지스터는 상기 게이트 배선(12)에서 분기된 게이트 전극(12a)과, 상기 게이트 전극(12a) 상에 형성된 반도체층(14)과, 상기 반도체층(14) 상에서 상기 데이터 배선(15)에서 분기된 소스전극(15a)과, 상기 반 도체층(14) 상에서 상기 소스 전극(15a)과 일정 간격 떨어진 드레인 전극(15b)을 포함하여 구성된다.
상기 각종 패턴은 사진식각기술, 프린팅 기술 등 다양한 기술로 형성할 수 있는데, 먼저, 사진식각기술에 의해 형성하는 과정을 살펴보면 다음과 같다.
먼저, 도 2a에 도시된 바와 같이, 기판(50) 상에 필름층(51)을 형성하고, 상기 필름층(51) 상면에 스핀(spin)법, 롤 코팅(roll coating)법 등으로 UV 경화성 수지(Ultraviolet curable resin)인 포토 레지스트(photo resist)(52)를 균일하게 도포한다. 이 때, 사용되는 레지스트는 감광특성을 가진 것으로 한다.
다음, 도 2b에 도시된 바와 같이, 상기 포토 레지스트(52) 상부에 포토 마스크(53)를 씌우고 광선, 일반적으로 UV 또는 x-선을 조사하여 포토 마스크(53)에 형성된 패턴을 포토 레지스트(52)에 노광시킨다.
계속하여, 도 2c에 도시된 바와 같이, 노광된 포토 레지스트(52)를 현상하여 빛이 조사된 부분의 포토 레지스트(52)를 제거한다.
다음, 포토 레지스트를 고온에 노출시키거나, 이온을 주입하거나 또는 심부 UV 선으로 경화 처리하면 현상된 포토 레지스트 부분의 내용해성이 대단히 커지게 된다.
상기에서와 같이 노광된 부분이 제거되는 포토 레지스트를 포지티브(positive) 포토 레지스트라 하고, 노광되지 않은 부분이 제거되는 포토 레지스트를 네가티브(negative) 포토 레지스트라 한다.
다음, 도 2d에 도시된 바와 같이, 패터닝된 포토 레지스트(52)를 마스크로 하여 노출된 필름층(52)을 식각하여 원하는 형태로 패터닝한다. 여기서, 식각공정은 플라즈마를 이용한 건식식각방법과 화학용액을 이용한 습식식각방법이 있다.
이어서, 도 2e에 도시된 바와 같이, 기판(50) 상에 남아있는 포토 레지스트(52)를 스트립하면 필름층(51)을 완전히 패터닝한다. 이 때, 포토 레지스트의 스트립핑 공정은 70℃의 온도에서 120sec동안 수행한다.
이 때, 포토 레지스트 스트리퍼는 NMP, MEA, BOG, 카르비톨, 첨가제 등이 혼합된 유기계열의 화학물질 또는 IPA 등을 사용하며 패턴될 막질의 부식을 감소시키면서 경화된 포토 레지스트와 중합체 포토 레지스트 잔류물을 기판으로부터 제거한다.
여기서, 상기 필름층을 이중 두께로 형성하기를 원한다면 회절노광기술을 적용한다.
즉, 도 3a에 도시된 바와 같이, 기판(50) 상에 필름층(51)을 형성하고, 상기 필름층(51) 상면에 포토 레지스트(photo resist)(52)를 균일하게 도포한다.
다음, 도 3b에 도시된 바와 같이, 상기 포토 레지스트(52) 상부에 하프톤 마스크(150) 또는 슬릿 마스크를 씌우고 광선, 일반적으로 UV 또는 x-선을 조사하여 노광시킨다.
상기 하프-톤 마스크(150)는 투광영역, 차광영역 및 반투과 영역으로 구분된다. 즉, 투명기판(153) 상의 차광영역에는 금속재질의 차광층(151)이 형성되고 반투과영역에는 반투명층(152)이 형성되며 투과영역에는 차광층(151) 또는 반투명층(152)이 형성되지 않는다.
다시말해, 상기 투광영역은 광투과율이 100%이고, 차광영역은 차광층(151)이 형성되어 있어 광투과율이 0%이며, 반투과 영역은 반투명층(152)이 형성되어 있어 광투과율이 0% 이상 100%이하이다.
상기의 하프-톤 마스크(150)에 의해 회절노광된 포토 레지스트(52)를 현상하면, 도 3c에 도시된 바와 같이, 투광영역에 해당되는 포토 레지스트(52)는 모두 제거되고, 차광영역에 해당되는 포토 레지스트(52)는 그대로 남아있으며, 반투과영역에 해당되는 포토 레지스트(52)는 일정두께 제거된 상태가 된다. 이때, 포토 레지스트(52)의 패턴을 에싱(ashing)하여 필름(51)을 식각하는 공정도 요구될수 있다.
이후, 도 3d에 도시된 바와 같이, 상기 포토 레지스트 패턴을 마스크로 하여 기판(50) 상의 필름(51)을 식각하면 이중 두께를 가지는 필름(51) 패턴이 형성된다.
이하에서는, 프린팅 기술에 의해 패턴을 형성하는 방법에 대해 살펴보면 다음과 같다.
레지스트를 기판에 프린팅하는 방식으로 통상, 그라비어 오프셋(gravure offset) 방식을 사용하는데, 상기 그라비어 오프셋 방식은 레지스트를 클리체의 홈에 채우는 단계와, 홈에 채워진 레지스트를 로울러에 묻히는 단계와, 로울러에 묻어 있는 레지스트를 기판 상에 옮겨 붙이는 단계 이루어진다.
그라비아 인쇄는 전사롤을 이용하여 기판상에 레지스트를 전사하기 때문에, 원하는 표시소자의 면적에 대응하는 전사롤을 이용함으로써 대면적의 표시소자의 경우에도 1회의 전사에 의해 패턴을 형성할 수 있게 된다.
먼저, 도 4a에 도시된 바와 같이, 기판에 형성하고자 하는 패턴에 대응하는 특정 위치에 오목 홈(92)이 기형성되어 있는 클리체(cliche;90)를 준비한다. 이후, 상기 클리체(90) 내측면에 레지스트(132)를 도포하고, 밀개 또는 닥터 블레이드(doctor blade, 98)를 클리체(90)에 접촉한 상태에서 일방향으로 밀어서 클리체(90)의 오목 홈(92)에 레지스트(132)가 충진되도록 한다. 이 때, 클리체(90) 표면에 남아 있는 레지스트(132)는 제거된다. 이 때, 사용되는 레지스트는 포토 특성을 가지고 있지 않아도 무방하다.
다음, 도 4b에 도시된 바와 같이, 블랭킷(blanket, 199)이 그 외주면에 감겨져 있는 인쇄롤(99)을 상기 클리체(90) 내측면에 접촉한 상태에서 일방향으로 회전 및 전진시킨다. 이 때, 클리체(90)의 오목 홈(92)에 충진되었던 레지스트(132)가 인쇄롤(99)의 블랭킷(199)에 전사된다.
이후, 도 4c에 도시된 바와 같이, 투명한 유리기판이나 플라스틱기판 또는 불투명한 절연기판을 준비하여 특정물질의 필름층(101)을 형성한 뒤, 그 표면에서 상기 인쇄롤(99)을 일방향으로 회전하여 레지스트(132)를 필름층(101)이 형성된 기판(100) 상에 재전사한다.
계속하여, 전사된 레지스트(132)를 큐어링(curing)하여 레지스트(132) 패턴을 완성한다. 이와같이, 상기 인쇄롤(99)의 1회전에 의해 표시소자의 기판(100) 전체에 걸쳐 원하는 레지스트 패턴을 형성할 수 있으므로, 대면적 표시소자일 경우 더욱 유용하다.
이후, 도 4d에 도시된 바와 같이, 상기 레지스트(132) 패턴을 마스크로 하여 기판(100) 상의 필름층(101)을 식각하면 패턴이 형성된다.
이후, 필름층(101) 상부에 형성된 레지스트(132)를 스트리퍼를 사용하여 필름으로부터 떼어낸다.
이와같이 프린팅 기술로 레지스트 패턴을 형성함으로써 사진식각공정을 보다 간이하게 패터닝 공정을 수행할 수 있다.
그러나, 종래 기술에 의한 액정표시소자의 제조방법은 다음과 같은 문제가 있다.
즉, 포토식각기술은 그 과정이 번거롭고 복잡하고, 레지스트 프린팅 기술은 이에 비해 간소하다는 장점이 있으나 이중 두께의 레지스트 패턴을 형성할 경우 2회에 걸쳐 레지스트를 프린팅해야 하는 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 2중 두께의 레지스트 패턴을 용이하게 형성함으로써 공정을 간소화하는 액정표시소자의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정표시소자의 제조방법은 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계와, 상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막을 포함한 전면에 반도체층 및 금속층을 적층하는 단계와, 상기 금속층 상에 레지스트를 프린팅하는 단계와, 상기 반도체층의 채널 영역 상부의 상기 레지스트를 가압하여 단차를 낮추는 단계와, 상기 레지스트 사이로 노출된 상기 반도체층 및 금속층을 일괄식각하여 상기 게이트 배선에 수직하는 데이터 배선 및 상기 데이터 배선에서 분기되는 소소/드레인 전극을 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계와, 상기 보호막 상에 상기 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
즉, 반도체층과 소스/드레인 전극을 일괄적으로 형성하기 위해서는 이중 두께를 가지는 레지스트 패턴이 요구되는데, 누름판 또는 가압롤러 등을 이용한 프린팅 기술을 적용하여 이중두께의 레지스트 패턴을 형성함으로써 공정을 간소화하는 것을 특징으로 한다.
또다른 실시예에 의한 본 발명에 의한 액정표시소자의 제조방법은 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계와, 상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막을 포함한 전면에 반도체층 및 금속층을 적층하는 단계와, 상기 금속층 상에 레지스트를 코팅하는 단계와, 상기 레지스트 상에 이중 단차의 오목 형상부를 가지는 몰드 프레임을 가압하여 이중 단차를 갖는 레지스트 패턴을 형성하는 단계와, 상기 몰드 플레임을 떼어낸 후, 상기 레지스트 사이로 노출된 상기 반도체층 및 금속층을 일괄식각하여 상기 게이트 배선에 수직하는 데이터 배선 및 상기 데이터 배선에서 분기되는 소소/드레인 전극을 형성하는 단계와, 상기 레지스트를 에싱하여 단차가 낮은 부분을 제거하고 채널영역에 해당되는 금속층을 제거하는 단계와, 상기 레지스트를 에싱하여 단차가 낮은 부분을 제거하여 채널영역에 해당되는 금속층을 제거하는 단계와, 상기 데이 터 배선을 포함한 전면에 보호막을 형성하는 단계와, 상기 보호막 상에 상기 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
즉, 반도체층과 소스/드레인 전극을 일괄적으로 형성함에 있어서, 몰드 프레임으로 이용한 몰딩방법을 적용하여 이중 두께의 레지스트 패턴을 형성하는 것을 특징으로 한다.
이와같이, 이중 두께의 레지스트 패턴을 간소한 절차로 형성 가능하게 됨으로써 공정 생산성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 액정표시소자의 제조방법을 상세히 설명하면 다음과 같다.
이하에서는 주로 액정표시소자의 박막 어레이 기판의 제조방법에 관한 내용을 서술하는 것으로 한다.
제 1 실시예
도 5a 내지 도 5g는 본 발명에 의한 박막 어레이 기판의 공정단면도이고, 도 6a 내지 도 6c는 본 발명의 일실시예에 의한 레지스트 패턴을 형성하는 공정단면도이며, 도 7a 내지 도 7c는 본 발명의 다른 실시예에 의한 레지스트 패턴을 형성하는 공정단면도이다.
먼저, 도 5a에 도시된 바와 같이, 박막 어레이 기판(311) 상에 신호지연의 방지를 위해서 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브 덴-텅스텐(MoW) 등의 제 1 저저항 금속층(322)을 스퍼터링 방법으로 증착하고, 그 위의 소정 부위에 그라비어 오프셋 방식 등에 의한 프린팅 기술을 적용하여 제 1 레지스트 패턴(351)을 인쇄한다.
이후, 상기 제 1 레지스트 패턴(351) 사이로 노출된 상기 제 1 저저항 금속층(322)을 패터닝하여 복수개의 게이트 배선(도시하지 않음)과, 상기 게이트 배선에서 분기된 게이트 전극(312a)을 형성한다.
다음, 도 5b에 도시된 바와 같이, 상기 게이트 전극(312a)을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)등의 무기 절연물질을 통상, 플라즈마 강화형 화학 증기 증착(PECVD:plasma enhanced chemical vapor depostion) 방법으로 증착하여 게이트 절연막(313)을 형성한다.
그리고, 상기 게이트 절연막(313) 상에 비정질 실리콘(a-Si:H)과 상기 비정질 실리콘에 불순물을 도핑한 n+a-Si을 적층하여 반도체층(314)과 오믹콘택층(314a)을 형성한다.
이어서, 상기 오믹콘택층(314a) 상에 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 제 2 저저항 금속층(325)을 증착한 뒤, 그 위의 소정 부위에 그라비어 오프셋 방식 등에 의한 프린팅 기술을 적용하여 제 2 레지스트 패턴(352)을 인쇄한다. 상기 제 2 레지스트 패턴(352)은 박막트랜지스터 및 데이터 배선이 형성될 영역에 형성되도록 인쇄한다.
계속하여, 상기 제 2 레지스트 패턴(352)의 소정 부위를 누름판, 가압롤러로 가압하여 상기 제 2 레지스트 패턴(352)을 이중 두께로 형성한다. 상대적으로 얇은 두께에 해당하는 영역이 후공정에서 반도체층의 채널영역이 된다.
구체적으로, 누름판을 이용한 기술은 도 6a 내지 도 6c에 도시된 순서대로 진행하는데, 먼저, 도 6a에 도시된 바와 같이, 패턴될 필름이 형성된 기판(400) 상에 그라비어 오프셋 방식 등에 의한 프린팅 기술을 적용하여 레지스트 패턴(432)을 인쇄한 뒤, 상기 레지스트 패턴(432) 상부에서 누름판(440)으로 일정한 압력으로 가압하여 레지스트 패턴(432)에 오목부를 형성한다. 이후, 도 6b에 도시된 바와 같이, 레지스트 패턴(432)을 가압하던 누름판(440)을 떼어내면, 도 6c에 도시된 바와 같이, 레지스트 패턴(432)은 이중 두께를 가지게 된다. 이어서, 상기 레지스트 패턴(432)을 하드-베이킹(hard-baking)하고 상기 레지스트 패턴(432)의 형태대로 기판(400) 상의 필름을 식각하면 이중 두께를 가지는 패턴이 형성된다.
이 때, 상기 레지스트 패턴(432)을 누름판(440)으로 가압하기 이전에, 흐름성 있는 레지스트 패턴(432)을 소프트-베이킹(soft-baking)하여 주어도 된다.
상기 누름판(440)은 금속재질, 고무재질 등 다양한 재료로 제작하여 사용할 수 있으며, 이중 두께를 가지는 레지스트 패턴의 얇은 두께에 해당하는 영역에 상응하도록 돌출부를 가지는 것으로 한다.
한편, 가압룰러를 이용한 기술은 도 7a 내지 도 7c에 도시된 순서대로 진행하는데, 먼저, 도 7a에 도시된 바와 같이, 패턴될 필름이 형성된 기판(500) 상에 그라비어 오프셋 방식 등에 의한 프린팅 기술을 적용하여 레지스트 패턴(532)을 인쇄한 뒤, 상기 레지스트 패턴(532) 상부에서 가압롤러(540)를 일정한 압력으로 가 압하면서 회전 및 전진시켜 레지스트 패턴(532)에 오목부를 형성한다. 이후, 도 7b에 도시된 바와 같이, 상기 가압롤러(540)를 일방향으로 계속 회전 및 전진시켜 기판(500) 전면의 레지스트 패턴(532)의 소정 부위에 오목부를 형성하면, 도 7c에 도시된 바와 같이, 레지스트 패턴(532)은 이중 두께를 가지게 된다. 이어서, 상기 레지스트 패턴(532)을 하드-베이킹(hard-baking)하고 상기 레지스트 패턴(532)의 형태대로 기판(500) 상의 필름을 식각하면 이중 두께를 가지는 패턴이 형성된다.
이 때, 상기 레지스트 패턴(532)에 가압롤로(540)을 회전시키기 이전에, 상기 흐름성 있는 레지스트 패턴을 소프트-베이킹(soft-baking)하여 주어도 된다.
상기 가압롤러(540)는 금속재질, 고무재질 등 다양한 재료로 제작하여 사용할 수 있으며, 일정한 하중을 가지도록 제작한다. 그리고, 이중 두께를 가지는 레지스트 패턴의 얇은 두께에 해당하는 영역에 상응하도록 돌출부를 가지도록 제작한다.
상기의 방법으로 이중 두께의 제 2 레지스트 패턴(352)을 형성한 이후에는, 도 5c에 도시된 바와 같이, 상기 제 2 레지스트 패턴(352) 사이로 노출된 상기 제 2 저저항 금속층(325), 오믹콘택층(314a), 반도체층(314)을 일괄 식각하여 상기 게이트 배선(312)과 교차하는 데이터 배선(315)을 형성하고 이와 동시에, 상기 게이트 전극(312a) 상에 상기 데이터 배선(315)에서 분기되는 일정한 패턴을 형성한다.
계속해서, 상기 제 2 레지스트 패턴(352)을 O2로 에싱(ashing)하여 그 단차를 낮춘다. 즉, 이중 두께를 가진 제 2 레지스트 패턴(352)의 얇은 두께에 해당하 는 부분은 모두 제거되도록 하고, 두꺼운 두께에 해당하는 부분은 그 두께가 얇아지도록 한다. 따라서, 반도체층의 채널 영역에 해당되는 부분이 오픈된다.
이후, 도 5d에 도시된 바와 같이, 채널영역이 노출된 상기 제 2 레지스트 패턴(352)을 마스크로 하여, 상기 제 2 저저항 금속층(352)을 식각하여 상기 반도체층(314) 상부에 소스/드레인 전극(315a,315b)을 형성한다.
이 때, 상기 소스/드레인 전극(315a,315b)을 식각할 때, 상기 오믹콘택층(314a)까지 오버식각되어 동시에 패터닝된다.
이어서, 남아있는 제 2 레지스트 패턴(352)을 완전 제거한 후, 도 5e에 도시된 바와 같이, 상기 데이터 배선(315)을 포함한 전면에 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin) 등의 유기절연물질을 도포하거나 또는 SiNx, SiOx 등의 무기절연물질을 증착하여 보호막(316)을 형한다.
다음, 상기 보호막(316) 상의 소정 부위에 그라비어 오프셋 방식 등에 의한 프린팅 기술을 적용하여 제 3 레지스트 패턴(353)을 인쇄한다. 상기 제 3 레지스트 패턴(353)에는 소정 부위에 콘택홀(320)이 형성되어 있는데, 상기 콘택홀(320)은 후공정에서 박막트랜지스터의 드레인 전극(315b)과 화소전극(317)이 콘택시키 위한 것이다. 이러한, 콘택홀(320) 사이로 노출된 보호막(316)을 식각하여 드레인 전극(315b)의 소정 부위가 노출되도록 한다.
다음, 상기 제 3 레지스트 패턴(353)를 스트립한 후, 제 도 5f에 도시된 바와 같이, 상기 보호막(316)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명도전막을 스퍼터링(sputtering) 방법으로 증착한 후, 그 위의 소정 부위에 그라비어 오프셋 방식 등에 의한 프린팅 기술을 적용하여 제 4 레지스트 패턴(354)을 인쇄한다.
마지막으로, 도 5g에 도시된 바와 같이, 상기 제 4 레지스트 패턴(354) 사이로 노출된 투명도전막을 식각하여 상기 드레인 전극(315b)에 콘택되도록 화소영역에 화소전극(317)을 형성한다.
이로써, 프린팅 기술에 의한 박막 어레이 기판을 완성한다. 이와같이, 반도체층과 소스/드레인 전극을 일괄적으로 형성하기 위해서는 이중 두께를 가지는 레지스트 패턴이 요구되는 때, 누름판 또는 가압롤러 등을 이용한 프린팅 기술을 적용함으로써 용이하게 공정을 수행할 수 있게 된다.
참고로, 상기 제 1 ,제 3 ,제 4 레지스트 패턴(351, 353, 354)을 그라비어 오프셋 방식 등에 의한 프린팅 기술을 적용하지 않고 사진식각기술에 의해 형성하여도 무방하다.
이러한 구조의 박막 어레이 기판은, 도시하지는 않았으나, 대향기판에 대향합착되고 두 기판 사이에 액정층이 구비하는데, 상기 대향기판에는 빛의 누설을 방지하는 블랙 매트릭스와, 상기 블랙 매트릭스 사이에 R,G,B의 컬러 레지스트가 일정한 순서대로 형성된 컬러필터층과, 상기 컬러필터층 상부에서 상기 컬러필터층을 보호하고 컬러필터층의 표면을 평탄화하기 위한 오버코트층과, 상기 오버코트층 상에 형성되어 박막 어레이 기판의 화소전극과 더불어 전계를 형성하는 공통전극이 형성되어 있다.
제 2 실시예
도 8a 내지 도 8h는 본 발명의 또다른 실시예에 의한 박막 어레이 기판의 공정단면도이다.
본 발명의 제 2 실시예는 제 1 실시예와 유사한 방법으로 제작되며, 반도체층과 소스/드레인 전극을 일괄적으로 형성하기 위해 몰드 플레임을 이용하여 이중 두께의 레지스트 패턴을 형성하는 것을 특징으로 한다.
먼저, 도 8a에 도시된 바와 같이, 박막 어레이 기판(611) 상에 신호지연의 방지를 위해서 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 제 1 저저항 금속층(622)을 스퍼터링 방법으로 증착하고, 그 위의 소정 부위에 그라비어 오프셋 방식 등에 의한 프린팅 기술을 적용하여 제 1 레지스트 패턴(651)을 인쇄한다.
이후, 상기 제 1 레지스트 패턴(651) 사이로 노출된 상기 제 1 저저항 금속층(622)을 패터닝하여 복수개의 게이트 배선(도시하지 않음)과, 상기 게이트 배선에서 분기된 게이트 전극(612a)을 형성한다.
다음, 도 8b에 도시된 바와 같이, 상기 게이트 전극(612a)을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등의 무기 절연물질을 통상, 플라즈마 강화형 화학 증기 증착 방법으로 증착하여 게이트 절연막(613)을 형성한다.
그리고, 상기 게이트 절연막(613) 상에 비정질 실리콘(a-Si:H)과 상기 비정질 실리콘에 불순물을 도핑한 n+a-Si을 적층하여 반도체층(614)과 오믹콘택층(614a)을 형성한다.
이어서, 상기 오믹콘택층(614a) 상에 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 제 2 저저항 금속층(625)을 증착한 뒤, 상기 제 2 저저항 금속층(625) 상면에 흐름성 있는 레지스트를 스핀-코팅한다.
다음, 도 8c에 도시된 바와 같이, 탄력성있는 고무재질의 몰드 프레임(640)을 가볍게 씌워서, 몰드 프레임(640)의 오목 형상부에 흐름성 있는 레지스트가 유입되어 충진되도록 한다. 상기 몰드 프레임(640)은 레지스트 패턴의 형상대로 오목 형상부를 가지도록 제작된 것을 사용한다.
이어서, 몰드 프레임(640)을 씌운 상태에서 상기 레지스트에 열을 가하여 어느 정도 단단한 굳기를 가지도록 가경화시켜 제 2 레지스트 패턴(652)을 획득한 후, 상기 몰드 프레임(640)을 상기 제 2 레지스트 패턴(652)에서 떼어낸다. 상기 몰드 프레임을 떼어낸 후에는, 상기 레지스트를 완전경화시킨다.
이로써, 도 8d에 도시된 바와 같이, 상기 제 2 레지스트 패턴(652)은 박막트랜지스터 및 데이터 배선이 형성될 영역에 위치하게 되며, 박막트랜지스터가 형성될 영역에서는 2중 두께를 가지게 된다. 제 2 레지스트 패턴(652)의 얇은 두께에 해당하는 부분이 후공정에서 반도체층의 채널영역이 된다.
다음, 도 8e에 도시된 바와 같이, 상기 제 2 레지스트 패턴(652) 사이로 노출된 상기 제 2 저저항 금속층(625), 오믹콘택층(614a), 반도체층(614)을 일괄 식각하여 상기 게이트 배선(612)과 교차하는 데이터 배선(615)을 형성하고 이와 동시 에, 상기 게이트 전극(612a) 상에 상기 데이터 배선(615)에서 분기되는 일정한 패턴을 형성한다.
계속해서, 상기 제 2 레지스트 패턴(652)을 O2로 에싱(ashing)하여 그 단차를 낮춘다. 이 때, 제 2 레지스트 패턴(652)의 얇은 두께에 해당하는 부분은 모두 제거되고, 두꺼운 두께에 해당하는 부분은 그 두께가 얇아진다. 즉, 반도체층의 채널 영역에 해당되는 부분이 오픈된다.
이후, 채널영역이 노출된 상기 제 2 레지스트 패턴(652)을 마스크로 하여, 상기 제 2 저저항 금속층(625)을 식각하여 상기 반도체층(614) 상부에 소스/드레인 전극(615a,615b)을 형성한다.
이 때, 상기 소스/드레인 전극(615a,615b)을 식각할 때, 상기 오믹콘택층(614a)까지 오버식각되어 동시에 패터닝된다.
이어서, 남아있는 제 2 레지스트 패턴(652)을 완전 제거한 후, 도 8f에 도시된 바와 같이, 상기 데이터 배선(615)을 포함한 전면에 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin) 등의 유기절연물질을 도포하거나 또는 SiNx, SiOx 등의 무기절연물질을 증착하여 보호막(616)을 형하고, 그 위의 소정 부위에 그라비어 오프셋 방식 등에 의한 프린팅 기술을 적용하여 제 3 레지스트 패턴(653)을 인쇄한다. 상기 제 3 레지스트 패턴(653)에는 소정 부위에 콘택홀(620)이 형성되어 있는데, 상기 콘택홀(620)은 후공정에서 박막트랜지스터의 드레인 전극(615b)과 화소전극(617)이 콘택시키 위한 것이다. 이러한, 콘택홀(620) 사이로 노출된 보호막(616) 을 식각하여 드레인 전극(615b)의 소정 부위가 노출되도록 한다.
다음, 상기 제 3 레지스트 패턴(653)를 스트립한 후, 제 도 8g에 도시된 바와 같이, 상기 보호막(616)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명도전막(617)을 스퍼터링(sputtering) 방법으로 증착한 후, 그 위의 소정 부위에 그라비어 오프셋 방식 등에 의한 프린팅 기술을 적용하여 제 4 레지스트 패턴(654)을 인쇄한다.
마지막으로, 도 8h에 도시된 바와 같이, 상기 제 4 레지스트 패턴(654) 사이로 노출된 투명도전막을 식각하여 상기 드레인 전극(615b)에 콘택되는 화소전극(617)을 형성한다.
이로써, 프린팅 기술에 의한 박막 어레이 기판을 완성한다. 이와같이, 반도체층과 소스/드레인 전극을 일괄적으로 형성하기 위해서는 이중 두께를 가지는 레지스트 패턴이 요구되는 때, 몰드 프레임으로 이용한 몰딩방법을 적용함으로써 용이하게 공정을 수행할 수 있게 된다.
참고로, 상기 제 1 ,제 3 ,제 4 레지스트 패턴(651, 653, 654)을 그라비어 오프셋 방식 등에 의한 프린팅 기술을 적용하지 않고 사진식각기술에 의해 형성하여도 무방하다.
이러한 구조의 박막 어레이 기판은, 도시하지는 않았으나, 대향기판에 대향합착되고 두 기판 사이에 액정층이 구비하는데, 상기 대향기판에는 빛의 누설을 방지하는 블랙 매트릭스와, 상기 블랙 매트릭스 사이에 R,G,B의 컬러 레지스트가 일정한 순서대로 형성된 컬러필터층과, 상기 컬러필터층 상부에서 상기 컬러필터층을 보호하고 컬러필터층의 표면을 평탄화하기 위한 오버코트층과, 상기 오버코트층 상에 형성되어 박막 어레이 기판의 화소전극과 더불어 전계를 형성하는 공통전극이 형성되어 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명에 의한 액정표시소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 반도체층과 소스/드레인 전극을 일괄적으로 형성하기 위해서는 이중 두께를 가지는 레지스트 패턴이 요구되는 때, 누름판 또는 가압롤러 등을 이용한 프린팅 기술을 적용함으로써 용이하게 공정을 수행할 수 있게 된다.
둘째, 몰드 프레임으로 이용한 몰딩방법을 적용하여 이중 두께의 레지스트 패턴을 형성함으로써 용이하게 공정을 수행할 수 있게 된다.
이와같이, 이중 두께의 레지스트 패턴을 간소한 절차로 형성 가능하게 됨으로써 공정 생산성을 향상시킬 수 있다.

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계;
    상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막을 포함한 전면에 반도체층 및 금속층을 적층하는 단계;
    상기 금속층 상에 레지스트를 코팅하는 단계;
    상기 레지스트에 이중 단차의 오목 형상부를 가지는 몰드 프레임을 가압하는 단계;
    상기 몰드 프레임을 떼어낸 후, 형성된 레지스트 패턴이 상기 게이트 배선에 수직하는 데이터 배선, 상기 데이터 배선에서 분기되는 소스/드레인 전극이 형성될 영역을 정의하며, 상기 레지스트 패턴의 단차가 낮은 부분이 상기 소스/드레인 전극 사이의 이격된 구간에 형성될 채널 영역인 것을 정의하는 단계;
    상기 레지스트 패턴 사이로 노출된 상기 반도체층 및 금속층을 일괄식각하여 상기 데이터 배선 및 상기 소스/드레인 전극을 형성하는 단계;
    상기 레지스트 패턴을 에싱하여 단차가 낮은 부분을 제거하여, 상기 채널 영역에 해당되는 금속층을 제거하여 채널을 형성하는 단계;
    상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계;
    상기 보호막 상에 상기 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  6. 제 5 항에 있어서, 상기 몰드 프레임은 고무재질의 것을 사용하는 것을 특징으로 하는 액정표시소자의 제조방법.
  7. 제 5 항에 있어서, 상기 몰드 프레임은, 상기 반도체층의 채널영역에 상응하는 위치에 돌출부를 가지는 오목형상부를 가지는 것을 특징으로 하는 액정표시소자의 제조방법.
  8. 제 5 항에 있어서, 상기 몰드 프레임을 씌운 상태에서, 상기 레지스트를 가경화하는 단계를 더 포함함을 특징으로 하는 액정표시소자의 제조방법.
  9. 제 5 항에 있어서, 상기 몰드 프레임을 떼어낸 후, 상기 레지스트를 완전경화하는 단계를 더 포함함을 특징으로 하는 액정표시소자의 제조방법.
KR1020030086826A 2003-12-02 2003-12-02 액정표시소자의 제조방법 KR100983593B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030086826A KR100983593B1 (ko) 2003-12-02 2003-12-02 액정표시소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030086826A KR100983593B1 (ko) 2003-12-02 2003-12-02 액정표시소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20050053199A KR20050053199A (ko) 2005-06-08
KR100983593B1 true KR100983593B1 (ko) 2010-09-27

Family

ID=37248938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030086826A KR100983593B1 (ko) 2003-12-02 2003-12-02 액정표시소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100983593B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101339170B1 (ko) * 2006-07-25 2013-12-09 삼성디스플레이 주식회사 액정 표시 패널 및 그 제조 방법
KR101006893B1 (ko) * 2008-04-28 2011-01-12 (주) 파루 유연성 유기박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
KR20050053199A (ko) 2005-06-08

Similar Documents

Publication Publication Date Title
USRE43819E1 (en) Thin film transistor array substrate and method of fabricating the same
US7531372B2 (en) Method for manufacturing array substrate for liquid crystal display device
US7763483B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US7517620B2 (en) Method for fabricating array substrate having color filter on thin film transistor structure for liquid crystal display device
US7550327B2 (en) Method for fabricating thin film transistor substrate
KR100480333B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
CN101097924B (zh) 薄膜晶体管阵列基板及其制造方法
US20090290083A1 (en) Liquid crystal display device and fabrication method thereof
US20060028610A1 (en) Liquid crystal display device and manufacturing method thereof
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100983593B1 (ko) 액정표시소자의 제조방법
KR20070075163A (ko) 미세 패턴 형성용 몰드 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR100754125B1 (ko) 액정 표시장치의 제조방법
KR101157965B1 (ko) 액정표시장치의 제조방법
KR100983587B1 (ko) 액정표시소자
KR101030524B1 (ko) Tft 어레이 기판의 제조방법
KR101055201B1 (ko) Cot형 액정표시소자의 제조방법
KR100541532B1 (ko) 박막트랜지스터 제조방법
KR101048706B1 (ko) Tft 어레이 기판의 제조방법
KR20080000752A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101048698B1 (ko) 액정표시장치 및 그 제조방법
KR101030532B1 (ko) Tft 어레이 기판의 제조방법
KR101236240B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR100480331B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 9