KR101030532B1 - Ｔｆｔ 어레이 기판의 제조방법 - Google Patents

Abstract

본 발명은 디태치먼트 방법(Detachment Method) 및 플로잉 방법(Flowing Method)과 같은 비노광 과정과 1회의 노광공정만으로 TFT 어레이 기판을 완성함으로써 노광 장비에 의한 단가상승과 공정의 어려움을 방지하고자 하는 TFT 어레이 기판의 제조방법에 관한 것으로서,

기판 상에 디태치먼트 방법에 의해서 게이트 배선 및 게이트 전극을 형성하는 제 1 단계와, 상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 제 2 단계와, 상기 게이트 절연막을 포함한 전면에 액티브층 및 금속층을 적층하는 제 3 단계와, 상기 액티브층 및 금속층을 식각하여 상기 게이트 배선에 수직하는 데이터 배선 및 상기 데이터 배선에서 분기되는 소소/드레인 전극을 형성하는 제 4 단계와, 상기 데이터 배선을 포함한 전면에 플로잉 방법에 의해 콘택홀을 가지는 보호막을 형성하는 제 5 단계와 그리고, 상기 보호막 상부에 상기 콘택홀을 통해 드레인 전극과 접속하는 화소전극을 형성하는 제 6 단계를 포함하여 이루어지는 것을 특징으로 한다.

저마스크, 디태치먼트 방법, 플로잉 방법, 비노광 공정

Description

ＴＦＴ 어레이 기판의 제조방법{Method For Fabricating The Array Substrate Of Thin Film Transistor}

도 1은 종래 기술에 의한 어레이 기판의 제작 순서도.

도 2a 내지 도 2c는 종래 기술에 의한 어레이 기판의 공정 평면도 및 공정 단면도.

도 3은 본 발명에 의한 TFT 어레이 기판의 공정순서도.

도 4a 내지 도 4g는 본 발명에 의한 TFT 어레이 기판의 공정 평면도 및 공정 단면도.

도 5a 내지 도 5e는 디태치먼트 방법을 나타낸 공정단면도.

도 6a 내지 도 6e는 플로잉 방법을 나타낸 공정단면도.

*도면의 주요 부분에 대한 부호설명

111 : 기판 112a : 게이트 전극

113 : 게이트 절연막 114 : 액티브층

114a : 오믹콘택층 115 : 데이터 배선

115a : 소스 전극 115b : 데이터 전극

116 : 보호막 117 : 화소전극

120 : 콘택홀 151,153 : 에치 레지스트

152 : 포토 레지스트 170,171,172 : 몰드 프레임

본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 저마스크 기술을 이용한 액정표시소자용 TFT 어레이 기판의 제조방법에 관한 것이다.

액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 적다는 특징 때문에 평판 디스플레이 중에서도 그 비중이 증대되고 있다.

이러한 액정표시소자는 동작 수행을 위해 기판에 구동소자 또는 배선 등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 포토식각기술(photolithography)이다.

상기 방법은 패턴이 형성될 기판에 자외선으로 감광하는 재료인 포토 레지스트를 코팅하고, 마스크에 형성된 패턴을 포토 레지스트 위에 노광하여 현상 및 식각하고, 이와 같이 패터닝된 포토 레지스트를 마스크로 활용하여 원하는 물질층을 식각한 후 포토 레지스트를 스트립핑하는 일련의 복잡한 과정으로 이루어진다.

종래기술에 의한 액정표시소자용 어레이 기판은 기판 상에 게이트 배선층, 게이트 절연막, 반도체층, 데이터 배선층, 보호막, 화소전극을 형성하기 위해서 통상, 5∼7마스크 기술을 사용하고 있는데, 이와같이 마스크를 이용하는 포토식각기 술의 횟수가 많아지면 공정 오류의 확률과 공정비율이 증가한다.

특히, 포토식각기술에서 사용되는 노광장비는 다른 장비에 비해 장비단가가 큰데, 최근 기판 사이즈가 대형화되고 패턴 사이즈가 작아짐에 따라 장비 가격이 크게 상승하고 있다.

이와같은 문제점을 극복하고자 최근, 포토식각기술의 적용횟수(노광장비의 사용횟수)를 최소한으로 줄여 생산성을 높이고 공정 마진을 확보하고자 "저마스크 기술"에 대한 연구가 활발하게 진행되고 있다.

이하, 첨부된 도면을 참조하여 종래 기술에 따른 액정표시소자용 TFT 어레이 기판의 제조방법을 설명하면 다음과 같다.

도 1은 종래 기술에 의한 어레이 기판의 제작 순서도이고, 도 2a 내지 도 2c는 종래 기술에 의한 어레이 기판의 공정 평면도 및 공정 단면도이다.

종래 기술에 의한 액정표시소자용 어레이 기판을 형성하기 위해서는 도 1의 순서도에 도시된 바와 같이, 준비된 기판 상에 금속층을 증착하여 게이트 배선층을 형성하고(S11, S12), 상기 게이트 배선층을 포함한 전면에 게이트 절연막을 증착한 뒤(S13), 상기 게이트 배선층의 소정 부위에 오버랩되도록 상기 게이트 절연막 상에 액티브층을 형성한다(S14).

다음, 상기 게이트 배선층과 일정한 패턴을 이루도록 데이터 배선층을 형성하고(S15), 상기 데이터 배선층 상부에 콘택홀을 가지는 보호막을 도포한 뒤(S16), 상기 콘택홀을 통해 상기 데이터 배선층의 소정 부위와 연결되는 화소전극을 형성한다(S17).

이로써, 액정표시소자용 어레이 기판을 완성한다.

이와 같이 형성된 어레이 기판은 통상, S12단계, S14단계, S15단계, S16단계, S17단계에서 총 5번의 마스크를 사용한다.

상기 제조방법을 구체적으로 살펴보면 다음과 같다.

먼저, 도 2a에 도시된 바와 같이, 유리기판(11) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 증착한 후, 제 1 마스크를 이용한 포토식각기술을 이용하여 복수개의 게이트 배선층 즉, 게이트 배선(12) 및 게이트 전극(12a)을 형성한다.

상기 포토식각기술은 다음과 같이 진행된다.

즉, 내열성이 우수하고 투명한 유리기판 상에 저항이 낮은 금속을 고온에서 증착하고 그 위에 포토레지스트(photoresist)를 도포한 후, 상기 포토레지스트 상부에 패턴된 제 1 마스크를 위치시켜 빛을 선택적으로 조사함으로써 제 1 마스크의 패턴과 동일한 패턴을 상기 포토레지스트 상에 형성시킨다.

다음, 현상액을 이용하여 빛을 받은 부분의 포토레지스트를 제거하여 포토레지스트를 패터닝한다. 상기 패터닝된 포토레지스트로부터 노출된 부분의 금속을 선택적으로 식각하여 원하는 패턴을 얻는 것이다.

참고로, 식각 공정에는 플라즈마 가스 또는 라디칼을 이용하여 포토레지스트 사이로 노출된 하부층을 제거하는 건식 식각과 화학용액을 이용하여 하부층을 제거하는 습식 식각이 있다.

상기 건식식각은 절연막을 식각할 때 사용하는 공정으로 패턴의 정밀도가 상 대적으로 우수하며, 습식식각은 주로 금속이나 투명전극을 식각할 때 사용하는 공정으로 장비가격과 생산성 면에서 우수하다.

다음, 상기 게이트 배선(12)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 고온에서 증착하여 게이트 절연막(13)을 형성한다.

이어서, 상기 게이트 절연막(13) 위에 반도체층(14)을 형성하고, 제 2 마스크를 이용한 사진식각기술로 상기 게이트 전극(12a)에 오버랩되도록 상기 게이트 절연막(13) 상에 섬(island) 모양의 반도체층(14)을 형성한다.

이 때, 상기 반도체층(14)은 비정질 실리콘(a-Si:H)을 고온에서 증착한다.

상기 게이트 절연막(13) 및 반도체층(14)은 통상 플라즈마 강화형 화학 증기 증착(PECVD:plasma enhanced chemical vapor depostion) 방법에 의해 증착되는데, 이 경우 증착 온도가 약 250 ℃를 초과한다.

계속해서, 도 2b에 도시된 바와 같이, 상기 반도체층(14)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 증착하고 제 3 마스크를 이용한 포토식각기술로 패터닝하여 데이터 배선층을 형성한다.

상기 데이터 배선층은 상기 게이트 배선(12)과 교차하여 단위 화소영역을 정의하는 데이터 배선(15)과, 상기 반도체층(14)의 가장자리에 오버랩되는 소스 전극(15a) 및 드레인 전극(15b)을 포함한다.

상기에서와 같이 적층된 게이트전극(12a), 게이트 절연막(13), 반도체층(14) 및 소스/드레인 전극(15a, 15b)은 단위 픽셀에 인가되는 전압의 온/오프를 제어하는 박막트랜지스터를 이룬다.

다음, 도 2c에 도시된 바와 같이, 상기 데이터 배선(15)을 포함한 전면에 BCB 등의 유기절연물질 또는 SiNx의 무기절연물질을 도포하여 보호막(16)을 형성한다. 그리고, 제 4 마스크를 이용한 포토식각기술로 상기 보호막(16)의 일부를 제거하여 상기 드레인 전극(15b)이 노출되는 콘택홀을 형성한다.

다음, 상기 보호막(16)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zin Oxide)와 같은 투명도전물질을 증착하고 제 5 마스크를 이용한 포토식각기술을 이용하여 상기 드레인 전극(15b)에 전기적으로 연결되도록 화소영역에 화소전극(17)을 형성함으로써 어레이 기판을 완성한다.

이와같이, 박막트랜지스터(TFT)가 형성된 어레이 기판은 도시하지는 않았으나, 대향기판과 스페이서를 그 사이에 두고 실란트에 의해 접착된다. 그리고 두 기판 사이에 액정을 주입하여 액정층을 형성하고 액정주입구를 봉지함으로써 액정표시소자를 완성한다.

종래 기술에 의한 액정표시소자용 TFT 어레이 기판은 게이트 배선층, 반도체층, 데이터 배선층, 보호막의 콘택홀, 화소전극을 형성하기 위해서 통상, 5번의 마스크를 사용하는데, 이와 같이 마스크의 사용횟수가 많아지면 공정이 복잡해지고 공정 시간 및 공정 비용이 많이 소요되므로 공정효율이 크게 떨어진다.

본 발명은 상기와 같은 문제점을 해결하기 위해, 디태치먼트 방법(Detachment Method) 및 플로잉 방법(Flowing Method)과 같은 비노광 과정을 적용하여 1회의 노광공정만으로 TFT 어레이 기판을 완성함으로써 제조원가를 절감하고 공정 시간을 대폭 줄이고자 하는 TFT 어레이 기판의 제조방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 TFT 어레이 기판의 제조방법은 기판 상에 디태치먼트 방법에 의해서 게이트 배선 및 게이트 전극을 형성하는 제 1 단계와, 상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 제 2 단계와, 상기 게이트 절연막을 포함한 전면에 액티브층 및 금속층을 적층하는 제 3 단계와, 상기 액티브층 및 금속층을 식각하여 상기 게이트 배선에 수직하는 데이터 배선 및 상기 데이터 배선에서 분기되는 소소/드레인 전극을 형성하는 제 4 단계와, 상기 데이터 배선을 포함한 전면에 플로잉 방법에 의해 콘택홀을 가지는 보호막을 형성하는 제 5 단계와 그리고, 상기 보호막 상부에 상기 콘택홀을 통해 드레인 전극과 접속하는 화소전극을 형성하는 제 6 단계를 포함하여 이루어지는 것을 특징으로 한다.

이 때, 상기 제 4 단계에서만 노광장비를 사용하여 포토식각기술을 적용하므로 1마스크 기술의 실시예가 된다.

이와같은 기술적 사상은 TN(Twisted Nematic), IPS(Inplane Swtiching), VA(Vertical Alighnment) 모드 등 다양한 모드의 박막트랜지스터 어레이 기판에 적용가능하다.

즉, 본 발명에 의한 액정표시소자용 TFT 어레이 기판은 1번의 노광 마스크를 사용하여 완성함으로써 마스크의 사용 횟수를 줄여 제조원가를 절감하고 공정 시간을 대폭 줄일 수 있다.

이하에서, 도면을 참고하여 본 발명에 의한 액정표시소자용 어레이 기판의 제조방법을 구체적으로 살펴보기로 한다.

도 3은 본 발명에 의한 TFT 어레이 기판의 공정순서도이고, 도 4a 내지 도 4g는 본 발명에 의한 TFT 어레이 기판의 공정 평면도 및 공정 단면도이다.

그리고, 도 5a 내지 도 5e는 디태치먼트 방법을 나타낸 공정단면도이고, 도 6a 내지 도 6e는 플로잉 방법을 나타낸 공정단면도이다.

본 발명에 의한 액정표시소자용 어레이 기판을 형성하기 위해서는 도 3의 순서도에 도시된 바와 같이, 준비된 기판 상에 저저항 금속층을 증착하고 디태치먼트 방법으로 게이트 배선 및 게이트 전극을 형성한 뒤(S1), 상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성한다(S2).

다음, 상기 게이트 절연막 상에 액티브층 및 저저항 금속층을 적층한 뒤, 노광장비를 이용한 포토식각기술로서 상기 반도체층용 물질 및 저저항 금속층을 패터닝하여 반도체층, 데이터 배선 및 소스/드레인 전극을 형성한다(S3). 이 때, 상기 액티브층 및 저저항 금속층을 일괄적으로 패터닝하여야 하므로 상기 노광장비의 마스크는 슬릿 마스크, 헬프-톤 마스크 등의 회절 마스크를 사용한다.

이어서, 플로잉 방법을 사용하여 상기 데이터 배선을 포함한 전면에 부분적으로 콘택홀을 가지는 보호막을 형성한 뒤(S4), 디태치먼트 방법을 사용하여 상기 보호막 상에서 상기 콘택홀을 통해 드레인 전극에 연결되는 화소전극을 형성한다(S5).

이와같이, 2번의 디태치먼트 방법과 1번의 플로잉 방법과 회절 노광장비를 사용한 1번의 포토식각방법에 의하여 TFT 어레이 기판을 완성함으로써 기존의 5마스크 공정에 비해 마스크 사용 횟수가 크게 저감된다.

즉, 본 발명에 의한 박막트랜지스터 어레이 기판은 저마스크 공정 중에서도, 1마스크 공정으로서 노광장비의 사용횟수가 크게 줄어들어 공정이 훨씬 간소해지고 공정 단가도 낮추어진다.

이하에서, 제조방법을 구체적으로 살펴보면 다음과 같다.

먼저, 도 4a에 도시된 바와 같이, 투명하고 내열성이 우수한 기판(111) 상에 신호지연의 방지를 위해서 15μΩcm^-1 이하의 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 제 1 저저항 금속층(112)을 스퍼터링 방법으로 증착한다.

다음, 상기 제 1 저저항 금속층(112) 상부 전면에 스핀(spin)법, 롤 코팅(roll coating)법 등으로 제 1 에치 레지스트(ER :Etch Resist)(151)를 도포하고, 제 1 몰드 프레임(170)을 이용한 디태치먼트 방법으로 패터닝한 후, 패턴닝된 에치 레지스트(151) 사이로 노출된 상기 제 1 저저항 금속층(112)을 식각하여 게이트 배선(도시하지 않음) 및 게이트 전극(도 4b의 112a)을 형성한다.

상기 디태치먼트 방법에 대해 좀 더 구체적으로 살펴보면 다음과 같다.

먼저, 도 5a에 도시된 바와 같이, 기판(211) 상에 피식각층(212)을 증착한 뒤 에치 레지스트(251)를 도포한 후, 상기 에치 레지스트(251)의 용매를 제거하기 위해 약 60∼70℃에서 건조시켜 고화시킨다. 상기 에치 레지스트(251)가 어느 정도 고화된 후에는, 도 5b 및 도 5c에 도시된 바와 같이, 상기 에치 레지스트(251)에 몰드 프레임(270)을 배치한 후 가압롤러(280)로 가압한다. 이 때, 에치 레지스트의 유리전이온도인 100℃ 가량의 열을 가하여 에치 레지스트(251)에 유동성이 생기게 함으로써 몰드 프레임(270)의 양각과 접촉된 에치 레지스트(251)가 상기 몰드 프레임(270)에 흡착되도록 한다. 따라서, 상기 몰드 프레임(270)을 떼어내면, 도 5d에 도시된 바와 같이, 몰드 프레임(270)의 음각에 상응하던 부분의 에치 레지스트(251)만 잔존하게 된다. 마지막으로, 도 5e에 도시된 바와 같이, 상기 에치 레지스트(251)를 마스크로 하여 그 사이에 노출되어 있는 피식각층(212)을 제거하면 원하는 패턴이 획득된다.

이와같이, 디태치먼트 방법은 고화된 에치 레지스트를 몰드프레임의 양각에 흡착시키는 방법으로 상기 에치 레지스트를 패터닝하는 것으로서, 마스크를 포함한 노광장비를 사용하지 않음으로 공정이 간소화되고 단가가 크게 낮춰진다.

상기와 같은 방법으로 게이트 전극(112a)을 형성한 후에는, 도 4b에 도시된 바와 같이, 상기 게이트 전극(112a)을 포함한 전면에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기 절연물질을 PECVD 방법으로 증착하여 게이트 절연막(113)을 형성한다.

계속해서, 상기 게이트 절연막(113) 상부의 전면에 비정질 실리콘(a-Si)(114a) 및 비정질 실리콘에 불순물을 이온 주입한 오믹콘택층(n+a-Si)(114b)을 차례로 증착하고, 그 위에 데이터 배선용 물질인 제 2 저저항 금속층(125)을 증착한다.

그리고, 상기 제 2 저저항 금속층(125) 상에 UV 경화성 수지(Ultraviolet curable resin)인 포토 레지스트(Photo resist)(152)를 도포한 후, 상기 포토 레지스트(152) 상부에 소정의 패턴이 형성된 회절마스크를 씌워서 UV 또는 x-선 파장에 노출시켜 노광시킨 뒤, 노광된 포토 레지스트(152)를 현상한다.

이 때, 상기 포토 레지스트(152)의 패턴이 이중 단차를 가지도록 하기 위해 회절마스크를 사용하는데, 이후에 형성될 소스전극(도 4d의 115a) 및 드레인 전극(도 4d의 115b) 사이의 포토 레지스트가 보다 낮은 단차를 가지도록 한다.

다음, 도 4c에 도시된 바와 같이, 상기 포토 레지스트(152) 사이로 노출된 제 2 저저항 금속층(125), 비정질 실리콘(114a) 및 오믹콘택층(114b)을 일괄 식각한 후, 도 4d에 도시된 바와 같이, 낮은 단차의 포토레지스트(152)가 제거될 때까지 상기 포토 레지스트(152)를 에싱(ashing)한다.

그리고, 에싱된 포토레지스트(152) 사이로 부분노출된 제 2 저저항 금속층(125)을 식각한다. 이때, 오믹콘택층인 n+a-Si(114b)도 동시 식각될 수 있을 것이다.

이로써, 상기 게이트 배선에 수직교차하는 데이터 배선(115)과, 상기 게이트 전극(112a) 상부에 형성되는 소스/드레인 전극(115a, 115b)과, 상기 소스/드레인 전극(115a,115b) 하부에 형성되는 반도체층(114)이 형성된다. 여기서, 상기 게이트 전극(112a), 게이트 절연막(113), 반도체층(114), 오믹콘택층(114b), 소스/드레인 전극(115a,115b)의 적층막이 박막트랜지스터를 이룬다.

계속해서, 남아있는 포토 레지스트(152)를 완전 제거한 후, 도 4e에 도시된 바와 같이, 상기 데이터 배선(115)을 포함한 전면에 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin) 등의 유기절연물질을 도포하거나 또는 SiNx, SiOx 등의 무기절연물질을 증착하여 보호막(116)을 형성하고, 상기 보호막(116) 상에 제 2 에치 레지스트(153)를 도포한다.

이후, 상기 제 2 에치 레지스트(153)를 제 2 몰드 프레임(171)을 이용한 플로잉 방법으로 패터닝한 후, 패턴닝된 에치 레지스트(151) 사이로 노출된 상기 보호막(116)을 식각하여 드레인 전극(115b)의 소정 부위가 노출되는 콘택홀(도 4f의 120)을 형성한다.

상기 플로잉 방법에 대해 좀 더 구체적으로 살펴보면 다음과 같다.

먼저, 도 6a에 도시된 바와 같이, 기판(311) 상에 피식각층(312)을 증착한 뒤, 액상 고분자 전구체 타입의 에치 레지스트(351)를 도포한다. 이후, 도 6b 및 도 6c에 도시된 바와 같이, 액상의 에치 레지스트(351) 상부에 몰드 프레임(370)을 배치한 후 아래쪽으로 가압한다. 이 때, 몰드 프레임(370)의 양각 부분에 위치하던 액상의 에치 레지스트(351)가 몰드 프레임(370)의 음각 부분으로 밀려들어간다. 이후, 에치 레지스트(351)에 열을 가하여 베이킹(baking)하거나 또는 UV 선을 조사하여 경화함으로서 에치 레지스트(351)가 가교 결합되도록 한다. 이후, 도 6d에 도시 된 바와 같이, 상기 몰드 프레임(370)을 떼어내면, 몰드 프레임(370)의 음각에 상응하는 부분에 에치 레지스트(351)가 잔존하게 된다. 마지막으로, 도 6e에 도시된 바와 같이, 상기 에치 레지스트(351)를 마스크로 하여 그 사이에 노출되어 있는 피식각층(312)을 제거하면 원하는 패턴이 획득된다.

이와같이, 플로잉 방법은 몰드 프레임의 음각에 액상의 에치 레지스트가 밀려 들어가 패턴이 완성되는 방법으로, 마스크를 포함한 노광장비를 사용하지 않음으로 공정이 간소화되고 단가도 크게 낮춰진다.

한편, 상기 디태치먼트 방법과 플로잉 방법에서 쓰이는 에치 레지스트는 피식각층의 식각공정에서 마스크 역할만 하면 족한 것으로, 포토 레지스트와 달리 감광 특성이 없는 물질을 사용하여도 된다.

그리고, 디태치먼트 방법과 플로잉 방법에서 사용하는 몰드 프레임은 PDMS(Poly Demethyl Siloxane), PU(Poly Urethane) 등과 같이 탄성 특성을 가지는 것을 사용하는 것이 바람직하되, 물론, 몰드 프레임의 종류를 이에 한정하는 것은 아니다.

계속해서, 제 2 에치 레지스트를 스트립한 후, 제 도 4f에 도시된 바와 같이, 상기 보호막(116)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명도전막(117a)을 스퍼터링(sputtering) 방법으로 증착한 후, 그 위에 제 3 에치 레지스트(153)를 도포하고 제 3 몰드 프레임(172)을 이용한 디태치먼트 방법으로 제 3 에치 레지스트(153)를 패터닝한다.

이후, 패터닝된 제 3 에치 레지스트(153) 사이로 노출된 투명도전막(117a)을 식각하여, 도 4g에 도시된 바와 같이, 드레인 전극(115b)에 접속하는 화소전극(117)을 형성한다.

이로써, 노광장비를 한번만 사용하여 박막 어레이 기판을 완성한다.

이러한 구조의 박막 어레이 기판은, 도시하지는 않았으나, 대향기판에 대향합착되고 두 기판 사이에 액정층이 구비하는데, 상기 대향기판에는 빛의 누설을 방지하는 블랙 매트릭스와, 상기 블랙 매트릭스 사이에 R,G,B의 컬러 레지스트가 일정한 순서대로 형성된 컬러필터층과, 상기 컬러필터층 상부에서 상기 컬러필터층을 보호하고 컬러필터층의 표면을 평탄화하기 위한 오버코트층과, 상기 오버코트층 상에 형성되어 박막 어레이 기판의 화소전극과 더불어 전계를 형성하는 공통전극이 형성되어 있다.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같은 본 발명의 TFT 어레이 기판의 제조방법은 다음과 같은 효과가 있다.

디태치먼트 방법(Detachment Method) 및 플로잉 방법(Flowing Method)과 같은 비노광 과정을 적용하여, 1회의 노광공정만으로 어레이 기판을 완성함으로써 1마스크 공정에 의해 박막트랜지스터 어레이 기판이 완성된다.

즉, 5번의 포토식각공정을 수행했던 기존의 5마스크 공정 대신에, 2번의 디태치먼트 방법과 1번의 플로잉 방법과 회절노광 마스크를 사용한 1번의 포토식각공정에 의해 TFT 어레이 기판을 완성함으로써, 마스크를 사용한 포토식각공정 횟수를 크게 줄일 수 있게 되었다.

따라서, 마스크의 사용 횟수를 줄이는 것에 의해, 공정 단가가 절감되고 공정 시간이 줄어들며 공정 오류의 확률도 낮춰지게 된다.

Claims (7)

1. 기판 상에 디태치먼트 방법에 의해서 게이트 배선 및 게이트 전극을 형성하는 제 1 단계;

   상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 제 2 단계;

   상기 게이트 절연막을 포함한 전면에 액티브층 및 금속층을 적층하는 제 3 단계;

   상기 액티브층 및 금속층을 식각하여 상기 게이트 배선에 수직하는 데이터 배선 및 상기 데이터 배선에서 분기되는 소소/드레인 전극을 형성하는 제 4 단계;

   상기 데이터 배선을 포함한 전면에 플로잉 방법에 의해 콘택홀을 가지는 보호막을 형성하는 제 5 단계; 그리고,

   상기 보호막 상부에 상기 콘택홀을 통해 드레인 전극과 접속하는 화소전극을 형성하는 제 6 단계를 포함하여 이루어지며, 상기 디태치먼트 방법은, 기판 상에 피식각층 및 에치 레지스트 적층하는 단계, 상기 에치 레지스트를 고화시키는 단계, 상기 에치 레지스트와 몰드 프레임의 양각을 접촉시키면서 가온하여 몰드 프레임의 양각에 에치 레지스트를 흡착시키는 단계, 상기 몰드 프레임을 떼어낸 후 에치 레지스트 사이의 피식각층을 제거하는 단계, 그리고, 상기 에치 레지스트를 제거하는 단계로 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
2. 제 1 항에 있어서, 상기 화소전극은 디태치먼트 방법으로 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
3. 삭제
4. 제 1 항에 있어서,

   상기 플로잉 방법은,

   기판 상에 피식각층 및 에치 레지스트 적층하는 단계와,

   상기 에치 레지스트에 몰드 프레임을 얹은 후 가압하는 단계와,

   상기 에치 레지스트를 경화하는 단계와,

   상기 몰드 프레임을 떼어낸 후 에치 레지스트 사이의 피식각층을 제거하는 단계와,

   상기 에치 레지스트를 제거하는 단계로 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
5. 제 1 항에 있어서, 상기 디태치먼트 방법 및 플로잉 방법은 비노광 방법인 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
6. 제 1 항에 있어서, 상기 액티브층 및 금속층은 회절 노광 마스크를 사용하여 패터닝하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
7. 제 1 항에 있어서, 상기 게이트 전극, 게이트 절연막, 반도체층, 소스/드레인전극으로 구성되는 박막트랜지스터를 상기 게이트 배선과 데이터 배선의 교차지점에 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.

Images