JP2014056888A - 記憶装置 - Google Patents

Abstract

【課題】微細で動作安定性が高い抵抗変化型記憶装置を提供する。
【解決手段】記憶装置１は、第１電極１３と、第２電極１１と、第１電極１３と第２電極１１との間に接続された抵抗変化膜１２と、を備える。抵抗変化膜１２においては、マトリクス材料中にイオンメタルが導入されている。抵抗変化膜１２の第１電極側の第１領域１２ａにおけるイオンメタルの濃度は、抵抗変化膜１２の第２電極側の第２領域１２ｂにおけるイオンメタルの濃度よりも高い。また、記憶装置１には、イオンメタルのみからなる層は設けられていない。
【選択図】図１

Description

本発明の実施形態は、記憶装置に関する。

従来より、抵抗変化型メモリ（ＲｅＲＡＭ：Resistance Random Access Memory）が提案されている。ＲｅＲＡＭとは、印加する電圧によって高抵抗状態（オフ状態）と低抵抗状態（オン状態）とを切り替えられるメモリセルを備えた記憶装置である。メモリセルは、２つの電極間に接続された抵抗変化膜を含んでおり、電極間に電流を流すことにより、抵抗変化膜の抵抗状態を変化させる。ＲｅＲＡＭは、その構造上、電荷蓄積型のフラッシュメモリと比べて微細化しやすく、且つ、書き込み時間も短いため、次世代の不揮発性メモリ材料として期待され、開発が進められている。

ＲｅＲＡＭには、金属酸化膜中に酸素欠損部を生じさせて電流経路を形成する酸素欠損型のＲｅＲＡＭと、絶縁膜中に金属フィラメントを析出させて電流経路を形成する金属フィラメント型のＲｅＲＡＭが提案されている。酸素欠損型のＲｅＲＡＭは、抵抗変化膜の抵抗状態を変化させるために一定の電流が必要であり、このため、微細化に必要な電流スケーリングが難しい。また、微細化に伴って配線抵抗が増大するため、通電時のＲＩドロップ（電圧降下）の影響が大きくなり、回路動作が困難になる。一方、金属フィラメント型のＲｅＲＡＭにおいては、絶縁膜中に金属イオンを拡散させ析出させることにより、絶縁膜中に金属の細線を形成し、低抵抗状態を実現している。このため、酸素欠損型のＲｅＲＡＭと比較して低電流での動作が可能であり、微細化に伴って細線の本数も減少するため、微細化に伴う電流スケーリングが可能である。

米国特許公報第２００９／００１４７０７号明細書

本発明の目的は、微細で動作安定性が高い記憶装置を提供することである。

実施形態に係る記憶装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に接続された抵抗変化膜と、を備える。前記抵抗変化膜においては、マトリクス材料中にイオンメタルが導入されている。前記抵抗変化膜の前記第１電極側の第１領域における前記イオンメタルの濃度は、前記抵抗変化膜の前記第２電極側の第２領域における前記イオンメタルの濃度よりも高い。また、前記記憶装置には、前記イオンメタルのみからなる層は設けられていない。

（ａ）は、第１の実施形態に係る記憶装置を例示する断面図であり、（ｂ）は、横軸に上下方向の位置をとり、縦軸に銀濃度をとって、抵抗変化膜内の銀濃度プロファイルを例示するグラフ図である。 （ａ）〜（ｄ）は、第１の実施形態に係る記憶装置の製造方法を例示する工程断面図である。 （ａ）〜（ｄ）は、第１の実施形態に係る記憶装置の製造方法を例示する工程断面図である。 （ａ）〜（ｄ）は、第１の実施形態に係る記憶装置の製造方法を例示する工程断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る記憶装置の動作を模式的に例示する図であり、（ａ）は高抵抗状態を示し、（ｂ）は低抵抗状態を示す。 横軸にサイクル数をとり、縦軸に、オン／オフ電流比をとって、金属フィラメントの形成容易性を例示するグラフ図である。 横軸に抵抗変化膜の上側領域の銀濃度をとり、縦軸に単ビットのスイッチング確率をとって、上側領域の銀濃度がメモリセルのスイッチング確率に及ぼす影響を例示するグラフ図である。 横軸に上側領域の銀濃度をとり、縦軸に銀を含むマトリクス材料を標準的なＲＩＥ法でエッチングした際に発生する残渣物の量をとって、銀濃度が残渣物量に及ぼす影響を例示するグラフ図である。 横軸に抵抗変化膜の下側領域の抵抗率をとり、縦軸にメモリセルのスイッチング確率をとって、下側領域の抵抗率がスイッチング確率に及ぼす影響を例示するグラフ図である。 横軸に抵抗変化膜の下側領域の銀濃度をとり、縦軸に抵抗率をとって、銀濃度と抵抗率との関係を例示するグラフ図である。 横軸に抵抗変化膜の下側領域の銀濃度をとり、縦軸にメモリセルのスイッチング確率をとって、下側領域の銀濃度がスイッチング確率に及ぼす影響を例示するグラフ図である。 第２の実施形態に係る記憶装置を例示する断面図である。 第３の実施形態に係る記憶装置を例示する断面図である。 横軸に抵抗変化膜の構成をとり、縦軸にメモリセルのスイッチング確率をとって、抵抗変化膜の構成がスイッチング確率に及ぼす影響を例示するグラフ図である。 （ａ）は、第４の実施形態に係る記憶装置を例示する断面図であり、（ｂ）は、縦軸に上下方向の位置をとり、横軸に抵抗変化膜中の銀濃度をとって、イオンメタルの濃度分布を例示するグラフ図である。

以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第１の実施形態について説明する。
図１（ａ）は、本実施形態に係る記憶装置を例示する断面図であり、（ｂ）は、横軸に上下方向の位置をとり、縦軸に銀濃度をとって、抵抗変化膜内の銀濃度プロファイルを例示するグラフ図である。
図１（ａ）及び（ｂ）に示すように、本実施形態に係る記憶装置１は金属フィラメント型のＲｅＲＡＭである。図１（ａ）及び（ｂ）は、記憶装置１に設けられた１つのメモリセルを示している。

図１（ａ）に示すように、本実施形態に係る記憶装置１の各メモリセルにおいては、下部電極１１が設けられており、下部電極１１上には抵抗変化膜１２が設けられており、抵抗変化膜１２上には上部電極１３が設けられている。抵抗変化膜１２は、下部電極１１と上部電極１３との間に接続されている。なお、本明細書において、「上」及び「下」の区別は便宜的なものであり、重力の方向とは無関係である。下部電極１１及び上部電極１３は、導電性の材料からなり、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）若しくはタンタル（Ｔａ）等の金属、若しくは、これらの金属の酸化物若しくは窒化物、又は、不純物が添加されたポリシリコン等によって形成されている。

抵抗変化膜１２は、マトリクス材料にイオンメタルが導入されることにより、形成されている。イオンメタルは、単体としての電気抵抗率がマトリクス材料よりも低く、マトリクス材料よりもイオン化しやすい金属である。マトリクス材料は、イオンメタルと反応せず、イオンメタルの陽イオンを拡散させることができる材料である。本実施形態においては、マトリクス材料は例えばアモルファスシリコン（ａ−Ｓｉ）であり、イオンメタルは例えば銀（Ａｇ）である。抵抗変化膜１２の膜厚は、例えば、１ｎｍ以上１００ｎｍ以下である。

図１（ａ）に示すように、抵抗変化膜１２の上部、すなわち、上部電極１３側の部分は、上側領域１２ａとなっている。また、抵抗変化膜１２の下部、すなわち、下部電極１１側の部分は、下側領域１２ｂとなっている。例えば、上側領域１２ａは、抵抗変化膜１２における上部電極１３側の表面（上面）１２Ｕから、抵抗変化膜１２の膜厚ｔの三分の二以下の距離にある部分であり、下側領域１２ｂは、抵抗変化膜１２における下部電極１１側の表面（下面）１２Ｌから、抵抗変化膜１２の膜厚ｔの三分の一以下の距離にある部分である。すなわち、上側領域１２ａ及び下側領域１２ｂは上下方向に積層されており、上側領域１２ａの厚さは（２ｔ／３）であり、下側領域１２ｂの厚さは（ｔ／３）である。なお、上側領域１２ａと下側領域１２ｂとの間には、明確な界面が観察されなくてもよい。

図１（ｂ）に示すように、上側領域１２ａにおけるイオンメタル（銀）の濃度は下側領域１２ｂよりも高い。例えば、上側領域１２ａにおける銀の濃度は、１×１０^１８（原子／ｃｍ^３）以上、２×１０^２２（原子／ｃｍ^３）以下であり、より望ましくは、１×１０^２０（原子／ｃｍ^３）以上、１×１０^２２（原子／ｃｍ^３）以下である。また、下側領域１２ｂにおける銀の濃度は、上側領域１２ａにおける銀濃度よりも低く、且つ、１×１０^２１（原子／ｃｍ^３）以下であり、より望ましくは、８×１０^１８（原子／ｃｍ^３）以下である。また、下側領域１２ｂの抵抗率は８×１０^４（Ω・ｍ）以上であり、より好ましくは、２×１０^５（Ω・ｍ）以上である。

抵抗変化膜１２内における上下方向に沿った銀の濃度プロファイルは、図１（ｂ）に実線で示すように、上側領域１２ａ内にピークを持つ曲線状のプロファイルであってもよく、図１（ｂ）に破線で示すように、上側領域１２ａ内及び下側領域１２ｂ内でそれぞれ均一な階段状に近いプロファイルであってもよい。
そして、図１（ａ）に示すように、記憶装置１の各メモリセルには、イオンメタルのみからなる層、すなわち、銀層は設けられていない。

次に、本実施形態に係る記憶装置の製造方法について説明する。
図２（ａ）〜（ｄ）、図３（ａ）〜（ｄ）、図４（ａ）〜（ｄ）は、本実施形態に係る記憶装置の製造方法を例示する工程断面図である。
なお、図２（ａ）〜図４（ｄ）の各図において、左側の図は上部電極１３が延びる方向に対して平行な断面を示し、右側の図は下部電極１１が延びる方向に対して平行な断面を示す。各図の左側の図と右側の図は、同じ工程の相互に直交する断面を示す。

先ず、図２（ａ）に示すように、層間絶縁膜１０ａ上に、導電性の材料、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）若しくはタンタル（Ｔａ）等の金属、若しくは、これらの金属の酸化物若しくは窒化物、又は、不純物が添加されたポリシリコン等を堆積させて導電膜１１ａを形成する。
次に、図２（ｂ）に示すように、導電膜１１ａ上にレジスト膜を成膜し、リソグラフィ技術により、一方向に延びるストライプ状のレジストパターン１８ａに加工する。
次に、図２（ｃ）に示すように、レジストパターン１８ａをマスクとしてＲＩＥ（reactive ion etching：反応性イオンエッチング）等の異方性エッチングを施し、導電膜１１ａを選択的に除去する。これにより、導電膜１１ａから下部電極１１を形成する。下部電極１１は、例えば一方向に延びる配線状であってもよく、複数本の下部電極１１が相互に平行に配列されていてもよい。その後、レジストパターン１８ａを除去する。
次に、図２（ｄ）に示すように、下部電極１１間に絶縁材料を埋め込み、ＣＭＰ（chemical mchanical polishing：化学的機械研磨）等により平坦化して、層間絶縁膜１０ｂを形成する。

次に、図３（ａ）に示すように、例えばアモルファスシリコン（ａ−Ｓｉ）等のマトリクス材料を堆積させることにより、マトリクス材料膜１５を成膜する。マトリクス材料膜１５の膜厚ｔは、１ｎｍ以上１００ｎｍ以下とし、メモリセルに要求される特性に応じて決定する。なお、下部電極１１とマトリクス材料膜１５との間には、必要に応じて、例えば密着性を改善するためのバリアメタル層を形成してもよい。

次に、マトリクス材料膜１５中に、例えば銀（Ａｇ）等のイオンメタルを導入する。これにより、抵抗変化膜１２が形成される。このとき、抵抗変化膜１２中におけるイオンメタルの濃度分布は、抵抗変化膜１２の上側領域１２ａにおけるイオンメタル濃度が、抵抗変化膜１２の下側領域１２ｂにおけるイオンメタル濃度よりも高くなるようにする。

イオンメタルを、マトリクス材料膜１５内に導入する方法としては、例えば、イオン注入による方法、熱拡散による方法、及び成膜時に導入する方法がある。
イオン注入法で導入する場合は、マトリクス材料膜１５を成膜した後、加速電圧及びドーズ量を調整してイオンメタルをイオン注入することにより、所望の濃度分布を実現する。なお、必要に応じて、マトリクス材料膜１５上にダミー層を形成し、ダミー層越しにイオン注入し、その後、ダミー層を剥離してもよい。

熱拡散法で導入する場合は、マトリクス材料膜１５を成膜した後、その上にイオンメタルからなるイオンメタル層を形成し、熱処理を施すことにより、イオンメタル層内のイオンメタルをマトリクス材料膜１５内に拡散させて、上述の濃度分布を実現する。そして、その後、イオンメタル層を除去する。なお、必要に応じて、マトリクス材料膜１５とイオンメタル層との間に、イオンメタルの拡散を抑制するバリア層を形成してもよい。例えば、マトリクス材料がアモルファスシリコンであり、イオンメタルが銀である場合には、シリコン中の銀の拡散速度は極めて高いため、熱拡散の制御が困難である。そこで、マトリクス材料層１５（アモルファスシリコン層）とイオンメタル層（銀層）との間に、バリア層としてシリコン酸化層又はシリコン窒化層を形成し、バリア層の厚さと熱拡散の温度を調整することにより、アモルファスシリコン層中の銀の濃度分布を適切に制御することが容易となる。

マトリクス材料膜の成膜と同時にイオンメタルを導入することも可能である。この場合は、ＣＶＤ（chemical vapor deposition：化学気相成長）法又はＰＶＤ（Physical Vapor Deposition：物理気相成長法）により、マトリクス材料とイオンメタルを交互に堆積させる。このとき、マトリクス材料の堆積量とイオンメタルの堆積量との比率を制御することにより、所望の濃度分布を実現できる。もしくは、あらかじめイオンメタルを含んだ材料を用意して成膜する方法も可能である。
以上のいずれかの方法により、抵抗変化膜１２を形成する。

次に、図３（ｂ）に示すように、図３（ｂ）に示すように、抵抗変化膜１２上にレジスト膜を成膜し、リソグラフィ技術により加工する。これにより、抵抗変化膜１２上に円柱状のレジストパターン１８ｂを形成する。
次に、図３（ｃ）に示すように、レジストパターン１８ｂをマスクとしてＲＩＥを施すことにより、抵抗変化膜１２を選択的に除去する。これにより、抵抗変化膜１２が円柱形のピラー状に加工される。その後、レジストパターン１８ｂを除去する。
次に、図３（ｄ）に示すように、抵抗変化膜１２の相互間に絶縁材料を埋め込み、上面をＣＭＰ等により平坦化して、層間絶縁膜１０ｃを形成する。

次に、図４（ａ）に示すように、抵抗変化膜１２及び層間絶縁膜１０ｃの上に、導電性材料、例えば、下部電極１１を形成する導電性材料と同じ導電性材料を堆積させて、導電膜１３ａを成膜する。このとき、抵抗変化膜１２と導電膜１３ａとの間には、例えば密着性を改善するためのバリアメタル層を形成してもよいが、イオンメタルのみからなる層は形成しない。

次に、図４（ｂ）に示すように、導電膜１３ａ上にレジスト膜を成膜する。次に、リソグラフィ技術により、このレジスト膜をパターニングして、導電膜１３ａ上にレジストパターン１８ｃを形成する。レジストパターン１８ｃの形状は、例えば、下部電極１１が延びる方向に対して直交した方向に延びるストライプ状とする。

次に、図４（ｃ）に示すように、レジストパターン１８ｃをマスクとしてＲＩＥを行い、導電膜１３ａを選択的に除去してパターニングする。これにより、導電膜１３ａが複数本の上部電極１３に分割される。その後、レジストパターン１８ｃを除去する。
次に、図４（ｄ）に示すように、上部電極１３の相互間に絶縁材料を埋め込み、上面をＣＭＰ等により平坦化して、層間絶縁膜１０ｄを形成する。これにより、記憶装置１が製造される。

次に、本実施形態の動作について説明する。
図５（ａ）及び（ｂ）は、本実施形態に係る記憶装置の動作を模式的に例示する図であり、（ａ）は高抵抗状態を示し、（ｂ）は低抵抗状態を示す。

図５（ａ）に示すように、高抵抗状態においては、抵抗変化膜１２において、マトリクス材料１５内にイオンメタル１６の原子が分散している。このとき、抵抗変化膜１２の上側領域１２ａは、イオンメタル１６の濃度が高く電気抵抗が低い状態にあるが、下側領域１２ｂはイオンメタル１６の濃度が低く電気抵抗が高い状態にあり、抵抗変化膜１２全体としては、膜厚方向の電気抵抗値が高い状態にある。

次に、セット動作、すなわち、抵抗変化膜１２を高抵抗状態から低抵抗状態に移行させる動作について説明する。
図５（ｂ）に示すように、上部電極１３が正極となり、下部電極１１が負極となるような電圧を印加すると、上側領域１２ａにおいて、イオンメタル１６の原子（Ｍ）から電子（ｅ⁻）が分離し、イオンメタル１６が陽イオン（Ｍ^＋）となる。すなわち、下記化学式（１）の反応が進行する。

Ｍ→Ｍ^＋＋ｅ⁻ （１）

分離した電子（ｅ⁻）は、正極である上部電極１３から排出される。一方、陽イオン（Ｍ^＋）は負極である下部電極１１に引き寄せられて、下側領域１２ｂ内に進入する。そして、下側領域１２ｂにおいて、この陽イオン（Ｍ^＋）が下部電極１１を介して供給された電子（ｅ⁻）と結合し、イオンメタル１６が単体（Ｍ）として析出する。すなわち、下記化学式（２）の反応が進行する。

Ｍ^＋＋ｅ⁻→Ｍ （２）

このような一連の反応により、下側領域１２ｂ内にイオンメタルからなる金属フィラメント１９が形成され、上側領域１２ａと下部電極１１との間に接続される。この結果、この金属フィラメント１９が膜厚方向に延びる電流経路を形成し、抵抗変化膜１２が低抵抗状態となる。

次に、リセット動作、すなわち、抵抗変化膜１２を低抵抗状態から高抵抗状態に移行させる動作について説明する。
図５（ｂ）に示す状態から、図５（ａ）に示すように、上部電極１３が負極となり、下部電極１１が正極となるような電圧を印加する。これにより、金属フィラメント１９を形成するイオンメタル１６の原子（Ｍ）から電子（ｅ⁻）が分離し、陽イオン（Ｍ^＋）となる。すなわち、下側領域１２ｂ内で、上記化学式（１）の反応が進行する。これにより、分離した電子（ｅ⁻）は正極である下部電極１１を介して排出され、陽イオン（Ｍ^＋）は負極である上部電極１３に引き寄せられて上側領域１２ａ内に戻る。そして、上部電極１３を介して供給された電子（ｅ⁻）と結合し、単体（Ｍ）に戻る。すなわち、上側領域１２ａ内において、上記化学式（２）の反応が進行する。この結果、下側領域１２ｂ内において、金属フィラメント１９の少なくとも一部が消失し、下部電極１１から絶縁される。これにより、膜厚方向の電流経路が断線し、高抵抗状態に戻る。

このように、セット動作及びリセット動作により、抵抗変化膜１２の抵抗状態を切り替えることができる。そして、抵抗変化膜１２の抵抗状態に対応させて、メモリセルに値を記憶させることができる。また、抵抗変化膜１２の抵抗状態を検出することにより、各メモリセルに記憶された値を読み出すことができる。セット動作及びリセット動作において、抵抗変化膜１２の上側領域１２ａはイオンメタル源として機能し、下側領域１２ｂは金属フィラメントの形成領域として機能する。

次に、本実施形態の効果について説明する。
上述の如く、金属フィラメント型のＲｅＲＡＭの動作は、イオンメタルがイオン化して移動し、移動先で単体として析出する現象を基本としている。このため、イオンメタルはイオン化しやすく、且つ、マトリクス材料中を拡散しやすい金属であることが必要である。しかしながら、このような金属は熱的及び化学的に不安定な材料であることが多く、熱的負荷及び化学的負荷に対する耐性が低い。このため、イオンメタルは、記憶装置の製造プロセスにおいて種々の問題を生じることが多い。

そこで、本実施形態においては、イオンメタルのみからなる層を設けず、金属フィラメント１９の形成に必要なイオンメタルを抵抗変化膜１２内に予め導入している。また、抵抗変化膜１２の上側領域１２ａにおけるイオンメタル濃度を、下側領域１２ｂにおけるイオンメタル濃度よりも高くしている。

これにより、上述の如く、図５（ａ）に示す高抵抗状態であるときに、図５（ｂ）に示すように、上部電極１３を正極とし、下部電極１１を負極とするような電圧を印加すると、上側領域１２ａに含まれるイオンメタルがイオン化して下側領域１２ｂに移動し、下側領域１２ｂにおいて析出して金属フィラメント１９が形成されて、低抵抗状態となる。このようにして、セット動作が可能となる。

また、上述の如く、図５（ｂ）に示す低抵抗状態であるときに、図５（ａ）に示すように、上部電極１３を負極とし、下部電極１１を正極とするような電圧を印加すると、金属フィラメント１９に含まれるイオンメタルがイオン化して上側領域１２ａに移動し、上側領域１２ａにおいて析出する。この結果、下側領域１２ｂから金属フィラメント１９の少なくとも一部が消失して、高抵抗状態となる。これにより、リセット動作が可能となる。

このように、本実施形態によれば、抵抗変化膜１２内のイオンメタルの濃度分布を上述の如く規定することにより、不安定なイオンメタルのみからなる層を設けることなく、スイッチング動作が可能となる。記憶装置１は、イオンメタルのみからなる層が設けられていないため、その製造プロセスにおいて印加される熱的負荷及び化学的負荷に対する耐性が高く、製造安定性が高い。例えば、図３（ｃ）に示す工程において、抵抗変化膜１２を容易に加工することができる。これにより、微細化しても動作安定性が高い記憶装置を実現することができる。

また、イオンメタルのみからなる層を形成しないことにより、これを形成する場合と比較して、抵抗変化膜１２を含むピラーのアスペクト比を低減することができると共に、工程数を低減することができる。これによっても、記憶装置の製造が容易になると共に、製造コストを削減することができる。

なお、上側領域１２ａと下側領域１２ｂとの間には、明確な界面は観察されなくてもよい。本実施形態においては、抵抗変化膜１２全体の膜厚をｔとしたとき、上部電極１３、すなわち、セット動作の際に正極となる電極の側から（２ｔ／３）の厚さの部分を上側領域１２ａとし、下部電極１１、すなわち、セット動作の際に負極となる電極の側から（ｔ／３）の厚さの部分をした下側領域１２ｂとしている。この厚さの比は、実験的に見いだされたものである。

そして、抵抗変化膜１２においては、上側領域１２ａにおけるイオンメタルの平均濃度が、下側領域１２ｂにおけるイオンメタルの平均濃度よりも高ければよい。すなわち、実際の濃度プロファイルは、図１（ｂ）に実線で示すように、上側領域１２ａ及び下側領域１２ｂのそれぞれの内部で分布を持っているとしても、図１（ｂ）に破線で示すように、各部分内には濃度勾配がないものとみなして、電気特性を議論することができる。これも、実験事実により確認されている。そこで、イオンメタル濃度に関する定量的な議論は、各領域の平均値によって行う。以下、本実施形態における数値限定理由について説明する。

（１）上側領域１２ａにおける銀濃度：１×１０^１８（原子／ｃｍ^３）〜２×１０^２２（原子／ｃｍ^３）
抵抗変化膜１２の上側領域１２ａにおけるイオンメタルの濃度は、主として、スイッチングの特性と製造の容易性との兼ね合いから決定される。イオンメタルに銀を用い、マトリクス材料にアモルファスシリコンを用いる場合の例を以下に示す。

図６は、横軸にサイクル数をとり、縦軸に、オン／オフ電流比をとって、金属フィラメントの形成容易性を例示するグラフ図である。
図６の縦軸に示す「オン／オフ電流比」は、ある電圧におけるオフ電流Ｉ_ｏｆｆに対するオン電流Ｉ_ｏｎの比の値を表している。また、図６においては、本実施形態の実施例に係る記憶装置、すなわち、銀層が設けられていない記憶装置を白丸（○）で示し、比較例に係る記憶装置、すなわち、抵抗変化膜と上部電極との間に銀層を設けた記憶装置を黒丸（●）で示している。

図６に示すように、銀層が設けられた比較例に係る記憶装置においては、一度の電圧印加により、抵抗変化膜中に金属フィラメントが形成され、十分なオン／オフ電流比を得ることができる。これに対して、銀層が設けられていない実施例に係る記憶装置においては、一度の電圧印加で抵抗変化膜中に金属フィラメントが完全に形成される場合は少なく、通常、数回程度の電圧サイクルが必要となる。そして、上側領域１２ａ内における銀濃度が低いほど、金属フィラメントが形成されるまでの電圧サイクル数が多くなり、銀濃度が更に低くなると、十分な回数の電圧サイクルを印加しても金属フィラメントが形成されない確率が増加する。すなわち、スイッチング確率が低下する。

図７は、横軸に抵抗変化膜の上側領域の銀濃度をとり、縦軸に単ビットのスイッチング確率をとって、上側領域の銀濃度がメモリセルのスイッチング確率に及ぼす影響を例示するグラフ図である。
図７に示すように、上側領域１２ａの銀濃度が１×１０^１８（原子／ｃｍ^３）以上だとスイッチング確率が高く、１×１０^２０（原子／ｃｍ^３）以上だとスイッチング確率が特に高い。このため、上側領域１２ａの銀濃度は１×１０^１８（原子／ｃｍ^３）以上であることが好ましく、１×１０^２０（原子／ｃｍ^３）以上であることがより好ましい。

一方、上側領域１２ａのイオンメタル濃度が高いと、スイッチング特性は安定するものの、ＲＩＥ及びＣＭＰ等の加工工程において発生する残渣物の量が増加し、加工の難易度が増加してしまう。
図８は、横軸に上側領域の銀濃度をとり、縦軸に残渣物の発生量をとって、銀濃度が残渣物量に及ぼす影響を例示するグラフ図である。

図８は、アモルファスシリコン内に銀を導入した抵抗変化膜をＣＨＦ_３ガスを用いてＲＩＥ加工したときに、表面に残る残渣物の個数密度を示している。この残渣物のほとんどはＲＩＥ加工に伴う反応生成物であり、その主成分は銀のハロゲン化合物である。銀のハロゲン化合物は融点が高く、蒸気圧が低いため、除去が困難である。このため、残渣物量が多くなると、通常の半導体プロセスによる加工が困難になる。また、銀は熱負荷にも弱く、アモルファスシリコン中の銀濃度が高すぎる場合は、アモルファスシリコン中で銀が凝集し、製造過程における膜剥がれの起点となる場合がある。

図８に示すように、上側領域１２ａの銀濃度が高いほど残渣物量が多く、銀濃度がある値を超えると残渣物量が急激に増加する。但し、上側領域１２ａにおける銀濃度が２×１０^２２（原子／ｃｍ^３）以下であれば、残渣物の量が過剰になることなく、通常の半導体プロセスにおける取り扱いが可能である。このため、上側領域１２ａにおける銀濃度は、２×１０^２２（原子／ｃｍ^３）以下であることが好ましく、１×１０^２２（原子／ｃｍ^３）以下であることがより好ましい。

以上をまとめると、スイッチング確率と製造の容易性の観点から、上側領域１２ａにおけるアモルファスシリコン中の銀の濃度は、１×１０^１８（原子／ｃｍ^３）以上２×１０^２２（原子／ｃｍ^３）以下とすることが好ましく、１×１０^２０（原子／ｃｍ^３）以上１×１０^２２（原子／ｃｍ^３）以下とすることがより好ましい。

（２）下側領域の抵抗率：８×１０^４（Ω・ｍ）以上
抵抗変化膜１２の下側領域１２ｂのイオンメタル濃度は、下側領域１２ｂの抵抗率から決定される。下側領域１２ｂの抵抗率が低いと、下側領域１２ｂに電界が印加されにくくなる。そうすると、上側領域１２ａにおいてイオンメタルがイオン化したとしても、このイオンメタルの陽イオンが下側領域１２ｂ内を移動できず、金属フィラメントを形成できない。

図９は、横軸に抵抗変化膜の下側領域の抵抗率をとり、縦軸にメモリセルのスイッチング確率をとって、下側領域の抵抗率がスイッチング確率に及ぼす影響を例示するグラフ図である。

図９に示すように、下側領域１２ｂの抵抗率とメモリセルのスイッチング確率には正の相関関係がある。下側領域１２ｂの抵抗率が８×１０^４（Ω・ｍ）以上であれば、一定のスイッチング確率を実現することができ、２×１０^５（Ω・ｍ）以上であれば、ほぼ１００％のスイッチング確率を実現することができる。このため、下側領域１２ｂの抵抗率は８×１０^４（Ω・ｍ）以上であることが好ましく、２×１０^５（Ω・ｍ）以上であることがより好ましい。

（３）下側領域の銀濃度：１×１０^２１（原子／ｃｍ^３）以下
図１０は、横軸に抵抗変化膜の下側領域の銀濃度をとり、縦軸に抵抗率をとって、銀濃度と抵抗率との関係を例示するグラフ図であり、
図１１は、横軸に抵抗変化膜の下側領域の銀濃度をとり、縦軸にメモリセルのスイッチング確率をとって、下側領域の銀濃度がスイッチング確率に及ぼす影響を例示するグラフ図である。

マトリクス材料としてアモルファスシリコンを使用し、イオンメタルとして銀を使用する場合、図１０及び図１１に示すように、有意のスイッチング確率を得るためには、銀濃度を１×１０^２１（原子／ｃｍ^３）以下とすることが好ましく、１００％に近いスイッチング確率を得るためには、銀濃度を８×１０^１８（原子／ｃｍ^３）以下とすることが好ましい。

次に、第２の実施形態について説明する。
図１２は、本実施形態に係る記憶装置を例示する断面図である。
図１２に示すように、本実施形態に係る記憶装置２は、前述の第１の実施形態に係る記憶装置１（図１（ａ）参照）と比較して、抵抗変化膜が二層膜である点が異なっている。すなわち、記憶装置２においては、下部電極１１と上部電極１３との間に抵抗変化膜２２が接続されており、抵抗変化膜２２においては、下層側にシリコン酸化膜２３が設けられ、上層側にアモルファスシリコン膜２４が設けられており、全体に銀が導入されている。すなわち、シリコン酸化膜２３のマトリクス材料はシリコン酸化物（ＳｉＯ_２）であり、イオンメタルは銀（Ａｇ）であり、アモルファスシリコン膜２４のマトリクス材料はアモルファスシリコン（ａ−Ｓｉ）であり、イオンメタルは銀（Ａｇ）である。

また、抵抗変化膜２２におけるアモルファスシリコン膜２４の全体及びシリコン酸化膜２３の上部は、上側領域２２ａとなり、イオンメタル源として機能する。一方、シリコン酸化膜２３の下部は、下側領域２２ｂとなり、金属フィラメントの形成領域として機能する。そして、前述の第１の実施形態と同様に、上側領域２２ａのイオンメタル濃度は、下側領域２２ｂのイオンメタル濃度よりも高い。この場合、イオンメタル濃度は、単位体積当たりの原子数で評価する。上側領域２２ａ及び下側領域２２ｂにおけるイオンメタル濃度の好適範囲、並びに、下側領域２２ｂの抵抗率の好適範囲は、前述の第１の実施形態と同様である。

本実施形態においては、抵抗変化膜２２の下部、すなわち、シリコン酸化膜２３のマトリクス材料はシリコン酸化物であるため、前述の第１の実施形態のように、抵抗変化膜１２全体でマトリクス材料をアモルファスシリコンとする場合と比較して、データリテンション特性が良好である。また、本実施形態においては、抵抗変化膜２２の上部、すなわち、アモルファスシリコン膜２４のマトリクス材料はアモルファスシリコンであるため、抵抗変化膜全体でマトリクス材料をシリコン酸化物とする場合と比較して、動作電圧を低くすることができる。

一般に、イオンメタルとして銀を用いる場合は、マトリクス材料がアモルファスシリコンであると、動作電圧を低減できる反面、データリテンション特性が低下する傾向がある。一方、マトリクス材料がシリコン酸化物であると、データリテンション特性は良好であるが、動作電圧は高くなる傾向がある。そこで、本実施形態においては、シリコン酸化膜とアモルファスシリコン膜を積層させて抵抗変化膜を構成することにより、これらの特性のバランスをとり、動作電圧を低く保ちつつ、データリテンション特性が高いメモリセルを形成することができる。特に、シリコン酸化膜２３をアモルファスシリコン膜２４よりも薄くすることにより、動作電圧の大幅な増加を回避することができる。

また、イオンメタルをスパッタ法により成膜して、抵抗変化膜中に導入する場合において、シリコン酸化物はアモルファスシリコンと比較して、スパッタリング時に受けるダメージが大きい。このため、抵抗変化膜の一部をアモルファスシリコンによって形成することにより、シリコン酸化物のみによって形成する場合と比較して、メモリセルの特性のばらつきを抑えることができる。例えば、高抵抗状態におけるリーク電流（オフリーク）を低減することができる。
本実施形態における上記以外の構成、製造方法、動作及び効果は、前述の第１の実施形態と同様である。

次に、第３の実施形態について説明する。
図１３は、本実施形態に係る記憶装置を例示する断面図である。
図１３に示すように、本実施形態に係る記憶装置３においては、前述の第２の実施形態に係る記憶装置２（図１２参照）と比較して、抵抗変化膜３２において、アモルファスシリコン膜２４が下層側に配置されており、シリコン酸化膜２３が上層側に配置されている点が異なっている。

本実施形態においては、抵抗変化膜３２の上側領域３２ａの大部分がシリコン酸化膜２３によって構成されている。シリコン酸化物の抵抗率はアモルファスシリコンの抵抗率よりも高いため、下部電極１１と上部電極１３との間に電圧を印加したときに、シリコン酸化膜２３中の銀原子には高い電界が印加される。このため、セット動作時において、上側領域３２ａ内の銀原子がイオン化されやすくなる。この結果、一定の電圧を印加したときに金属フィラメントが形成される確率が高くなり、スイッチング確率が増加する。

図１４は、横軸に抵抗変化膜の構成をとり、縦軸にメモリセルのスイッチング確率をとって、抵抗変化膜の構成がスイッチング確率に及ぼす影響を例示するグラフ図である。
図１４に示すように、前述の第１の実施形態のように、抵抗変化膜全体についてマトリクス材料をアモルファスシリコンとしたサンプル（図１４において、「（ａ−Ｓｉ）単層膜」と表記する）と、本実施形態のように、抵抗変化膜の下層側にアモルファスシリコン膜２４を配置し、上層側にシリコン酸化膜２３を配置したサンプル（図１４において、「（ａ−Ｓｉ／ＳｉＯ_２）二層膜」と表記する）を製造し、同じ条件でメモリセルのスイッチング確率を評価した。なお、イオンメタルは銀とした。その結果、サンプル「（ａ−Ｓｉ／ＳｉＯ_２）二層膜」は、サンプル「（ａ−Ｓｉ）単層膜」と比較して、スイッチング確率が高かった。
本実施形態における上記以外の構成、製造方法、動作及び効果は、前述の第２の実施形態と同様である。

前述の第２及び第３の実施形態に示すように、抵抗変化膜の上側領域におけるイオンメタル濃度が下側領域におけるイオンメタル濃度よりも高ければ、抵抗変化膜の構造は単層構造には限定されず、積層構造であってもよい。なお、第２及び第３の実施形態においては、抵抗変化膜が二層膜である例を示したが、三層以上の層が積層された多層膜であってもよい。また、シリコン酸化膜２３のマトリクス材料として、シリコン酸化物の替わりに、シリコン窒化物又はシリコン酸窒化物を用いてもよい。更に、アモルファスシリコン膜２４のマトリクス材料として、アモルファスシリコンの替わりに、ポリシリコンを用いてもよい。

次に、第４の実施形態について説明する。
図１５（ａ）は、本実施形態に係る記憶装置を例示する断面図であり、（ｂ）は、縦軸に上下方向（Ｚ方向）の位置をとり、横軸に抵抗変化膜中の銀濃度をとって、イオンメタルの濃度分布を例示するグラフ図である。

図１５（ａ）に示すように、本実施形態に係る記憶装置４においては、ワード線配線層４１とビット線配線層４２とがＺ方向に沿って交互に積層されている。各ワード線配線層４１においては、同一平面上にＸ方向に延びる複数本のワード線ＷＬが周期的に配列されている。また、各ビット線配線層４２においては、同一平面上にＹ方向に延びる複数本のビット線ＢＬが周期的に配列されている。Ｘ方向、Ｙ方向、Ｚ方向は、相互に直交する方向である。各ワード線ＷＬと各ビット線ＢＬとの間には、抵抗変化膜４３が接続されている。抵抗変化膜４３は、例えば、マトリクス材料としてのアモルファスシリコンにイオンメタルとしての銀が導入されて形成されている。ワード線ＷＬ、ビット線ＢＬ、抵抗変化膜４３の相互間には、層間絶縁膜４４が配置されている。

図１５（ｂ）に示すように、各抵抗変化膜４３内においては、Ｚ方向に沿って銀濃度が変化している。抵抗変化膜４３の膜厚をｔとするとき、ビット線ＢＬ側に位置する厚さが例えば（２ｔ／３）のビット線側領域４３ａにおける銀濃度は、ワード線ＷＬ側に位置する厚さが例えば（ｔ／３）のワード線側領域４３ｂの銀濃度よりも高い。

そして、１本のワード線ＷＬ、１本のビット線ＢＬ、及びこれらの間に接続された１枚の抵抗変化膜４３により、１つのメモリセルが構成されている。従って、記憶装置４においては、複数個のメモリセルが３次元マトリクス状に配列されている。Ｘ方向、Ｙ方向及びＺ方向において隣り合うメモリセル間においては、ワード線ＷＬ又はビット線ＢＬが共有されている。

各メモリセルの構造は、前述の第１の実施形態におけるメモリセル（図１（ａ）参照）の構造と同様である。すなわち、本実施形態におけるワード線ＷＬ、ビット線ＢＬ、抵抗変化膜４３、ビット線側領域４３ａ及びワード線側領域４３ｂは、それぞれ、第１の実施形態における下部電極１１、上部電極１３、抵抗変化膜１２、上側領域１２ａ及び下側領域１２ｂに相当する。各領域の銀濃度及び抵抗率の好適範囲も、前述の第１の実施形態と同様である。

本実施形態に係る記憶装置４は、図２（ａ）〜図４（ｄ）に示す工程を繰り返すことにより、製造することができる。但し、ビット線ＢＬ上に抵抗変化膜４３を形成する場合は、抵抗変化膜４３の下部にイオンメタル濃度が相対的に高いビット線側領域４３ａが位置し、上部にイオンメタル濃度が相対的に低いワード線側領域４３ｂが位置するため、図３（ａ）に示すイオンメタルの導入工程において、抵抗変化膜４３の下部のイオンメタル濃度が上部のイオンメタル濃度よりも高くなるような条件で、イオンメタル１６を導入する必要がある。

本実施形態によれば、クロスポイント構造を実現し、メモリセルを３次元的に集積することができるため、記憶密度が高い記憶装置を実現することができる。本実施形態における上記以外の構成、製造方法、動作及び効果は、前述の第１の実施形態と同様である。

なお、前述の各実施形態においては、マトリクス材料がアモルファスシリコンである場合を例にとって説明したが、マトリクス材料はこれには限定されず、例えば、ポリシリコンであってもよい。また、マトリクス材料は、シリコン以外の材料であってもよい。例えば、マトリクス材料は、シリコン、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、シリコン硫化物、シリコン塩化物、ハフニウム酸化物、ハフニウム窒化物、ハフニウムシリケート化合物、ジルコニウム酸化物、ジルコニウム窒化物、ジルコニウムシリケート化合物、アルミニウム酸化物、アルミニウム窒化物、アルミニウムシリケート化合物、チタン酸化物、チタン窒化物、及びチタンシリケート化合物からなる群より選択された１種以上の材料とすることができる。

また、前述の各実施形態においては、イオンメタルが銀である場合を例にとって説明したが、イオンメタルは銀には限定されない。例えば、イオンメモリは、金、銀、銅、白金、パラジウム、チタン、鉄、クロム、コバルト、ニッケル、アルミニウム、インジウム、テルリウム（テルル）、ナトリウム及びカルシウムからなる群から選択された１種以上の金属とすることができる。

以上説明した実施形態によれば、微細で動作安定性が高い記憶装置を実現することができる。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

本発明は、以下の態様を含む。
（付記１）
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に接続された抵抗変化膜と、
を備え、
前記抵抗変化膜においては、マトリクス材料中にイオンメタルが導入されており、
前記抵抗変化膜の前記第１電極側の第１領域における前記イオンメタルの濃度は、前記抵抗変化膜の前記第２電極側の第２領域における前記イオンメタルの濃度よりも高く、
前記イオンメタルのみからなる層は設けられていない記憶装置。
（付記２）
前記マトリクス材料は、シリコン、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、シリコン硫化物、シリコン塩化物、ハフニウム酸化物、ハフニウム窒化物、ハフニウムシリケート化合物、ジルコニウム酸化物、ジルコニウム窒化物、ジルコニウムシリケート化合物、アルミニウム酸化物、アルミニウム窒化物、アルミニウムシリケート化合物、チタン酸化物、チタン窒化物、及びチタンシリケート化合物からなる群より選択された１種以上の材料である付記１記載の記憶装置。
（付記３）
前記イオンメモリは、金、銀、銅、白金、パラジウム、チタン、鉄、クロム、コバルト、ニッケル、アルミニウム、インジウム、テルリウム、ナトリウム及びカルシウムからなる群から選択された１種以上の金属である付記１または２記載の記憶装置。

１、２、３、４：記憶装置、１０ａ、１０ｂ、１０ｃ、１０ｄ：層間絶縁膜、１１：下部電極、１１ａ：導電膜、１２：抵抗変化膜、１２ａ：上側領域、１２ｂ：下側領域、１２Ｌ：下面、１２Ｕ：上面、１３：上部電極、１３ａ：導電膜、１５：マトリクス材料膜、１６：イオンメタル、１８ａ、１８ｂ、１８ｃ：レジストパターン、１９：金属フィラメント、２２：抵抗変化膜、２２ａ：上側領域、２２ｂ：下側領域、２３：シリコン酸化膜、２４：アモルファスシリコン膜、３２：抵抗変化膜、３２ａ：上側領域、３２ｂ：下側領域、４１：ワード線配線層、４２：ビット線配線層、４３：抵抗変化膜、４３ａ：ビット線側領域、４３ｂ：ワード線側領域、４４：層間絶縁膜、ＢＬ：ビット線、ＷＬ：ワード線、ｔ：膜厚

Claims (11)

1. 第１電極と、
   第２電極と、
   前記第１電極と前記第２電極との間に接続され、膜厚が１ｎｍ以上１００ｎｍ以下である抵抗変化膜と、
   を備え、
   前記抵抗変化膜においては、アモルファスシリコン中に銀が導入されており、
   前記抵抗変化膜の前記第１電極側の表面から前記抵抗変化膜の膜厚の三分の二以下の距離にある第１領域における銀の濃度は、前記抵抗変化膜の前記第２電極側の表面から前記抵抗変化膜の膜厚の三分の一以下の距離にある第２領域における銀の濃度よりも高く、
   前記第１領域における銀の濃度は１×１０^１８（原子／ｃｍ^３）以上、２×１０^２２（原子／ｃｍ^３）以下であり、
   前記第２領域における銀の濃度は１×１０^２１（原子／ｃｍ^３）以下であり、
   前記第２領域の抵抗率は８×１０^４（Ω・ｍ）以上であり、
   前記抵抗変化膜を高抵抗状態から低抵抗状態に遷移させるときは、前記第１電極を正極とし前記第２電極を負極とした電圧を印加することにより、前記第２領域内に金属フィラメントを形成し、
   前記抵抗変化膜を低抵抗状態から高抵抗状態に遷移させるときは、前記第１電極を負極とし前記第２電極を正極とした電圧を印加することにより、前記金属フィラメントの少なくとも一部を消失させ、
   銀のみからなる層は設けられていない記憶装置。
2. 第１電極と、
   第２電極と、
   前記第１電極と前記第２電極との間に接続された抵抗変化膜と、
   を備え、
   前記抵抗変化膜においては、マトリクス材料中にイオンメタルが導入されており、
   前記抵抗変化膜の前記第１電極側の第１領域における前記イオンメタルの濃度は、前記抵抗変化膜の前記第２電極側の第２領域における前記イオンメタルの濃度よりも高く、
   前記イオンメタルのみからなる層は設けられていない記憶装置。
3. 前記第１領域は、前記抵抗変化膜における前記第１電極側の表面から、前記抵抗変化膜の膜厚の三分の二以下の距離にある領域であり、
   前記第２領域は、前記抵抗変化膜における前記第２電極側の表面から、前記抵抗変化膜の膜厚の三分の一以下の距離にある領域である請求項２記載の記憶装置。
4. 前記第２領域の抵抗率が８×１０^４（Ω・ｍ）以上である請求項２または３に記載の記憶装置。
5. 前記マトリクス材料がアモルファスシリコンであり、
   前記イオンメタルが銀であり、
   前記第２領域における前記イオンメタルの濃度が１×１０^２１（原子／ｃｍ^３）以下である請求項２〜４のいずれか１つに記載の記憶装置。
6. 前記第１領域における前記イオンメタルの濃度が１×１０^１８（原子／ｃｍ^３）以上、２×１０^２２（原子／ｃｍ^３）以下である請求項５記載の記憶装置。
7. 前記抵抗変化膜が、前記マトリクス材料が相互に異なる複数の層が積層された積層膜である請求項２〜６のいずれか１つに記載の記憶装置。
8. 前記抵抗変化膜は、
   前記第１電極側に配置され、前記マトリクス材料がアモルファスシリコン又はポリシリコンである第１層と、
   前記第２電極側に配置され、前記マトリクス材料がシリコン酸化物、シリコン窒化物又はシリコン酸窒化物である第２層と、
   を有した請求項７記載の記憶装置。
9. 前記抵抗変化膜は、
   前記第１電極側に配置され、前記マトリクス材料がシリコン酸化物、シリコン窒化物又はシリコン酸窒化物である第１層と、
   前記第２電極側に配置され、前記マトリクス材料がアモルファスシリコン又はポリシリコンである第２層と、
   を有した請求項８記載の記憶装置。
10. 前記抵抗変化膜の膜厚が、１ｎｍ以上１００ｎｍ以下である請求項２〜９のいずれか１つに記載の記憶装置。
11. 前記抵抗変化膜を高抵抗状態から低抵抗状態に遷移させるときは、前記第１電極を正極とし前記第２電極を負極とした電圧を印加することにより、前記第２領域内に金属フィラメントを形成し、
    前記抵抗変化膜を低抵抗状態から高抵抗状態に遷移させるときは、前記第１電極を負極とし前記第２電極を正極とした電圧を印加することにより、前記金属フィラメントの少なくとも一部を消失させる請求項２〜１０のいずれか１つに記載の記憶装置。

Images