KR100982424B1 - 저항 메모리 소자의 제조 방법 - Google Patents

저항 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR100982424B1
KR100982424B1 KR1020060118560A KR20060118560A KR100982424B1 KR 100982424 B1 KR100982424 B1 KR 100982424B1 KR 1020060118560 A KR1020060118560 A KR 1020060118560A KR 20060118560 A KR20060118560 A KR 20060118560A KR 100982424 B1 KR100982424 B1 KR 100982424B1
Authority
KR
South Korea
Prior art keywords
memory device
resistive
voltage
resistance
layer
Prior art date
Application number
KR1020060118560A
Other languages
English (en)
Other versions
KR20080048315A (ko
Inventor
서순애
박영수
정란주
이명재
김동철
안승언
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060118560A priority Critical patent/KR100982424B1/ko
Priority to JP2007306382A priority patent/JP2008135752A/ja
Priority to US11/987,150 priority patent/US8466461B2/en
Priority to CN200710196017.9A priority patent/CN101192648B/zh
Publication of KR20080048315A publication Critical patent/KR20080048315A/ko
Application granted granted Critical
Publication of KR100982424B1 publication Critical patent/KR100982424B1/ko
Priority to US13/892,881 priority patent/US20130252395A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 저항 메모리 소자의 제조 방법에 관한 것이다. 저항 메모리 소자의 제조 방법에 있어서, (가) 하부 전극을 형성하는 단계; (나) 상기 하부 전극 상에 Ni 산화물로 저항층을 형성하는 단계; (다) 상기 저항층에 Ni 금속을 임플란테이션 공정으로 주입하는 단계; 및 (라) 상기 저항층 상에 상부 전극을 형성하는 단계;를 포함하는 저항 메모리 소자의 제조 방법을 제공하여 전압 및 저항 특성이 안정화된 신뢰성 있는 메모리 소자를 구현할 수 있다.

Description

저항 메모리 소자의 제조 방법{Manufacturing Method for the Resistive random access memory device}
도 1a는 일반적인 구조의 저항 변환 물질을 포함하는 저항 메모리 소자의 구조를 나타낸 도면이다.
도 1b는 도 1a 구조의 저항 변환 물질을 포함하는 저항 메모리 소자의 인가 전압에 대한 전류 값의 변화를 나타낸 도면이다.
도 2a 내지 도 2c는 전압 인가에 따른 저항층에 형성된 current path를 나타낸 도면이다.
도 3a는 본 발명의 실시예에 의한 저항 메모리 소자를 나타낸 도면이다.
도 3b는 본 발명의 실시예에 의한 저항 메모리 소자를 트랜지스터 구조체 상에 형성시킨 메모리 소자의 구조를 나타낸 도면이다.
도 4a 내지 도 4c는 본 발명의 실시예에 의한 저항 메모리 소자의 제조 방법을 나타낸 도면이다.
도 5는 본 발명의 실시예에 의한 저항 메모리 소자의 제조 공정 중 임플라트 공정에서 저항층에 형성된 금속 확산 경로를 나타낸 도면이다.
도 6은 Ni 산화물의 산소의 분압의 변화에 따른 저항 특성을 나타낸 그래프이다.
도 7a 및 도 7b는 종래 기술 및 본 발명의 실시예에 따른 저항 메모리 소자의 저항 산포(resistance variation) 특성을 나타낸 그래프이다.
도 8은 저항 변환 물질을 포함하는 메모리 소자의 전기적인 특성을 단순화하여 나타낸 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 21... 하부 전극 12, 22... 저항층
13, 23... 상부 전극 20... 도펀트
24... 필라멘트
본 발명은 저항 메모리 소자에 관한 것으로, 보다 상세하게는 저항 메모리 소자의 저항층의 형성 시 금속 도펀트를 포함시켜 저항층 내에 전류 경로인 필라멘트(filament)를 형성시킴으로써 전압 및 저항 산포를 안정화시킨 저항 메모리 소자의 제조 방법에 관한 것이다.
일반적으로 반도체 메모리 어레이 구조는 회로적으로 연결된 많은 메모리 셀들을 포함한다. 대표적인 반도체 메모리인 DRAM(Dynamic Random Access Memory)의 경우, 단위 메모리 셀은 한 개의 스위치와 한 개의 커패시터로 구성되는 것이 일반적이다. DRAM은 집적도가 높고 동작 속도가 빠른 이점이 있다. 그러나, 전원이 꺼진 후에는 저장된 데이타가 모두 소실되는 단점이 있다.
전원이 꺼진 후에도 저장된 데이타가 보존될 수 있는 비휘발성 메모리 소자의 대표적인 예가 플래쉬 메모리이다. 플래쉬 메모리는 휘발성 메모리와 달리 비휘발성의 특성을 지니고 있으나 DRAM에 비해 집적도가 낮고 동작 속도가 느린 단점이 있다.
현재, 많은 연구가 진행되고 있는 비휘발성 메모리 소자로, MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 및 PRAM(Phase-change Random Access Memory) 등이 있다.
MRAM은 터널 접합에서의 자화 방향에 변화를 이용하여 데이타를 저장하는 방식이며, FRAM은 강유전체의 분극 특성을 이용하여 데이타를 저장하는 방식이다. 이들은 모두 각각의 장단점을 지니고 있으나, 기본적으로는 상술한 바와 같이, 집적도가 높으며, 고속의 동작 특성을 지니고, 저전력에서 구동가능하며, 데이타 리텐션(retention) 특성이 좋은 방향으로 연구 개발되고 있다.
PRAM은 특정 물질의 상변화에 따른 저항 값의 변화를 이용하여 데이타를 저장하는 방식을 이용한 것으로, 한 개의 저항체와 한 개의 스위치(트랜지스터)를 지닌 구조를 지니고 있다. PRAM의 제조 시 종래의 DRAM 공정을 이용하는 경우 식각이 어려우며, 식각을 하는 경우라도 장시간을 요한다. 따라서, 생산성이 낮아져 제품 단가가 상승하여 경쟁력을 감소시키는 단점이 있다.
저항 메모리 즉, RRAM(resistance random access memory)은 주로 전이 금속 산화물의 저항 변환(variable resistance) 특성, 즉 전압에 따른 저항 값이 달라지는 특성을 이용한 것이다.
도 1a은 종래의 일반적인 구조의 저항 변환 물질을 이용한 메모리 소자의 구조를 나타낸 도면이다.
도 1a을 참조하면, 하부 전극(11) 상에 순차적으로 형성된 저항층(12) 및 상부 전극(13)을 포함한다. 저항층(12)은 주로 전이 금속 산화물로 형성되며, 하부 전극(11)과 상부 전극(13)은 일반적인 반도체 메모리 소자에 사용되는 금속 또는 금속 산화물 등의 전도성 물질로 형성된다.
도 1b는 도 1a에 나타낸 바와 같은 종래의 저항 메모리 소자의 하부 전극(11) 및 상부 전극(13)을 통하여 소정의 전압을 인가한 경우, 저항층(12)에 흐르는 전류의 값을 나타낸 V(voltage)-I(current)그래프이다.
도 1b를 참조하면, 전압을 0V로부터 점차 증가시키며 저항층(12)에 흐르는 전류 값의 변화를 측정하는 실험을 반복하였다. 0V 내지 약 1V 사이의 인가 전압에서 저항층(12)에 흐르는 전류 값은 점차적으로 증가한다. 약 1V의 전압에서 저항이 크게 증가하여 전류 값이 크게 감소하였으며, 전압을 증가시키면 다시 전류 값이 증가한다. 여기서 높은 저항 상태를 리셋(reset) 상태라 하고, 낮은 저항 상태를 셋(set) 상태라 한다.
도 1b의 경우 셋 상태에서 리셋 상태로 변할 때의 전압, 즉 리셋 전압(RV)의 크기와 셋 상태의 저항 값(SR)의 크기의 편차가 매우 심한 것을 알 수 있다. 또한, 리셋 상태에서 셋 상태로 변할 때의 전압인 셋 전압(SV)도 매우 큰 산포 값을 지닌 것을 알 수 있다.
도 2a 내지 도 2c는 종래 기술에 의한 저항 메모리 소자의 하부 전극(11) 및 상부 전극(13)을 통해 전압을 인가한 경우 전압 인가에 따른 저항층(12)에 형성된 current path을 나타낸 도면이다. 도 2a를 참조하면, 하부 전극(11) 및 상부 전극(13)을 통해 전압을 인가하면 저항층(12) 내에 전류가 흐르게 된다. 도 2a의 평판 상에 형성된 기둥은 current path을 나타낸 것이다. 도 2b를 참조하면, 전압을 인가하지 않은 OFF 상태에서는 current path이 나타나지 않는다. 도 2c를 참조하면, 다시 하부 전극(11) 및 상부 전극(13)을 통해 전압을 인가하면 저항층(12) 내에 전류가 흐르게 된다. 여기서, 도 2a 및 도 2c를 비교하면 current path이 나타난 부위에 차이가 있음을 알 수 있다. 즉, 도 2a의 동그라미 영역에서는 전류가 흐르고 있으나, 도 2c의 동일한 영역에서는 current path이 나타나지 않는 것을 확인할 수 있다. 이와 같이, 전압을 인가하는 경우에 따라 저항층(12)의 current path의 차이가 발생하므로 도 1b와 같이 전압 및 저항 산포가 나타나는 것을 알 수 있다.
결과적으로 종래 기술에 의한 저항 메모리 소자의 경우 전압 및 저항 산포(variation)가 큰 이유는 메모리 소자의 구동에 따라 저항층(12)의 전류 흐름 경로가 일정하지 못하여 저항 레벨이 불안정하기 때문에 발생한 것이다. 이에 따라 저항성 메모리 소자의 셋, 리셋 전압 등이 불안정하여 메모리 소자로서 사용 시 신뢰도가 떨어지는 문제점이 있다.
본 발명에서는 상기 종래 기술의 문제점을 해결하기 위하여 저항 변환 물질을 포함하는 메모리 소자의 리셋 전류 및 셋 전압을 안정화시킬 수 있는 구조를 지닌 저항 메모리 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에서는 상기 목적을 달성하기 위하여,
저항 메모리 소자의 제조 방법에 있어서,
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
(가) 하부 전극을 형성하는 단계;
(나) 상기 하부 전극 상에 Ni 산화물로 저항층을 형성하는 단계;
(다) 상기 저항층에 Ni 금속을 임플란테이션 공정으로 주입하는 단계; 및
(라) 상기 저항층 상에 상부 전극을 형성하는 단계;를 포함하는 저항 메모리 소자의 제조 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 의한 저항 메모리 소자의 제조 방법에 대해 상세히 설명하고자 한다. 여기서, 도면에 도시된 각각 층 또는 영역들의 두께 및 폭은 설명을 위하여 과장되게 도시한 것임을 명심하여야 한다.
도 3a는 본 발명의 실시예에 의한 저항 메모리 소자를 나타낸 단면도이다.
도 3a를 참조하면, 하부 전극(21) 상에 도펀트를 포함하는 저항층(22)이 형성되어 있으며, 저항층(22) 상에는 상부 전극(23)이 순차적으로 형성되어 있다.
각층의 구성 물질을 설명하면 다음과 같다. 하부 전극(21) 및 상부 전극(23)은 통상적으로 반도체 소자에 사용되는 전극 물질을 사용할 수 있으며, 예를 들어 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir, Ti 또는 전도성 금속 산화물 등이 있다. 저항층(22)은 저항성 메모리 소자에 사용되는 물질로 형성시키며 통상적으로 전이금속 산화물로 형성시킨다. 예를 들어, Ni 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Co 산화물 또는 Nb 산화물 등이 있으며, 구체적으로 NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 중 적어도 어느 한 물질 또는 이들의 화합물을 포함한다. 저항층(23)은 상술한 전이 금속 산화물과 임플란테이션(implatation) 공정에 의해 주입된 도펀트를 포함한다. 저항층(22)에 주입되는 도펀트는 Ni, Ti, Hf, Zr, Zn, Cu, W, Co 또는 Nb 등의 금속 물질을 사용하는 것이 바람직하다.
본 발명의 실시예에 의한 저항 메모리 소자는 트랜지스터 또는 다이오드와 같은 스위치 구조와 연결된 1S(switch)-1R(Resistance) 형태로 구동하게 된다.
도 3b는 본 발명의 실시예에 의한 저항 메모리 소자가 트랜지스터 구조와 연결된 1T(transistor)-1R(resistance) 구조를 나타낸 단면도이다.
도 3b를 참조하면, 제 1불순물 영역(202)과 제 2불순물 영역(203)이 형성된 기판(201) 상에는 제 1불순물 영역(202) 및 제 2불순물 영역(203)과 접촉하는 게이트 구조체가 형성되어 있다. 게이트 구조체는 게이트 절연층(204) 및 게이트 전극층(205)을 포함한다. 그리고, 기판(201) 및 게이트 구조체 상에는 층간 절연막(206)이 형성되어 있으며, 제 1불순물(202) 또는 제 2불순물(203)상의 층간 절연막(206)을 관통하여 콘택 플러그(207)가 형성되어 있다. 콘택 플러그(207) 상에는 본 발명의 실시예에 의한 저항 메모리 소자가 형성되어 있다. 트랜지스터 구조체 외에 p형 반도체층과 n형 반도체층으로 형성된 다이오드 구조체가 연결될 수 있음은 상술한 바와 같다.
이하, 본 발명의 실시예에 의한 저항 메모리 소자의 제조 방법에 대해 상세히 설명하고자 한다. 본 발명의 실시예에 의한 저항 메모리 소자는 스퍼터링(sputtering), ALD(atomic layer deposition) 또는 CVD 공정을 이용하여 형성시킨다.
먼저, 도 4a를 참조하면 기판(미도시)와 같은 하부 구조체 상에 하부 전극(21)을 형성한다. 하부 전극(21)은 전도성 물질로 형성시키며, 바람직하게는 Al, Au, Pt, Ru, Ir 또는 Ti 등의 금속 또는 전도성 금속 산화물로 형성시킨다. 그리고, 하부 전극(21) 상에 저항층(22)을 형성한다. 저항층(22)은 전이금속 산화물로 형성시키며, 예를 들어, Ni 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Co 산화물 또는 Nb 산화물 등으로 형성시킬 수 있다.
도 4b를 참조하면, 저항층(22)을 형성한 뒤 임플란테이션(implatation) 공정을 이용하여 저항층(22) 내에 도펀트(20)를 주입한다. 도펀트는 Ni, Ti, Hf, Zr, Zn, Cu, W, Co 또는 Nb 등의 금속, 특히 전이 금속을 사용하는 것이 바람직하다. 도펀트(20)를 저항층(22)에 주입하면, 도펀트(20)는 저항층(22)을 구성하는 물질의 그레인 바운더리(grain boundary)와 같이 공간적으로 비어 있는 영역이나 결함 영역으로 확산(diffusion)하게 된다. 확산된 도펀트(20)들은 도 5에 나타낸 바와 같이 저항층(22) 내에 current path, 즉 전류 이동 통로로 작용할 수 있다.
저항층(22)을 Ni 산화물로 형성시키는 경우를 예를 들어 설명하면 다음과 같다. 도 6에 나타낸 바와 같이 공정 챔버 내의 산소 분압을 조절하면 전이 금속 산화물은 다양한 특성을 나타낼 수 있다. 저항층(22) 형성 시 분위기 가스 및 산소를 사용할 수 있다. 산소의 분압이 극히 낮은 경우(A영역)는 일반적인 Ni과 유사한 금속 특성을 지니고, 산소의 분압을 점차 증가시킨 경우(B영역)에는 저항 값이 크게 증가하여 메모리 스위칭 특성을 지니게 된다. 산소 분압을 더 크게 증가시키면(C영역) 저항 값은 점차 감소하면서 문턱 스위칭(threshold switching) 특성을 지니게 된다. 약 25% 이상의 산소 분압 영역에서는 스위칭 특성이 사라지게 된다. Ni 산화물을 저항층(22)으로 형성시키는 경우에는 산소 분압을 C 영역보다 크게 조절하여 형성시키고, Ni 산화물로 형성된 저항층(22) 내에 임플란테이션 공정으로 Ni을 주입한다. Ni 산화물은 매우 치밀한(dense) 구조로 주입된 Ni 도펀트는 Ni 산화물 내에 침입형(interstitial)으로 존재하기 어렵다. 따라서, 그레인 바운더리와 같이 공간적으로 여유가 있는 위치로 이동하게 되며, 이동된 Ni 도펀트는 current path으로 작용하게 되는 것이다.
마지막으로 도 4c를 참조하면, 저항층(22) 상에 상부 전극(23)을 형성한다. 상부 전극(23)은 하부 전극(21)과 동일한 물질을 사용할 수 있으며 Al, Au, Pt, Ru, Ir 또는 Ti 등의 금속 또는 전도성 금속 산화물로 형성할 수 있다. 종래 기술에 의한 저항성 메모리 소자의 경우 소자 제작 후 동작 전압보다 높은 전압을 인가하는 포밍(forming) 공정을 실시하게 되는데, 이에 따라 소자에 충격을 가할 수 있으며 동작 전압이 높아질 가능성이 있다. 그러나, 본 발명의 실시예에 의한 저항 메모리 소자의 경우 포밍 공정이 필요없이 동작 가능하다.
도 7a 및 도 7b는 종래 기술 및 본 발명의 실시예에 따른 저항 메모리 소자의 상부 전극 및 하부 전극을 통해 전류를 인가하여 측정된 저항층(22)의 저항 값 변화를 나타낸 것이다. 가로축은 저항층(22)에 동작 횟수이며 세로축은 저항 값을 나타낸 것이다. 도 7a는 종래 기술에 의한 저항성 메모리 소자에 관한 것이며, 도 7b는 본 발명의 실시예에 의한 저항 메모리 소자에 관한 것이다. 도 7a를 참조하면, ON 상태 및 OFF 상태에서의 저항 값의 변화가 매우 심한 것을 알 수 있다. 반면, 도 7b를 참조하면, 각각의 상태에서의 저항 값은 비교적 일정한 값을 가지며, 저항 산포(resistance variation)가 거의 없는 것을 알 수 있다.
도 8은 본 발명의 저항 메모리의 소자의 동작 특성을 단순화하여 나타낸 그래프로서, 가로축은 인가 전압을 나타내며, 세로축은 인가 전압에 대한 전류 값을 나타낸다. 도 8을 참조하면, 하부 전극 및 상부 전극을 통하여 인가하는 전압의 크기를 0V에서 점차적으로 증가시키면, 전압에 비례하여 G1 그래프를 따라 전류 값이 증가한다. 그러나, V1 이상의 전압을 인가하면, 저항층의 저항이 크게 증가하여 전류 값이 감소하게 된다. V1 ~ V2 범위로 전압을 인가하면 저항층에 흐르는 전류 값은 G2 그래프를 따라 증가한다. 그리고, V2(V2 > V1) 이상의 전압을 가하게 되면, 저항이 갑자기 감소하여 전류가 증가하게 되어 다시 G1 그래프를 따르는 것을 알 수 있다.
여기서, V1보다 큰 전압 범위에서 인가하는 전압의 크기에 따라 메모리 소자의 전기적 특성이 이후의 V1 보다 작은 전압 인가 시 전기적 특성에 영향을 미치게 되는데, 이를 상세히 설명하면 다음과 같다. 먼저, V1 ~ V2 범위의 전압을 메모리 소자에 인가한 후, V1 보다 작은 전압을 다시 인가하면, 측정되는 전류는 G2 그래프에 따른 전류 값이 측정된다. 반면 그리고, V2보다 큰 범위의 전압(예를 들어 V3)을 메모리 소자에 인가한 후, V1 보다 작은 전압을 다시 인가하면, 측정되는 전류는 도 8의 G1 그래프에 따른 전류 값이 측정된다. 이를 통하여 V1 보다 큰 전압 범위에서 인가하는 전압의 크기(V1 ~ V2 범위 또는 V2보다 큰 범위)에 따라 메모리 소자에 미치는 전기적 특성이 영향을 미침을 알 수 있다. 따라서, 이러한 결과를 통하여 전이 금속 산화물을 메모리 소자에 사용하여 저항 구배를 지닌 다층막을 비휘발성 메모리 소자에 응용할 수 있음을 알 수 있다. 예를 들어, 도 8의 V1 ~ V2 범위에서 전압을 인가한 경우의 메모리 소자의 상태를 "0"으로 지정하고, V2보다 큰 범위의 전압을 인가한 경우의 메모리 소자의 상태를 "1"로 지정하여 데이타를 기록한다. 데이타를 재생하는 경우에는, V1보다 작은 범위의 전압을 인가하여 드레인 전류 값(Id)을 측정하여 메모리 소자에 저장된 데이타가 "0"의 상태인지 "1"의 상태인지를 알 수 있게 되는 것이다. 물론, 여기서 상태 "1" 및 "0"의 지정은 선택적인 것이다.
결과적으로 저항 메모리 소자로 사용되기 위해서는 동작 횟수가 증가함에 따른 리셋 전압(V1) 및 셋 전압(V2)이 일정해야 하며, 셋 저항 또한 일정한 것이 바람직하다. 본 발명의 실시예에 따른 임플란트를 포함하는 저항 메모리 소자는 동작 횟수에 따라, 셋 전압, 리셋 전압 및 저항 값이 일정하므로 안정된 특성을 지닌다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 따르면, 다음과 같은 장점을 지니고 있다.
첫째, 메모리 소자의 current path을 일정하게 유지할 수 있으므로 동작 횟수에 따른 저항층의 저항값의 변화가 거의 없으므로 안정된 특성을 지닌 메모리 소자를 제공할 수 있다.
둘째, 메모리 소자의 제조 시 별도의 포밍(forming) 공정이 필요없이 사용 가능하므로 소자에 충격을 완화할 수 있고 동작 전압을 낮출 수 있는 장점이 있다.
셋째, 단순한 방법으로 정보를 저장하고 재생할 수 있으므로, 고속의 동작 특성을 지닌다.

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 저항 메모리 소자의 제조 방법에 있어서,
    (가) 하부 전극을 형성하는 단계;
    (나) 상기 하부 전극 상에 Ni 산화물로 저항층을 형성하는 단계;
    (다) 상기 저항층에 Ni 금속을 임플란테이션 공정으로 주입하는 단계; 및
    (라) 상기 저항층 상에 상부 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 저항 메모리 소자의 제조 방법.
  7. 삭제
  8. 삭제
  9. 삭제
KR1020060118560A 2006-11-28 2006-11-28 저항 메모리 소자의 제조 방법 KR100982424B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060118560A KR100982424B1 (ko) 2006-11-28 2006-11-28 저항 메모리 소자의 제조 방법
JP2007306382A JP2008135752A (ja) 2006-11-28 2007-11-27 ドーパントを含む抵抗性メモリ素子及びその製造方法
US11/987,150 US8466461B2 (en) 2006-11-28 2007-11-28 Resistive random access memory and method of manufacturing the same
CN200710196017.9A CN101192648B (zh) 2006-11-28 2007-11-28 电阻随机存取存储器及制造该电阻随机存取存储器的方法
US13/892,881 US20130252395A1 (en) 2006-11-28 2013-05-13 Resistive random access memory and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060118560A KR100982424B1 (ko) 2006-11-28 2006-11-28 저항 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080048315A KR20080048315A (ko) 2008-06-02
KR100982424B1 true KR100982424B1 (ko) 2010-09-15

Family

ID=39462706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118560A KR100982424B1 (ko) 2006-11-28 2006-11-28 저항 메모리 소자의 제조 방법

Country Status (4)

Country Link
US (2) US8466461B2 (ko)
JP (1) JP2008135752A (ko)
KR (1) KR100982424B1 (ko)
CN (1) CN101192648B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160109555A (ko) 2015-03-12 2016-09-21 서울대학교산학협력단 저항 변화 메모리 소자
KR20210115130A (ko) 2020-03-12 2021-09-27 재단법인대구경북과학기술원 인공 첨탑 구조를 포함하는 저항 변화 메모리 소자

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129704B2 (en) * 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
KR20110021405A (ko) * 2009-08-26 2011-03-04 삼성전자주식회사 저항성 메모리 소자
JP2011066285A (ja) 2009-09-18 2011-03-31 Toshiba Corp 不揮発性記憶素子および不揮発性記憶装置
WO2011071009A1 (ja) * 2009-12-08 2011-06-16 日本電気株式会社 電気化学反応を利用した抵抗変化素子及びその製造方法
US8198620B2 (en) * 2009-12-14 2012-06-12 Industrial Technology Research Institute Resistance switching memory
US8048755B2 (en) 2010-02-08 2011-11-01 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
KR101096203B1 (ko) * 2010-04-08 2011-12-22 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
US8313996B2 (en) 2010-09-22 2012-11-20 Micron Technology, Inc. Reactive metal implated oxide based memory
CN102130297B (zh) * 2010-12-17 2013-07-10 天津理工大学 基于p/n型氧化物叠层结构的阻变存储器及其制备方法
CN102214674B (zh) * 2011-06-10 2013-02-13 清华大学 一种基于soi材料的具有自整流效应的阻变存储器
JP2013004655A (ja) * 2011-06-15 2013-01-07 Sharp Corp 不揮発性半導体記憶装置およびその製造方法
KR101257365B1 (ko) * 2011-07-22 2013-04-23 에스케이하이닉스 주식회사 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법
JP5874905B2 (ja) * 2011-10-18 2016-03-02 国立研究開発法人物質・材料研究機構 アルミナ抵抗変化型メモリ素子の製造方法
KR20130066288A (ko) * 2011-12-12 2013-06-20 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
CN102522501A (zh) * 2011-12-29 2012-06-27 北京大学 具有交叉阵列结构的阻变存储器及制备方法
JP5939482B2 (ja) * 2012-03-23 2016-06-22 国立研究開発法人物質・材料研究機構 抵抗変化型メモリ素子およびその製造方法
KR101423930B1 (ko) * 2012-04-17 2014-07-28 광주과학기술원 문턱 스위칭과 메모리 스위칭 특성을 동시에 갖는 저항 변화 메모리 소자, 이의 제조방법, 및 이를 포함하는 저항 변화 메모리 소자 어레이
CN102694121A (zh) * 2012-05-17 2012-09-26 中国科学院物理研究所 一种制备电阻存储器件的方法及其产品与应用
CN102738391B (zh) * 2012-06-07 2014-07-16 清华大学 一种可调控介质层磁性的阻变存储器
US20140077149A1 (en) * 2012-09-14 2014-03-20 Industrial Technology Research Institute Resistance memory cell, resistance memory array and method of forming the same
CN103227284A (zh) * 2013-05-09 2013-07-31 北京大学 一种高一致性的高速阻变存储器及其制备方法
CN104617218B (zh) * 2013-11-04 2018-12-11 华邦电子股份有限公司 电阻式存储装置及其制作方法
CN104485416B (zh) * 2013-11-22 2018-11-27 北京大学 一种采用超材料电极结构的阻变存储器及其制备方法
CN104051545B (zh) * 2014-02-26 2017-02-15 东北师范大学 基于pn异质结构的忆阻器及其制备方法
CN103904216B (zh) * 2014-03-21 2017-07-28 西安理工大学 一种钛掺杂氧化镍电阻存储器薄膜的制备方法
TWI559518B (zh) 2014-04-02 2016-11-21 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
US9263218B2 (en) 2014-05-23 2016-02-16 Nuvoton Technology Corporation Variable resistance memory cell based electrically resettable fuse device
US9647207B2 (en) * 2015-01-26 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) structure
KR102485485B1 (ko) * 2016-01-08 2023-01-06 에스케이하이닉스 주식회사 스위칭 소자 및 이를 포함하는 저항 변화 메모리 장치
US10636552B2 (en) * 2017-03-20 2020-04-28 Gwangju Institute Of Science And Technology Multi-function electronic device having memristor and memcapacitor and method for manufacturing the same
CN110311036A (zh) * 2018-03-20 2019-10-08 旺宏电子股份有限公司 电阻式存储器元件及其制作方法
CN108831992B (zh) * 2018-04-24 2020-12-18 湖北大学 一种铪掺杂氧化锌阻变层的阻变存储器及其制备方法
KR102301109B1 (ko) * 2018-11-19 2021-09-10 한국과학기술연구원 저항성 메모리 장치 및 그것의 제조 방법
US11616196B2 (en) * 2020-07-07 2023-03-28 Tetramem Inc. Low current RRAM-based crossbar array circuit implemented with switching oxide engineering technologies
CN113113538B (zh) * 2021-04-13 2024-02-02 湖北大学 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040104967A (ko) * 2003-06-03 2004-12-14 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
KR20060040517A (ko) * 2004-11-06 2006-05-10 삼성전자주식회사 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법
JP2006269457A (ja) 2005-03-22 2006-10-05 Matsushita Electric Ind Co Ltd 可変抵抗素子およびそれを用いた記録素子

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2098516A5 (ko) * 1970-07-10 1972-03-10 Anvar
US4003075A (en) * 1971-03-09 1977-01-11 Innotech Corporation Glass electronic devices employing ion-doped insulating glassy amorphous material
US3796926A (en) 1971-03-29 1974-03-12 Ibm Bistable resistance device which does not require forming
US4118727A (en) * 1977-09-09 1978-10-03 The United States Of America As Represented By The Secretary Of The Army MOX multi-layer switching device comprising niobium oxide
JPH09153458A (ja) * 1995-09-26 1997-06-10 Fujitsu Ltd 薄膜半導体装置およびその製造方法
EP1153434A1 (en) 1999-02-17 2001-11-14 International Business Machines Corporation Microelectronic device for storing information and method thereof
US6072716A (en) * 1999-04-14 2000-06-06 Massachusetts Institute Of Technology Memory structures and methods of making same
US6534326B1 (en) * 2002-03-13 2003-03-18 Sharp Laboratories Of America, Inc. Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films
US6965137B2 (en) 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
JP4563652B2 (ja) * 2003-03-13 2010-10-13 シャープ株式会社 メモリ機能体および微粒子形成方法並びにメモリ素子、半導体装置および電子機器
US6927136B2 (en) * 2003-08-25 2005-08-09 Macronix International Co., Ltd. Non-volatile memory cell having metal nano-particles for trapping charges and fabrication thereof
US7791141B2 (en) 2004-07-09 2010-09-07 International Business Machines Corporation Field-enhanced programmable resistance memory cell
KR100593448B1 (ko) * 2004-09-10 2006-06-28 삼성전자주식회사 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들
KR100576369B1 (ko) * 2004-11-23 2006-05-03 삼성전자주식회사 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
US7492635B2 (en) * 2005-01-06 2009-02-17 Samsung Electronics Co., Ltd. NOR-type hybrid multi-bit non-volatile memory device and method of operating the same
KR100693409B1 (ko) 2005-01-14 2007-03-12 광주과학기술원 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
US20060250836A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7297975B2 (en) * 2005-07-28 2007-11-20 Infineon Technologies Ag Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same
KR100657966B1 (ko) * 2005-08-11 2006-12-14 삼성전자주식회사 리셋 전류 안정화를 위한 메모리 소자의 제조 방법
KR20070023453A (ko) * 2005-08-24 2007-02-28 삼성전자주식회사 스토리지 노드의 특성을 개선할 수 있는 반도체 메모리소자의 제조 방법
JPWO2007026509A1 (ja) * 2005-08-29 2009-03-05 シャープ株式会社 可変抵抗素子及びその製造方法
KR100647333B1 (ko) * 2005-08-31 2006-11-23 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR100790861B1 (ko) * 2005-10-21 2008-01-03 삼성전자주식회사 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
US7816659B2 (en) * 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
US7834338B2 (en) * 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US8106375B2 (en) * 2005-11-30 2012-01-31 The Trustees Of The University Of Pennsylvania Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator
JP4950490B2 (ja) * 2005-12-28 2012-06-13 株式会社東芝 不揮発性スイッチング素子およびその製造方法ならびに不揮発性スイッチング素子を有する集積回路
KR100684908B1 (ko) * 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US7808810B2 (en) * 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
KR101206034B1 (ko) * 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
US7639523B2 (en) * 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7678607B2 (en) * 2007-02-05 2010-03-16 Intermolecular, Inc. Methods for forming resistive switching memory elements
US8097878B2 (en) * 2007-03-05 2012-01-17 Intermolecular, Inc. Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
JP5170107B2 (ja) * 2007-12-07 2013-03-27 富士通株式会社 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040104967A (ko) * 2003-06-03 2004-12-14 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
KR20060040517A (ko) * 2004-11-06 2006-05-10 삼성전자주식회사 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법
JP2006269457A (ja) 2005-03-22 2006-10-05 Matsushita Electric Ind Co Ltd 可変抵抗素子およびそれを用いた記録素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160109555A (ko) 2015-03-12 2016-09-21 서울대학교산학협력단 저항 변화 메모리 소자
KR20210115130A (ko) 2020-03-12 2021-09-27 재단법인대구경북과학기술원 인공 첨탑 구조를 포함하는 저항 변화 메모리 소자

Also Published As

Publication number Publication date
CN101192648A (zh) 2008-06-04
KR20080048315A (ko) 2008-06-02
US20130252395A1 (en) 2013-09-26
CN101192648B (zh) 2013-09-04
US20080121864A1 (en) 2008-05-29
JP2008135752A (ja) 2008-06-12
US8466461B2 (en) 2013-06-18

Similar Documents

Publication Publication Date Title
KR100982424B1 (ko) 저항 메모리 소자의 제조 방법
KR101206036B1 (ko) 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
US9362497B2 (en) Reduction of forming voltage in semiconductor devices
US9343677B2 (en) GCIB-treated resistive device
US7498600B2 (en) Variable resistance random access memory device and a method of fabricating the same
JP4698630B2 (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
KR100809724B1 (ko) 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자
CN102655210B (zh) 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置
EP1657753A2 (en) Nonvolatile memory device including one resistor and one diode
US9177998B2 (en) Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array
US20070252193A1 (en) Non-volatile memory devices including variable resistance material
KR20070043444A (ko) 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
US9019744B2 (en) Barrier design for steering elements
KR100647332B1 (ko) 저항 변환 물질을 포함하는 ｒｒａｍ
KR20120059195A (ko) 자체 선택 특성을 가지는 3층 저항변화 메모리
KR101787751B1 (ko) 오믹 접합층을 가지는 저항변화 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080516

Effective date: 20090529

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090703

Effective date: 20091224

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100119

Effective date: 20100209

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 9