JP2013004655A - 不揮発性半導体記憶装置およびその製造方法 - Google Patents

不揮発性半導体記憶装置およびその製造方法 Download PDF

Info

Publication number
JP2013004655A
JP2013004655A JP2011133061A JP2011133061A JP2013004655A JP 2013004655 A JP2013004655 A JP 2013004655A JP 2011133061 A JP2011133061 A JP 2011133061A JP 2011133061 A JP2011133061 A JP 2011133061A JP 2013004655 A JP2013004655 A JP 2013004655A
Authority
JP
Japan
Prior art keywords
electrode
oxygen
film
variable resistance
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011133061A
Other languages
English (en)
Inventor
Nobuyoshi Awaya
信義 粟屋
Takahiro Shibuya
隆広 渋谷
Takashi Nakano
貴司 中野
Yoshiaki Tabuchi
良志明 田渕
Yushi Inoue
雄史 井上
Yukio Tamai
幸夫 玉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011133061A priority Critical patent/JP2013004655A/ja
Priority to US13/495,650 priority patent/US20120319071A1/en
Publication of JP2013004655A publication Critical patent/JP2013004655A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 低電圧、低電流で安定したスイッチング動作が可能な可変抵抗素子を実現し、当該可変抵抗素子を備えることで、低消費電力、大容量の不揮発性半導体記憶装置を実現する。
【解決手段】
第１電極１２と第２電極１４の間に可変抵抗体１３を挟持してなる可変抵抗素子２を情報の記憶に用いる不揮発性半導体記憶装置であり、可変抵抗体１３を構成する酸化ハフニウム（ＨｆＯｘ）膜または酸化ジルコニウム（ＺｒＯｘ）膜の酸素濃度が、ＨｆまたはＺｒに対する酸素の化学量論的組成比ｘが１．７≦ｘ≦１．９７の範囲内にあるように最適化されてなる。
【選択図】 図１９

Description

本発明は、電気的ストレスの印加により抵抗が変化する電気的動作特性に基づき情報を記憶する可変抵抗素子を用いた不揮発性半導体記憶装置、およびその製造方法に関する。
フラッシュメモリに代表される不揮発性メモリは、大容量で小型の情報記録媒体としてコンピュータ、通信、計測機器、自動制御装置及び個人の周辺に用いられる生活機器等の広い分野において用いられており、より安価で大容量の不揮発性メモリに対する需要は非常に大きい。これは、電気的に書き換えが可能であり、しかも電源を切ってもデータが消えない点から、容易に持ち運びの可能なメモリカードや携帯電話等や装置稼動の初期設定として不揮発に記憶しておくデータストレージ、プログラムストレージなどとしての機能を発揮することが可能等の理由による。
ただし、フラッシュメモリは、データを論理値“１”を書き込むプログラム動作に比べて、データを論理値“０”に消去する消去動作に時間がかかるため、消去動作に関して、消去動作を行うときはブロック単位で行うことで速度の向上を図っているものの、ブロック単位で行うため任意のアドレスの書き換えができないという問題がある。
そこで現在、フラッシュメモリに代わる新型の不揮発メモリが広く研究されている。なかでも金属酸化膜に電圧を印加することで抵抗変化がおきる現象を利用した抵抗変化メモリは、微細化限界の点でフラッシュメモリに比べ有利であり、また低電圧の動作が可能で、高速のデータ書き換えが可能であることから近年研究開発が盛んに行われている（例えば、特許文献１、あるいは下記の非特許文献１及び２を参照）。
上記金属酸化物を有する可変抵抗素子を用いた抵抗変化メモリは、書き込み、消去がいずれも低電圧で高速に行えることから任意のアドレスの高速な書き換えが可能であり、従来、一旦ＤＲＡＭにロードしてから使用していたデータを不揮発性メモリから直接使用できるため、モバイル機器の消費電力の低減や使い勝手の向上に大きく低減できることが期待されている。
これら金属酸化物を有する可変抵抗素子の書き込み・消去特性として、バイポーラスイッチングと呼ばれる駆動方法では、素子の電気抵抗を増加（高抵抗状態）させ、或いは減少（低抵抗状態）させるために、夫々逆極性となるパルスを印加する。そして、当該各抵抗状態にデータとして論理値を割り当てることで、ランダムアクセスが可能な不揮発性メモリとして利用する。
ここで、上記の可変抵抗素子で用いることができる金属酸化物としては、例えばプラセオジウム・カルシウム・マンガン酸化物Ｐｒ１−ｘＣａｘＭｎＯ３（ＰＣＭＯ）に代表されるペロブスカイト構造の金属酸化物や、酸化ニッケル、酸化チタン、酸化ハフニウムのような二元系の金属酸化物が挙げられる。
特に、二元系の金属酸化物を用いる場合、従来の半導体の製造ラインで使用していた材料で構成されているため、微細化が行いやすく、低コストで製造できる利点がある。
このような二元系の金属酸化物で良好な抵抗スイッチングを実現するためには、当該金属酸化物の薄膜の両端を金属電極で挟み、更に、両端の金属電極のうち一方の金属電極と酸化物の界面をオーミック接合もしくはそれに近い状態とし、他方の金属電極と酸化物の界面を例えばショットキー接合のような導電キャリアのギャップが生じる状態となるように、可変抵抗素子の構造を非対称とする。このような構造とすることで、可変抵抗素子が、異なる極性の電圧パルス印加により高抵抗状態‐低抵抗状態間の遷移を示し、良好なバイポーラスイッチングが実現される。
非特許文献３及び非特許文献４には、夫々、一方の電極にＰｔを用いる可変抵抗素子が記載されているが、酸化ジルコニウムと酸化ハフニウムについて良好なバイポーラスイッチングが可能であることが示されている。尚、非特許文献３では、スパッタリングで堆積した酸化ジルコニウムをＰｔ電極とＴｉ電極で挟みバイポーラスイッチングを実現している。一方、非特許文献４ではＭＯＣＶＤで堆積した酸化ハフニウムをＰｔ電極とＡｕ電極で挟み一回の書き換え回数であるがバイポーラスイッチングを実現している。
また、特許文献２では、酸素欠損のある酸化ハフニウム（ＨｆＯｘ）を異なる金属の電極で挟み、二つの電極金属の標準電極電位Ｖ１とＶ２、及び、ハフニウムの電極電位Ｖ０との関係としてＶ１＜Ｖ２且つＶ０＜Ｖ２を満足する素子が、良好なバイポーラスイッチングを実現するとし、更にＨｆＯｘのｘ（ハフニウムに対する酸素の化学量論的組成比）が０．９≦ｘ≦１．６となる酸素濃度において最適な特性としている。
更に、金属酸化物として、酸化チタンのようなバンドギャップが比較的小さな金属酸化物を用いる場合、電極との界面にショットキー障壁を形成するためにプラチナ等の仕事関数の大きな電極を用いる必要があるが、酸化ハフニウムや酸化ジルコニウムのようなバンドギャップの大きな酸化物を用いる場合には、窒化チタン（ＴｉＮ）のような安価で加工しやすい材料を電極として用いることで充分なショットキー障壁を形成することができるため、良好なスイッチング特性を得ることができるとともに、集積化に有利である。
非特許文献５において、ＡＬＤ(Atomic Layer Deposition)で成膜した酸化ハフニウムをＴｉと窒化チタンで挟んだ構造において良好なバイポーラスイッチングが起きることが確認されている。
特表２００２−５３７６２７号公報 国際公開第ＷＯ２００９/１３６４６７号明細書
上記金属酸化物を用いた可変抵抗素子を、実際の大容量の半導体記憶装置に利用するためには、最先端の微細化加工技術に適応させなければならない。そのためには、最先端の加工技術で製造された最小のトランジスタの駆動能力で、可変抵抗素子に保持されるデータの書き換えや読み出しができることが必要となる。即ち、１Ｖ程度の低電圧、数１０μＡの低電流での書き込み条件で素子の抵抗状態を変化させることが必要となる。
ところで、上述した酸化ハフニウムのような二元系金属酸化物を用いた可変抵抗素子の場合、酸化膜中にフィラメント状に形成された酸素欠陥による導電パス（以降、適宜「フィラメントパス」と称す）の開閉によって、抵抗変化が生じるといわれている。当該フィラメントパスはフォーミングと呼ばれる電圧印加により、絶縁破壊時の電流を制限することで、ソフトブレークダウンの結果として形成される。
従って、上記フィラメントパスの太さを細く形成するほど、抵抗スイッチングの原因であるフィラメントパスの開閉に必要な電流、即ち、スイッチングに必要な電流を少なくすることができる。
通常、外部電源から可変抵抗素子に電圧を印加してフォーミングを行う場合、生成されたフィラメントパスの開閉に必要な電流の下限は１ｍＡ程度になる。これは、フォーミング時の寄生容量へのスパイク電流などの影響をこれ以下に制御するのが困難なためである。
これに対し、可変抵抗素子と同一チップ上に近接した微細トランジスタを用いてフォーミング時に可変抵抗素子に流れる電流量を制限することで、寄生容量を充電するスパイク電流を大幅に低減でき、生成されたフィラメントパスの開閉に必要な電流の下限を１００μＡ〜２００μＡ程度に低減できる。
ところが、酸化ハフニウムや酸化ジルコニウムを用いる可変抵抗素子の場合、スイッチングに必要な電流を１００μＡ〜２００μＡ程度以下に抑えるのは、トランジスタによる電流制御だけでは困難である。何故なら、これらの金属酸化物は、Ｐｔ等と比較してＴｉＮのような仕事関数の小さな金属でも良好なショットキー障壁を作れるだけの大きなバンドギャップを有しているが、このことは、金属−酸素間の結合が非常に強いことを意味しているからである。フィラメントパスを形成させるためには、金属−酸素間の結合を切断するだけの一定以上の電圧および電流を印加して、酸素を移動させる必要があるところ、金属−酸素間の結合が非常に強い酸化ハフニウムや酸化ジルコニウムといった金属酸化物では、フィラメントパスの形成に必要な印加電圧および電流量が大きく、細いフィラメントパスを形成することが困難になり、スイッチング電流を低く抑えることが困難となる。
上記の問題点を鑑み、本発明は、酸化ハフニウム或いは酸化ジルコニウムを用いる可変抵抗素子において、低電圧、低電流で安定したスイッチング動作が可能な可変抵抗素子、及び、当該可変抵抗素子を用いた低消費電力で大容量の不揮発性半導体記憶装置を実現することをその目的とする。
上記目的を達成するための本発明に係る不揮発性半導体装置は、
金属酸化物で構成される可変抵抗体、及び、前記可変抵抗体を挟持する第１電極及び第２電極を備え、前記両電極間への電圧の印加により、前記両電極間の電気抵抗が可逆的に変化する可変抵抗素子を情報の記憶に用いる不揮発性半導体記憶装置であって、
前記第１電極と前記第２電極とが、互いに仕事関数が異なる導電性材料で構成され
前記金属酸化物が、ハフニウム酸化物またはジルコニウム酸化物であり、
前記金属酸化物の当該金属酸化物を構成する金属に対する酸素の化学量論的組成比ｘが、１．７≦ｘ≦１．９７の範囲内にあることを特徴とする。
上記特徴の本発明に係る不揮発性半導体装置は、更に、前記金属酸化物の酸素の前記化学量論的組成比ｘが、１．８４≦ｘ≦１．９２の範囲内にあることが好ましい。
上記特徴の本発明に係る不揮発性半導体装置は、更に、前記可変抵抗素子において、前記金属酸化物の電子エネルギー損失分光における酸素のＫ吸収端の低エネルギー側のサテライトピークが観測されないか、或いは、前記サテライトピークのピーク位置の強度が主ピークに対して０．７８倍未満であることが好ましい。
上記特徴の本発明に係る不揮発性半導体装置は、更に、前記可変抵抗素子は、フォーミング処理を施すことにより、前記第１電極と前記第２電極間の抵抗状態が前記フォーミング処理前の初期高抵抗状態から可変抵抗状態に変化し、
前記可変抵抗状態の前記可変抵抗素子の前記第１電極と前記第２電極への電圧印加により、前記可変抵抗状態における抵抗状態が二以上の異なる抵抗状態間で遷移し、当該遷移後の一の抵抗状態を情報の記憶に用いるものであり、
前記初期高抵抗状態において、前記可変抵抗体に４ＭＶ／ｃｍの電界を印加した際に流れる電流密度が、０．０４〜８０Ａ／ｃｍ２の範囲内にあることが好ましい。
上記特徴の本発明に係る不揮発性半導体装置は、更に、前記第１電極が、４．５ｅＶより小さい仕事関数を持つ導電性材料で構成されるとともに、前記第２電極が、４．５ｅＶ以上の仕事関数を持つ導電性材料で構成されることが好ましい。
上記特徴の本発明に係る不揮発性半導体装置は、更に、前記第１電極が、Ｔｉ、Ｔａ、Ｈｆ、Ｚｒの何れかの導電性材料を含んで構成されていることが好ましい。
上記特徴の本発明に係る不揮発性半導体装置は、更に、前記第２電極が、ＴｉＮ、Ｐｔ、Ｒｕ、ＲｕＯ２、ＩＴＯの何れかの導電性材料を含んで構成されていることが好ましい。
上記目的を達成するための本発明に係る不揮発性半導体装置の製造方法は、上記特徴の本発明に係る不揮発性半導体装置を製造する方法であって、
前記金属酸化物が、不活性ガス雰囲気中において、当該金属酸化物を構成する金属の酸化物または当該金属酸化物を構成する金属をターゲットとして用いるスパッタ法により、成膜して形成されることを特徴とする。
上記特徴の本発明に係る不揮発性半導体装置の製造方法は、更に、前記スパッタ法による前記金属酸化物の成膜が、当該金属酸化物を構成する金属の酸化物をターゲットとして、添加ガスとして酸素ガスを含まない前記不活性ガス雰囲気中で行われることが好ましい。
本発明では、酸化ハフニウム（ＨｆＯｘ）や酸化ジルコニウム（ＺｒＯｘ）の膜中に最適な濃度の酸素欠損を存在させ、酸素が容易に動くようにすることでフィラメントパスの開閉を容易にし、スイッチング動作に必要な電圧と電流を低減することができる。
第一原理計算を行った結果、理想的に無欠陥の酸化ハフニウムから一個の酸素が結合を切り、酸素欠損が生じるために必要なエネルギーは６．１６ｅＶと非常に高いことがわかった。一方、膜中に酸素欠損が存在している中で酸素がポテンシャルの障壁を乗り越えるには、最小ルートで１．９６ｅＶと低いエネルギーで移動可能であることがわかった。
完全な無欠陥の酸化物は、自然界には存在しない。酸化ハフニウムや酸化ジルコニウムは自然界では化学量論組成が酸素不足の側にずれることは広く知られており、酸素欠損によりｎ型の導電特性を有するｎ型金属酸化物に分類される。したがって、通常の手段で成長した膜は、酸素欠損を有する膜であるが、本願発明者らは、鋭意研究により、どの程度の酸素欠損濃度を有することで、上述の膜中の酸素の移動を容易にし、低電流のスイッチングが可能な特性を持つ膜になるかについて、実際に実験によって導出した。
その結果、酸化ハフニウム（ＨｆＯｘ）における酸素の化学量論的組成比ｘを１．７≦ｘ≦１．９７の範囲として、膜中に酸素欠損を含有する膜を用いることで、酸素を動きやすくし、フィラメントパスの開閉を容易にし、スイッチングに必要な電圧と電流を低減させることができることを明らかにした。
また、当該金属酸化膜の成膜には、非平衡状態での成膜が容易にできるスパッタ法のような手法を用いることで、化学量論的組成比が上記範囲内の酸化ハフニウムまたは酸化ジルコニウムを成膜し、酸素不足の組成の金属酸化膜を抵抗変化素子の抵抗変化材料に用いることができる。
従って、本発明に依れば、酸化ハフニウム或いは酸化ジルコニウムを用いて、低電圧、低電流で安定したスイッチング動作が可能な可変抵抗素子を実現でき、当該可変抵抗素子を用いた大容量の不揮発性半導体記憶装置を実現することが可能になる。
本発明で用いる可変抵抗素子の構造の一例を示す断面模式図 本発明の可変抵抗素子において、抵抗スイッチングが可能な電極の組み合わせと、そのスイッチング特性を示す表 可変抵抗素子の電極を構成する金属の標準電極電位と仕事関数の値を示す表 スパッタ法による酸化ハフニウム膜の成膜において、Ａｒガスに添加する酸素ガスの流量と、成膜後の膜の酸素濃度との関係を示すグラフ 酸素無添加で酸化ハフニウムターゲットをスパッタした膜を可変抵抗体として備える可変抵抗素子の、フォーミング処理時の電圧電流特性を示す図 酸素を５ｓｃｃｍ添加して酸化ハフニウムターゲットをスパッタした膜を可変抵抗体として備える可変抵抗素子の、フォーミング処理時の電圧電流特性を示す図 ＡＬＤ法により成膜した酸化ハフニウム膜を可変抵抗体として備える可変抵抗素子の、フォーミング処理時の電圧電流特性を示す図 酸素無添加で酸化ハフニウムターゲットをスパッタした膜の、電圧印加時の伝導の活性化エネルギーの変化を示す図 酸素を５ｓｃｃｍ添加して酸化ハフニウムターゲットをスパッタした膜の、電圧印加時の伝導の活性化エネルギーの変化を示す図 ＡＬＤ法により成膜した膜の、電圧印加時の伝導の活性化エネルギーの変化を示す図 本発明の可変抵抗素子を備えるメモリセルの一例を示す等価回路図 酸素無添加で酸化ハフニウムターゲットをスパッタした膜を可変抵抗体として備える可変抵抗素子の、スイッチング特性とスイッチング動作時に流れる電流を示す図 酸素を５ｓｃｃｍ添加して酸化ハフニウムターゲットをスパッタした膜を可変抵抗体として備える可変抵抗素子の、スイッチング特性とスイッチング動作時に流れる電流を示す図 可変抵抗素子のリセット時に流れる電流の、酸化ハフニウム膜（可変抵抗体膜）の成膜条件による依存性を示す図。 可変抵抗素子のリセット時に流れる電流の、酸化ハフニウム膜（可変抵抗体膜）の膜厚、及びスイッチングの動作条件による依存性を示す図。 酸化雰囲気下の反応性スパッタ法による酸化ハフニウム膜の成膜において、Ａｒガスに添加する酸素ガスの流量と、成膜後の膜の酸素濃度との関係を示すグラフ 酸素を４．５ｓｃｃｍ添加して金属ハフニウムターゲットをスパッタした膜を可変抵抗体として備える可変抵抗素子の、フォーミング処理時の電圧電流特性を示す図 可変抵抗素子のリセット時に流れる電流の、酸化ハフニウム膜（可変抵抗体膜）の成膜条件による依存性を示す図。 可変抵抗素子のスイッチング特性の、酸化ハフニウム膜（可変抵抗体膜）の酸素濃度との関係を示す図 本発明の可変抵抗素子において、フォーミング処理前に印加電界に対して流れる電流密度の関係を示す図 酸化ハフニウム膜の電子エネルギー損失スペクトルを示す図 電子エネルギー損失スペクトルにおける酸素Ｋ吸収端のサテライトピークの強度比の、酸化ハフニウム膜の酸素の化学量論的組成比による変化を示す図 酸化ジルコニウム膜の電子エネルギー損失スペクトルを示す図 本発明に係る不揮発性半導体記憶装置の概略の構成を示す回路ブロック図 本発明の可変抵抗素子を備えるメモリセルアレイの概略の構成を示す回路図
〈第１実施形態〉
図１は本発明の一実施形態に係る不揮発性半導体記憶装置（以降、適宜「本発明装置１」と称す）において用いる可変抵抗素子２の素子構造を模式的に示す断面図である。尚、以降に示す図面では、説明の都合上、要部を強調して示すこととし、素子各部の寸法比と実際の寸法比とは必ずしも一致しない場合がある。
可変抵抗素子２は、基板１０上に形成された絶縁膜１１上に、第２電極（下部電極）１４、金属酸化膜で構成される可変抵抗体１３、第１電極（上部電極）１２がこの順で堆積ならびにパターニングされ、形成されている。ここで、可変抵抗素子２は、第２電極１４と可変抵抗体１３との界面側において、ショットキー界面が形成され、当該界面近傍の電子状態が電気的ストレスの印加により可逆的に変化し、この結果抵抗が変化するように構成されている。可変抵抗体１３は、本実施形態において、酸化ハフニウム（ＨｆＯｘ）であり、その酸素濃度（ハフニウムに対する酸素の化学量論的組成比）ｘが１．７≦ｘ≦１．９７の範囲に調整されている。
ここで、金属酸化物を可変抵抗体１３として用いる可変抵抗素子２について、製造直後の初期抵抗は非常に高く、電気的ストレスによって高抵抗状態と低抵抗状態を切り替え可能な状態（可変抵抗状態）にするためには、使用前に、通常の書き換え動作に用いる電圧パルスより電圧振幅が大きく、かつパルス幅が長い電圧パルスを製造直後の初期高抵抗状態の可変抵抗素子に印加し、抵抗スイッチングがおきる電流パスを形成する、所謂フォーミング処理を行っておく必要がある。このフォーミング処理によって形成される導電パス（フィラメントパス）が、その後の素子の電気特性を決定することが知られている。
図２に、抵抗スイッチングが可能となる第１電極１２と第２電極１４の組み合わせと、そのスイッチング特性を示す。更に、図２において電極１２、１４を構成する個々の金属の標準電極電位と仕事関数の値を図３に示す。
第２電極１４にＰｔを用いた場合、後述する酸化ハフニウムの成膜法にかかわらず、第１電極１２にＴｉ、Ｔａ、Ｗ、Ａｕを用いた場合のいずれにおいてもバイポーラスイッチング動作を確認できた。このとき、印加電圧パルスの極性と抵抗変化の関係も同一であり、第２電極１４を基準として正電圧となる電圧パルスを第１電極１２に印加することで、可変抵抗素子２が低抵抗化し、第２電極１４を基準として負電圧となる電圧パルスを第１電極１２に印加することで、可変抵抗素子２が高抵抗化した。
図３から、標準電極電位はＰｔよりもＡｕの方が高い。もしバイポーラスイッチングの動作特性が標準電極電位で決まるのであれば、第１電極にＡｕを用いたものは、他のＰｔより標準電極電位が低いＴｉ、Ｔａ、Ｗを用いたものと極性が逆転するはずであるが、そうはならなかった。
一方、仕事関数を比較するとＰｔが最も高いため、バイポーラスイッチングの動作特性が仕事関数値で決まるとすると、図２の実験結果と矛盾しない。更に、図２において、スイッチング特性の第１電極１２による相違をみた場合、（１）仕事関数の小さなＴｉ、Ｔａでは安定に１０万回以上の抵抗変化が可能であるが、仕事関数がＰｔよりは小さく、Ｔｉ、Ｔａよりは大きなＷやＡｕでは書き換え回数が１００回以下の不安定なスイッチングにとどまる点、及び、（２）ＴｉＮを第２電極１４に使用した場合にＴｉＮより仕事関数の小さなＴｉ、Ｔａでスイッチング動作が可能であるが、ＴｉＮより仕事関数の大きなＷではスイッチング動作しない点からも、バイポーラスイッチング動作が電極の仕事関数によって決定され、標準電極電位は関係ないことが示唆される。
より具体的には、第１電極１２が、４．５ｅＶより小さい仕事関数を持ち、第２電極１４が、４．５ｅＶ以上の仕事関数を持つように、両電極を構成する導電性材料を選択することで、良好なバイポーラスイッチング特性を示す可変抵抗素子を実現できる。第１電極１２を構成する導電性材料としては、上述のＴｉ、Ｔａの他、例えば、Ｈｆ（３．９ｅＶ）、Ｚｒ（４．１ｅＶ）を挙げることができる（括弧内は各金属の仕事関数値）。同様に、第２電極１４を構成する導電性材料としては、上述のＰｔ、ＴｉＮの他、例えば、Ｒｕ、ＲｕＯ２、ＩＴＯ（Indium Tin Oxide）を利用することができる。
特に、図２に示す電極材料のうち、第１電極１２にＴｉまたはＴａ、第２電極１４にＴｉＮを用いるものが、集積化加工のしやすさの点で好適である。
更に、可変抵抗体１３の成膜方法としては、金属酸化膜の酸素欠損濃度を制御するため、非平衡状態での成膜が可能なスパッタ法を用いることが好ましい。本実施形態では、スパッタターゲットとして酸素の過不足のない酸化ハフニウム（ＨｆＯ２）を用い、アルゴン（Ａｒ）ガス雰囲気による高周波スパッタリング（印加電圧５００Ｗ）によって成膜を行った。
以下に、上述のスパッタ法による酸化ハフニウム膜の成膜において、Ａｒガスに加え酸素ガスを添加して成膜した膜、並びに原子層堆積法（ＡＬＤ: Atomic Layer Deposition）により成膜した膜を作製し、酸素濃度、膜質及び電気特性を測定し比較した結果を示す。
図４に、上記スパッタリングにおける酸素ガスの添加量を夫々変えて成膜した各膜の酸素の組成比を高分解能ラザフォード散乱（ＨＲ−ＲＢＳ）により測定した結果を示す。
尚、酸化ハフニウム膜の成膜は、下記に示す成膜条件で行った。
成膜条件＃１：Ａｒ流量２０ｓｃｃｍで酸化ハフニウムターゲットをスパッタして成膜した。
成膜条件＃２：Ａｒ流量２０ｓｃｃｍに酸素１ｓｃｃｍを添加して酸化ハフニウムターゲットをスパッタして成膜した。
成膜条件＃３：Ａｒ流量２０ｓｃｃｍに酸素５ｓｃｃｍを添加して酸化ハフニウムターゲットをスパッタして成膜した。
成膜条件＃４：ＡＬＤ法で成膜した。
以下において、上記成膜条件＃１〜＃４で成膜した酸化ハフニウム膜を、夫々、可変抵抗体膜１３ａ〜１３ｄと、適宜称することにする。また、これら可変抵抗体膜１３ａ〜１３ｄを備える可変抵抗素子を、夫々、可変抵抗素子２ａ〜２ｄと称することにする。
酸化ハフニウムターゲットを用いたスパッタ膜は、酸素添加量を増加させるにつれて酸素の含有量が増加し、Ｈｆに対する酸素の化学量論的組成比ｘがほぼ２に等しいＡＬＤ膜の組成に近づく。酸素無添加の条件でスパッタ成膜する場合、スパッタ装置の処理履歴に依存して酸素濃度にばらつきが生じるものの、ハフニウムに対する酸素の比率がＡＬＤ膜のハフニウムに対する酸素の比率の９２〜９６％となり、酸素添加されたスパッタ膜やＡＬＤで成膜した膜に比べ膜中の酸素濃度が低いことがわかる。Ｈｆに対する酸素の化学量論的組成比として、ＨｆＯｘのｘは１．８４≦ｘ≦１．９２となる。
図５〜図７に、夫々、異なる成膜条件で成膜した酸化ハフニウム膜を可変抵抗体１３として備える可変抵抗素子２の、フォーミング処理時の電圧電流特性を示す。測定した素子の構造は、素子面積が５μｍ×５μｍで、膜厚５ｎｍのＨｆＯｘ、第２電極（下部電極）１４にＴｉＮ、第１電極（上部電極）１２にＴａを用いたＭＩＭ構造である。図５に、可変抵抗体膜１３ａを備える可変抵抗素子２ａ、図６に、可変抵抗体膜１３ｃを備える可変抵抗素子２ｃ、図７に、ＡＬＤで成膜した可変抵抗体膜１３ｄを備える可変抵抗素子２ｄの、電圧電流特性を夫々示す。各図中、電流が急峻に変化する電圧においてフォーミング処理が完了し、各可変抵抗素子が初期高抵抗状態から抵抗変化が可能な可変抵抗状態に変化している。
可変抵抗素子２ａ、２ｃ、２ｄにおいて、夫々、電圧の印加に対して非線形な電流が流れており、電流値を比較すると、可変抵抗素子２ｃと２ｄに流れる電流は、ほぼ同等であるが、Ａｒ流量２０ｓｃｃｍで酸素を無添加で酸化ハフニウムターゲットをスパッタした膜を有する可変抵抗素子２ａは、可変抵抗素子２ｃや２ｄに対して電圧１Ｖにおいて約１０００倍、電圧２Ｖにおいて約１００倍の電流が流れていることが分かる。
これら成膜した酸化ハフニウム膜の伝導機構については、酸素欠損を介在した電子の伝導であり、プールフレンケル（Poole-Frenkel）型のホッピング伝導であることを確認できた。導電機構がプールフレンケル型の伝導式で表されるとして、各酸化ハフニウム膜の伝導の活性化エネルギーを求めた結果を図８〜図１０に示す。図８〜図１０は、夫々、可変抵抗体膜１３ａ、可変抵抗体膜１３ｃ、及び、可変抵抗体膜１３ｄの伝導の電圧印加時の活性化エネルギーを示す図である。各印加電圧における電流の温度依存性から、各電圧印加条件下での活性化エネルギーを、プールフレンケル型の伝導式に基づいて算出し、印加電圧がゼロの場合に外挿した場合の活性化エネルギーを求める。
図８〜図１０から、電圧無印加時の活性化エネルギーは、Ａｒ流量２０ｓｃｃｍで酸化ハフニウムターゲットをスパッタして成膜した可変抵抗体膜１３ａで０．２〜０．３ｅＶ、Ａｒ流量２０ｓｃｃｍに酸素５ｓｃｃｍを添加して酸化ハフニウムターゲットをスパッタして成膜した可変抵抗体膜１３ｃで０．４〜０．６ｅＶ、ＡＬＤで成膜した可変抵抗体膜１３ｄで０．９〜１．０ｅＶとなり、酸素が不足するに従いホッピング伝導の活性化エネルギーが小さくなっていることがわかる。酸化ハフニウムにおいては、酸素濃度が酸素過多・過不足の無い理想的な化学量論的組成比のＨｆＯ２に近づくと活性化エネルギーは１ｅＶに近づくことが知られており、ＡＬＤで成膜した試料は、理想的な化学量論的組成ＨｆＯ２に近いと考えられる。
次に、可変抵抗素子２ａ〜２ｄの抵抗スイッチング特性を実験した結果を示す。尚、抵抗スイッチングは、図１１の等価回路で示すトランジスタ３を直列に接続したメモリセルを用いて行った。
このとき、最初にフィラメントパスを形成するフォーミング動作、及び、高抵抗状態から低抵抗状態に遷移させるセット動作では、図１１において、トランジスタ３のゲートに電圧Ｖｇを印加し、可変抵抗素子に流れる電流を制限しながら各動作を行う。本実施形態では、フォーミング動作においてトランジスタ３の駆動電流を６０μＡに制限し、印加電圧Ｖｄを０Ｖから６Ｖまで挿引してフィラメントを形成した。一方、高抵抗状態から低抵抗状態に遷移させるセット動作では、トランジスタ３の駆動電流を１００μＡに制限し、Ｖｄを３Ｖに固定して、印加時間５０ｎｓのセット電圧パルスを印加した。一方、低抵抗状態から高抵抗状態へ遷移させるリセット動作では、トランジスタ３のゲートを全開し、最大駆動電流８００μＡを上限として電流が流れる状態とし、印加電圧Ｖｄを印加時間８０ｎｓで−１．１Ｖ〜−３．３Ｖまで０．１Ｖ刻みに絶対値を増加させながら、印加時間８０ｎｓのリセット電圧パルスを印加した。
上記のような動作条件において、フォーミング動作とセット動作ではトランジスタ３によって動作電流が制御されているのに対し、リセット動作では電流は制限されていない。このため、リセット動作時に可変抵抗素子に流れる電流は、主として可変抵抗体である酸化ハフニウムの膜質で決定される。
図１２に、可変抵抗素子２ａに対し、セット電圧パルスを上述の条件で一定とし、リセット電圧パルスの電圧振幅の絶対値を０．１Ｖ刻みで増加させた時の抵抗変化（下側の折れ線グラフ）と動作時に流れた電流の変化（上側の折れ線グラフ）を示す。リセット電圧が１．７Ｖ以上で抵抗スイッチングが始まり、リセット電圧の増加とともに抵抗変化比が増加し、リセット電圧２．７Ｖ以上でスイッチングが不安定になっていることがわかる。リセット電流は、抵抗変化が始まったリセット電圧１．７Ｖで約２００μＡ、スイッチングが不安定化する２．９Ｖで約６００μＡとなっている。
図１３に、可変抵抗素子２ｃに対し、図１２と同様、セット電圧パルスを上述の条件で一定とし、リセット電圧パルスの電圧振幅の絶対値を０．１Ｖ刻みで増加させた時の抵抗変化（下側の折れ線グラフ）と動作時に流れた電流の変化（上側の折れ線グラフ）を示す。リセット電圧が２．１Ｖ以上で抵抗スイッチングが始まり、リセット電圧の増加とともに抵抗変化比が増加し、リセット電圧３．３Ｖ以上でスイッチングが不安定になっていることがわかる。リセット電流は、抵抗変化が始まったリセット電圧２．１Ｖで約３００μＡ、スイッチングが不安定化する３．３Ｖで約８００μＡとなっている。
図１４に、可変抵抗素子２ａ〜２ｄに対し、抵抗変化比（高抵抗状態と低抵抗状態の抵抗値の比）が１０以上になるときのリセット動作時に流れた電流を、夫々示す。可変抵抗素子２ｂ〜２ｄでは、３５０μＡ以上のリセット電流を必要とするのに対し、Ａｒ流量２０ｓｃｃｍで酸化ハフニウムターゲットをスパッタして成膜した酸化ハフニウム膜を備える可変抵抗素子２ａでは、リセット電流が２００μＡに、大幅に抑制されていることが分かる。
以上より、酸化ハフニウム膜の酸素濃度を低くすることにより、抵抗変化が必要なリセット電圧を低減させることができ、その結果、リセット電流を大きく低減できることがわかる。
素子構造やスイッチングの動作条件を最適化することにより、動作電流は更に低減することができる。図１５はＡｒ流量２０ｓｃｃｍで酸化ハフニウムターゲットをスパッタして成膜した可変抵抗体膜１３ａを備える可変抵抗素子２ａにおいて、可変抵抗体膜１３ａの膜厚や動作条件に対するリセット電流の依存性を示す結果であり、可変抵抗体膜１３ａの膜厚を５ｎｍから３ｎｍにすることでリセット電流は１２０μＡに低減でき、更に、フォーミング動作時に可変抵抗素子２ａに流れる電流を３０μＡ以下、セット電流を６０μＡ以下に制限することで、リセット電流を８０μＡにまで低減することができた。
〈第２実施形態〉
上述の第１実施形態では、可変抵抗体１３となる酸化ハフニウム膜の成膜方法として、スパッタターゲットとして酸素の過不足のない酸化ハフニウム（ＨｆＯ２）を用いるスパッタ法による場合について詳細に説明した。本実施形態では、酸化ハフニウム膜の成膜を、金属ハフニウムターゲットを用いて酸化雰囲気中の反応性スパッタリングにより行う場合について説明する。第１実施形態と同様、アルゴン（Ａｒ）ガス雰囲気による高周波スパッタリング（印加電圧５００Ｗ）によって成膜を行った。
図１６に、上記反応性スパッタリングにおける酸素ガスの添加量を夫々変えて成膜した各膜の酸素の組成比を高分解能ラザフォード散乱（ＨＲ−ＲＢＳ）により測定した結果を示す。
尚、酸化ハフニウム膜の成膜は、下記に示す成膜条件で行った。
成膜条件＃５：Ａｒ流量２０ｓｃｃｍに酸素３ｓｃｃｍを添加して金属ハフニウムターゲットをスパッタして成膜した。
成膜条件＃６：Ａｒ流量２０ｓｃｃｍに酸素４ｓｃｃｍを添加して金属ハフニウムターゲットをスパッタして成膜した。
成膜条件＃７：Ａｒ流量２０ｓｃｃｍに酸素４．５ｓｃｃｍを添加して金属ハフニウムターゲットをスパッタして成膜した。
成膜条件＃８：Ａｒ流量２０ｓｃｃｍに酸素９ｓｃｃｍを添加して金属ハフニウムターゲットをスパッタして成膜した。
以下において、上記成膜条件＃５〜＃８で成膜した酸化ハフニウム膜を、夫々、可変抵抗体膜１３ｅ〜１３ｈと、適宜称することにする。また、これら可変抵抗体膜１３ｅ〜１３ｈを備える可変抵抗素子を、夫々、可変抵抗素子２ｅ〜２ｈと称することにする。
可変抵抗体膜１３ｅ（酸素流量３ｓｃｃｍ）では、ハフニウムに対する酸素の比率がＡＬＤ膜のハフニウムに対する酸素の比率の５０％となった。即ち、Ｈｆに対する酸素の化学量論的組成比として、ＨｆＯｘのｘは、ｘ＝１．０となった。
可変抵抗体膜１３ｆ（酸素流量４ｓｃｃｍ）では、ハフニウムに対する酸素の比率がＡＬＤ膜のハフニウムに対する酸素の比率の８０％となった。即ち、Ｈｆに対する酸素の化学量論的組成比として、ＨｆＯｘのｘは、ｘ＝１．６となった。
可変抵抗体膜１３ｇ（酸素流量４．５ｓｃｃｍ）では、ハフニウムに対する酸素の比率がＡＬＤ膜のハフニウムに対する酸素の比率の９２％〜９５％の範囲であり、Ｈｆに対する酸素の化学量論的組成比として、ＨｆＯｘのｘは、１．８４≦ｘ≦１．９となった。
可変抵抗体膜１３ｈ（酸素流量９ｓｃｃｍ）では、ハフニウムに対する酸素の比率がＡＬＤ膜のハフニウムに対する酸素の比率の９９％となった。即ち、Ｈｆに対する酸素の化学量論的組成比として、ＨｆＯｘのｘは、ｘ＝１．９８となった。
酸素添加量を増加させるにつれて酸素の含有量が増加し、Ｈｆに対する酸素の化学量論的組成比ｘがほぼ２に等しいＡＬＤ膜の組成に近づくことがわかる。しかしながら、このうち抵抗スイッチングが可能であったのは、可変抵抗体膜１３ｇ、１３ｈを有する可変抵抗素子２ｇ、２ｈのみであり、酸素流量が４ｓｃｃｍ以下の条件で成膜した可変抵抗素子２ｅ、２ｆについては、電圧印加によって電流が流れるのみで抵抗変化を起こすことができなかった。
図１７に、可変抵抗素子２ｇのフォーミング処理時の電圧電流特性を示す。測定した素子の構造は、第１実施形態の図５〜図７と同様、素子面積が５μｍ×５μｍで、膜厚５ｎｍのＨｆＯｘ、第２電極（下部電極）１４にＴｉＮ、第１電極（上部電極）１２にＴａを用いたＭＩＭ構造である。図中、電流が急峻に変化する電圧（約２．２Ｖ）においてフォーミング処理が完了し、各可変抵抗素子が初期高抵抗状態から抵抗変化が可能な可変抵抗状態に変化している。図１７から、フォーミング時に流れる電流は、Ａｒ流量２０ｓｃｃｍで酸素を無添加で酸化ハフニウムターゲットをスパッタした膜を有する可変抵抗素子２ａ（図５）と比較しても、電圧１Ｖにおいて１０倍以上、電圧２Ｖにおいて１００倍以上大きい。尚、可変抵抗素子２ｈのフォーミング処理時の電圧電流特性は、ＡＬＤ成膜による可変抵抗素子２ｄ（図７）と同程度であった。
次に、これら可変抵抗素子２ｇ、２ｈの抵抗スイッチング特性を、可変抵抗素子２ａ〜２ｄと同様の方法で実験した結果を示す。図１８は、図１４に対応して、可変抵抗素子２ｅ〜２ｈに対し、抵抗変化比（高抵抗状態と低抵抗状態の抵抗値の比）が１０以上になるときのリセット動作時に流れた電流を、夫々示す図である。可変抵抗素子２ｈでは、３５０μＡ以上のリセット電流を必要とするのに対し、酸素添加量４．５ｓｃｃｍで金属ハフニウムターゲットをスパッタして成膜した酸化ハフニウム膜を備える可変抵抗素子２ｇでは、リセット電流が２００μＡに、大幅に抑制されていることが分かる。
以上より、酸化ハフニウム膜の酸素濃度が低すぎると、スイッチング動作を行うことができない。第１実施形態の知見と組み合わせると、リセット電流を低減できるためには、ある好適な酸化ハフニウム膜の酸素濃度の範囲が存在することが分かる。
〈第３実施形態〉
上述の第１実施形態と第２実施形態の知見をまとめると、以下のようになる。図１９に、酸化ハフニウム膜の酸素濃度を詳細に変化させ可変抵抗素子２のスイッチング特性を比較した結果を示す。
Ｈｆに対する酸素の化学量論的組成比ｘが１．９７＜ｘ＜２．０の範囲では、スイッチング動作におけるリセット電流は、ＡＬＤで成膜したｘ≒２の試料と同等である。
Ｈｆに対する酸素の化学量論的組成比ｘが１．９２＜ｘ≦１．９７の範囲では、スイッチング動作におけるリセット電流の低減がみられたものの、特性のばらつきがみられた。しかしながら、上記の特性ばらつきはプロセス条件や素子構造の改善により解決が可能であり、リセット電流の低減が可能な領域である。
Ｈｆに対する酸素の化学量論的組成比ｘが１．８４≦ｘ≦１．９２の範囲では、スイッチング動作における顕著なリセット電流の低減がみられ、且つ、良好なスイッチング特性を示した。
Ｈｆに対する酸素の化学量論的組成比ｘが１．７≦ｘ＜１．８４の範囲では、スイッチング動作におけるリセット電流の低減がみられたものの、特性のばらつきが大きく、満足なスイッチング特性（ここでは、１０倍以上の抵抗変化比）を示すことのできないスイッチング不良を有する素子が存在した。しかしながら、上記スイッチング不良についても、印加電圧パルスや電流制限値等の動作条件の最適化や、膜厚や素子サイズ等の素子構造の最適化により改善が可能である。
一方、Ｈｆに対する酸素の化学量論的組成比ｘがｘ＜１．７の範囲では、金属側の性質が強く表れ、電圧印加により素子がショートする結果となり、可変抵抗素子として動作しなかった。
従って、Ｈｆに対する酸素の化学量論的組成比ｘが１．７≦ｘ≦１．９７の範囲となるように、より好適には、１．８４≦ｘ≦１．９２の範囲となるように、可変抵抗体としての酸化ハフニウム膜（可変抵抗体膜）を成膜することで、動作電流が低減され、且つ、安定したスイッチング動作が可能な可変抵抗素子を実現できる。
図２０は、酸化ハフニウム膜の酸素濃度が上記の数値範囲にあり、低リセット電流で良好なスイッチング特性を示す各可変抵抗素子２ａ、２ｇ、２ｉ〜２ｍのフォーミング前の初期高抵抗状態における電圧電流特性を、印加電界に対する電流密度の関係として現したものである。図２０から、４ＭＶ／ｃｍの電界印加に対して０．０４〜８０Ａ／ｃｍ２の範囲の電流密度の電流が流れる素子が、低リセット電流で良好なスイッチング特性を示すことが分かる。
尚、以下に、図２０に示す各可変抵抗素子の成膜条件および素子構造を示す。
可変抵抗素子２ａ：Ａｒ流量２０ｓｃｃｍで酸化ハフニウムターゲットをスパッタして成膜した、素子面積５μｍ×５μｍで、膜厚５ｎｍの１Ｒ型素子。
可変抵抗素子２ｇ：Ａｒ流量２０ｓｃｃｍに酸素４．５ｓｃｃｍを添加して金属ハフニウムターゲットをスパッタして成膜した、素子面積５μｍ×５μｍで、膜厚５ｎｍの１Ｒ型素子。
可変抵抗素子２i：Ａｒ流量２０ｓｃｃｍで酸化ハフニウムターゲットをスパッタして成膜した、素子面積５μｍ×５μｍで、膜厚５ｎｍの１Ｔ１Ｒ型素子。
可変抵抗素子２ｊ：Ａｒ流量２０ｓｃｃｍで酸化ハフニウムターゲットをスパッタして成膜した、素子面積５μｍ×５μｍで、膜厚４ｎｍの１Ｔ１Ｒ型素子。
可変抵抗素子２ｋ：Ａｒ流量２０ｓｃｃｍで酸化ハフニウムターゲットをスパッタして成膜した、素子面積５μｍ×５μｍで、膜厚３ｎｍの１Ｔ１Ｒ型素子。
可変抵抗素子２ｌ：Ａｒ流量２０ｓｃｃｍで酸化ハフニウムターゲットをスパッタして成膜した、素子面積がφ５０ｎｍで、膜厚５ｎｍの１Ｒ型素子。
可変抵抗素子２ｍ：Ａｒ流量２０ｓｃｃｍで酸化ハフニウムターゲットをスパッタして成膜した、素子面積がφ５０ｎｍで、膜厚３ｎｍの１Ｒ型素子。
また、上記可変抵抗体膜のフォーミング前の初期高抵抗状態における電気特性としては、電圧に対して非線形な電流特性を示し、ＡＬＤで成膜したｘ≒２の試料に比べ、同一電圧印加において１．５桁から３桁程度高い電流が流れるものが、顕著なリセット電流の低減効果があった。
また、プールフレンケル型の導電モデルをもとに導出した伝導の活性化エネルギーは、ＡＬＤで成膜したｘ≒２で約１ｅＶであるのに対し、０．２〜０．４ｅＶの範囲となる場合に顕著なリセット電流の低減効果がみられた。
〈第４実施形態〉
上記実施形態における酸化ハフニウム膜の酸素濃度を、エネルギー２００ｋｅＶの電子線による電子エネルギー損失分光法（ＥＥＬＳ：Electron Energy-Loss Spectroscopy）により検証した結果を以下に示す。
図２１（ａ）に、工業用粉末ＨｆＯ２の、酸素の内殻Ｋ励起により生じる、酸素Ｋ吸収端近傍の電子エネルギー損失スペクトルを示す。酸素の過不足のない理想的なＨｆＯ２では、エネルギー損失５３０〜５４０ｅＶの間に二つのピークＡ及びＢが認められる。これは、励起された酸素原子に近接するＨｆ原子の５ｄ軌道の結晶場***が反映され、低エネルギー側に第２のサテライトピークＢが表れるためである。上述の実施形態において、ＡＬＤで成膜した膜（可変抵抗体膜２ｄ）や酸素を添加してスパッタ成膜した膜（可変抵抗体膜２ｃ、２ｈ）において、即ちＨｆに対する酸素の化学量論的組成ｘがｘ＞１．９７の領域において、ピークＡとピークＢを分離して観測できた。
これに対し、図２１（ｂ）に、低酸素濃度（ｘ＜１．９２）となる条件でスパッタ成膜したＨｆＯｘの、酸素Ｋ吸収端近傍の電子エネルギー損失スペクトルを示す。酸素濃度が低下してアモルファス状態になると、低エネルギー側の当該ピークＢは分離できる形では消失する。
図２２に、酸化ハフニウム膜の化学量論的組成比ｘと、ピークＡとＢのピーク値の強度比（Ｂ／Ａ）との関係を示す。ｘ＝１．９７、１．９２、又は、１．８４のとき、近似線よりＢ／Ａ比は夫々、順に０．７８、０．７３、０．６４となり、リセット電流の低減効果を得るためには、少なくとも０．７８以下のピーク強度比となる酸化ハフニウム膜が望ましいことが分かる。
同様に、酸化ジルコニウム膜の酸素濃度を、エネルギー２００ｋｅＶの電子線による電子エネルギー損失分光法により検証した結果を図２３に示す。図２３（ａ）に工業用粉末ＺｒＯ２の酸素Ｋ吸収端近傍の電子エネルギー損失スペクトルを、図２３（ｂ）に、図２１（ｂ）と同様、低酸素濃度（ｘ＜１．９２）となる条件でスパッタ成膜したＺｒＯｘの、酸素Ｋ吸収端近傍の電子エネルギー損失スペクトルを示す。図２３から、ＨｆＯｘの場合と同様、酸素濃度の低下に伴って低エネルギー側のサテライトピークＢのピーク値強度が低下することがわかる。
そして、当該エネルギー損失スペクトルのサテライトピークが消失する領域では、酸化ハフニウム膜と同様、可変抵抗体として用いた場合にリセット電流が低減され、且つ、良好なスイッチング特性を示すことを確認している。
ジルコニウム（Ｚｒ）は周期表においてハフニウム（Ｈｆ）と同族の元素であり、酸化ジルコニウムはバンドギャップや酸素との結合エネルギー等の物性が酸化ハフニウムと非常に似ているため、酸化ハフニウムと同様、酸化ジルコニウムを可変抵抗体として用いる場合においても、リセット電流が低減可能な酸素濃度の好適な範囲が存在すると考えられ、Ｚｒに対する酸素の化学量論的組成比ｘが１．７≦ｘ≦１．９７の範囲となるように、より好適には、１．８４≦ｘ≦１．９２の範囲となるように、可変抵抗体としての酸化ジルコニウム膜を成膜することで、動作電流が低減され、且つ、安定したスイッチング動作が可能な可変抵抗素子を実現できると考えられる。
〈第５実施形態〉
上述の酸素濃度が調整された本発明に係る可変抵抗素子２（２ａ、２ｇ、２ｉ〜２ｍ）を備える本発明装置１の例を図２４に示す。図２４は、本発明装置１の概略の構成を示す回路ブロック図であり、本発明装置１は、夫々、メモリセルアレイ２１、制御回路２２、電圧発生回路２３、ワード線デコーダ２４、ビット線デコーダ２５、及び、ソース線デコーダ２６を備えてなる。
メモリセルアレイ２１は、可変抵抗素子２を含むメモリセルを行及び列方向に夫々複数マトリクス状に配置されてなり、列方向に延伸するビット線により同一列に属するメモリセルが接続され、行方向に延伸するワード線により同一行に属するメモリセル同士が相互に接続されてなる。
図２５に、メモリセルアレイ２１の等価回路図を一例として示す。図２５に示すメモリセルアレイは、単位メモリセルに電流制限素子としてのトランジスタ３を有する１Ｔ１Ｒ構造のメモリセルアレイであり、トランジスタ３のソース或いはドレインの何れか一方と可変抵抗素子２の一電極とが直列に接続されてメモリセル４を構成している。トランジスタ３と接続しない可変抵抗素子２の他電極が、列方向に延伸するビット線ＢＬ１〜ＢＬｍに接続し、可変抵抗素子２と接続しないトランジスタ３のソース或いはドレインの他方が、行方向に延伸するソース線ＳＬ１〜ＳＬｎに接続し、トランジスタのゲート端子同士が行方向に延伸するワード線ＷＬ１〜ＷＬｎに接続している。ワード線を介して選択ワード線電圧及び非選択ワード線電圧の何れかを、ビット線を介して選択ビット線電圧及び非選択ビット線電圧の何れかを、ソース線を介して選択ソース線電圧及び非選択ソース線電圧の何れかを、夫々、各別に印加することにより、書き込み、消去、読み出し、及びフォーミング処理の各動作時において、外部からのアドレス入力で指定される動作対象の一または複数のメモリセルを選択することができる。
制御回路２２は、メモリセルアレイ２１の書き込み（低抵抗化：セット）、消去（高抵抗化：リセット）、読み出しの各メモリ動作の制御、及び、フォーミング処理の制御を行う。具体的には、制御回路２２はアドレス線から入力されたアドレス信号、データ線から入力されたデータ入力、制御信号線から入力された制御入力信号に基づいて、ワード線デコーダ２４、ビット線デコーダ２５、及び、ソース線デコーダ２６を制御し、メモリセルの各メモリ動作及びフォーミング処理を制御する。尚、図２４に示す例では、制御回路２２は、図示しないが一般的なアドレスバッファ回路、データ入出力バッファ回路、制御入力バッファ回路としての機能を具備している。
電圧発生回路２３は、書き込み（低抵抗化：セット）、消去（高抵抗化：リセット）、読み出しの各メモリ動作、及び、メモリセルのフォーミング処理時において、動作対象のメモリセルを選択するために必要な選択ワード線電圧及び非選択ワード線電圧を発生してワード線デコーダ２４に供給し、選択ビット線電圧及び非選択ビット線電圧を発生してビット線デコーダ２５に供給し、選択ソース線電圧及び非選択ソース線電圧を発生してビット線デコーダ２６に供給する。
ワード線デコーダ２４は、書き込み（低抵抗化：セット）、消去（高抵抗化：リセット）、読み出しの各メモリ動作、及び、メモリセルのフォーミング処理時において、動作対象のメモリセルがアドレス線に入力され指定されると、当該アドレス線に入力されたアドレス信号に対応するワード線を選択し、選択されたワード線と非選択のワード線に、夫々選択ワード線電圧と非選択ワード線電圧を各別に印加する。
ビット線デコーダ２５は、書き込み（低抵抗化：セット）、消去（高抵抗化：リセット）、読み出しの各メモリ動作、及び、メモリセルのフォーミング処理時において、動作対象のメモリセルがアドレス線に入力され指定されると、当該アドレス線に入力されたアドレス信号に対応するビット線を選択し、選択されたビット線と非選択のビット線に、夫々選択ビット線電圧と非選択ビット線電圧を各別に印加する。
ソース線デコーダ２６は、書き込み（低抵抗化：セット）、消去（高抵抗化：リセット）、読み出しの各メモリ動作、及び、メモリセルのフォーミング処理時において、動作対象のメモリセルがアドレス線に入力され指定されると、当該アドレス線に入力されたアドレス信号に対応するソース線を選択し、選択されたソース線と非選択のソース線に、夫々選択ソース線電圧と非選択ソース線電圧を各別に印加する。
尚、制御回路２２、電圧発生回路２３、ワード線デコーダ２４、ビット線デコーダ２５、及び、ソース線デコーダ２６の詳細な回路構成、デバイス構造、並びに、製造方法については、公知の回路構成を用いて実現可能であり、公知の半導体製造技術を用いて作製が可能であるので説明を割愛する。
以上、本発明に依れば、可変抵抗体として使用する酸化ハフニウム膜または酸化ジルコニウム膜の酸素濃度を最適化することにより、低電圧、低電流で安定したスイッチング動作が可能な可変抵抗素子、及び、当該可変抵抗素子を用いた低消費電力、大容量の不揮発性半導体記憶装置を実現することが可能になる。
尚、上記実施形態において、可変抵抗体の成膜方法として、酸素過不足の無い酸化ハフニウム（ＨｆＯ２）をターゲットとするスパッタ法によるものを第１実施形態に、金属ハフニウムをターゲットとする酸化雰囲気におけるスパッタ法によるものを第２実施形態において説明したが、本発明はこれに限られるものではなく、所望の酸素濃度に酸化ハフニウム膜あるいは酸化ジルコニウム膜を成膜できる限りにおいて、本発明はその成膜方法により限定されるものではない。例えば、酸素不足の酸化ハフニウム（ＨｆＯｘ）をターゲットとするスパッタ法を用いて成膜してもよい。また、上記第１及び第２実施形態において、スパッタ法による成膜はアルゴンガス雰囲気で行われているが、不活性ガス雰囲気で行われていれば足り、不活性ガスとしてアルゴンガスに限定されるものではない。
また、上記実施形態では可変抵抗素子２の構成として、図１に示される素子構造のものを例示したが、本発明は当該構造の素子に限られるものではない。可変抵抗体である酸化ハフニウム膜あるいは酸化ジルコニウム膜の酸素濃度が上述の範囲内に最適化されている限りにおいて、任意の構造の可変抵抗素子に本発明を利用できる。また、当該酸化ハフニウム膜あるいは酸化ジルコニウム膜の膜厚や素子面積により限定されるものでもない。
また、上記第５実施形態において、本発明装置１は、本発明の可変抵抗体の酸素濃度が最適化された可変抵抗素子２を備えていれば実現可能であり、メモリセルアレイ２１の構造や、他の制御回路、デコーダ等の回路構成により本発明が限定されるものではない。特に、メモリセルアレイ２１の構造としては、図２５に示した１Ｔ１Ｒ構造のメモリセルアレイ２１の他、単位メモリセルに電流制限素子としてダイオードを含む１Ｄ１Ｒ構造のメモリセルアレイや、単位メモリセルに電流制限素子を含まない１Ｒ構造のメモリセルアレイであってもよい。１Ｄ１Ｒ構造のメモリセルアレイにおいては、ダイオードの一方端と可変抵抗素子の一電極とが直列に接続されてメモリセルを構成し、ダイオードの他方端と可変抵抗素子の他電極の何れか一方が、列方向に延伸するビット線と接続し、何れか他方が行方向に延伸するワード線と接続する。１Ｒ構造のメモリセルアレイにおいては、可変抵抗素子の両電極が、夫々、列方向に延伸するビット線及び行方向に延伸するワード線に接続する。
また、本発明装置１は、各ソース線ＳＬ１〜ＳＬｎを選択するためのソース線デコーダ２６を備え、ソース線を各別に選択してメモリセルの動作に必要な電圧を印加可能に構成されているが、ソース線を全メモリセルに共通とし、ソース線には接地電圧（固定電位）が供給される構成としても構わない。その場合であっても、ビット線デコーダ２５を介し、ビット線ＢＬ１〜ＢＬｎを各別に選択することにより、メモリセルの動作に必要な電圧を供給することができる。
本発明は、不揮発性半導体記憶装置に利用可能であり、特に電圧印加によって抵抗状態が遷移し、当該遷移後の抵抗状態が不揮発的に保持される不揮発性の可変抵抗素子を備えてなる不揮発性半導体記憶装置に利用可能である。
１： 本発明に係る不揮発性半導体記憶装置
２、２ａ〜２ｍ： 可変抵抗素子
３： トランジスタ
４： メモリセル
１０： 基板
１１： 絶縁膜
１２： 第１電極
１３、１３ａ〜１３ｈ： 可変抵抗体
１４： 第２電極
２１： メモリセルアレイ
２２： 制御回路
２３： 電圧発生回路
２４： ワード線デコーダ
２５： ビット線デコーダ
２６： ソース線デコーダ
ＢＬ１〜ＢＬｍ： ビット線
ＷＬ１〜ＷＬｎ： ワード線
ＳＬ１〜ＳＬｎ： ソース線

Claims (9)

  1. 金属酸化物で構成される可変抵抗体、及び、前記可変抵抗体を挟持する第１電極及び第２電極を備え、前記両電極間への電圧の印加により、前記両電極間の電気抵抗が可逆的に変化する可変抵抗素子を情報の記憶に用いる不揮発性半導体記憶装置であって、
    前記第１電極と前記第２電極とが、互いに仕事関数が異なる導電性材料で構成され
    前記金属酸化物が、ハフニウム酸化物またはジルコニウム酸化物であり、
    前記金属酸化物の当該金属酸化物を構成する金属に対する酸素の化学量論的組成比ｘが、１．７≦ｘ≦１．９７の範囲内にあることを特徴とする不揮発性半導体記憶装置。
  2. 前記金属酸化物の酸素の前記化学量論的組成比ｘが、１．８４≦ｘ≦１．９２の範囲内にあることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
  3. 前記可変抵抗素子において、前記金属酸化物の電子エネルギー損失分光における酸素のＫ吸収端の低エネルギー側のサテライトピークが観測されないか、或いは、前記サテライトピークのピーク位置の強度が主ピークに対して０．７８倍未満であることを特徴とする請求項１または２に記載の不揮発性半導体記憶装置。
  4. 前記可変抵抗素子は、フォーミング処理を施すことにより、前記第１電極と前記第２電極間の抵抗状態が前記フォーミング処理前の初期高抵抗状態から可変抵抗状態に変化し、
    前記可変抵抗状態の前記可変抵抗素子の前記第１電極と前記第２電極への電圧印加により、前記可変抵抗状態における抵抗状態が二以上の異なる抵抗状態間で遷移し、当該遷移後の一の抵抗状態を情報の記憶に用いるものであり、
    前記初期高抵抗状態において、前記可変抵抗体に４ＭＶ／ｃｍの電界を印加した際に流れる電流密度が、０．０４〜８０Ａ／ｃｍ２の範囲内にあることを特徴とする請求項１〜３の何れか一項に記載の不揮発性半導体記憶装置。
  5. 前記第１電極が、４．５ｅＶより小さい仕事関数を持つ導電性材料で構成されるとともに、前記第２電極が、４．５ｅＶ以上の仕事関数を持つ導電性材料で構成されることを特徴とする請求項１〜４の何れか一項に記載の不揮発性半導体記憶装置。
  6. 前記第１電極が、Ｔｉ、Ｔａ、Ｈｆ、Ｚｒの何れかの導電性材料を含んで構成されていることを特徴とする請求項５に記載の不揮発性半導体記憶装置。
  7. 前記第２電極が、ＴｉＮ、Ｐｔ、Ｒｕ、ＲｕＯ２、ＩＴＯの何れかの導電性材料を含んで構成されていることを特徴とする請求項５又は６に記載の不揮発性半導体記憶装置。
  8. 請求項１〜７の何れか一項に記載の不揮発性半導体記憶装置を製造する方法であって、
    前記金属酸化物が、
    不活性ガス雰囲気中において、当該金属酸化物を構成する金属の酸化物または当該金属酸化物を構成する金属をターゲットとして用いるスパッタ法により、成膜して形成されることを特徴とする不揮発性半導体記憶装置の製造方法。
  9. 前記スパッタ法による前記金属酸化物の成膜が、当該金属酸化物を構成する金属の酸化物をターゲットとして、添加ガスとして酸素ガスを含まない前記不活性ガス雰囲気中で行われることを特徴とする請求項８に記載の不揮発性半導体記憶装置の製造方法。
JP2011133061A 2011-06-15 2011-06-15 不揮発性半導体記憶装置およびその製造方法 Pending JP2013004655A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011133061A JP2013004655A (ja) 2011-06-15 2011-06-15 不揮発性半導体記憶装置およびその製造方法
US13/495,650 US20120319071A1 (en) 2011-06-15 2012-06-13 Non-volatile semiconductor memory device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011133061A JP2013004655A (ja) 2011-06-15 2011-06-15 不揮発性半導体記憶装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2013004655A true JP2013004655A (ja) 2013-01-07

Family

ID=47352965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011133061A Pending JP2013004655A (ja) 2011-06-15 2011-06-15 不揮発性半導体記憶装置およびその製造方法

Country Status (2)

Country Link
US (1) US20120319071A1 (ja)
JP (1) JP2013004655A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5225549B2 (ja) * 2006-03-15 2013-07-03 日本碍子株式会社 半導体素子
US9343207B2 (en) * 2012-09-05 2016-05-17 Ulvac, Inc. Resistance change device, and method for producing same
US9129894B2 (en) * 2012-09-17 2015-09-08 Intermolecular, Inc. Embedded nonvolatile memory elements having resistive switching characteristics
TWI559518B (zh) 2014-04-02 2016-11-21 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
US20160218286A1 (en) 2015-01-23 2016-07-28 Macronix International Co., Ltd. Capped contact structure with variable adhesion layer thickness
CN104979471B (zh) * 2015-05-20 2018-06-08 华南师范大学 具有多种存储效应的电学元件及其制备方法
US10141507B2 (en) * 2015-05-27 2018-11-27 Macronix International Co., Ltd. Biased plasma oxidation method for rounding structure
RU2611580C1 (ru) * 2015-11-02 2017-02-28 Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Способ изготовления активного слоя для универсальной памяти на основе резистивного эффекта
TW201738888A (zh) * 2016-04-18 2017-11-01 Univ Chang Gung 記憶體之結構
US10186660B2 (en) * 2017-03-28 2019-01-22 University Of Massachusetts Memristor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087089A (ja) * 2008-09-30 2010-04-15 Toshiba Corp 半導体記憶素子、半導体記憶素子の製造方法
WO2010118380A2 (en) * 2009-04-10 2010-10-14 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
JP2011023645A (ja) * 2009-07-17 2011-02-03 Sharp Corp 不揮発性可変抵抗素子を用いた半導体記憶装置
WO2011052239A1 (ja) * 2009-11-02 2011-05-05 パナソニック株式会社 抵抗変化型不揮発性記憶装置およびメモリセルの形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7897951B2 (en) * 2007-07-26 2011-03-01 Unity Semiconductor Corporation Continuous plane of thin-film materials for a two-terminal cross-point memory
KR101206036B1 (ko) * 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
KR100982424B1 (ko) * 2006-11-28 2010-09-15 삼성전자주식회사 저항 메모리 소자의 제조 방법
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
KR101060793B1 (ko) * 2007-10-15 2011-08-30 파나소닉 주식회사 비휘발성 기억 소자 및 이 비휘발성 기억 소자를 이용한 비휘발성 반도체 장치
JP2009141225A (ja) * 2007-12-07 2009-06-25 Sharp Corp 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置
JP5170107B2 (ja) * 2007-12-07 2013-03-27 富士通株式会社 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
US8343813B2 (en) * 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
US8105884B2 (en) * 2008-10-06 2012-01-31 Samsung Electronics Co., Ltd. Cross point memory arrays, methods of manufacturing the same, masters for imprint processes, and methods of manufacturing masters
WO2010058569A1 (ja) * 2008-11-19 2010-05-27 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶装置
JP4937413B2 (ja) * 2008-12-10 2012-05-23 パナソニック株式会社 抵抗変化素子およびそれを用いた不揮発性半導体記憶装置
CN102067314A (zh) * 2009-04-14 2011-05-18 松下电器产业株式会社 电阻变化元件及其制造方法
KR20110015256A (ko) * 2009-08-07 2011-02-15 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 프로그램 방법
WO2011030559A1 (ja) * 2009-09-14 2011-03-17 パナソニック株式会社 不揮発性記憶装置及びその製造方法
JP2011066313A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087089A (ja) * 2008-09-30 2010-04-15 Toshiba Corp 半導体記憶素子、半導体記憶素子の製造方法
WO2010118380A2 (en) * 2009-04-10 2010-10-14 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
JP2011023645A (ja) * 2009-07-17 2011-02-03 Sharp Corp 不揮発性可変抵抗素子を用いた半導体記憶装置
WO2011052239A1 (ja) * 2009-11-02 2011-05-05 パナソニック株式会社 抵抗変化型不揮発性記憶装置およびメモリセルの形成方法

Also Published As

Publication number Publication date
US20120319071A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
JP2013004655A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2013157469A (ja) 可変抵抗素子、及び、不揮発性半導体記憶装置
US9378817B2 (en) Variable resistance nonvolatile memory element writing method and variable resistance nonvolatile memory device
JP5438707B2 (ja) 可変抵抗素子及びその製造方法、並びに、当該可変抵抗素子を備えた不揮発性半導体記憶装置
JP4607257B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP4643767B2 (ja) 抵抗変化型不揮発性記憶装置
JP4703789B2 (ja) 抵抗変化型不揮発性記憶装置及びその書き込み方法
JP5156060B2 (ja) 不揮発性半導体記憶装置
JP5209151B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
JP4778125B1 (ja) 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
JPWO2013021649A1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
JP5369071B2 (ja) 可変抵抗素子のフォーミング処理方法、及び、不揮発性半導体記憶装置
JP2013197504A (ja) 可変抵抗素子、及び、不揮発性半導体記憶装置
JP5312709B1 (ja) 抵抗変化素子の駆動方法及び不揮発性記憶装置
JP6092696B2 (ja) 可変抵抗素子を用いたメモリセル
JP6162931B2 (ja) 記憶素子および記憶装置
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
KR102226791B1 (ko) 소거 동작을 제거한 저항 스위칭 메모리
JP2013127826A (ja) 可変抵抗素子の駆動方法
WO2012102025A1 (ja) 不揮発性記憶装置
JP2014086692A (ja) 不揮発性記憶素子及び不揮発性記憶素子の駆動方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130924