CN102655210B - 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置 - Google Patents

可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置 Download PDF

Info

Publication number
CN102655210B
CN102655210B CN201210054750.8A CN201210054750A CN102655210B CN 102655210 B CN102655210 B CN 102655210B CN 201210054750 A CN201210054750 A CN 201210054750A CN 102655210 B CN102655210 B CN 102655210B
Authority
CN
China
Prior art keywords
electrode
variable resistor
resistor element
course
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210054750.8A
Other languages
English (en)
Other versions
CN102655210A (zh
Inventor
玉井幸夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102655210A publication Critical patent/CN102655210A/zh
Application granted granted Critical
Publication of CN102655210B publication Critical patent/CN102655210B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供减少成形电压的元件间偏差并能够降低成形电压的结构的可变电阻元件及其制造方法、以及具有该可变电阻元件的高集成的非易失性半导体存储装置。可变电阻元件(2)构成为在第一电极(15)和第二电极(12)之间夹持电阻变化层(第一金属氧化物膜)(13)以及与第一电极(15)相接的控制层(第二金属氧化物膜)(14)。控制层(14)由功函数小(4.5eV以下)并且具有从电阻变化层抽取氧的能力的金属的氧化膜构成。第一电极由与该金属同样地功函数小的金属构成,并且,为了抑制来自控制层的氧的热扩散,以其氧化物生成自由能大于构成控制层的元素的氧化物生成自由能的材料构成。

Description

可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置
技术领域
本发明涉及以具备第一电极、第二电极并且在该两电极间夹持由金属氧化物构成的层作为可变电阻体的方式所构成的非易失性的可变电阻元件以及将该可变电阻元件用于信息的存储的非易失性半导体存储装置。
背景技术
近年来,作为替代闪存的能够高速动作的下一代非易失性随机存取存储器(NVRAM:Nonvolatile Random Access Memory),提出了FeRAM(Ferroelectric RAM:铁电随机存取存储器)、MRAM(Magnetic RAM:磁性随机存取存储器)、PRAM(Phase Change RAM:相变随机存取存储器)等各种各样的器件结构,从高性能化、高可靠性化、低成本化以及工艺匹配性的观点出发,展开了激烈的开发竞争。
相对于这些现有技术,提出了使用通过施加电压脉冲来使电阻可逆地变化的可变电阻元件的电阻性非易失性存储器RRAM(Resistive Random Access Memory)。在图12中示出其结构。
如图12所示,以往结构的可变电阻元件为依次层叠有下部电极103、可变电阻体102、上部电极101的结构,具有能够通过在上部电极101与下部电极103之间施加电压脉冲从而使电阻值可逆地变化的性质。是通过读出因该可逆的电阻变化动作(以下称为“开关动作”)而变化的电阻值从而能够实现新的非易失性半导体存储装置的结构。
该非易失性半导体存储装置构成为:将具有可变电阻元件的多个存储单元分别在行方向以及列方向排列成矩阵状,形成存储单元阵列,并且,配置对针对该存储单元阵列的各存储单元的数据的写入、擦除以及读出动作进行控制的外周电路。并且,作为该存储单元,根据其结构要素的不同,存在一个存储单元由一个选择晶体管T和一个可变电阻元件R构成的(称为“1T1R型”)存储单元、或仅由一个可变电阻元件R构成的(称为“1R型”)存储单元等。其中,在图13中示出1T1R型存储单元的结构例。
图13是示出由1T1R型的存储单元构成的存储单元阵列的一个结构例的等效电路图。各存储单元的选择晶体管T的栅极与字线(WL1~WLn)连接,各存储单元的选择晶体管T的源极与源极线(SL1~SLn)连接(n为自然数)。此外,每个存储单元的可变电阻元件R的一个电极与选择晶体管T的漏极连接,可变电阻元件R的另一个电极与位线(BL1~BLm)连接(m为自然数)。此外,各字线WL1~WLn分别与字线译码器106连接,各源极线SL1~SLn分别与源极线译码器107连接,各位线BL1~BLm分别与位线译码器105连接。并且,是如下结构:根据地址输入(未图示)选择用于针对存储单元阵列104内的特定的存储单元的写入、擦除以及读出动作的特定的位线、字线以及源极线。
这样,成为如下结构:利用将选择晶体管T和可变电阻元件R串联配置的结构,由字线的电位变化所选择的存储单元的晶体管成为导通状态,并且,能够仅对由位线的电位变化所选择的存储单元的可变电阻元件R有选择地进行写入或擦除。
图14是示出1R型的存储单元的一个结构例的等效电路图。各存储单元仅由可变电阻元件R构成,可变电阻元件R的一个电极与字线(WL1~WLn)连接,另一个电极与位线(BL1~BLm)连接。此外,各字线WL1~WLn分别与字线译码器106连接,各位线BL1~BLm分别与位线译码器105连接。并且,是如下结构:根据地址输入(未图示),选择用于针对存储器单元阵列108内的特定的存储单元的写入、擦除以及读出动作的特定的位线以及字线。
由美国休斯敦大学的Shangquing Liu、Alex Ignatiev等在下述文献中公开了对在上述的可变电阻元件R中作为用作可变电阻体的可变电阻材料的由于巨磁阻效应而被公知的钙钛矿材料施加电压脉冲从而使电阻可逆地变化的方法:美国专利第6204139号说明书(以下,称为“公知文献1”);以及Liu,S.Q.等“Electric-pulse-induced reversible Resistance change effect in magnetoresistive films”,Applied Physics letter, Vol.76, pp.2749-2751,2000年。该方法使用由于巨磁阻效应而被公知的钙钛矿材料,但是,在不施加磁场的情况下即使在室温下也出现数位数的电阻变化。另外,在公知文献1所例示的元件结构中,作为可变电阻体的材料,使用作为钙钛矿型氧化物的镨钙锰氧化物Pr1-xCaxMnO3(PCMO)膜。
此外,根据如下文献可知,作为其他的可变电阻体材料,钛氧化(TiO2)膜、镍氧化(NiO)膜、氧化锌(ZnO)膜、氧化铌(Nb2O5)膜等的过渡金属元素的氧化物也示出可逆的电阻变化:H.Pagnia等,“Bistable Switching in Electroformed Metal-Insulator-MetalDevices”,Phys.Stat.Sol.(a),vol.108,pp.11-65,1988年;以及Baek,I.G.等,“Highly Scalable Non-volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses”,IEDM 04,pp.587-590,2004年(以下,称为“公知文献2”)等。
此外,对于上述的可变电阻元件来说,在金属氧化物中起因于氧缺陷的杂质能级形成在带隙中,由此,示出n型或p型的半导体的传导。此外,确认了电阻变化是电极界面附近的状态变化。
在将这样的过渡金属氧化物作为可变电阻体的可变电阻元件中,为了成为能够进行电阻开关(resistive switching)的状态,需要进行被称为所谓的成形(forming)的软击穿(soft breakdown)。该软击穿所需要的电压(成形电压)比信息记录用的写入电压高。另一方面,当实现高集成的非易失存储器时,需要使用微小的晶体管驱动可变电阻元件,所以,需要降低成形电压。
此处,公知成形电压与用作可变电阻体的金属氧化物的膜厚大致成比例,最简单地降低成形电压的方法是如公知文献2所示的那样,使金属氧化物的膜厚变薄。
但是,当金属氧化物的膜厚变薄时,可能产生成膜工艺的少量的波动或基底基板的表面粗糙等所导致的特性偏差。
发明内容
鉴于上述现有技术中的问题,本发明的目的在于提供一种能够减少成形电压的元件间的偏差并且能够低电压化的结构的可变电阻元件及其制造方法。
并且,其目的在于提供一种具有该可变电阻元件并且制造容易的高集成的非易失性半导体存储装置。
为了实现上述目的,本发明提供一种可变电阻元件,在第一电极和第二电极之间夹持有作为第一金属的氧化物膜的第一金属氧化物膜,其中,在所述可变电阻元件中,通过实施成形处理,从而所述第一电极与第二电极间的电阻状态从所述成形处理前的初始高电阻状态变化为可变电阻状态,通过在所述可变电阻状态的所述可变电阻元件的所述第一电极和所述第二电极之间施加电应力,从而所述可变电阻状态下的电阻状态在两个以上不同的电阻状态间转变,将该转变后的一个电阻状态用于信息的存储,在所述第一电极和所述第一金属氧化物膜之间***含有氧的控制层,该控制层由能够从所述第一金属氧化物膜抽取氧的第二金属构成并且抑制从所述第一金属氧化物膜向所述第一电极的氧的热扩散,在构成所述控制层的所述第二金属与所述第一金属不同或者所述第二金属与所述第一金属相同的情况下,所述控制层和所述第一金属氧化物膜的氧浓度具有夹着所述第一金属氧化物膜和所述控制层的边界,随着从所述第一金属氧化物膜朝向所述控制层下降的浓度分布,构成所述控制层的除了氧以外的至少一种元素的氧化物生成自由能比构成所述第一电极的元素的氧化物生成自由能低,所述第二金属以及所述第一电极的功函数都为4.5eV以下。
上述特征的本发明的可变电阻元件还优选所述控制层的氧浓度具有从所述第一金属氧化物膜侧朝向所述第一电极侧变低的浓度分布。
上述特征的本发明的可变电阻元件还优选所述第一金属氧化物膜的氧浓度具有从所述第二电极侧朝向所述控制层侧变低的浓度分布。
上述特征的本发明的可变电阻元件还优选所述第一金属氧化物膜由n型的金属氧化物构成。
上述特征的本发明的可变电阻元件还优选所述第一金属氧化物膜由Hf、Zr、Ti、Ta、V、Nb、W的任意一种元素的氧化物或者钛酸锶构成。
上述特征的本发明的可变电阻元件还优选所述第二金属构成为包含Ti、V、Al、Hf、Zr的任意一种元素。
上述特征的本发明的可变电阻元件还优选所述第二电极的功函数为4.5eV以上。
上述特征的本发明的可变电阻元件还优选所述控制层的膜厚比所述第一电极薄。
上述特征的本发明的可变电阻元件还优选所述控制层的膜厚为20nm以下。
为了实现上述目的,本发明提供一种制造上述特征的本发明的可变电阻元件的方法,其中,具有:
在基板上堆积所述第二电极材料,形成所述第二电极的工序;
将所述第一金属氧化物膜材料、所述第二金属材料以及所述第一电极材料以该顺序进行堆积的工序;
使用共同的抗蚀剂掩模对所述第一金属氧化物膜材料、所述第二金属材料以及所述第一电极材料进行构图,形成所述第一金属氧化物膜以及所述第一电极的工序;
热处理工序;
为了进行所述成形处理而在所述第一电极与所述第二电极之间施加成形电压,使所述第一金属氧化物膜中的氧的一部分移动到所述第二金属材料侧,使所述第二金属材料变化为所述控制层,并且,使所述可变电阻元件的电阻状态从所述初始高电阻状态变化为所述可变电阻状态的工序。
为了实现上述目的,本发明提供一种非易失性半导体存储装置,其中,具有在行方向或者列方向的至少列方向排列了多个上述特征的本发明的可变电阻元件的存储单元阵列。
上述特征的本发明的非易失性半导体存储装置还优选:在所述存储单元阵列中,所述第一电极在列方向延伸,将在列方向相邻的所述可变电阻元件彼此相互连接,所述控制层在列方向延伸。
本申请发明人通过深入的研究明确了如下情况:在由第一电极和第二电极夹持了金属氧化物膜(可变电阻体)的可变电阻元件中,在第一电极和金属氧化物膜之间设置由含有氧的金属膜构成的控制层,使该控制层从金属氧化物膜抽取氧,由此,能够降低成形电压。
由此,能够不仅仅依赖于金属氧化物的薄膜化而降低成形电压,所以,不需要使金属氧化物膜厚度极薄,能够使成膜工艺的控制具有裕量。此外,对控制层的厚度进行控制,在其上层叠与氧的反应性比控制层低的电极,由此,即使对于在半导体工艺中经历的热履历,也能够实现稳定的低成形电压。
因此,根据本发明,能够使成形电压的元件间偏差变小,并且,能够降低成形电压,能够实现包含成形处理并能够以低电压进行驱动的可变电阻元件。其结果是,能够使用耐压低的微小晶体管容易地实现该可变电阻元件的驱动,能够容易地实现具有可变电阻元件的高集成的非易失性半导体存储装置。
附图说明
图1是示出本发明的可变电阻元件的结构的一个例子的剖面示意图。
图2是示出金属的氧化物生成自由能以及功函数值的表。
图3是示出以往的可变电阻元件的成形电压的累积概率分布的图。
图4是示出在成形电压测定时流过可变电阻元件的电流量相对于施加到可变电阻元件的电压的变化的图。
图5是示出在成形电压测定时流过可变电阻元件的电流量相对于施加到可变电阻元件的电压的变化的图。
图6是示出在使Ta作为第一电极的以往的可变电阻元件中在进行了热处理与未进行热处理的情况下的各自的第一电极和电阻变化层的边界附近的氧浓度分布的图。
图7是示出在使Ti作为第一电极的以往的可变电阻元件中在进行了热处理与未进行热处理的情况下的各自的第一电极和电阻变化层的边界附近的氧浓度分布的图。
图8是示出本发明的可变电阻元件的成形电压的累积概率分布的图。
图9是示出本发明的可变电阻元件的重写耐久性特性的图。
图10是示出本发明的非易失性半导体存储装置的概略结构的电路框图。
图11是示出具有本发明的可变电阻元件的存储单元阵列的概略结构的剖面图。
图12是示出以往结构的可变电阻元件的元件结构的示意图。
图13是示出1T1R型存储单元的一个结构例的等效电路图。
图14是示出1R型的存储单元的一个结构例的等效电路图。
具体实施方式
(第一实施方式)
图1是示意性地示出在本发明的一个实施方式的非易失性半导体存储装置(以下,适当地称为“本发明装置1”)中所使用的可变电阻元件2的元件结构的剖面图。此外,在以下示出的附图中,为了说明上的方便,强调表示重要部分,存在元件各部分的尺寸比例与实际的尺寸比例不一定一致的情况。
在本实施方式中,作为电阻变化层(可变电阻体),选择使用作为带隙较大的绝缘物层的氧化铪(HfOx)。但是,本发明不限定于该结构。作为电阻变化层,也可以使用氧化锆(ZrOx)、氧化钛(TiOx)、氧化钽(TaOx)、氧化钒(VOx)、氧化铌(NbOx)、氧化钨(WOx)、或者钛酸锶(SrTiOx)等。此外,这些全部是n型的金属氧化物。
此外,在使用这些过渡金属氧化物作为电阻变化层的情况下,可变电阻元件刚刚制造之后的初始电阻非常高,为了成为能够根据电应力来切换高电阻状态和低电阻状态的状态,需要在使用前进行所谓成形(forming)处理,该成形处理如下:将与通常的重写动作中所使用的电压脉冲相比电压振幅大、并且脉冲宽度长的电压脉冲施加到刚刚制造后的初始状态的可变电阻元件,形成发生电阻开关的电流路径。已知由该成形处理所形成的电流路径(称为灯丝路径(filament path))决定之后的元件的电特性。
可变电阻元件2以如下方式形成:在形成在基板10上的绝缘膜11上,将第二电极12、作为电阻变化层的第一金属的氧化物膜即第一金属氧化物膜13、作为含有氧的金属膜的控制层14、以及第一电极15以该顺序堆积并进行构图。此处,可变电阻元件2以如下方式构成:在第二电极12和电阻变化层(第一金属氧化物膜)13的界面侧形成有肖特基界面,该界面附近的电子状态根据电应力的施加而可逆地变化,其结果是电阻发生变化。
控制层14以如下方式构成:具有从电阻变化层13抽取氧的能力,并且,在功函数比第二电极12小的第二金属中含有氧,使得在第二电极12的界面侧稳定地发生电阻开关。此外,控制层14是该第二金属的氧化物膜(第二金属氧化物膜)、或者也可以是氧浓度没有高至被称为所谓氧化物但是较多地含有作为杂质的氧的第二金属的膜。电阻变化层13以及控制层14的氧浓度具有如下的浓度分布:随着电阻变化层13的从第二电极12侧朝向控制层14侧、以及控制层14的从电阻变化层13侧朝向第一电极15侧而变低。在本实施方式中,上述控制层14如下形成:使具有氧抽取能力的第二金属膜与电阻变化层13接触,利用热以及成形电压的施加,使电阻变化层(第一金属氧化物膜)13中的氧的一部分移动到该金属膜侧。具体地说,以第二金属的功函数为4.5eV以下、第二电极12的功函数为4.5eV以上的方式选择控制层14以及第二电极12的材料。
此处,作为能够用作控制层14的容易抽取氧的第二金属材料的例子,举出Ti(4.3eV)、V(4.3eV)、Al(4.2eV)、Hf(3.9eV)、Zr(4.1eV)的各金属。此外,作为第二电极的材料,除了氮化钛(TiN:4.7eV)或氮氧化钛之外,能够利用作为功函数比较大并且在LSI制造工艺中经常使用的材料的氮化钽(TaNx:依赖于氮的化学计量组成x,4.05~5.4eV)、氮氧化钽、氮化钛铝、或W(4.5eV)、Ni(5.2eV)等。此外,在括号内示出各金属的功函数值。
并且,控制层14的膜厚设定为预定的膜厚以下(优选为第一电极15的膜厚以下,在将TiOx用于控制层的本实施方式的情况下,更优选20nm以下),使得从电阻变化层13中的氧的抽取不过量。此处,在使控制层14较薄的情况下,电阻变化层13和控制层14的界面的电子状态由于第一电极15而受到影响。即便在该情况下,为了实现在第二电极12界面侧的稳定的电阻开关,也使第一电极15的功函数与第二金属的功函数为相同程度。即,以第一电极15的功函数也为4.5eV以下的方式选择第一电极的材料。此外,第一电极15选自与控制层14相比氧抽取能力小的材料,利用控制层14进行的氧抽取是支配性的。
因此,优选第一电极15从如下材料中选择:其氧化物生成自由能高于构成控制层14的除了氧之外的至少一种元素的氧化物生成自由能。并且,更优选第一电极15的氧化物生成自由能与构成控制层14的除了氧之外的至少一种元素的氧化物生成自由能相比每一摩尔氧分子高100KJ/mol以上。由此,从控制层14向第一电极15的氧的热扩散被抑制。
在图2中示出作为能够用作第一电极15的材料的Ta、Ti、V、Al、W、Nb、Hf、Zr的各金属的氧化物的427℃(700K)的每一摩尔氧分子的氧化物生成自由能[kJ/mol]的值、以及各金属的功函数值。如图2所示,氧化物生成自由能以Hf、Al、Zr、Ti、Ta、Nb、V、W的顺序变低。例如,在使用TiOx作为控制层14的情况下,作为第一电极材料,能够分别利用Ta、Nb、V、W。
以下,示出可变电阻元件2的制造方法。首先,在单晶硅基板10上,利用热氧化法形成厚度200nm的硅氧化膜作为绝缘膜11。然后,利用溅射法在硅氧化膜11上形成例如厚度100nm的氮化钛膜作为第二电极12的材料。
然后,在氮化钛膜12上,利用溅射或ALD(Atomic Layer Deposition:原子层沉积)等,成膜例如厚度3~5nm(此处为5nm)的氧化铪膜,作为电阻变化层(第一金属氧化物膜)13的材料,进而,利用溅射形成厚度为3~20nm的钛膜,作为成为控制层14的第二金属材料。
然后,在控制层14上,利用溅射法形成例如厚度150nm的钽薄膜,作为第一电极15的材料。最后,形成利用光致抗蚀剂工序得到的图案,利用干法刻蚀如图1所示那样形成0.4μm×0.4μm的元件区域。由此,制作出可变电阻元件2。以后,进行热处理,并且根据需要进行层间绝缘膜形成、布线等。
然后,将成形电压施加到第一电极与第二电极之间,使可变电阻元件2形成为能够进行电阻变化的可变电阻状态。
此时,在热处理时以及施加成形电压时,电阻变化层13中的氧的一部分移动到钛膜,其结果是,钛膜被氧化,成为TiOx,形成控制层14。
以下,说明上述结构对于解决课题是有效的。图3示出了在上述的可变电阻元件2的制造方法中,对以除了控制层14的成膜以外的工艺制作的以往结构的可变电阻元件3a~3c,完成了晶片面内64元件的成形的电压的累积概率分布。此外,图3是对元件3a~3b进行了400℃的热处理的情况下的结果。此外,在实验中,使用半导体参数分析仪(アジレント?テクノロジー社的4156C),一边使施加电压以10mV间隔(step)从0V增加到5V,一边测定电流量超过了预定值的电压。
在元件3a中将5nm膜厚的HfOx作为电阻变化层13并且将100nm的Ta用作第一电极15,在元件3b中同样地将5nm膜厚的HfOx作为电阻变化层并且使用100nm的Ti替代Ta作为第一电极,当将元件3a与元件3b进行比较时,与使用Ta电极相比,使用Ti电极能够使成形电压降低。这是因为Ti与Ta相比容易从金属氧化物抽取氧。
另一方面,当比较元件3a和将2nm膜厚的HfOx作为电阻变化层并将100nm的Ta用于第一电极的元件3c时,可知通过使HfOx的膜厚变薄,从而能够降低成形电压,但是,会产生耐压异常低的不良。
根据以上情况,可知为了降低成形电压,使膜厚变薄也存在限度,使用容易抽取氧的电极对不会产生耐压不良元件而使成形电压下降是有效的。
图4以及图5是示出在成形电压测定时流过可变电阻元件的电流量相对于施加到可变电阻元件的电压的变化的图,是示出根据热处理温度的不同而成形电压如何变化的图。此外,图4是可变电阻元件的元件结构为将Ta用作第一电极15的元件3a的情况,图5是将Ti用作第一电极15的元件3b的情况。在图中,电流急剧增大的电压是成形电压的测定值。
根据图4以及图5,可知可变电阻元件存在成形电压由于热履历而降低的趋势,特别是使用Ti电极的元件3b(图5)与使用Ta电极的元件3a(图4)相比,即使是相同的热履历,成形电压也较大地下降。此外,在图5中示出了进行了到350℃为止的热处理的情况下的结果,但是,在对元件3b进行420℃的热处理的情况下,存在可变电阻元件成为短路状态的情况。
即,上述的实验结果示出如下情况:使用Ti那样的容易抽取氧的电极对成形电压的降低是有效的,但是,当施加一般的半导体工艺的热履历时,如果使用Ti电极,则可能导致可变电阻元件短路。
图6以及图7分别是利用SIMS(Secondary-Ion Mass Spectroscopy:二次离子质谱)对进行了元件3a和元件3b的热处理的情况与未进行热处理的情况下的各自的第一电极和电阻变化层的边界附近的氧浓度分布进行测定的情况。根据图6以及图7可知,与使用Ta电极的元件3a(图6)相比,使用Ti电极的元件3b(图7)在进行了热处理的情况与未进行热处理的情况下,氧向电极侧的扩散都大。对于氧浓度来说,元件3a、元件3b都示出从HfOx向电极内部减少的趋势,但是,在使用Ti电极的元件3b(图7)中,氧侵入到电极的内部深处,另一方面,在使用Ta电极的元件3a(图6)中,侵入量和侵入深度均比元件3b小。
另一方面,图8示出在上述的可变电阻元件2的制造方法中对在作为电阻变化层的5nm的膜厚的HfOx上形成了TiOx作为控制层14的本发明的可变电阻元件2a~2e完成了64元件的成形的电压的累积概率分布。此外,对这些元件,实施假定了半导体工艺的热履历的420℃(~700K)的热处理。可知在使用Ta作为第一电极的情况下,能够使控制层的TiOx增厚,并且,能够使成形电压变小并降低到2V以下。并且,这些元件在420℃的热处理下不会成为短路状态,并且,都示出了良好的电阻开关。
另一方面,在3nm的TiOx的控制层14上将氮化钛用作第一电极15的元件4a中,反而呈现了耐压升高的趋势。此外,没有示出良好的电阻开关。可以认为主要原因是控制层14进行薄膜化,从而作为有效的电极,发现了功函数大的氮化钛。即,示出在控制层14上具有功函数小的第一电极15是重要的。
如上所述可知:在膜厚薄的控制层14上层叠具有抑制氧的热扩散的功能并且功函数小的第一电极15,形成可变电阻元件2,由此,抑制从控制层14向第一电极15的氧的热扩散,使成形电压降低,并且,即使对于一般的半导体工艺的热履历也能够实现稳定的可变电阻元件。
图9是将使用10nm的TiOx作为控制层14的可变电阻元件2b与MOSFET串联连接的1T-1R结构中的重写特性。确认了能够稳定地重写到107次。
<第二实施方式>
在图10中示出具有上述的可变电阻元件2(2a~2e)的本发明装置1的例子。图10是示出本发明装置1的概略结构的电路框图,本发明装置1分别具有存储单元阵列21、控制电路22、电压产生电路23、字线译码器24、位线译码器25而构成。
存储单元阵列21是将包含可变电阻元件2(2a~2e)的任一个的存储单元在行方向以及列方向分别配置为多个矩阵状的、利用在列方向延伸的位线来连接属于同一列的存储单元并利用在行方向延伸的字线来相互连接属于同一行的存储单元彼此的、例如由图13以及图14的等效电路图所示的存储单元阵列,经由字线分别施加选择字线电压以及非选择字线电压的任一个、经由位线分别施加选择位线电压以及非选择位线电压的任一个,由此,在写入、擦除、读出以及成形处理的各动作时,能够对来自外部的地址输入所指定的动作对象的一个或多个存储单元进行选择。
此外,存储单元阵列21也可以为如下的任一种:在单位存储单元中不包含电流限制元件的1R结构的存储单元阵列(参照图14)、或在单位存储单元中包含作为电流限制元件的二极管的1D1R结构的存储单元阵列、或在单位存储单元中包含作为电流限制元件的晶体管的1T1R结构的存储单元阵列(参照图13)。在1D1R结构的存储单元阵列中,二极管的一端和可变电阻元件的一个电极串联连接来构成存储单元,二极管的另一端和可变电阻元件的另一电极的任一个分别与位线以及字线的任一个连接。在1T1R结构的存储单元阵列中,晶体管的源极或漏极的任一个与可变电阻元件的一个电极串联连接来构成存储单元,不与可变电阻元件连接的晶体管的源极或漏极的另一个以及不与晶体管连接的非易失性可变电阻元件的另一电极的任一个与在列方向延伸的位线连接,另外一个与用于提供接地电压的共同的源极线连接,晶体管的栅极端子彼此与在行方向延伸的字线连接。
控制电路22进行存储单元阵列21的写入(设置)、擦除(复位)、读出的各存储器动作的控制、以及成形处理的控制。具体地说,控制电路22基于从地址线输入的地址信号、从数据线输入的数据输入、从控制信号线输入的控制输入信号,控制字线译码器24、位线译码器25,控制存储单元的各存储器动作以及成形处理。并且,在图10所示的例子中,虽然未图示,但是,控制电路22具有作为一般的地址缓冲电路、数据输入输出缓冲电路、控制输入缓冲电路的功能。
对于电压产生电路23来说,在写入(设置)、擦除(复位)、读出的各存储器动作以及存储单元的成形处理时,产生为了选择动作对象的存储单元所需要的选择字线电压以及非选择字线电压并提供给字线译码器24,产生选择位线电压以及非选择位线电压并提供给位线译码器25。
对于字线译码器24来说,在写入(设置)、擦除(复位)、读出的各存储器动作、以及存储单元的成形处理时,当动作对象的存储单元被地址线输入并被指定时,选择与输入到该地址线的地址信号对应的字线,对被选择的字线和非选择的字线分别施加选择字线电压和非选择字线电压。
对于位线译码器25来说,在写入(设置)、擦除(复位)、读出的各存储器动作、以及存储单元的成形处理时,当动作对象的存储单元被地址线输入并被指定时,选择与输入到该地址线的地址信号对应的位线,对被选择的位线和非选择的位线分别施加选择位线电压和非选择位线电压。
此外,关于控制电路22、电压产生电路23、字线译码器24、位线译码器25的详细的电路结构、器件结构以及制造方法,能够使用公知的电路结构实现,因为能使用公知的半导体制造技术制作,所以省略说明。
图11示出具有本发明的可变电阻元件2的存储单元阵列21的一个例子的结构剖面图。图11的存储单元阵列21a是1T1R结构的存储单元阵列,第一电极15在列方向(图11的横向)延伸,构成位线BL,但是,电阻变化层13、控制层14也同样地在列方向延伸。经由岛状的金属布线31以及接触栓(contact plug)32将在下层形成的晶体管T连接的接触栓成为与电阻变化层13相接的第二电极12。并且,在第二电极12的与电阻变化层13的接触部分(元件形成区域),形成由第二电极12、电阻变化层13、控制层14、以及第一电极15构成的可变电阻元件2。
并且,此处,由于与第二电极12相接的电阻变化层13在列方向延伸,所以,与相邻的可变电阻元件2的第二电极12也物理上接触,但是,如上所述,构成电阻变化层13的过渡金属氧化物在成膜时是绝缘体,在成膜后的初始高电阻状态的可变电阻元件2的第一电极12和第二电极15之间施加电压,进行成形处理,由此开始进行低电阻化,能够进行作为可变电阻元件2的存储器动作。因此,元件形成区域以外的电阻变化层13在成形处理后也依然保持高电阻,所以,不产生漏电流的问题。
并且,在上述实施方式中,在1T1R结构的存储单元阵列中,使源极线在所有存储单元中是共同的,提供接地电压,但是,也可以是该源极线在列方向延伸,将属于同一列的存储单元彼此相互连接,或者也可以在行方向延伸,使属于同一行的存储单元彼此相互连接。并且,具有分别对各源极线施加由电压产生电路23提供的选择源极线电压以及非选择源极线电压的源极线译码器26(未图示),因此,在写入(设置)、擦除(复位)、读出的各存储器动作、以及存储单元的成形处理时,能够按每一行或每一列指定存储单元,选择动作对象的存储单元。对于该源极线译码器26来说,当动作对象的存储单元被地址线输入并被指定时,选择与输入到该地址线的地址信号对应的源极线,在被选择的源极线和非选择的源极线分别施加选择源极线电压和非选择源极线电压。
此外,在上述实施方式中例示了存储单元阵列为在存储单元中包含二极管的1D1R结构的交叉点(cross point)型存储单元阵列、或者在存储单元中包含晶体管的1T1R结构的交叉点型存储单元阵列的情况,但是,本发明不限定于该结构,只要存储单元采用具有金属氧化物作为电阻变化层并且还具有控制层的本发明的可变电阻元件,就能够应用于将该存储单元呈矩阵状排列而构成的任意的存储单元阵列。
并且,在上述实施方式中,作为可变电阻元件2的结构,例示了电阻变化层13与第二电极12直接相接的情况,但是,本发明不限定于此。可考虑如下结构:为了具有作为非线性的电流限制元件的功能而在第二电极12和电阻变化层13之间***了隧道(tunnel)绝缘膜的结构、或为了降低由成形处理形成的灯丝路径(filament path)的元件偏差而***了用于对伴随着成形处理的完成而流过可变电阻元件的两电极间的急剧的电流的增大进行抑制的缓冲层的结构。
此外,在上述实施方式中,作为可变电阻元件2的结构,例示了图1所示的元件结构,但是,本发明不限定于该结构的元件。
并且,在上述实施方式中,作为可变电阻元件2的结构,例示了电阻变化层(第一金属氧化物膜)13和控制层14由不同种类的金属的氧化物膜或者含有氧的膜构成的情况,但是,也可以以相同种类的金属的氧化物膜或含有氧的膜构成。在该情况下,在可变电阻元件的制造方法中,作为电阻变化层而形成作为第一金属的氧化物的第一金属氧化物膜,使第一金属材料的膜堆积在该第一金属氧化物膜上,利用热以及成形电压的施加,使第一金属氧化物膜中的氧移动到第一金属材料侧,由此,形成作为第一金属的氧化物的控制层。因此,电阻变化层和控制层成为都含有氧的第一金属的膜,但是,其氧浓度不同。该氧浓度分布示出如下的扭折(kink)状的浓度分布:夹着电阻变化层和控制层的边界,随着从电阻变化层的第二电极侧向控制层的第一电极侧减少,但是,在电阻变化层和控制层的边界急剧地变化。换言之,在电阻变化层和控制层的边界附近,氧浓度的减少率取极大值。
本发明能够利用在非易失性半导体存储装置中,特别是能够利用在具有电阻状态根据电压施加而转变并且该转变后的电阻状态被非易失性地保持的可变电阻元件而成的非易失性半导体存储装置中。

Claims (13)

1.一种可变电阻元件,在第一电极和第二电极之间夹持有作为第一金属的氧化物膜的第一金属氧化物膜,其中,
在所述可变电阻元件中,通过实施成形处理,从而所述第一电极与第二电极间的电阻状态从所述成形处理前的初始高电阻状态变化为可变电阻状态,
在所述可变电阻状态的所述可变电阻元件的所述第一电极和所述第二电极之间施加电应力,由此,所述可变电阻状态下的电阻状态在两个以上不同的电阻状态间转变,将该转变后的一个电阻状态用于信息的存储,
在所述第一电极和所述第一金属氧化物膜之间***控制层,所述控制层是在能够从所述第一金属氧化物膜抽取氧并且功函数比所述第二电极小的第二金属中含有氧而构成的,所述控制层对从所述第一金属氧化物膜向所述第一电极的氧的热扩散进行抑制,
在构成所述控制层的所述第二金属与所述第一金属不同或者所述第二金属与所述第一金属相同的情况下,所述控制层和所述第一金属氧化物膜的氧浓度具有如下的浓度分布:夹着所述第一金属氧化物膜和所述控制层的边界,随着从所述第一金属氧化物膜朝向所述控制层而下降,
构成所述控制层的除了氧以外的至少一种元素的氧化物生成自由能比构成所述第一电极的元素的氧化物生成自由能低,
所述第二金属以及所述第一电极的功函数都为4.5eV以下。
2.如权利要求1所述的可变电阻元件,其中,
所述控制层的氧浓度具有从所述第一金属氧化物膜侧朝向所述第一电极侧变低的浓度分布。
3.如权利要求1所述的可变电阻元件,其中,
所述第一金属氧化物膜的氧浓度具有从所述第二电极侧朝向所述控制层侧变低的浓度分布。
4.如权利要求1所述的可变电阻元件,其中,
所述第一金属氧化物膜由n型的金属氧化物构成。
5.如权利要求4所述的可变电阻元件,其中,
所述第一金属氧化物膜由Hf、Zr、Ti、Ta、V、Nb、W的任意一种元素的氧化物、或钛酸锶构成。
6.如权利要求1~5的任一项所述的可变电阻元件,其中,
所述第二金属构成为包含Ti、V、Al、Hf、Zr的任一种元素。
7.如权利要求1~5的任一项所述的可变电阻元件,其中,
所述第二电极的功函数为4.5eV以上。
8.如权利要求7所述的可变电阻元件,其中,
所述第二电极构成为包含Ti氮化物。
9.如权利要求1~5的任一项所述的可变电阻元件,其中,
所述控制层的膜厚比所述第一电极薄。
10.如权利要求9所示的可变电阻元件,其中,
所述控制层的膜厚为20nm以下。
11.一种制造权利要求1~5的任一项所述的可变电阻元件的方法,其中,具有:
在基板上堆积所述第二电极材料,形成所述第二电极的工序;
将所述第一金属氧化物膜材料、所述第二金属材料以及所述第一电极材料以该顺序进行堆积的工序;
使用共同的抗蚀剂掩模对所述第一金属氧化物膜材料、所述第二金属材料以及所述第一电极材料进行构图,形成所述第一金属氧化物膜以及所述第一电极的工序;
热处理工序;
为了进行所述成形处理而在所述第一电极与所述第二电极之间施加成形电压,使所述第一金属氧化物膜中的氧的一部分移动到所述第二金属材料侧,使所述第二金属材料变化为所述控制层,并且,使所述可变电阻元件的电阻状态从所述初始高电阻状态变化为所述可变电阻状态的工序。
12.一种非易失性半导体存储装置,其中,
具有在行方向或列方向之中的至少列方向排列有多个权利要求1~5的任一项所述的可变电阻元件的存储单元阵列。
13.如权利要求12所述的非易失性半导体存储装置,其中,
在所述存储单元阵列中,所述第一电极在列方向延伸,使在列方向相邻的所述可变电阻元件彼此相互连接,所述控制层在列方向延伸。
CN201210054750.8A 2011-03-04 2012-03-05 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置 Expired - Fee Related CN102655210B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011047236A JP5438707B2 (ja) 2011-03-04 2011-03-04 可変抵抗素子及びその製造方法、並びに、当該可変抵抗素子を備えた不揮発性半導体記憶装置
JP2011-047236 2011-03-04

Publications (2)

Publication Number Publication Date
CN102655210A CN102655210A (zh) 2012-09-05
CN102655210B true CN102655210B (zh) 2015-04-22

Family

ID=46730799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210054750.8A Expired - Fee Related CN102655210B (zh) 2011-03-04 2012-03-05 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置

Country Status (3)

Country Link
US (2) US8492742B2 (zh)
JP (1) JP5438707B2 (zh)
CN (1) CN102655210B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581224B2 (en) * 2012-01-20 2013-11-12 Micron Technology, Inc. Memory cells
JP2013197504A (ja) * 2012-03-22 2013-09-30 Sharp Corp 可変抵抗素子、及び、不揮発性半導体記憶装置
US9847480B2 (en) * 2012-09-28 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US20140091272A1 (en) * 2012-09-28 2014-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
CN103117359B (zh) 2013-02-07 2015-04-15 北京大学 一种高可靠性非挥发存储器及其制备方法
CN103151459B (zh) * 2013-03-28 2015-02-18 天津理工大学 一种基于氮氧化铪低功耗阻变存储器及其制备方法
CN103227284A (zh) * 2013-05-09 2013-07-31 北京大学 一种高一致性的高速阻变存储器及其制备方法
US9214228B1 (en) 2013-08-22 2015-12-15 Kabushiki Kaisha Toshiba Semiconductor memory device and method of forming thereof
CN104617218B (zh) * 2013-11-04 2018-12-11 华邦电子股份有限公司 电阻式存储装置及其制作方法
CN104183576B (zh) * 2014-08-08 2016-11-09 北京理工大学 一种基于电压控制的高速实时可变电阻芯片
US9390798B2 (en) 2014-09-15 2016-07-12 Rambus Inc. 1T-1R architecture for resistive random access memory
JP6386349B2 (ja) * 2014-11-19 2018-09-05 東芝メモリ株式会社 不揮発性記憶装置
US9583700B2 (en) * 2015-01-23 2017-02-28 Macronix International Co., Ltd. RRAM process with roughness tuning technology
US9647207B2 (en) * 2015-01-26 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) structure
KR101671860B1 (ko) * 2015-07-20 2016-11-03 서울대학교산학협력단 터널링 절연막이 삽입된 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
US9460770B1 (en) 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
JP2017174857A (ja) 2016-03-18 2017-09-28 東芝メモリ株式会社 不揮発性記憶装置
TW201738888A (zh) * 2016-04-18 2017-11-01 Univ Chang Gung 記憶體之結構
US9887351B1 (en) 2016-09-30 2018-02-06 International Business Machines Corporation Multivalent oxide cap for analog switching resistive memory
US9985206B1 (en) * 2017-02-01 2018-05-29 International Business Machines Corporation Resistive switching memory stack for three-dimensional structure
CN107068860B (zh) * 2017-05-26 2019-08-09 中国科学院微电子研究所 阻变存储器及其制备方法
US10658581B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with multiple resistance variable layers
US10593729B2 (en) 2018-06-08 2020-03-17 International Business Machines Corporation Vertical array of resistive switching devices having restricted filament regions and tunable top electrode volume
FR3097369B1 (fr) * 2019-06-12 2021-06-25 Commissariat Energie Atomique Procédé de fabrication d’une cellule mémoire résistive de type oxram
CN114792688A (zh) * 2021-01-26 2022-07-26 上峰科技股份有限公司 电子***、与宽带隙半导体器件集成的可编程电阻存储器及其操作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315969A (zh) * 2008-06-26 2008-12-03 复旦大学 一种具有掺杂控制层的电阻存储器
CN101501852A (zh) * 2006-11-20 2009-08-05 松下电器产业株式会社 非易失性存储元件、非易失性存储元件阵列及其制造方法
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5792569A (en) * 1996-03-19 1998-08-11 International Business Machines Corporation Magnetic devices and sensors based on perovskite manganese oxide materials
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6653193B2 (en) * 2000-12-08 2003-11-25 Micron Technology, Inc. Resistance variable device
US6881623B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6946720B2 (en) * 2003-02-13 2005-09-20 Intersil Americas Inc. Bipolar transistor for an integrated circuit having variable value emitter ballast resistors
US7208372B2 (en) * 2005-01-19 2007-04-24 Sharp Laboratories Of America, Inc. Non-volatile memory resistor cell with nanotip electrode
JP4967176B2 (ja) 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
JP2009141225A (ja) * 2007-12-07 2009-06-25 Sharp Corp 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置
JP2009218260A (ja) * 2008-03-07 2009-09-24 Fujitsu Ltd 抵抗変化型素子
US8129704B2 (en) * 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
JP5074583B2 (ja) * 2008-05-08 2012-11-14 パナソニック株式会社 不揮発性記憶素子の製造方法、および不揮発性記憶装置の製造方法
US8008096B2 (en) * 2008-06-05 2011-08-30 Intermolecular, Inc. ALD processing techniques for forming non-volatile resistive-switching memories
CN101878530B (zh) * 2008-10-01 2012-03-07 松下电器产业株式会社 非易失性存储元件和使用该元件的非易失性存储装置
US8058095B2 (en) * 2009-06-23 2011-11-15 Micron Technology, Inc. Encapsulated phase change cell structures and methods
JP2011165883A (ja) 2010-02-09 2011-08-25 Toshiba Corp 半導体記憶装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501852A (zh) * 2006-11-20 2009-08-05 松下电器产业株式会社 非易失性存储元件、非易失性存储元件阵列及其制造方法
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置
CN101315969A (zh) * 2008-06-26 2008-12-03 复旦大学 一种具有掺杂控制层的电阻存储器

Also Published As

Publication number Publication date
US20130285005A1 (en) 2013-10-31
US8492742B2 (en) 2013-07-23
US8742507B2 (en) 2014-06-03
JP5438707B2 (ja) 2014-03-12
CN102655210A (zh) 2012-09-05
US20120223284A1 (en) 2012-09-06
JP2012186253A (ja) 2012-09-27

Similar Documents

Publication Publication Date Title
CN102655210B (zh) 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置
US7884699B2 (en) Variable resistor element, manufacturing method thereof, and memory device provided with it
JP5156060B2 (ja) 不揮発性半導体記憶装置
US7821809B2 (en) Nonvolatile memory device and method including resistor and transistor
JP4698630B2 (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
CN101432878B (zh) 可变电阻元件及其制造方法
JP5154138B2 (ja) n+界面層を備えた可変抵抗ランダムアクセスメモリ素子
US9177998B2 (en) Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array
US20130193396A1 (en) Variable resistive element, and non-volatile semiconductor memory device
US9343523B2 (en) Selector device using low leakage dielectric MIMCAP diode
KR20080048315A (ko) 저항 메모리 소자의 제조 방법
KR20070090328A (ko) 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
JPWO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP2008034641A (ja) 抵抗変化型不揮発性メモリ素子及び不揮発性半導体記憶装置
JP2007311772A (ja) 金属/半導体/金属の積層構造を有する双方向ショットキーダイオード及びその形成方法
US9443906B2 (en) TiOx based selector element
US9019744B2 (en) Barrier design for steering elements
JP5680927B2 (ja) 可変抵抗素子、及び、不揮発性半導体記憶装置
JP2014022660A (ja) 可変抵抗素子、及び、可変抵抗素子を備えた不揮発性半導体記憶装置
JP2013197504A (ja) 可変抵抗素子、及び、不揮発性半導体記憶装置
JP2012060072A (ja) 不揮発性半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150422

Termination date: 20200305