KR100657966B1 - 리셋 전류 안정화를 위한 메모리 소자의 제조 방법 - Google Patents

리셋 전류 안정화를 위한 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR100657966B1
KR100657966B1 KR1020050073816A KR20050073816A KR100657966B1 KR 100657966 B1 KR100657966 B1 KR 100657966B1 KR 1020050073816 A KR1020050073816 A KR 1020050073816A KR 20050073816 A KR20050073816 A KR 20050073816A KR 100657966 B1 KR100657966 B1 KR 100657966B1
Authority
KR
South Korea
Prior art keywords
oxide layer
memory device
electron beam
voltage
region
Prior art date
Application number
KR1020050073816A
Other languages
English (en)
Inventor
안승언
김혜영
박병호
윤정빈
김유선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050073816A priority Critical patent/KR100657966B1/ko
Priority to JP2006215938A priority patent/JP2007049156A/ja
Priority to US11/501,880 priority patent/US7659566B2/en
Priority to CNA2006101107726A priority patent/CN1913191A/zh
Application granted granted Critical
Publication of KR100657966B1 publication Critical patent/KR100657966B1/ko
Priority to US12/654,395 priority patent/US8207068B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 리셋 전류의 감소 및 안정화를 위한 메모리 소자의 제조 방법에 관한 것이다. 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자의 제조 방법에 있어서, 하부 구조체 상에 하부 전극 및 산화층을 형성한 뒤, 상기 산화층의 일영역에 전자빔을 조사하는 단계;를 포함하는 리셋 전류 안정화를 위한 메모리 소자의 제조 방법을 제공한다. 본 발명에 의하여 메모리 소자의 리셋 전류를 감소시키며 안정화시킬 수 있다.

Description

리셋 전류 안정화를 위한 메모리 소자의 제조 방법{Manufacturing method of memory device for stablizing reset current}
도 1a 및 도 1b 종래 기술에 의한 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 전압을 인가하는 경우, 산화층에 형성된 current path을 나타낸 도면이다.
도 2는 종래 기술에 의한 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 대해 전압을 인가하는 경우, 인가 전압에 대한 전류 값을 나타낸 그래프이다.
도 3은 본 발명의 실시예에 의한 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자를 트랜지스터 구조체 상에 형성시킨 것을 나타낸 도면이다.
도 4은 본 발명의 실시예에 의한 리셋 전류 안정화를 위한 메모리 소자의 제조 방법 중 전자 빔을 산화층의 일영역에 조사하는 것을 나타낸 도면이다.
도 5는 본 발명의 실시예에 의한 제조한 메모리 소자에 전압을 인가하는 경우 산화층에 형성된 current path을 나타낸 도면이다.
도 6은 본 발명의 실시예에 의해 제조한 리셋 전류 안정화시킨 메모리 소자의 산화층에 전압을 인가한 경우, 인가 전압에 대한 전류 값을 나타낸 그래프이다.
도 7은 저항 변환 물질을 포함하는 메모리 소자의 전기적인 특성을 나타낸 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 31... 하부 전극 12, 32... 산화층
13, 35... 상부 전극 30... current path
33... 전자 빔 주입 영역 34... 전류
36... 전자 빔 소스 37... 전자 빔
본 발명은 리셋 전류 안정화를 위한 메모리 소자의 제조 방법에 관한 것으로, 보다 상세하게는 저항 구배를 지닌 산화층을 포함하는 메모리 소자의 형성시, 산화층에 대해 전자빔을 조사하여 current path을 한정하여 메모리 소자의 리셋 전류를 감소시키며 안정화시킨 리셋 전류 안정화를 위한 메모리 소자의 제조 방법에 관한 것이다.
반도체 메모리 소자는 단위 면적당 메모리 셀의 수, 즉 집적도가 높으며, 동작 속도가 빠르고 저전력에서 구동이 가능한 것이 바람직하므로 이에 관한 많은 연구가 진행되어 왔으며, 다양한 종류의 메모리 소자들이 개발되고 있다.
일반적으로 반도체 메모리 장치는 회로적으로 연결된 많은 메모리 셀들을 포함한다. 대표적인 반도체 메모리 장치인 DRAM(Dynamic Random Access Memory)의 경우, 단위 메모리 셀은 한 개의 스위치와 한 개의 커패시터로 구성되는 것이 일반적 이다. DRAM은 집적도가 높고 동작 속도가 빠른 이점이 있다. 그러나, 전원이 꺼진 후에는 저장된 데이타가 모두 소실되는 단점이 있다.
반면 전원이 꺼진 후에도 저장된 데이타가 보존될 수 있는 비휘발성 메모리 소자의 대표적인 예가 플래쉬 메모리이다. 플래쉬 메모리는 휘발성 메모리와 달리 비휘발성의 특성을 지니고 있으나 DRAM에 비해 집적도가 낮고 동작 속도가 느린 단점이 있다.
현재, 많은 연구가 진행되고 있는 비휘발성 메모리 소자로, MRAM(Magnetic Random Access Memory), FRAM(Ferro-electric Random Access Memory) 및 PRAM(Phase-change Random Access Memory) 등이 있다.
MRAM은 터널 접합에서의 자화 방향에 변화를 이용하여 데이타를 저장하는 방식이며, FRAM은 강유전체의 분극 특성을 이용하여 데이타를 저장하는 방식이다. 이들은 모두 각각의 장단점을 지니고 있으나, 기본적으로는 상술한 바와 같이, 집적도가 높으며, 고속의 동작 특성을 지니고, 저전력에서 구동가능하며, 데이타 리텐션(retention) 특성이 좋은 방향으로 연구 개발되고 있다.
PRAM은 특정 물질의 상변화에 따른 저항 값의 변화를 이용하여 데이타를 저장하는 방식이며, 한 개의 저항체와 한 개의 스위치(트랜지스터)를 지닌 구조를 지니고 있다. PRAM에 사용되는 저항체는 캘코게나이드(calcogenide) 저항체인데, 이는 형성 온도를 조절하여 결정질 또는 비정질 상태가 된다. 통상 비정질 상태에서의 저항이 결정질일 때보다 높으므로 이를 이용하여 메모리 소자를 형성시키는 것이다. 이와 같은 PRAM의 제조 시 종래의 DRAM 공정을 이용하는 경우 식각이 어려우 며, 식각을 하는 경우라도 장시간을 요한다. 따라서, 생산성이 낮아져 제품 단가가 상승하여 경쟁력을 감소시키는 단점이 있다.
RRAM(resistance random access memory)은 주로 전이 금속 산화층을 데이타 저장층으로 사용한 것으로, 인가 전압에 따른 저항 값이 달라지는 특성(저항 변환 특성)을 이용한 것이다. 도 1a 및 도 1b는 RRAM의 일반적인 구조와 인가 전압에 의해 산화층에 형성되는 current path을 나타낸 도면이다.
먼저, 도 1a 및 도 1b를 참조하면, RRAM은 기본적으로 하부 전극(11) 상에 산화층(12) 및 상부 전극(13)이 형성된 구조를 지닌다. 여기서, 하부 전극(11) 및 상부 전극(13)은 통상 메모리 소자의 전극으로 사용되는 Ir, Ru, Au 또는 Pt와 같은 금속이나 이들의 산화물로 형성된다. 그리고, 산화층(12)은 저항 변환(가변 저항) 특성을 지닌 전이 금속 산화물로 형성된다. 산화층(12)은 데이타 저장층의 역할을 하는 것으로, 하부 전극(11) 및 상부 전극(13)을 통해 산화층(12) 전압을 인가하여 데이타를 기록하거나 기록된 데이타를 재생하게 된다.
하부 전극(11) 및 상부 전극(13)을 통해 전압을 인가하게 되면, 산화층(12)에는 전위차에 의한 전류가 흐르게 되는데, 이 전류는 산화층(12)의 모든 영역에 동일하게 흐르는 것이 아니라, 결정 입계 등을 통하여 산화층(12) 내부에 순간적인 current path(10)을 형성하면서 흐르게 된다. 이때 산화층(12) 내에 형성되는 current path(10)은 랜덤(random)하게 형성되는 것으로, 하부 전극(11) 및 상부 전극(13)을 통하여 동일한 전압을 인가하더라도 current path(10)의 형성 위치, 개수는 항상 변하게 된다.
도 2는 일반적인 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 대해 전압을 인가하는 경우, 인가 전압에 대한 전류 값을 나타낸 그래프이다. 구체적으로 설명하면, 도 2는 도 1a와 같은 구조를 지닌 RRAM의 하부 전극(11) 및 상부 전극(13)에 대해 소정의 전압을 인가한 경우, 산화층(12)에 흐르는 전류의 값을 나타낸 그래프로서, 이때 산화층(12)은 니켈 산화물(NiO)로 형성시키고, 하부 전극(11) 및 상부 전극(13)은 Pt로 형성시킨 것이다.
도 2를 참조하면, 하부 전극(11) 및 상부 전극(13)을 통하여 인가하는 전압을 0V로부터 점차 증가시키면서, 산화층(12)에 흐르는 전류 값을 측정한 결과 매 측정시마다 인가 전압에 대한 전류 값이 일정하지 않고, 조금씩 차이가 있다. 특히, 리셋 전류(RC: reset current)의 경우 동일한 인가 전에 대해 10배의 차이가 나며, 셋 전압(SV: set voltage) 값도 일정하게 유지되지 않음을 알 수 있다. 이와 같은 리셋 전류 값의 불안정하며, 높은 값을 지니는 경우 메모리 소자 자체의 신뢰도를 감소시키고 소비 전력을 증가시키는 문제점이 있다.
본 발명에서는 상기 종래 기술의 문제점을 해결하기 위한 것으로, 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자의 리셋 전류 값을 감소시키고 안정화시키며, 셋 전압을 안정화시켜 신뢰성 있는 메모리 소자를 제조하는 방법을 제공하는 것을 목적으로 한다.
본 발명에서는 상기 목적을 달성하기 위하여,
저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자의 제조 방법에 있어서,
하부 구조체 상에 하부 전극 및 산화층을 형성한 뒤, 상기 산화층의 일영역에 전자 빔 또는 이온 빔을 조사하는 단계;를 포함하는 리셋 전류 안정화를 위한 메모리 소자의 제조 방법을 제공한다.
본 발명에 있어서, 상기 저항 변환 물질은 NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 중 적어도 어느 한 물질을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 하부 구조체는,
소스 및 드레인이 형성된 기판;
상기 기판 상에 상기 소스 및 드레인과 접촉하여 형성된 게이트 절연층과 게이트 전극층;
상기 소스 또는 상기 드레인 중 적어도 어느 하나와 상기 제 1전극과 연결된 전도성 플러그;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 산화층에 전자 빔을 조사한 뒤, 상기 산화층 상에 상부 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 전자 빔은 25keV 이하의 가속 전압에 의해 상기 산화층의 일영역에 조사되는 것을 특징으로 한다.
본 발명에 있어서, 상기 전자 빔은 10 내지 20keV의 가속 전압에 의해 상기 산화층의 일영역에 조사되는 것을 특징으로 한다.
본 발명에 있어서, 상기 하부 전극은 Al, Au, Pt, Ru, Ir, Ti 등의 금속 또는 금속 산화물을 포함하는 전도성 물질로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 전자 빔은 상기 산화층의 일영역에 지속적으로 조사되거나, 펄스 형태로 단속적으로 조사되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 의한 리셋 전류 안정화를 위한 메모리 소자의 제조 방법에 대해 상세히 설명하고자 한다. 도면에 도시된 각 층이나 영역들의 두께 및 폭은 설명을 위하여 과장되게 도시한 것임을 명심하여야 한다.
본 발명의 실시예에 의한 리셋 전류 안정화를 위한 메모리 소자의 제조 방법의 기본적인 공정은 다음과 같다.
첫째, 하부 구조체 상에 하부 전극 및 산화층을 순차적으로 형성시킨다.
둘째, 상기 산화층의 일영역에 전자빔 소스를 통하여 전자 빔(electron beam)을 조사하여 상기 산화층에 인위적으로 current path을 형성시킨다. 선택적으로 이온 빔을 조사하는 것도 가능하다.
세째, 상기 산화층 상에 상부 전극을 형성시킨다.
하부 구조체는 간단하게 Si와 같은 기판(substrate)이 될 수 있으며, 스위칭 특성을 지닌 소자도 될 수 있다. 메모리 소자로서의 구동을 하기 위해서는 전압 인가 수단을 필요로 하며, 본 발명의 메모리 소자의 경우에는 데이타 저장층, 즉 산화층에 전압을 인가하여 데이타를 기록하거나 재생하기 위하여 스위치가 함께 형성된다. 따라서, 기본적인 구조는 1S(switch)-1R(resister) 구조가 된다. 스위치는 트랜지스터 또는 다이오드 등이 사용될 수 있으며 제한은 없다.
도 3은 하부 구조체로서 트랜지스터를 사용하는 경우를 나타낸 도면이다. 도 3을 참조하면, 제 1불순물 영역(21a) 및 제 2불순물 영역(21b)이 형성된 기판(20) 상에 게이트 절연층(22) 및 게이트 전극층(23기판)을 순차적으로 형성시키고, 기판(20) 및 게이트 전면에 층간 절연층(24)을 형성시킨다. 그리고, 제 2불순물 영역(24)을 식각하여 제 2불순물 영역(21b)을 노출시키는 홀을 형성한 뒤, 전도성 물질로 홀에 도포하여 전도성 플러그(25)를 형성시킴으로써 하부 구조체를 완성한다. 이와 같은 공정은 종래의 일반적인 반도제 소자 제조 공정을 이용하면 용이하게 제조할 수 있다. 구체적으로 스퍼터링(sputtering)과 같은 PVD, ALD(atomic layer deposition) 또는 CVD 공정 등을 사용할 수 있다.
상술한 바와 같이 하부 구조체를 형성시키고 나서, 하부 구조체 상부에 하부 전극(31) 및 산화층(32)을 순차적으로 형성시킨다. 하부 전극(31)은 일반적인 반도체 메모리 소자의 전극으로 사용되는 일반적으로 사용되는 Al, Au, Pt, Ru, Ir, Ti 등의 금속 또는 금속 산화물을 포함하는 전도성 물질로 형성시킨다. 산화층(32)은 저항 변환 특성을 지닌 물질로 형성시키며, 구체적으로 전이 금속 산화물로 형성시키며, NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 중 적어도 어느 한 물질 또는 이들의 화합물을 포함한다.
도 4는 산화층(32)의 일영역에 전자 빔(electron beam) 인가 수단, 즉 전자빔 소스(36)에서 전자 빔(37)을 조사하여 산화층에 인위적으로 current path을 형 성시키는 공정을 나타낸 도면이다. 도 4를 참조하면, 산화층(32) 표면의 일영역을 전자 빔 주입 영역(33)으로 설정하고, 전자 빔 소스(36)를 전자 빔 주입 영역(33)에 맞춘 뒤, 전자 빔(37)을 조사한다. 전자 빔(37)의 조사에 의해 산화층(32) 내에는 전류(34)가 하부 전극(31)으로 흘러간다.
전자 빔 주입 영역(33)은 산화층(32)의 표면의 국부적인 영역으로 중심 부위 또는 그 근방의 일영역으로 설정하는 것이 바람직하며, 전자 빔 주입 영역(33)을 복수 개로 설정할 필요는 없다. 전자 빔 주입 영역(33)을 많이 설정한다면, 도 1a 및 도 1b에 나타낸 바와 같이 current path의 제어가 어려워진다. 전자 빔 소스(36)는 일반적으로 사용되는 탄소 나노튜브 또는 전도성 팁 등을 포함하는 전계 방출 소자를 이용할 수 있으며, 주사형 현미경과 같이 전자총, 전자 렌즈, 가속 장치, 편향기 등을 구비하여 정밀하게 전자 빔 조사 영역을 설정할 수 있는 장치도 이용할 수 있다.
기타, 산화층에 current path을 형성시키기 위해 전자 빔 외에 이온 빔을 사용할 수 있으며, 따라서 이온 빔(ion-beam) 인가 수단을 전자 빔 인가 수단에 대용하여 동일한 효과를 나타낼 수 있다.
전자 빔(37)을 산화층(32) 표면의 전자 빔 주입 영역(33)에 조사하는 방식은 소정의 시간 동안 지속적으로 조사하는 방식과 펄스 형태로 수차례 조사하는 방식이 있으며 어느 방법을 사용해도 무방하다. 전자 빔(37) 조사를 위한 가속 전압은 전자 빔 소스(36)의 종류에 따라 달라질 수 있으나, 전자 빔 리소그래피(lithography) 장치를 이용하는 경우의 가속 전압은 약 25keV 이하인 것이 바람직 하며, 지나치게 큰 가속 전압을 사용하는 경우에는 산화층(32) 하부에서 current path의 제어가 어렵게 되며, 지나치게 작은 가속 전압을 사용하는 경우에는 산화층(32) 내부에 인위적인 current path이 형성되지 않는다. 따라서, 약 10 내지 20eV의 가속 전압을 사용하는 것이 바람직하다.
전자 빔(37)을 산화층(32) 표면의 전자 빔 주입 영역(33)에 충분히 조사하면, 산화층(32) 내에는 전류(34)가 흐르며, 전자 빔 주입 영역(33)과 하부 전극(31) 사이의 산화층(32)에는 국부적으로 current path이 형성된다.
Current path을 산화층(32)에 형성시키고 나서, 산화층(32) 상에 금속 또는 금속 화합물 등으로 상부 전극(35)을 형성시킨다. 도 5는 본 발명의 실시예에 의해 제조한 메모리 소자의 하부 전극(31) 및 상부 전극(35)에 소정의 전압을 인가한 경우, 산화층(32) 내에 존재하는 국부적인 current path(30)을 나타낸 도면이다. 도 5를 참조하면, 하부 전극(31) 및 상부 전극(35)에 전압을 인가하면, 하부 전극(31) 및 상부 전극(35) 전체적으로 전위차가 발생하여 산화층(32)에 전류가 흐르게 되는데, 도 4에 나타낸 바와 같은 공정에 의해 대부분의 전류는 전자 빔 주입 영역(33)과 하부 전극(31) 사이에 형성된 current path(30)을 통해서 흐르게 된다.
도 6은 본 발명의 실시예에 의해 제조한 메모리 소자와 종래 기술에 의해 제조한 메모리 소자에 대해 전압을 인가한 경우, 각 메모리 소자의 산화층에 흐르는 전류 값을 나타낸 그래프이다.
도 6의 reference로 표시된 시편 하부 전극 및 상부 전극을 각각 10nm의 두께로 형성시켰고, 산화층을 5%의 산소 분압 하에서 약 50nm의 두께로 형성시켰으 며, 가로 및 세로는 각각 30 마이크로미터 길이로 제작한 것이다.
도 6의 E-beam으로 표시된 시편은 하부 전극을 10nm 두께로 형성시키고, 산화층을 5% 산소 분압 하에서 약 50nm 두께로 형성시켰고, 가로 및 세로는 각각 30 마이크로미터 길이로 제작하였다. 그리고, 전자 빔 소스로 프로브 팁을 사용하여 산화층 중심 부위에 약 100nm 직경의 전자 빔 주입 영역을 설정하여 전자 빔을 조사하였다. 산화층을 통하여 약 10nA의 전류를 약 10초간 흘려 보낸 뒤 전자 빔 조사를 마치고, 산화층 상부에 하부 전극을 10nm 두께로 형성시켰다.
도 6을 참조하면, 전자 빔을 조사하지 않은 시편(reference)의 리셋 전류 값이 전자 빔을 조사한 시편(E-beam reset1, E-beam reset2)에 비해 매우 큰 것을 알 수 있다. 그리고, 전자 빔을 조사하지 않은 시편에 대해 단 1차례의 리셋 전류를 측정하였으나, 도 2에 나타낸 바와 같이 측정할 때마다 리셋 전류 값의 변화가 심한데 비해, 전자 빔을 조사한 시편(E-beam reset1, E-beam reset2)의 경우 리셋 전류 값이 비슷하며 매우 안정적인 값을 나타낸 것을 확인할 수 있다. 또한, 셋 전압 값도 전자 빔을 조사한 시편(E-beam reset1, E-beam reset2)이 전자 빔을 조사하지 않은 시편(reference)에 비해 작으며, 일정한 값을 나타내는 것을 도 2와 비교하여 확인할 수 있다. 셋 전압이 작은 경우에는 소비 전압을 감소시킬 수 있으며, 리셋 전류 값이 작은 경우에는 메모리 소자로서의 안정적인 활용이 가능하다.
참고로, 저항 변환 물질의 포함하는 메모리 소자의 동작 특성을 도 7을 참조하여 설명한다. 도 7은 저항 변환 물질을 포함하는 메모리 소자의 전기적인 특성을 나타낸 그래프이다. 가로축은 인가 전압을 나타내며, 세로축은 인가 전압에 대한 전류 값을 나타낸다.
도 7을 참조하면, 전압을 0V에서 점차적으로 증가시키면, 전압에 비례하여 G1 그래프를 따라 전류 값이 증가하는 것을 알 수 있다. 그러나, V1 이상의 전압을 가하게 되면, 저항의 갑작스런 증가하여 전류 값이 감소하는 현상을 나타낸다. V1 ~ V2 범위의 인가 전압에서는 전류 값이 G2 그래프를 따라 증가한다. 그리고, V2(V2 > V1) 이상의 전압을 가하게 되면, 저항이 갑자기 감소하여 전류가 증가하게 되어 다시 G1 그래프를 따르는 것을 알 수 있다.
한편, V1보다 큰 전압 범위에서 인가하는 전압의 크기에 따라 메모리 소자의 전기적 특성이 이후의 V1 보다 작은 전압 인가 시 전기적 특성에 영향을 미치게 되는데, 이를 상세히 설명하면 다음과 같다.
먼저, V1 ~ V2 범위의 전압을 메모리 소자에 인가한 후, V1 보다 작은 전압을 다시 인가하면, 측정되는 전류는 G2 그래프에 따른 전류 값이 측정된다. 반면 그리고, V2보다 큰 범위의 전압(예를 들어 V3)을 메모리 소자에 인가한 후, V1 보다 작은 전압을 다시 인가하면, 측정되는 전류는 도 7의 G1 그래프에 따른 전류 값이 측정된다. 그러나, 만일 V1 보다 작은 전압을 인가하는 경우 측정되는 전류 값이 일정하지 못하고, 도 2와 같이 많은 차이가 난다면, 메모리가 셋 상태인지 리셋 상태인지 명확하기 구분하기 곤란하며 결과적으로 메모리의 신뢰성에 문제가 발생한다. 따라서, 본 발명과 같이 리셋 전류를 안정화하는 경우에는 셋 상태와의 구별이 용이해질 수 있고, 셋 전압 값을 감소시킴으로써 소비 전압을 감소시킬 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 따르면, 다음과 같은 효과가 있다.
첫째, 저항 변환 물질을 사용하는 메모리 소자의 리셋 전류 값을 감소시키고 안정화시켜 소비 전력을 감소시키고 메모리 소자로서의 신뢰성을 확보할 수 있다.
둘째, 셋 전압의 산포를 개선하여 안정화시킴으로써 메모리의 동작 제어시 신뢰성을 확보할 수 있다.
셋째, 전자 빔 소스는 통상적으로 사용되는 다양한 전계 방출 장치를 이용할 수 있으므로 장치의 선택 범위가 넓다.

Claims (8)

  1. 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자의 제조 방법에 있어서,
    하부 구조체 상에 하부 전극 및 산화층을 형성한 뒤, 상기 산화층의 일영역에 전자 빔 또는 이온 빔을 조사하는 단계;를 포함하는 것을 특징으로 하는 리셋 전류 안정화를 위한 메모리 소자의 제조 방법.
  2. 제 1항에 있어서,
    상기 저항 변환 물질은 NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 중 적어도 어느 한 물질을 포함하는 것을 특징으로 하는 리셋 전류 안정화를 위한 메모리 소자의 제조 방법.
  3. 제 1항에 있어서, 상기 하부 구조체는,
    소스 및 드레인이 형성된 기판;
    상기 기판 상에 상기 소스 및 드레인과 접촉하여 형성된 게이트 절연층과 게이트 전극층;
    상기 소스 또는 상기 드레인 중 적어도 어느 하나와 상기 제 1전극과 연결된 전도성 플러그;를 포함하는 것을 특징으로 하는 리셋 전류 안정화를 위한 메모리 소자의 제조 방법.
  4. 제 1항에 있어서,
    상기 산화층에 전자 빔을 조사한 뒤, 상기 산화층 상에 상부 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 리셋 전류 안정화를 위한 메모리 소자의 제조 방법.
  5. 제 1항에 있어서,
    상기 전자 빔은 25keV 이하의 가속 전압에 의해 상기 산화층의 일영역에 조사되는 것을 특징으로 하는 리셋 전류 안정화를 위한 메모리 소자의 제조 방법.
  6. 제 5항에 있어서,
    상기 전자 빔은 10 내지 20keV의 가속 전압에 의해 상기 산화층의 일영역에 조사되는 것을 특징으로 하는 리셋 전류 안정화를 위한 메모리 소자의 제조 방법.
  7. 제 6항에 있어서,
    상기 하부 전극은 Al, Au, Pt, Ru, Ir, Ti 등의 금속 또는 금속 산화물을 포함하는 전도성 물질로 형성된 것을 특징으로 하는 리셋 전류 안정화를 위한 메모리 소자의 제조 방법.
  8. 제 1항에 있어서,
    상기 전자 빔은 상기 산화층의 일영역에 지속적으로 조사되거나, 펄스 형태로 단속적으로 조사되는 것을 특징으로 하는 리셋 전류 안정화를 위한 메모리 소자의 제조 방법.
KR1020050073816A 2005-08-11 2005-08-11 리셋 전류 안정화를 위한 메모리 소자의 제조 방법 KR100657966B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050073816A KR100657966B1 (ko) 2005-08-11 2005-08-11 리셋 전류 안정화를 위한 메모리 소자의 제조 방법
JP2006215938A JP2007049156A (ja) 2005-08-11 2006-08-08 リセット電流の安定化のためのメモリ素子の製造方法
US11/501,880 US7659566B2 (en) 2005-08-11 2006-08-10 Method of fabricating a resistance based memory device and the memory device
CNA2006101107726A CN1913191A (zh) 2005-08-11 2006-08-11 用于稳定复位电流的制造存储器件的方法
US12/654,395 US8207068B2 (en) 2005-08-11 2009-12-18 Method of fabricating a resistance based memory device and the memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050073816A KR100657966B1 (ko) 2005-08-11 2005-08-11 리셋 전류 안정화를 위한 메모리 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100657966B1 true KR100657966B1 (ko) 2006-12-14

Family

ID=37722045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050073816A KR100657966B1 (ko) 2005-08-11 2005-08-11 리셋 전류 안정화를 위한 메모리 소자의 제조 방법

Country Status (4)

Country Link
US (2) US7659566B2 (ko)
JP (1) JP2007049156A (ko)
KR (1) KR100657966B1 (ko)
CN (1) CN1913191A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008096674A1 (ja) * 2007-02-09 2008-08-14 Sharp Kabushiki Kaisha 不揮発性半導体記憶装置及びその書き換え方法
KR101570903B1 (ko) 2013-08-09 2015-11-20 한양대학교 산학협력단 전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982424B1 (ko) * 2006-11-28 2010-09-15 삼성전자주식회사 저항 메모리 소자의 제조 방법
JP5526776B2 (ja) * 2007-04-17 2014-06-18 日本電気株式会社 抵抗変化素子及び該抵抗変化素子を含む半導体装置
TWI393216B (zh) * 2007-11-01 2013-04-11 Ind Tech Res Inst 電阻式記憶體以及其製造方法
TWI422042B (zh) * 2010-11-26 2014-01-01 Univ Nat Chiao Tung 二極體元件及其製作方法
US9997700B2 (en) * 2014-05-01 2018-06-12 Carnegie Mellon University Deterministic seeding of switching filament in oxide-based memristive devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4428500B2 (ja) * 2001-07-13 2010-03-10 富士通マイクロエレクトロニクス株式会社 容量素子及びその製造方法
US6534326B1 (en) 2002-03-13 2003-03-18 Sharp Laboratories Of America, Inc. Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films
US6911361B2 (en) * 2003-03-10 2005-06-28 Sharp Laboratories Of America, Inc. Low temperature processing of PCMO thin film on Ir substrate for RRAM application
US7309616B2 (en) * 2003-03-13 2007-12-18 Unity Semiconductor Corporation Laser annealing of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits
US6972238B2 (en) * 2003-05-21 2005-12-06 Sharp Laboratories Of America, Inc. Oxygen content system and method for controlling memory resistance properties
US6927120B2 (en) 2003-05-21 2005-08-09 Sharp Laboratories Of America, Inc. Method for forming an asymmetric crystalline structure memory cell
JP4822680B2 (ja) * 2004-08-10 2011-11-24 株式会社東芝 磁気抵抗効果素子の製造方法
US7172947B2 (en) * 2004-08-31 2007-02-06 Micron Technology, Inc High dielectric constant transition metal oxide materials
TW200620473A (en) * 2004-09-08 2006-06-16 Renesas Tech Corp Nonvolatile memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008096674A1 (ja) * 2007-02-09 2008-08-14 Sharp Kabushiki Kaisha 不揮発性半導体記憶装置及びその書き換え方法
US8139392B2 (en) 2007-02-09 2012-03-20 Sharp Kabushiki Kaisha Nonvolatile semiconductor memory device and writing method of the same
KR101570903B1 (ko) 2013-08-09 2015-11-20 한양대학교 산학협력단 전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법

Also Published As

Publication number Publication date
CN1913191A (zh) 2007-02-14
US7659566B2 (en) 2010-02-09
JP2007049156A (ja) 2007-02-22
US20100099218A1 (en) 2010-04-22
US8207068B2 (en) 2012-06-26
US20070037351A1 (en) 2007-02-15

Similar Documents

Publication Publication Date Title
US7998804B2 (en) Nonvolatile memory device including nano dot and method of fabricating the same
KR101206036B1 (ko) 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
KR100682926B1 (ko) 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
US8395927B2 (en) Memory cell with resistance-switching layers including breakdown layer
US8520425B2 (en) Resistive random access memory with low current operation
KR100657966B1 (ko) 리셋 전류 안정화를 위한 메모리 소자의 제조 방법
JP2008135752A (ja) ドーパントを含む抵抗性メモリ素子及びその製造方法
US20060104106A1 (en) Memory element and memory device
JP2005317976A (ja) 段階的な抵抗値を有する多層構造を利用したメモリ素子
US10186660B2 (en) Memristor device
JP6218388B2 (ja) 自己絶縁型導電性ブリッジメモリデバイス
JP2008135659A (ja) 記憶素子、記憶装置
KR20070092503A (ko) 금속 도핑된 산화 아연 박막을 이용한 저항성 메모리 소자
KR100647332B1 (ko) 저항 변환 물질을 포함하는 ｒｒａｍ
JP6162931B2 (ja) 記憶素子および記憶装置
JP2014022660A (ja) 可変抵抗素子、及び、可変抵抗素子を備えた不揮発性半導体記憶装置
Yang Resistive switching in TiO2 thin films
Misra et al. Resistive switching characteristics of TiO2 thin films for nonvolatile memory applications
Shen Investigation of resistive switching in barium strontium titanate thin films for memory applications
윤정호 Developing the bi-layered Self-rectifying Resistive Switching Device and Improving Resistive Switching Parameters for ReRAM Applications
Cortese Selector devices/architectures for ReRAM crossbar arrays
KR20190136739A (ko) 펄스화된 레이저를 이용한 NbOx 선택소자의 제조 방법 및 이를 통해 제조된 선택소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8